專利名稱：邏輯器件及具有該邏輯器件的半導體封裝的制作方法
技術領域：
本公開涉及邏輯器件以及包括該邏輯器件的半導體封裝，并且更加具體來說，涉及通過使用非易失性存儲器件可實時重新配置的邏輯器件。
背景技術：
近來，可重新配置邏輯器件——例如可以由用戶容易且任意設計的可編程邏輯器件(PLD)——的使用變得普遍起來。用戶可以通過控制邏輯器件中所包括的互連線路當中的信號布線(routing)來重新配置邏輯器件以執(zhí)行期望的操作。

發(fā)明內(nèi)容
提供可快速重新配置的邏輯器件以及包括該邏輯器件的半導體封裝。其它方面將在隨后的描述中部分地闡述，并且部分地，將從所述描述中變得清楚，或者可以通過所給出的實施例的實踐習得。根據(jù)本發(fā)明的一方面，一種邏輯器件包括第一功能塊，用于根據(jù)第一操作信息執(zhí)行第一操作以及根據(jù)第二操作信息執(zhí)行第二操作；以及第二功能塊，用于根據(jù)第一操作信息執(zhí)行第三操作以及根據(jù)第二操作信息執(zhí)行第四操作。第一功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第一操作或者第二操作。第二功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第三操作或者第四操作。第一功能塊接收可以包含配置信息的第一輸入信號，并且根據(jù)第一操作或者第二操作生成第一輸出信號。第一功能塊可以包括多個第一存儲器件，可以使用多個第一存儲器件中的一些執(zhí)行第一操作，并且可以使用其它第一存儲器件執(zhí)行第二操作。第二功能塊接收可以接收包含配置信息的第二輸入信號，并且根據(jù)第三操作或者第四操作生成第二輸出信號。第二功能塊可以包括多個第二存儲器件?？梢允褂枚鄠€第二存儲器件中的一些執(zhí)行第三操作?？梢允褂闷渌诙鎯ζ骷?zhí)行第四操作。多個第一存儲器件中的每一個可以包括多個可重新配置的非易失性存儲器件。所述多個可重新配置的非易失性存儲器件可以以陣列形式布置。所述邏輯器件還可以包括互連單元，其基于多條互連信息連接第一功能塊和第二功能塊，所述互連單元可以接收配置信息，從多條互連信息當中選擇一條互連信息，以及基于所選擇的互連信息連接第一功能塊和第二功能塊。所述互連單元可以包括開關器件，用于根據(jù)控制信號連接第一功能塊和第二功能塊；以及配置單元，用于生成所述控制信號。所述配置單元可以包括用于存儲多條互連信息的多個第三存儲器件。多個第三存儲器件可以包括多個非易失性存儲器件。
所述配置單元還可以包括連接至多個第三存儲器件的選擇器。所述選擇器可以基于所述配置信息選擇多個第三存儲器件中的一個，以讀取所述多條互連信息。所述配置單元還可以包括鎖存器，用于從所述多個第三存儲器件讀取所述多條互連信息以及存儲所讀取的互連信息。所述鎖存器可以包括第一倒相器，其包括連接至電源電壓端子的第一上拉晶體管和串聯(lián)連接至第一上拉晶體管的第一下拉晶體管；第二倒相器，其包括連接至所述電源電壓端子的第二上拉晶體管和串聯(lián)連接至第二上拉晶體管的第二下拉晶體管，其中第二倒相器和第一倒相器彼此交叉連接；；以及均衡器，用于基于使能條信號連接第一下拉晶體管的柵極和第二下拉晶體管的柵極。所述開關器件的控制端子可以連接到第一上拉晶體管與第一下拉晶體管之間的節(jié)點。

所述多個第三存儲器件可以連接在第一下拉晶體管的源極與地電壓端子之間。所述配置單元還可以包括連接在第二下拉晶體管的源極與地電壓端子之間的偏
置晶體管。根據(jù)本發(fā)明的另一方面，一種包括多個邏輯塊的邏輯器件，每個邏輯塊包括多個功能塊。所述功能塊中的每一個根據(jù)多條操作信息執(zhí)行多個操作。所述功能塊中的每一個接收配置信息，基于所述配置信息從所述多條操作信息當中選擇一條操作信息，以及基于所選擇的操作信息執(zhí)行所述多個操作中的一個。所述多個邏輯塊中的每一個可以包括至少一個互連單元，用于基于多條互連信息連接所述多個功能塊。所述互連單元可以接收所述配置信息，基于所述配置信息從所述多條互連信息當中選擇一條互連信息，以及基于所選擇的互連信息連接所述多個功能塊。所述互連單元可以包括第一開關器件和第一配置單元。第一配置單元可以包括多個存儲器件，用于存儲多條互連信息；以及選擇器，其連接至多個存儲器件。所述選擇器可以基于所述配置信息選擇多個存儲器件中的一個，以讀取所述多條互連信息。所述邏輯器件還可以包括連接塊，其包括用于基于多條連接信息連接所述多個邏輯塊的多個連接單元。所述多個連接單元中的每一個可以接收配置信息，基于所述配置信息從所述多條連接信息當中選擇一條連接信息，并且基于所選擇的連接信息連接所述多個邏輯塊。所述多個連接單元中的每一個可以包括第二開關器件和第二配置單元。第二配置單元可以包括多個存儲器件，用于存儲多條連接信息；以及選擇器，其連接至多個存儲器件。所述選擇器可以基于所述配置信息選擇多個存儲器件中的一個，以讀取所述多條連接信息。所述邏輯器件還可以包括多個連接塊，用于連接所述多個邏輯塊；以及布線塊，其包括用于基于多條布線信息連接所述多個連接塊的多個布線單元。所述多個布線單元中的每一個可以接收配置信息，基于所述配置信息從所述多條布線信息當中選擇一條布線信息，并且基于所選擇的布線信息連接所述多個連接塊。所述多個布線單元中的每一個可以包括第一傳輸單元，用于以從第一端子到第二端子的方向傳送信號；以及第二傳輸單元，用于以從第二端子到第一端子的方向傳送信號。
第一傳輸單元和第二傳輸單元中的每一個可以包括第三配置單元。第三配置單元可以包括多個存儲器件，用于存儲多條布線信息；以及選擇器，其連接至多個存儲器件。所述選擇器可以基于所述配置信息選擇多個存儲器件中的一個，以讀取所述多條布線信
肩、O根據(jù)本發(fā)明的另一方面，一種半導體封裝包括半導體芯片，其包括邏輯器件；以及印刷電路板(PCB)，所述半導體芯片安裝于其上。所述邏輯器件包括第一功能塊，用于根據(jù)第一操作信息執(zhí)行第一操作以及根據(jù)第二操作信息執(zhí)行第二操作；以及第二功能塊，用于根據(jù)第一操作信息執(zhí)行第三操作以及根據(jù)第二操作信息執(zhí)行第四操作。第一功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第一操作或者第二操作。第二功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第三操作或者第四操作。所述PCB可以包括用于接收所述配置信息的外部端子。
所述邏輯器件可以是可編程邏輯器件，其包括現(xiàn)場可編程門陣列(FPGA)、可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)或者通用陣列邏輯(GAL)。根據(jù)本發(fā)明的另一方面，一種半導體封裝包括半導體芯片，其包括邏輯器件；以及印刷電路板(PCB)，所述半導體芯片安裝于其上。所述邏輯器件包括連接塊，其包括用于基于多條連接信息連接所述多個邏輯塊的連接單元。所述連接單元接收配置信息，基于所述配置信息從所述多條連接信息當中選擇一條連接信息，并且基于所選擇的連接信息連接所述多個邏輯塊。


這些和/或其它方面和優(yōu)點將從下面結(jié)合附圖對實施例的描述中變得明顯并且更加容易理解，附圖中圖I是包括通用邏輯器件和外部存儲器件的電子電路模塊的示意性框圖；圖2是根據(jù)本發(fā)明的實施例的、包括邏輯器件的電子電路模塊的示意性框圖；圖3和圖4是分別示出根據(jù)本發(fā)明的實施例的、包括在邏輯器件中的功能塊的示意性框圖；圖5是根據(jù)本發(fā)明的另一實施例的、包括在邏輯器件中的功能塊的示意性框圖；圖6是根據(jù)本發(fā)明的實施例的、包括在邏輯器件中的邏輯塊的示意性框圖；圖7是示出根據(jù)本發(fā)明的實施例的半導體封裝的示意性剖視圖；圖8是根據(jù)本發(fā)明的另一實施例的、包括在邏輯器件中的邏輯塊的示意性框圖；圖9是在圖8中示出的邏輯塊的經(jīng)修改的示例的電路圖，其中具體地示出了互連塊；圖10是示出根據(jù)本發(fā)明的實施例的、圖9的互連單元處于讀模式下的情況的電路圖；圖11是根據(jù)本發(fā)明的實施例的、在讀模式下使用的信號的時序圖；圖12是示出根據(jù)本發(fā)明的實施例的、圖9的互連單元處于寫模式下的情況的電路圖13是根據(jù)本發(fā)明的實施例的、在寫模式下使用的信號的時序圖；圖14是根據(jù)本發(fā)明的另一實施例的邏輯器件的示意性框圖；圖15是根據(jù)本發(fā)明的另一實施例的邏輯器件的示意性框圖；圖16是具體地示出包括在圖15的邏輯器件中的連接塊、邏輯塊和輸入/輸出(I/O)端子的框圖；圖17是示出圖16的邏輯器件被配置為像圖6的邏輯器件那樣起作用的情況的示意圖；圖18是具體地示出根據(jù)本發(fā)明的實施例的、在圖15中示出的布線塊的框圖；以及
圖19是具體示出根據(jù)本發(fā)明的實施例的、在圖15中示出的布線塊中的多個布線單元中的每一個中包括的傳輸單元的電路圖。
具體實施例方式現(xiàn)在將詳細參照實施例，在附圖中示出實施例的例子，其中貫穿附圖同樣的參考標記指代同樣的元件。在這點上，所給出的實施例可以具有不同形式并且不應當解釋為受限于這里所闡述的描述。因此，以下僅僅通過參考附圖描述實施例，以解釋本說明書的方面。然而，本發(fā)明可以以許多不同形式具體實現(xiàn)而且不應當將本發(fā)明解釋為受限于這里闡述的實施例。相反，提供這些實施例是為了使本公開全面徹底并且將本發(fā)明的概念充分地傳達給本領域普通技術人員。這里使用的術語僅用于描述特定實施例的目的，而不在于限制本發(fā)明。如這里所使用的那樣，單數(shù)形式“一”、“一個”和“該”也將包括復數(shù)形式，除非上下文清楚地表示不是如此。還將理解，術語“包括”和/或“包含”當在本說明書中使用時指定所陳述的特征、整體、步驟、操作、元件和/或組件的存在，但并不排除一個或多個其它特征、整體、步驟、操作、元件、組件或它們的組合的存在或添加。如這里所使用的那樣，術語“和/或”包括一個或多個關聯(lián)列出項中的任一個或者它們的所有組合。應當理解，盡管這里可以使用術語第一、第二、第三等等來描述各種元素、組件、區(qū)域、層和/或部分，但是這些元素、組件、區(qū)域、層和/或部分不應當受這些術語所限。這些術語僅用于將一個元素、組件、區(qū)域、層或者部分與另一區(qū)域、層或者部分區(qū)分開來。因此，下面討論的第一元素、組件、區(qū)域、層或者部分可以被稱為第二元素、組件、區(qū)域、層或者部分，而不脫離本發(fā)明的教導。這里參考截面圖示描述本發(fā)明的實施例，這些截面圖示是本發(fā)明的理想實施例的示意性圖示。如此，由于例如生產(chǎn)工藝和/或容差，圖示的形狀的變化是可能的。因此，本發(fā)明的實施例不應當被解釋為受限于這里示出的區(qū)域的特定形狀，而是將包括例如由于制造而導致的形狀上的偏差。圖I是包括通用邏輯器件10和外部存儲器件15的電子電路模塊I的示意性框圖。參考圖1，電子電路模塊I可以包括具有多個邏輯塊11、12、13和14的邏輯器件10，以及外部存儲器件15。邏輯器件10是可編程邏輯器件(PLD)，例如現(xiàn)場可編程門陣列(FPGA)、可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)或者通用陣列邏輯(GAL)。外部存儲器件15存儲關于包括在邏輯器件10中的多個邏輯塊11至14之間的互連線路的連接信息。外部存儲器件15可以是，例如，閃存或者只讀存儲器(ROM)。當向電子電路模塊I提供電 力時，存儲在外部存儲器件15中的連接信息被載入邏輯器件10中。多個邏輯塊11至14基于所述連接信息彼此連接。邏輯器件10的操作是根據(jù)多個邏輯塊11至14之間的連接定義的。因此，為了定義邏輯器件10的操作，應當對關于多個邏輯塊11至14之間的互連線路的連接信息進行編程，所編程的連接信息應當存儲在外部存儲器件15中，并且所存儲的連接信息應當載入邏輯器件10中。因此，難以實時重新配置邏輯器件10。而且，為了操作邏輯器件10，外部存儲器件15應當包括在邏輯器件10中，這增加了電子電路模塊I的大小及其制造成本。圖2是根據(jù)本發(fā)明的實施例的、包括邏輯器件20的電子電路模塊2的示意性框圖。參考圖2，電子電路模塊2可以包括具有多個邏輯塊21、22、23和24的邏輯器件20。在當前實施例中，邏輯器件20可以包括多個非易失性存儲器件(未示出)。多個非易失性存儲器件可以分別布置在多個邏輯塊21至24之間的互連線路彼此相交的區(qū)域中，或者分別布置在多個邏輯塊21至24中的每一個中所包括的多個功能塊(未示出)之間的互連線路彼此相交的區(qū)域中?？梢酝ㄟ^寫入——例如，編程——關于多個非易失性存儲器件的數(shù)據(jù)，例如，互連信息、連接信息和布線信息，來控制多個邏輯塊21至24之間的互連線路之間的布線或者控制包括在多個邏輯塊21至24中的每一個中的多個功能塊之間的互連線路之間的布線。如上所述，因為邏輯器件20包括多個非易失性存儲器件，所以不同于電子電路模塊I中那樣，電子電路模塊2不需要另外包括外部存儲器件。因此，為了重新定義邏輯器件20的操作，也即，為了重新配置邏輯器件20的操作，可以在多個非易失性存儲器件中實時編程關于多個邏輯塊21至24之間的或者多個邏輯塊21至24中的每一個中所包括的多個功能塊之間的互連線路的連接信息，并且多個邏輯塊21至24或者多個邏輯塊21至24中的每個中所包括的功能塊可以基于所編程的連接信息彼此連接。因此，邏輯器件20可以被容易地實時重新配置，并且可以不包括外部存儲器件，從而縮減電子電路模塊2的大小。圖3和圖4是分別示出根據(jù)本發(fā)明的實施例的、包括在邏輯器件(未示出)中的功能塊30和30a的示意性框圖。該邏輯器件可以包括多個邏輯塊，每個邏輯塊可以具有多個功能塊30。這里，功能塊30可以被定義為可以從一種數(shù)據(jù)格式變換為另一種數(shù)據(jù)格式的塊。更具體地說，功能塊30可以包括多個存儲單元(未示出)，并且可以將與輸入信號相關的所有可能的輸出信號以表的形式存儲在多個存儲單元中。功能塊30可以基于這些以表的形式存儲的信息執(zhí)行操作。例如，功能塊30可以接收輸入信號并且根據(jù)輸入信號訪問和輸出以表的形式存儲的信息。功能塊30可以具體實現(xiàn)為知識產(chǎn)權(IP)塊或者查找表(LUT)塊。在圖3和圖4中假定功能塊30和30a是LUT塊。參考圖3，功能塊30可以接收包含配置信息的輸入信號并且可以基于配置信息執(zhí)行各種操作?？偟膩碚f，功能塊接收用于執(zhí)行一個操作的輸入信號并且將根據(jù)輸入信號訪問的信息作為輸出信號輸出。然而，應當注意，根據(jù)當前實施例的功能塊30可以接收用于執(zhí)行各種操作的輸入信號，也即，包含配置信息的輸入信號。換句話說，在根據(jù)當前實施例的功能塊30 (或者包括功能塊30的邏輯器件)中，每個存儲單元被劃分為配置區(qū)域和數(shù)據(jù)區(qū)域。功能塊30接收包含配置信息的輸入信號，根據(jù)配置信息僅僅訪問數(shù)據(jù)區(qū)域，并且將訪問的結(jié)果作為輸出信號輸出。因此，根據(jù)當前實施例的功能塊30可以執(zhí)行各種操作。例如，如果配置信息是2比特信號，那么操作信息就可以如表I所示那樣定義。表I
配置信息操作信息
糾錯碼(ECC)-第一操作信息 ~01算術和邏輯單元(ALU)-第二操作信息
10壓縮-第二操作ig息"TI安全-第四操作信息參考表I，功能塊30可以執(zhí)行根據(jù)第一操作信息(例如，ECC)的操作、根據(jù)第二操作信息(例如，ALU)的操作、根據(jù)第三操作信息(例如，壓縮)的操作、以及根據(jù)第四操作信息(例如，安全)的操作。在這種情況下，功能塊30可以接收配置信息，選擇第一至第四操作信息其中之一，并且執(zhí)行與所選擇的操作信息相應的操作。盡管未示出，但是功能塊30可以包括多個存儲器件，并且可以使用多個存儲器件執(zhí)行與第一至第四操作信息相應的操作。例如，如果包含在輸入信號中的配置信息是‘00’，那么就可以從四個6比特LUTR)、F1、F2和F3當中訪問存儲在第一個6比特LUT H)中的數(shù)據(jù)。因此，功能塊30可以執(zhí)行與第一操作信息，例如，ECC，相應的操作?？梢曰诙鄠€存儲器件的第一部分執(zhí)行該操作。如果包含在輸入信號中的配置信息是‘01’，那么就可以從四個6比特LUT F0,FUF2和F3當中訪問存儲在第二個6比特LUT Fl中的數(shù)據(jù)。因此，功能塊30可以執(zhí)行與第二操作信息，例如，ALU,相應的操作?？梢曰诙鄠€存儲器件的第二部分執(zhí)行該操作。如果包含在輸入信號中的配置信息是‘10’，那么就可以從四個6比特LUT F0,FUF2和F3當中訪問存儲在第三個6比特LUT F2中的數(shù)據(jù)。因此，功能塊30可以執(zhí)行與第三操作信息，例如，壓縮，相應的操作?？梢曰诙鄠€存儲器件的第三部分執(zhí)行該操作。如果包含在輸入信號中的配置信息是‘11’，那么就可以從四個6比特LUT F0.FUF2和F3當中訪問存儲在第四個6比特LUT F3中的數(shù)據(jù)。因此，功能塊30可以執(zhí)行與第四操作信息，例如，安全，相應的操作?？梢曰诙鄠€存儲器件的第四部分執(zhí)行該操作。因此，根據(jù)當前實施例的功能塊30可以接收包含配置信息和外部信息的第一輸入信號，并且可以根據(jù)從多個操作當中選擇的操作生成輸出信號。即使通用功能塊和通用邏輯器件是可重新配置的，也應當單獨重新配置通用功能塊以執(zhí)行各種操作，并且這樣的重新配置需要大量時間。然而，根據(jù)當前實施例的功能塊30和包括功能塊30的邏輯器件可以被設置為根據(jù)配置信息執(zhí)行各種操作，而不需另外重新配置。因此，功能塊30可以在短時間內(nèi)執(zhí)行各種操作。功能塊30的一個這樣的操作可以如圖4中的功能塊30a的框圖所示。首先，基于包含在輸入信號中的外部信息訪問存儲在四個6比特LUT F0.FUF2和F3中的數(shù)據(jù)，并且僅將通過多路復用器從所訪問的存儲在四個6比特LUT H)至F3中的數(shù)據(jù)當中選擇的數(shù)據(jù)作為輸出信號輸出。對本領域普通技術人員明顯的是，盡管圖3和圖4不同地示出功能塊的操作，也即以不同的順序示出功能塊的操作，但是執(zhí)行操作的結(jié)果是相同的。圖5是根據(jù)本發(fā)明的另一實施例的包括在邏輯器件中的功能塊30b的示意性框圖。如參考圖3所描述的那樣，功能塊30b可以包括多個存儲器件(未示出)。例如，多個存儲器件可以包括可重新配置的非易失性存儲器件。圖5示出根據(jù)本發(fā)明的另一實施例的、包括以陣列形式布置的非易失性存儲器件35的功能塊30b。非易失性存儲器件35基于操作信息(見表I)存儲數(shù)據(jù)?？梢愿鶕?jù)輸入信號訪問所存儲的數(shù)據(jù)并且將其作為輸出信號輸出。在這種情況下，輸入信號可以用作一種地址信號。輸入信號不僅可以包括用于執(zhí)行操作的外部信號，而且可以包括用于從多個操作當中選擇操作的配置信息。例如，如果輸入信號是8比特信號，那么該8比特信號的頭兩個 比特可以包括配置信息，而該8比特輸入信號的其它六個比特可以包括外部信息。在這種情況下，非易失性存儲器件的總數(shù)可以是256并且可以根據(jù)8比特輸入信號來訪問。參考圖3，非易失性存儲器件可以被劃分為四個部分，每個部分可以包括64個存儲器件，也即6比特LUT。例如，從四個部分當中，第一部分可以是用于執(zhí)行與ECC相關的操作的非易失性存儲器件，第二部分可以是用于執(zhí)行與ALU相關的操作的非易失性存儲器件，第三部分可以是用于執(zhí)行與壓縮相關的操作的非易失性存儲器件，第四部分可以是用于執(zhí)行與安全相關的操作的非易失性存儲器件。在這種情況下，可以基于2比特配置信息選擇第一至第四部分中的某個部分，并且可以根據(jù)6比特外部信息將存儲在所選擇的部分中的數(shù)據(jù)作為輸出信號輸出?？梢允褂媒邮瞻渲眯畔⒑屯獠啃畔⒌妮斎胄盘柌⑶以L問存儲在非易失性存儲器件中的數(shù)據(jù)的解碼器執(zhí)行這樣的操作。當前實施例是相對于包括多個非易失性存儲器件的功能塊30b來描述的，但是本發(fā)明不局限于此。本發(fā)明的主要技術想法之一是可以通過將與多個操作對應的多條操作信息存儲在功能塊30b中、接收配置信息以及根據(jù)配置信息從所存儲的操作信息當中訪問數(shù)據(jù)來執(zhí)行各種操作。對本領域普通技術人員來說明顯的是，功能塊30b可以包括例如多個靜態(tài)隨機存取存儲器(SRAM)，而非多個非易失性存儲器件。圖6是根據(jù)本發(fā)明的實施例的、包括在邏輯器件中的邏輯塊50的示意性框圖。根據(jù)當前實施例的邏輯器件可以是圖3的邏輯器件的經(jīng)修改的示例，因此，這里將不再次提供對圖6的實施例的、與圖3的實施例相同的描述。參考圖6，邏輯器件中的邏輯塊50可以包括第一功能塊30-1和第二功能塊30_2。第一功能塊30-1可以根據(jù)第一操作信息執(zhí)行第一操作和根據(jù)第二操作信息執(zhí)行第二操作?？梢酝ㄟ^接收配置信息選擇第一操作信息或者第二操作信息，并且可以基于所選擇的操作信息執(zhí)行第一操作或者第二操作。更具體地說，第一功能塊30-1接收包含配置信息和第一外部信息的第一輸入信號。盡管未示出，但是第一輸入信號還可以包含關于另一功能塊(未示出)的輸出信號的信息。可以基于互連單元之間的連接確定第一輸入信號是否包含關于另一功能塊(未示出)的輸出信號的信息。
第一功能塊30-1可以包括多個第一存儲器件35，如圖5的實施例中那樣?？梢愿鶕?jù)第一輸入信號訪問多個第一存儲器件。如果配置信息是I比特信號，那么第一功能塊30-1可以執(zhí)行兩個操作，例如，第一操作和第二操作。在這種情況下，第一操作可以使用多個第一存儲器件中的一些來執(zhí)行，而第二操作可以使用其它第一存儲器件來執(zhí)行。第一功能塊30-1可以輸出第一輸出信號作為執(zhí)行第一操作或者第二操作的結(jié)果。第二功能塊30-2可以根據(jù)第一操作信息執(zhí)行第三操作和根據(jù)第二操作信息執(zhí)行第四操作?？梢酝ㄟ^接收配置信息選擇第一操作信息或者第二操作信息，并且可以基于所選擇的操作信息——例如第一操作信息或者第二操作信息——來執(zhí)行第三操作或者第四操作。更具體地說，第二功能塊30-2接收包含配置信息和第二外部信息的第二輸入信號?？蛇x地，第二輸入信號還可以包含關于第一輸出信號的信息?？梢曰诨ミB單兀之間 的連接確定第二輸入信號是否包含關于第一輸出信號的信息。稍后將參考圖8對此進行詳細描述。第二功能塊30-2可以包括多個第二存儲器件(未示出)，如圖5的實施例中那樣?？梢愿鶕?jù)第二輸入信號訪問多個第二存儲器件。如果配置信息是I比特信號，那么第二功能塊30-2可以執(zhí)行兩個操作，例如，第三操作和第四操作。在這種情況下，第三操作可以使用多個第二存儲器件中的一些來執(zhí)行，并且第四操作可以使用其它第二存儲器件來執(zhí)行。第二功能塊30-2可以輸出第二輸出信號作為執(zhí)行第三操作或者第四操作的結(jié)果。圖7是示出根據(jù)本發(fā)明的實施例的半導體封裝1000的示意性剖面圖。半導體封裝1000可以是圖6的邏輯器件的經(jīng)修改的示例，因此，這里將不再次提供對圖7的實施例的、與圖6的實施例相同的描述。參考圖7，半導體封裝1000可以包括半導體芯片1100和印刷電路板(PCB) 1200。在半導體芯片1100中，可以包括邏輯器件(未示出)。例如，該邏輯器件可以是如上參考圖3至圖6所述的那樣。半導體芯片1100可以安裝在PCB 1200上。PCB 1200可以包括外部端子1250，諸如焊球(solder ball)。具體來說，外部端子1250可以接收配置信息。經(jīng)由外部端子1250接收到的配置信息可以經(jīng)由內(nèi)部互連單元1260和電線1280被傳送到半導體芯片1100中的邏輯器件。如果半導體芯片1100或者半導體封裝1000包括通用邏輯單元，那么接收配置信息的外部端子1250就不安裝于其上。根據(jù)當前實施例的邏輯器件、半導體芯片1100和半導體封裝1000可以經(jīng)由外部端子1250接收配置信息并且可以基于配置信息執(zhí)行各種操作。因此，對本領域普通技術人員來說明顯的是，如果接收用于設置各種操作的配置信息的外部端子1250包括在產(chǎn)品說明書中，那么它將被視為本發(fā)明的實施例。圖8是根據(jù)本發(fā)明的另一實施例的包括在邏輯器件中的邏輯塊50a的示意性框圖。根據(jù)當前實施例的邏輯器件可以是圖6的邏輯器件的經(jīng)修改的示例，因此，這里將不再提供對圖8的實施例的、與圖6的實施例相同的描述。參考圖8，邏輯塊50a還可以包括用于連接第一功能塊30-1和第二功能塊30-2的互連單元70?；ミB單元70可以接收配置信息并且從多條互連信息當中選擇一條?；ミB單元70可以基于所選擇的互連信息連接第一功能塊30-1和第二功能塊30-2。這里，可以通過邏輯器件的操作確定互連信息?；ミB單元70可以包括開關器件73和配置單元75，以便基于所選擇的互連信息連接第一功能塊30-1和第二功能塊30-2。開關器件73根據(jù)控制信號連接第一功能塊30-1和第二功能塊30_2，并且可以具體實現(xiàn)為例如N型晶體管。如果開關器件73是N型晶體管，那么該N型晶體管的柵極可以用作用于確定第一功能塊30-1和第二功能塊30-2是否將相互連接的控制端子。配置單元75可以存儲互連信息并且可以基于該互連信息生成控制信號。將參考圖9詳細描述配置單元75的結(jié)構(gòu)。圖9是作為圖8的邏輯塊50a的經(jīng)修改的示例的邏輯塊50b的電路圖，其中具體地示出了互連塊70。參考圖9，配置單元75可以包括多個第三存儲器件110、選擇器120、 鎖存器130、第一寫晶體管WTRl、第二寫晶體管WTR2和偏置晶體管BTR。多個第三存儲器件110中的每一個可以存儲互連信息，并且可以包括例如非易失性存儲器件。如果邏輯器件執(zhí)行例如與ECC、ALU、壓縮和安全(見表I)相應的四個操作，那么多個第三存儲器件110可以包括四個非易失性存儲器件。在讀操作期間，多個第三存儲器件110可以連接在第一下拉晶體管PDTRl與地電壓VSS端子之間。選擇器120可以連接至多個第三存儲器件110并且可以從多個第三存儲器件110當中選擇一個。為此，選擇器120可以包括多個選擇晶體管STR和解碼器。多個選擇晶體管STR可以分別連接至多個第三存儲器件110，并且可以分別接收解碼器解碼出的選擇信號CF〈0>、CF〈1>、CF〈2>和CF〈3>，以便將多個第三存儲器件110中的一個連接至地電壓VSS端子。在讀模式下，可以由選擇器120基于配置信息選擇多個第三存儲器件110中的一個，并且可以由所選擇的第三存儲器件Iio讀取互連信息。在寫模式下，可以由選擇器120基于配置信息選擇多個第三存儲器件110中的一個，并且可以由所選擇的第三存儲器件110寫入互連信息。稍后將參考圖10至13詳細描述讀模式和寫模式下選擇器120的操作。鎖存器130可以從多個第三存儲器件110讀取互連信息并且將所讀取的互連信息存儲在其中。鎖存器130可以包括第一倒相器INVl和第二倒相器INV2。第一倒相器INVl可以包括連接至電源電壓VDD端子的第一上拉晶體管PUTRl和串聯(lián)連接至第一上拉晶體管PUTRl的第一下拉晶體管TOTR1。更具體地說，第一上拉晶體管PUTRl可以是P型晶體管，其具有連接至電源電壓VDD端子的源極、連接至第一節(jié)點NI的漏極以及連接至第二節(jié)點N2的柵極。第一下拉晶體管TOTRl可以是N型晶體管，其具有連接至多個第三存儲器件110的源極、連接至第一節(jié)點NI的漏極以及連接至第二節(jié)點N2的柵極。這里，開關器件73的控制端子一例如柵極一可以連接至第一上拉晶體管PUTRl與第一下拉晶體管PDTRl之間的節(jié)點——例如第一節(jié)點NI。第二倒相器INV2可以包括連接至電源電壓VDD端子的第二上拉晶體管PUTR2和串聯(lián)連接至第二上拉晶體管PUTR2的第二下拉晶體管TOTR2。更具體地說，第二上拉晶體管PUTR2可以是P型晶體管，其具有連接至電源電壓VDD端子的源極、連接至第二節(jié)點N2的漏極、連接至第一節(jié)點NI的柵極。第二下拉晶體管TOTR2可以是N型晶體管，其具有連接至偏置晶體管BTR的源極、連接至第二節(jié)點N2的漏極以及連接至第一節(jié)點NI的柵極。
第一倒相器INVl與第二倒相器INV2可以通過將第一上拉晶體管PUTRl與第一下拉晶體管PDTRl的柵極連接至第二節(jié)點N2以及將第二上拉晶體管PUTR2與第二下拉晶體管PDTR2的柵極連接至第一節(jié)點NI來相互交叉連接，從而制造出鎖存器130。可選地，鎖存器130還可以包括均衡器EQ。均衡器EQ可以基于使能條信號(enablebar signal)nEN來將第一下拉晶體管TOTRl的柵極和第二下拉晶體管TOTR2的柵極連接。更具體地說，均衡器EQ可以是N型晶體管，其具有連接至第一下拉晶體管PDTRl的柵極的源極、連接至第二下拉晶體管TOTR2的柵極的漏極以及經(jīng)由其接收使能條信號nEN的柵極。第一寫晶體管WTRl可以連接至第三存儲器件110的一端，第二寫晶體管WTR2可以連接至第三存儲器件110的另一端。在寫模式下，如果寫信號WS被提供給第一寫晶體管WTRl和第二寫晶體管WTR2，那么就可以導通第一寫晶體管WTRl和第二寫晶體管WTR2以便將經(jīng)由數(shù)據(jù)線Din接收到的互連信息和經(jīng)由數(shù)據(jù)線nDin接收到的互連信息寫入第三存儲·器件110。偏置晶體管BTR可以在互連信息從多個第三存儲器件110中的一個被讀取的同時提供參考電阻值。例如，如果存儲在第三存儲器件110中的電阻值當互連信息表示斷開狀態(tài)一例如‘0’ 一時是IkQ，并且當互連信息表示連接狀態(tài)一例如‘I’ 一時是1ΜΩ，那么偏置晶體管BTR可以被設置為具有50kQ的電阻值。在讀模式期間，偏置晶體管BTR可以連接至第二下拉晶體管TOTR2的源極以及地電壓VSS端子。盡管在當前實施例中使用偏置晶體管BTR——其是有源器件，但是可以使用電阻器件——其是無源器件，來提供參考電阻值。盡管當前實施例是相對于包括多個非易失性存儲器件的多個第三存儲器件110來描述的，但是本發(fā)明不局限于此。本發(fā)明的主要技術想法之一是可以通過將與多條操作信息相應的多條互連信息存儲在多個第三存儲器件110中、接收配置信息以及根據(jù)配置信息從所存儲的操作信息當中訪問互連信息，來使用第一功能塊30-1和第二功能塊30-2執(zhí)行各種操作。對本領域普通技術人員來說明顯的是，多個第三存儲器件110可以包括例如多個SRAM，而非多個非易失性存儲器件。圖10是示出根據(jù)本發(fā)明的實施例的、圖9的互連單元70處于讀模式下的情況的電路圖。圖11是根據(jù)本發(fā)明的實施例的、在讀模式下使用的信號的時序圖。參考圖10和圖11，在讀模式下，使能信號EN被去激活為‘0’，并且使能條信號nEN被激活為‘I’。寫信號WS被去激活為‘O’。如果使能條信號nEN被激活為‘ I’，那么均衡器EQ可以被開啟，并且第一下拉晶體管TOTRl的柵極可以連接至第二下拉晶體管TOTR2的柵極。因此，第一下拉晶體管TOTRl和第二下拉晶體管PDTR2的柵極彼此相同，并且因此第一下拉晶體管PDTRl和第二下拉晶體管PDTR2都被導通?？梢愿鶕?jù)在均衡器EQ被開啟之前基于配置信息解碼出的選擇信號一例如選擇信號CF〈0>——導通選擇晶體管STR。如果導通了選擇晶體管STR，那么與第三存儲器件110的電阻值相應的電壓就被施加到第一下拉晶體管TOTRl的源極。例如，當?shù)谌鎯ζ骷?10處于表示連接狀態(tài)的高阻狀態(tài)時，第三存儲器件110具有比偏置晶體管BTR的電阻值高的電阻值，并且高電壓被施加到第一下拉晶體管TOTRl的源極。因為偏置晶體管BTR的電阻值相對較低，所以低電壓被施加到第二下拉晶體管PDTR2的源極。
然后，當開啟均衡器EQ時，第一節(jié)點NI和第二節(jié)點N2的電壓變得相同。接下來，當使能信號EN被激活為‘I’并且使能條信號nEN被去激活為‘0’時，施加到第一下拉晶體管PDTRl的源極的高電壓被傳送至第一節(jié)點NI，并且施加到第二下拉晶體管PDTR2的源極的低電壓被傳送至第二節(jié)點N2。也就是說，因為連接至地電壓VSS端子的第三存儲器件110的電阻值大于連接至地電壓VSS端子的偏置晶體管BTR的電阻值，所以第二節(jié)點N2連接到地電壓VSS端子并且因此第二節(jié)點N2和第一節(jié)點NI的電壓分別變?yōu)椤?’和‘I’。因此，電壓‘I’被施加到連接至第一節(jié)點NI的開關器件的控制端子，開關器件73被接通，并且第一功能塊30-1和第二功能塊30-2彼此連接。如果第三存儲器件110處于表示斷開狀態(tài)的低阻狀態(tài)，那么第三存儲器件110具有比偏置晶體管BTR的電阻值低的電阻值，并且由此低電壓被施加到第一下拉晶體管PDTRl的源極。因為偏置晶體管BTR的電阻值相對較高，所以高電壓被施加到第二下拉晶體管TOTR2的源極。然后，當開啟均衡器EQ時，第一節(jié)點NI和第二節(jié)點N2的電壓變得相同。接下來， 當使能信號EN被激活為‘I’并且使能條信號nEN被去激活為‘0’時，施加到第一下拉晶體管PDTRl的源極的低電壓被傳送至第一節(jié)點NI，并且施加到第二下拉晶體管PDTR2的源極的高電壓被傳送至第二節(jié)點N2。由此，電壓‘0’被施加到連接至第一節(jié)點NI的開關器件的控制端子，開關器件73被關斷，并且第一功能塊30-1和第二功能塊30-2不相互連接。圖12是示出根據(jù)本發(fā)明的實施例的、圖9的互連單元70處于寫模式下的情況的電路圖。圖13是根據(jù)本發(fā)明的實施例的、在寫模式下使用的信號的時序圖。參考圖12和圖13，在寫模式下，使能信號EN被去激活為‘0’，并且使能條信號nEN被激活為‘I’。而且，寫信號WS被激活為‘I’?？梢愿鶕?jù)基于配置信息解碼出的選擇信號——例如選擇信號CF〈0>——來導通選擇晶體管STR。如果選擇晶體管STR被導通，那么多個第三存儲器件110中的一個被選擇并且所選擇的第三存儲器件110準備寫入互連信息。然后，經(jīng)由數(shù)據(jù)線Din和nDin接收到的互連信息被寫入所選擇的第三存儲器件110中。如果第一功能塊30-1和第二功能塊30-2需要相互連接，同時執(zhí)行例如與ECC、ALU、壓縮和安全(見表I)相應的四個操作的邏輯器件執(zhí)行與ECC相應的操作，那么用于使第三存儲器件110處于高阻狀態(tài)的互連信息——例如被激活為‘I’的信號——可以被寫入根據(jù)選擇信號CF〈0>選擇的第三存儲器件110中。圖14是根據(jù)本發(fā)明的另一實施例的邏輯器件的示意性框圖。參考圖14，邏輯器件可以包括多個邏輯塊50-1和50-2、互連單元70和連接塊100。邏輯塊50-1可以包括多個功能塊30-1和30_2，邏輯塊50_2可以包括多個功能塊30-3和30-4。功能塊30-1至30_4中的每一個都可以根據(jù)多條操作信息執(zhí)行多個操作。功能塊30-1至30-4中的每一個可以接收配置信息，選擇多條操作信息中的一個并且基于所選擇的操作信息執(zhí)行多個操作中的一個，如上參考圖I至圖7所述?；ミB單元70可以基于多條互連信息要么連接功能塊30-1和30-2，要么連接功能塊30-3和30-4。具體地說，如上參考圖8和圖9所述，互連單元70可以接收配置信息，基于配置信息選擇多條互連信息中的一條，并且可以基于所選擇的互連信息要么連接功能塊30-1和30-2，要么連接功能塊30-3和30_4。為此，互連單元70可以包括第一開關器件73和第一配置單元75。連接塊100可以包括多個連接單元90，并且多個連接單元90可以基于多條連接信息連接多個邏輯塊50-1和50-2。多個連接單元90可以接收多條配置信息，選擇多條連接信息中的一條，并且基于所選擇的連接信息連接多個邏輯塊50-1和50-2。多個連接單元90可以具有與互連單元70基本相同的電路結(jié)構(gòu)。例如，多個連接單元90中的每一個都可以包括第二開關器件93和第二配置單元95?；ミB單元70可以要么連接包括在第一邏輯塊50-1中的功能塊30-1和30-2，要么連接包括在第二邏輯塊50-2中的功能塊30-3和30-4，而多個連接單元90可以連接多個邏輯塊50-1和50-2。
圖15是根據(jù)本發(fā)明的另一實施例的邏輯器件的示意性框圖。圖15的邏輯器件可以是圖14的邏輯器件的經(jīng)修改的示例，因此，這里將不再次提供對圖15的實施例的、與圖14的實施例相同的描述。參考圖15，邏輯器件可以包括多個邏輯塊50、多個連接塊100、多個布線塊150和多個輸入/輸出(I/O)端子。多個邏輯塊50可以以矩陣形式布置。多個連接塊100可以布置在以矩陣形式布置的相鄰邏輯塊50之間以便連接多個邏輯塊50。多個連接塊100中的每一個可以包括圖14的多個連接單元90，并且多個連接單元90中的每一個可以包括圖14的第二開關器件73和第二配置單元75，如上參考圖14所述。多個布線塊150中的每一個可以包括圖18中所示的多個布線單元170。多個布線單元170中的每一個可以接收多條配置信息，基于多條配置信息選擇多條布線信息中的一條，并且基于所選擇的布線信息連接多個連接塊100。多個I/O端子可以連接至多個連接塊100或者多個邏輯塊50，以便將多條配置信息要么傳送到多個連接塊100中的多個連接單元90——具體來說，是連接單元90中的存儲器件，要么傳送到邏輯塊50中的功能塊(或者互連單元)。而且，I/O端子可以將輸出信號從邏輯塊50傳送到外部。I/O端子可以具體實現(xiàn)為，例如，邏輯器件實現(xiàn)在其中的半導體芯片的芯片焊盤。圖16是具體示出圖15中所示的連接塊100、邏輯塊50和I/O端子的框圖。參考圖16，連接塊100可以包括多個互連單元70或者可以包括多個連接單元90。在邏輯塊50中，功能塊30中的每一個可以經(jīng)由互連單元70接收配置信息以及外部信息，并且可以連接至包括在邏輯塊50中的其它功能塊30。而且，功能塊30中的每一個可以經(jīng)由連接單元90連接至包括在另一邏輯塊(未示出)中的功能塊。功能塊30中的每一個的輸出端子可以連接至I/O端子中的一個。D型觸發(fā)器(Dflip flop,DFF)和復用器(MUX)可以連接至功能塊30中的每一個的輸出端子以及相應的I/O端子。DFF和MUX可以根據(jù)順序邏輯或組合邏輯確定是否將輸出功能塊30的輸出信號。包括開關器件和配置單元的單元80還可以包括在功能塊30中的每一個的輸出端子與相應的I/O端子之間。圖17是示出圖16的邏輯器件被配置為如圖6的邏輯器件那樣起作用的情況的示意圖。參考圖17，第一功能塊30-1可以接收包含第一外部信息和配置信息的第一輸入信號。第一功能塊30-1可以根據(jù)第一輸入信號輸出第一輸出信號，并且第一輸出信號可以作為第二輸入信號被傳送到第二功能塊30-2。因此，第二功能塊30-2可以接收包含第一輸出信號、第二外部信息和配置信息的第二輸入信號。第二功能塊30-2的輸出端子可以連接至I/O端子。因此，可以經(jīng)由I/O端子輸出第二輸出信號。圖18是具體示出根據(jù)本發(fā) 明的實施例的、圖 15中所示的布線塊150的框圖。圖19是具體示出根據(jù)本發(fā)明的實施例的、在圖15中示出的布線塊150中的多個布線單元170中的每一個中包括的第一傳輸單元180和第二傳輸單元190的電路圖。參考圖18和圖19，多個布線單元170中的每一個都可以包括第一傳輸單元180和第二傳輸單兀190。第一傳輸單兀180可以以從第一端子Tl到第二端子T2的方向傳送信號，第二傳輸單兀190可以以從第二端子T2到第一端子Tl的方向傳送信號。可以根據(jù)配置信息確定信號是否將被傳送以及信號將被傳送的方向。因此，圖15的連接塊100可以經(jīng)由多個布線單元170適當?shù)剡B接。更具體地說，第一傳輸單元180可以包括第三配置單元185和晶體管187。第三配置單元185可以接收配置信息并且輸出指示要求連接狀態(tài)還是斷開狀態(tài)的信號。例如，第三配置單元185可以基于布線信息，在要求從第一端子Tl到第二端子T2的連接狀態(tài)時輸出‘I’，并且可以在要求斷開狀態(tài)時輸出‘O’。第三配置單元185的電路結(jié)構(gòu)可以與圖9的配置單元75的電路結(jié)構(gòu)相同。如果存儲在第三配置單元185中的布線信息表示連接狀態(tài)而且第三配置單元185輸出‘1’，則可以導通第一 N型晶體管NTRl和第一 P型晶體管PTR1。因此，可以以從第一端子Tl到第二端子T2的方向傳送信號。如果存儲在第三配置單元185中的布線信息表示斷開狀態(tài)并且第三配置單元185輸出‘0’，則第一 N型晶體管NTRl和第一 P型晶體管PTRl可以被截止。因此，可以不以從第一端子Tl到第二端子T2的方向傳送信號。也可以將這樣的電路結(jié)構(gòu)和操作應用到第二傳輸單元190。因此，布線單元170的信號傳輸可以按如下分類表權利要求
1.一種邏輯器件，包括 第一功能塊，用于根據(jù)第一操作信息執(zhí)行第一操作以及根據(jù)第二操作信息執(zhí)行第二操作；以及 第二功能塊，用于根據(jù)第一操作信息執(zhí)行第三操作以及根據(jù)第二操作信息執(zhí)行第四操作， 其中，第一功能塊接收配置信息，基于所述配置信息選擇第一操作信息和第二操作信息中的ー個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第一操作或者第二操作，以及 第二功能塊接收配置信息，基于所述配置信息選擇第一操作信息和第二操作信息中的ー個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第三操作或者第四操作。
2.如權利要求I所述的邏輯器件，其中第一功能塊接收包含配置信息的第一輸入信號，并且根據(jù)第一操作或者第二操作生成第一輸出信號。
3.如權利要求I所述的邏輯器件，其中第一功能塊包括多個第一存儲器件， 使用多個第一存儲器件中的一些執(zhí)行第一操作，以及 使用其它第一存儲器件執(zhí)行第二操作。
4.如權利要求3所述的邏輯器件，其中第二功能塊接收包含配置信息的第二輸入信號，并且根據(jù)第三操作或者第四操作生成第二輸出信號。
第二功能塊包括多個第二存儲器件， 使用多個第二存儲器件中的一些執(zhí)行第三操作，以及 使用其它第二存儲器件執(zhí)行第四操作。
5.如權利要求3所述的邏輯器件，其中多個第一存儲器件中的每ー個包括多個可重新配置的非易失性存儲器件。
6.如權利要求5所述的邏輯器件，其中多個可重新配置的非易失性存儲器件以陣列形式布置。
7.如權利要求I所述的邏輯器件，還包括互連單元，其基于多條互連信息連接第一功能塊和第二功能塊， 其中所述互連単元接收配置信息，從多條互連信息當中選擇一條互連信息，以及基于所選擇的互連信息連接第一功能塊和第二功能塊。
8.如權利要求7所述的邏輯器件，其中所述互連単元包括 開關器件，用于根據(jù)控制信號連接第一功能塊和第二功能塊；以及 配置単元，用于生成控制信號。
9.如權利要求8所述的邏輯器件，其中所述配置単元包括用于存儲多條互連信息的多個第三存儲器件。
10.如權利要求9所述的邏輯器件，其中所述多個第三存儲器件包括多個非易失性存儲器件。
11.如權利要求9所述的邏輯器件，其中所述配置單元還包括連接至多個第三存儲器件的選擇器， 其中所述選擇器基于所述配置信息選擇多個第三存儲器件中的ー個以便讀取所述多條互連信息。
12.如權利要求9所述的邏輯器件，其中所述配置單元還包括鎖存器，用于從所述多個第三存儲器件讀取所述多條互連信息以及存儲所讀取的互連信息。
13.如權利要求12所述的邏輯器件，其中所述鎖存器包括 第一倒相器，其包括連接至電源電壓端子的第一上拉晶體管以及串聯(lián)連接至第一上拉晶體管的第一下拉晶體管； 第二倒相器，其包括連接至所述電源電壓端子的第二上拉晶體管以及串聯(lián)連接至第二上拉晶體管的第二下拉晶體管，其中第二倒相器和第一倒相器彼此交叉連接；以及 均衡器，用于基于使能條信號連接第一下拉晶體管的柵極和第二下拉晶體管的柵極。
14.如權利要求13所述的邏輯器件，其中所述開關器件的控制端子連接到第一上拉晶體管與第一下拉晶體管之間的節(jié)點。
15.如權利要求13所述的邏輯器件，其中所述多個第三存儲器件連接在第一下拉晶體管的源級與地電壓端子之間。
16.如權利要求13所述的邏輯器件，其中所述配置單元還包括連接在第二下拉晶體管的源極與所述地電壓端子之間的偏置晶體管。
17.—種包括多個邏輯塊的邏輯器件，每個邏輯塊包括多個功能塊， 其中所述功能塊中的每ー個根據(jù)多條操作信息執(zhí)行多個操作，以及 所述功能塊中的每ー個接收配置信息，基于所述配置信息從所述多條操作信息當中選擇一條操作信息，以及基于所選擇的操作信息執(zhí)行所述多個操作中的ー個。
18.如權利要求17所述的邏輯器件，其中所述多個邏輯塊中的每ー個包括至少ー個互連單元，用于基于多條互連信息連接所述多個功能塊， 其中，所述互連単元接收所述配置信息，基于所述配置信息從所述多條互連信息當中選擇一條互連信息，以及基于所選擇的互連信息連接所述多個功能塊。
19.如權利要求18所述的邏輯器件，其中所述互連単元包括第一開關器件和第一配置單元， 其中第一配置単元包括 多個存儲器件，用于存儲所述多條互連信息；以及 選擇器，其連接至所述多個存儲器件， 其中，所述選擇器基于所述配置信息選擇多個存儲器件中的ー個，以讀取所述多條互連信息。
20.如權利要求17所述的邏輯器件，還包括連接塊，所述連接塊包括用于基于多條連接信息連接所述多個邏輯塊的多個連接単元， 其中，所述多個連接單元中的每ー個接收配置信息，基于所述配置信息從所述多條連接信息當中選擇一條連接信息，并且基于所選擇的連接信息連接所述多個邏輯塊。
21.如權利要求20所述的邏輯器件，其中，所述多個連接單元中的每ー個包括第二開關器件和第二配置単元， 其中第二配置単元包括 多個存儲器件，用于存儲所述多條連接信息；以及 選擇器，其連接至所述多個存儲器件， 其中，所述選擇器基于所述配置信息選擇多個存儲器件中的ー個，以讀取所述多條連接信息。
22.如權利要求17所述的邏輯器件，還包括 多個連接塊，用于連接所述多個邏輯塊；以及 布線塊，包括用于基于多條布線信息連接多個連接塊的多個布線単元， 其中，所述多個布線單元中的每ー個接收配置信息，基于所述配置信息從所述多條布線信息當中選擇一條布線信息，并且基于所選擇的布線信息連接所述多個連接塊。
23.如權利要求22所述的邏輯器件，其中所述多個布線單元中的每ー個包括 第一傳輸單元，用于以從第一端子到第二端子的方向傳送信號；以及 第二傳輸單元，用于以從第二端子到第一端子的方向傳送信號。
24.如權利要求23所述的邏輯器件，其中所述第一傳輸單元和第二傳輸單元中的每ー個包括第三配置単元， 其中所述第三配置単元包括 多個存儲器件，用于存儲所述多條布線信息；以及 選擇器，其連接至所述多個存儲器件， 其中，所述選擇器基于所述配置信息選擇所述多個存儲器件中的ー個，以讀取所述多條布線信息。
25.一種半導體封裝，包括 半導體芯片，其包括邏輯器件；以及 印刷電路板(PCB)，所述半導體芯片安裝于其上， 其中所述邏輯器件包括 第一功能塊，用于根據(jù)第一操作信息執(zhí)行第一操作以及根據(jù)第二操作信息執(zhí)行第二操作；以及 第二功能塊，用于根據(jù)第一操作信息執(zhí)行第三操作以及根據(jù)第二操作信息執(zhí)行第四操作， 其中，第一功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的ー個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第一操作或者第二操作，以及 第二功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第三操作或者第四操作。
26.如權利要求25所述的半導體封裝，其中所述PCB包括用于接收所述配置信息的外部端子。
27.如權利要求25所述的半導體封裝，其中所述邏輯器件是可編程邏輯器件，其包括現(xiàn)場可編程門陣列(FPGA)、可編程陣列邏輯(PAL)、可編程邏輯陣列(PLA)或者通用陣列邏輯(GAL)。
28.一種半導體封裝，包括 半導體芯片，其包括邏輯器件；以及 印刷電路板(PCB)，所述半導體芯片安裝于其上， 其中所述邏輯器件包括連接塊，其包括用于基于多條連接信息連接所述多個邏輯塊的連接單元，以及其中，所述連接単元接收配置信息，基于所述配置信息從所述多條連接信息當中選擇 一條連接信息，并且基于所選擇的連接信息連接所述多個邏輯塊。
全文摘要
本申請?zhí)峁┮环N可以快速重新配置以執(zhí)行期望的操作的邏輯器件。所述邏輯器件包括第一功能塊，用于根據(jù)第一操作信息執(zhí)行第一操作以及根據(jù)第二操作信息執(zhí)行第二操作；以及第二功能塊，用于根據(jù)第一操作信息執(zhí)行第三操作以及根據(jù)第二操作信息執(zhí)行第四操作。第一功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第一操作或者第二操作。第二功能塊接收配置信息，基于配置信息選擇第一操作信息和第二操作信息中的一個，以及基于所選擇的第一操作信息或者第二操作信息執(zhí)行第三操作或者第四操作。
文檔編號G11C16/34GK102855933SQ201210096200
公開日2013年1月2日 申請日期2012年4月1日 優(yōu)先權日2011年6月27日
發(fā)明者金鎬正, 申在光, 崔賢植, 丁亨洙 申請人:三星電子株式會社