專利名稱：一種并行異步存儲器及其數(shù)據(jù)讀取方法
技術領域：
本申請涉及存儲器的技術領域，特別是涉及一種并行異步存儲器以及一種并行異步存儲器的數(shù)據(jù)讀取方法。
背景技術：
并行異步存儲器一般有兩種讀模式正常讀操作(normal read)和頁讀操作 (page read)，其中，normal read是指地址或芯片使能觸發(fā)的讀取操作；page read是指 normal read后，僅頁內(nèi)地址(ADR)變化觸發(fā)的讀取操作，需要快速的數(shù)據(jù)輸出。page read 速度遠快于normal read,例如，page read的速度為25ns, normal read的速度為70ns。隨著存儲器容量的增加，為了提高產(chǎn)品良率，芯片上都帶有冗余單元(redundancy cell)，用于修復存儲陣列(main array)中的失效單元。在數(shù)據(jù)讀出的過程中，首先判斷讀出地址是否有數(shù)據(jù)被修復，如果有數(shù)據(jù)被修復，在讀出過程中就需要用冗余單元替換掉失效單元，然后讀出數(shù)據(jù)。下面以帶冗余單元的16bit并行輸入輸出數(shù)據(jù)的存儲器芯片為例進行說明，其冗余單元可糾正16位數(shù)據(jù)中的2位錯誤數(shù)據(jù)。讀操作過程中，存儲器芯片內(nèi)部每次讀取1個頁(page)，1個頁包括8個字，每個字包括16位數(shù)據(jù)，也就是說，存儲器芯片內(nèi)部每次讀取1 位數(shù)據(jù)，把數(shù)據(jù)鎖存在寄存器中，然后，通過頁內(nèi)地址ADR<2 0>選擇頁內(nèi)的字，輸出需要讀取的16位數(shù)據(jù)。采用帶冗余單元的存儲器芯片，讀操作過程中，芯片內(nèi)部每次讀取1 位數(shù)據(jù)和2 位冗余數(shù)據(jù)。在讀出的過程中，先判斷讀取的地址是否需要替換。如果不需要替換，直接根據(jù)地址選擇1 位中的16位數(shù)據(jù)輸出；如果需要替換，則需要根據(jù)芯片內(nèi)部記錄的冗余信息，用冗余數(shù)據(jù)替換16位數(shù)據(jù)中的錯誤數(shù)據(jù)，產(chǎn)生新的數(shù)據(jù)再輸出。以上現(xiàn)有技術中的冗余數(shù)據(jù)的替換過程將不可避免地影響數(shù)據(jù)的讀出速度，特別 Mi page read ^3 ] °因此，目前需要本領域技術人員迫切解決的一個技術問題就是如何提高并行異步存儲器page read的速度，同時不影響并行異步存儲器normal read的速度。

發(fā)明內(nèi)容
本申請所要解決的技術問題是提供一種并行異步存儲器以及一種并行異步存儲器的數(shù)據(jù)讀取方法，用以提高并行異步存儲器page read的速度，同時不影響并行異步存儲器normal read的速度。為了解決上述問題，本申請公開了一種并行異步存儲器，所述并行異步存儲器中設置有冗余單元，并且還包括冗余寄存器，用于記錄存儲器陣列出錯的地址和數(shù)據(jù)位信息；比較電路，用于在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，冗余寄存器中記錄的存儲器陣列出錯的地址中的高位地址是否一致；若是，則觸發(fā)譯碼電路；譯碼電路，用于確定所述存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息；讀出電路，用于從當次讀取地址中讀出數(shù)據(jù)；替換電路，用于根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；寄存器，用于鎖存所述新的讀出數(shù)據(jù)。優(yōu)選的是，所述的并行異步存儲器，還包括輸出電路，用于在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。優(yōu)選的是，所述的并行異步存儲器，還包括地址切換比較電路，用于比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定采用正常讀操作normal read讀取數(shù)據(jù)；若二者的高位地址一致，則判定采用頁讀操作page read讀取數(shù)據(jù)。優(yōu)選的是，所述譯碼電路包括第一地址譯碼電路，用于對所述存儲器陣列出錯地址中的低位地址進行譯碼，獲得出錯的低位地址信息；數(shù)據(jù)譯碼電路，用于對所述存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信息。優(yōu)選的是，所述讀出電路包括讀信號產(chǎn)生單元，用于鎖存當次讀取地址，產(chǎn)生讀信號read ；讀操作單元，用于根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元，并從所述存儲單元中讀出數(shù)據(jù)。優(yōu)選的是，所述的并行異步存儲器，還包括冗余數(shù)據(jù)選擇單元，用于選中冗余單元，從所述冗余單元中讀出冗余數(shù)據(jù)。優(yōu)選的是，所述輸出電路包括第二地址譯碼電路，用于鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；數(shù)據(jù)選擇電路，用于根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出。本申請還提供了一種并行異步存儲器的數(shù)據(jù)讀取方法，包括在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，預存的存儲器陣列出錯的地址中的高位地址是否一致；若是，則確定所述預存的存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息；從當次讀取地址中讀出數(shù)據(jù)，并根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；鎖存所述新的讀出數(shù)據(jù)。
優(yōu)選的是，所述的方法，還包括在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。優(yōu)選的是，通過以下步驟判定采用正常讀操作normal read讀取數(shù)據(jù)比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定當次讀取地址為非頁內(nèi)地址；在當次讀取地址為非頁內(nèi)地址時，采用正常讀操作normal read讀取數(shù)據(jù)。優(yōu)選的是，通過以下步驟判定采用頁讀操作page read讀取數(shù)據(jù)比較當次讀取地址和上次讀取地址，若二者的高位地址一致，則判定當次讀取地址為頁內(nèi)地址；在當次讀取地址為頁內(nèi)地址時，采用頁讀操作page read讀取數(shù)據(jù)。優(yōu)選的是，所述確定預存的存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息的步驟包括對所述預存的存儲器陣列出錯地址中的低位地址進行譯碼，獲得出錯的低位地址 fn息；對所述預存的存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信肩、ο優(yōu)選的是，所述從當次讀取地址中讀出數(shù)據(jù)的步驟包括鎖存當次讀取地址，產(chǎn)生讀信號read ；根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元；
從所述存儲單元中讀出數(shù)據(jù)。優(yōu)選的是，在根據(jù)出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)的步驟之前，還包括選中冗余單元，從所述冗余單元中讀出冗余數(shù)據(jù)。優(yōu)選的是，所述根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)的步驟包括鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出。與現(xiàn)有技術相比，本申請具有以下優(yōu)點本申請在normal read過程中，讀取存儲器陣列中的數(shù)據(jù)和冗余判斷過程同時進行，獲得存儲數(shù)據(jù)的同時，獲得出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位，隨后完成冗余單元對存儲陣列中讀出數(shù)據(jù)的替換，并把數(shù)據(jù)鎖存在寄存器中，在隨后的page read過程中，直接從寄存器中讀出數(shù)據(jù)，去掉了冗余判斷和替換過程，從而提高page read速度。


圖1是本申請的一種并行異步存儲器實施例1的結構圖；圖2是本申請的一種并行異步存儲器實施例2的結構圖；圖3是本申請的一種并行異步存儲器的數(shù)據(jù)讀取方法實施例的步驟流程圖4是本申請的一種normal read過程的信號波形示意圖；圖5是本申請的一種page read過程的信號波形示意圖。
具體實施例方式為使本申請的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本申請作進一步詳細的說明。現(xiàn)有技術在normal read.page read兩種讀模式下，如果數(shù)據(jù)被修復，均會進行替換操作，替換操作將引起page read變慢。本申請實施例的核心構思之一在于，在normal read時，完成冗余單元對存儲陣列中讀出數(shù)據(jù)的替換，并把數(shù)據(jù)鎖存在寄存器中，在page read時，直接從寄存器中讀出數(shù)據(jù)，從而提高page read速度。參考圖1，示出了本申請的一種并行異步存儲器實施例1的結構圖，在本申請實施例中，所述并行異步存儲器中設置有冗余單元，具體還可以包括冗余寄存器101，用于記錄存儲器陣列出錯的地址和數(shù)據(jù)位信息；比較電路102，用于在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，冗余寄存器101中記錄的存儲器陣列出錯的地址中的高位地址是否一致；若是，則觸發(fā)譯碼電路103 ；譯碼電路103，用于確定所述存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位 fn息；讀出電路104，用于從當次讀取地址中讀出數(shù)據(jù)；替換電路105，用于根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；寄存器106，用于鎖存所述新的讀出數(shù)據(jù)。在本申請實施例中，所述存儲陣列即存儲單元陣列，所述存儲陣列由許多存儲單元(cell)排列而成，每個存儲單元能存放1位二值代碼(0或1)，每一個或一組存儲單元有一個對應的地址代碼。存儲陣列中的每個存儲單元都與其它單元在行和列上共享電學連接，其中垂直方向的連線稱為“字線”(WL)，而水平方向的數(shù)據(jù)流入和流出存儲單元的連線稱為“位線”(BL)。通過輸入的地址可選擇特定的字線和位線，字線和位線的交叉處就是被選中的存儲單元，每一個存儲單元都是按這種方法被唯一選中，然后再對其進行讀操作。在本申請的一種優(yōu)選實施例中，所述并行異步存儲器還可以包括輸出電路107，用于在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。在具體實現(xiàn)中，所述并行異步存儲器中還可以包括地址切換比較電路，用于比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定采用正常讀操作normal read讀取數(shù)據(jù)；若二者的高位地址一致，則判定采用頁讀操作page read讀取數(shù)據(jù)。參考圖2，示出了本申請的一種并行異步存儲器實施例2的結構圖，在本申請實施例中，所述并行異步存儲器中設置有冗余單元，具體還可以包括冗余寄存器201，用于記錄存儲器陣列出錯的地址和數(shù)據(jù)位信息；比較電路202，與所述冗余寄存器201連接，用于在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，冗余寄存器201中記錄的存儲器陣列出錯的地址中的高位地址是否一致；若是，則觸發(fā)第一地址譯碼電路203和數(shù)據(jù)譯碼電路204 ；第一地址譯碼電路203，用于對所述存儲器陣列出錯地址中的低位地址進行譯碼， 獲得出錯的低位地址信息；數(shù)據(jù)譯碼電路204，用于對所述存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信息。讀出電路205，用于從當次讀取地址中讀出數(shù)據(jù)；在具體實現(xiàn)中，所述讀出電路205具體可以包括以下單元讀信號產(chǎn)生單元，用于鎖存當次讀取地址，產(chǎn)生讀信號read ；讀操作單元，用于根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元，并從所述存儲單元中讀出數(shù)據(jù)。替換電路206，用于根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；在具體實現(xiàn)中，所述冗余數(shù)據(jù)可以通過冗余數(shù)據(jù)選擇單元選中冗余單元，從所述冗余單元中讀出。寄存器207，用于鎖存所述新的讀出數(shù)據(jù)。第二地址譯碼電路208，用于鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；數(shù)據(jù)選擇電路209，用于根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出。下面以帶冗余單元的16bit并行輸入輸出數(shù)據(jù)的存儲器芯片為例進行說明，其冗余單元可糾正16位數(shù)據(jù)中的2位錯誤數(shù)據(jù)。讀操作過程中，存儲器芯片內(nèi)部每次讀取1個頁(page)，1個頁包括8個字，每個字包括16位數(shù)據(jù)，也就是說，存儲器芯片內(nèi)部每次讀取1 位數(shù)據(jù)，然后，通過頁內(nèi)地址 ADR<2:0>(低位地址)選擇頁內(nèi)的字，輸出需要讀取的16位數(shù)據(jù)。應用本實施例，比較電路比較當次讀取地址(僅比較高位地址，不包括頁內(nèi)地址 ADR<2:0>)和冗余寄存器記錄的相應的高位地址，判斷該頁數(shù)據(jù)中是否包括需要修復的數(shù)據(jù)，若以上兩個高位地址不一致，則說明該頁數(shù)據(jù)不需要修復，若兩個高位地址一致，則說明該頁數(shù)據(jù)需要修復。在所述兩個高位地址不一致的情況下，第一地址譯碼電路和數(shù)據(jù)譯碼電路不動作；在所述兩個高位地址一致的情況下，第一地址譯碼電路和數(shù)據(jù)譯碼電路動作，譯碼得到出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位。在所述兩個高位地址不一致的情況下，替換電路不動作，128位讀出數(shù)據(jù)直接被鎖存，獲得1 位輸出數(shù)據(jù)；在所述兩個高位地址一致的情況下，替換電路根據(jù)出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位信息，確定1 位讀出數(shù)據(jù)中的出錯數(shù)據(jù)，用冗余數(shù)據(jù)替換，產(chǎn)生1 位輸出數(shù)據(jù)并鎖存到寄存器中。在隨后的page read過程中，確認是頁內(nèi)地址后，由于芯片內(nèi)部的1 位輸出數(shù)據(jù)已準備好，可以直接用第二地址譯碼單元對讀取地址中的頁內(nèi)地址進行譯碼，控制數(shù)據(jù)選擇電路選擇需要讀出的16位數(shù)據(jù)。
參考圖3，示出了本申請的一種并行異步存儲器的數(shù)據(jù)讀取方法實施例的步驟流程圖，具體可以包括以下步驟步驟301、在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，預存的存儲器陣列出錯的地址中的高位地址是否一致；若是，則執(zhí)行步驟302 ；在本申請的一種優(yōu)選實施例中，可以通過以下子步驟判定采用正常讀操作normal read讀取數(shù)據(jù)子步驟S11、比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定當次讀取地址為非頁內(nèi)地址；子步驟S 12、在當次讀取地址為非頁內(nèi)地址時，采用正常讀操作normal read讀取數(shù)據(jù)。例如，假設上次的讀取地址為A0<19:0>，本次讀取地址為A<19:0>，其高位地址和低位地址分別為<19 3>和<2 0>。比較A0<19 3>和A<19 3>，如果兩者不同，則判定為采用 normal read 模式。步驟302、確定所述預存的存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息；在本申請的一種優(yōu)選實施例中，所述步驟302可以包括如下子步驟子步驟S21、對所述預存的存儲器陣列出錯地址中的低位地址進行譯碼，獲得出錯的低位地址信息；子步驟S22、對所述預存的存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信息。步驟303、從當次讀取地址中讀出數(shù)據(jù)；在本申請的一種優(yōu)選實施例中，所述步驟303可以包括如下子步驟子步驟S31、鎖存當次讀取地址，產(chǎn)生讀信號read ；子步驟S32、根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元；子步驟S33、從所述存儲單元中讀出數(shù)據(jù)。步驟304、根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；在具體實現(xiàn)中，所述冗余數(shù)據(jù)可以通過選中冗余單元，從所述冗余單元中讀出。步驟305、鎖存所述新的讀出數(shù)據(jù)。步驟306、在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。在具體實現(xiàn)中，可以通過以下子步驟判定采用頁讀操作page read讀取數(shù)據(jù)子步驟S61、比較當次讀取地址和上次讀取地址，若二者的高位地址一致，則判定當次讀取地址為頁內(nèi)地址；子步驟S62、在當次讀取地址為頁內(nèi)地址時，采用頁讀操作page read讀取數(shù)據(jù)。例如，假設上次的讀取地址為A0<19:0>，本次讀取地址為A<19:0>，其高位地址和低位地址分別為<19 3>和<2 0>。比較A0< 19 3>和A<19 3>，如果兩者相同，則判定為采 M page read Ι^ ζο
在本申請的一種優(yōu)選實施例中，所述根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)的步驟具體可以包括如下子步驟子步驟S63、鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；子步驟S64、根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出。參考圖4所示的normal read過程的信號波形示意圖，讀取地址(ADR)變化觸發(fā)ATD (地址轉換檢測)信號；ATD上升沿之后，判斷不是page內(nèi)的地址，page選中信號 (Page_hit = 0)不變，敏感放大器關閉信號(Dis_sa = 0)不變；ATD下升沿之后，發(fā)出讀信號(read)，ADR被鎖存為LADR，用于數(shù)據(jù)讀??；隨后內(nèi)部電路同時做如下的動作1)執(zhí)行替換過程，如果被修復，則獲得出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位，發(fā)出冗余選中信號(Red_ hit)，等待存儲器陣列中的數(shù)據(jù)讀出，2)根據(jù)LADR選中需要讀出的存儲單元，打開敏感放大器的控制信號(SA_EN)，輸出存儲單元中的1 位數(shù)據(jù)和冗余數(shù)據(jù)；存儲器陣列中的數(shù)據(jù)讀出后，關閉SA_EN，輸出控制信號Rdout_en有效，根據(jù)獲得的出錯頁內(nèi)地址和出錯數(shù)據(jù)位對1 位讀出數(shù)據(jù)進行替換并鎖存；根據(jù)LADR中的頁內(nèi)地址產(chǎn)生字選擇信號(WD_sel)，用于選擇最終輸出的字，輸出正確的16位數(shù)據(jù)。參考圖5所示的page read過程的信號波形示意圖，讀取地址(ADR)變化觸發(fā)ATD 信號；ATD上升沿之后，判斷是page內(nèi)的地址，Page_hit = l,Dis_sa = 1，用于阻止隨后的冗余判斷和替換電路以及內(nèi)部讀取電路的工作；ATD下升沿之后，ADR被鎖存為LADR，用于數(shù)據(jù)讀??；隨后由于I^ageJiit = 1和Dis_sa= 1，可直接根據(jù)LADR中的頁內(nèi)地址產(chǎn)生字選擇信號(WD_sel)，選擇需要輸出的字，輸出正確的16位數(shù)據(jù)。當然，上述圖4和圖5中的信號高低電平僅僅作為一種用于說明本申請實施例的示例，在實際中，可以采用高電平控制也可以采用低電平控制，本申請對此不作限制。為使本領域技術人員更好地理解本申請，以下通過一個具體例子來說明應用本申請實施例的normal read禾口 page read過程。假設上次的讀取地址為A0<19:0>，本次讀取地址為A<19:0>，其高位地址和低位地址分別為<19:3>和<2:0>。ATD上升沿后，比較A0<19:3>和A<19:3>，如果兩者不同，則為normal read模式，page選中信號(Page_hit = 0)不變，敏感放大器關閉信號(Dis_sa =0)不變；如果兩者相同，則為page read模式，Page_hit由0變?yōu)閘，Dis_sa由0變?yōu)?。 ATD下降沿鎖存page_hit和dis_sa。在normal read模式，ATD下降沿后，讀取地址A< 19 0>被鎖存為LA< 19 0>，發(fā)出讀信號(read)，用于數(shù)據(jù)讀?。浑S后內(nèi)部電路同時做如下的動作1)比較讀取地址LA<19 3> 和冗余寄存器中的地址，如果讀取地址是被修復的，則獲得出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位，發(fā)出冗余選中信號(RecLhit)，等待存儲器陣列中的數(shù)據(jù)讀出，2)根據(jù)LA<19:3>選中需要讀出的存儲單元，打開敏感放大器的控制信號(SA_EN)，輸出存儲單元中的1 位數(shù)據(jù)和冗余數(shù)據(jù)；存儲器陣列中的數(shù)據(jù)讀出后，關閉SA_EN，輸出控制信號Rdout_en有效，根據(jù)獲得的出錯頁內(nèi)地址和出錯數(shù)據(jù)位對1 位讀出數(shù)據(jù)進行替換并鎖存；根據(jù)LA中的頁內(nèi)地址 LA<2:0>產(chǎn)生字選擇信號(WD_sel)，用于選擇最終輸出的字，輸出正確的16位數(shù)據(jù)。在page read模式，ATD下升沿之后，讀取地址A<190>被鎖存為LA<190>，用于數(shù)據(jù)讀?。浑S后由于1^86_11^=1和0化_8￡1=1，可直接根據(jù)1^中的頁內(nèi)地址1^<2:0>產(chǎn)生字選擇信號(WD_sel)，選擇需要輸出的字，輸出正確的16位數(shù)據(jù)。本申請實施例在normal read過程中，讀取存儲器陣列中的數(shù)據(jù)和冗余判斷過程同時進行，獲得存儲數(shù)據(jù)的同時，獲得出錯的頁內(nèi)地址和出錯的數(shù)據(jù)位，隨后進行替換并鎖存，不影響其讀取速度，在隨后的pageread時可直接從寄存器中讀出數(shù)據(jù)，去掉了冗余判斷和替換過程，從而提高了 page read速度。本說明書中每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。以上對本申請所提供的一種并行異步存儲器以及一種并行異步存儲器的數(shù)據(jù)讀取方法進行了詳細介紹，本文中應用了具體個例對本申請的原理及實施方式進行了闡述， 以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領域的一般技術人員，依據(jù)本申請的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應理解為對本申請的限制。
權利要求
1.一種并行異步存儲器，其特征在于，所述并行異步存儲器中設置有冗余單元，并且還包括冗余寄存器，用于記錄存儲器陣列出錯的地址和數(shù)據(jù)位信息； 比較電路，用于在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，冗余寄存器中記錄的存儲器陣列出錯的地址中的高位地址是否一致； 若是，則觸發(fā)譯碼電路；譯碼電路，用于確定所述存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息； 讀出電路，用于從當次讀取地址中讀出數(shù)據(jù)；替換電路，用于根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)； 寄存器，用于鎖存所述新的讀出數(shù)據(jù)。
2.如權利要求1所述的并行異步存儲器，其特征在于，還包括輸出電路，用于在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。
3.如權利要求2所述的并行異步存儲器，其特征在于，還包括地址切換比較電路，用于比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定采用正常讀操作normal read讀取數(shù)據(jù)；若二者的高位地址一致，則判定采用頁讀操作page read讀取數(shù)據(jù)。
4.如權利要求1、2或3所述的并行異步存儲器，其特征在于，所述譯碼電路包括第一地址譯碼電路，用于對所述存儲器陣列出錯地址中的低位地址進行譯碼，獲得出錯的低位地址信息；數(shù)據(jù)譯碼電路，用于對所述存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信息。
5.如權利要求4所述的并行異步存儲器，其特征在于，所述讀出電路包括 讀信號產(chǎn)生單元，用于鎖存當次讀取地址，產(chǎn)生讀信號read ；讀操作單元，用于根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元，并從所述存儲單元中讀出數(shù)據(jù)。
6.如權利要求5所述的并行異步存儲器，其特征在于，還包括冗余數(shù)據(jù)選擇單元，用于選中冗余單元，從所述冗余單元中讀出冗余數(shù)據(jù)。
7.如權利要求6所述的并行異步存儲器，其特征在于，所述輸出電路包括第二地址譯碼電路，用于鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；數(shù)據(jù)選擇電路，用于根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出。
8.一種并行異步存儲器的數(shù)據(jù)讀取方法，其特征在于，包括在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址， 以及，預存的存儲器陣列出錯的地址中的高位地址是否一致；若是，則確定所述預存的存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息； 從當次讀取地址中讀出數(shù)據(jù)，并根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)； 鎖存所述新的讀出數(shù)據(jù)。
9.如權利要求8所述的方法，其特征在于，還包括在判定為采用頁讀操作page read讀取數(shù)據(jù)時，根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)。
10.如權利要求8所述的方法，其特征在于，通過以下步驟判定采用正常讀操作normal read讀取數(shù)據(jù)比較當次讀取地址和上次讀取地址，若二者的高位地址不一致，則判定當次讀取地址為非頁內(nèi)地址；在當次讀取地址為非頁內(nèi)地址時，采用正常讀操作normal read讀取數(shù)據(jù)。
11.如權利要求9所述的方法，其特征在于，通過以下步驟判定采用頁讀操作page read讀取數(shù)據(jù)比較當次讀取地址和上次讀取地址，若二者的高位地址一致，則判定當次讀取地址為頁內(nèi)地址；在當次讀取地址為頁內(nèi)地址時，采用頁讀操作page read讀取數(shù)據(jù)。
12.如權利要求8、9、10或11所述的方法，其特征在于，所述確定預存的存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息的步驟包括對所述預存的存儲器陣列出錯地址中的低位地址進行譯碼，獲得出錯的低位地址信息；對所述預存的存儲器陣列出錯的數(shù)據(jù)位位置信息進行譯碼，獲得出錯的數(shù)據(jù)位信息。
13.如權利要求12所述的方法，其特征在于，所述從當次讀取地址中讀出數(shù)據(jù)的步驟包括鎖存當次讀取地址，產(chǎn)生讀信號read ； 根據(jù)鎖存的當次讀取地址選中需要讀出的存儲單元； 從所述存儲單元中讀出數(shù)據(jù)。
14.如權利要求13所述的方法，其特征在于，在根據(jù)出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)的步驟之前，還包括選中冗余單元，從所述冗余單元中讀出冗余數(shù)據(jù)。
15.如權利要求14所述的方法，其特征在于，所述根據(jù)當次讀取地址中的低位地址產(chǎn)生數(shù)據(jù)選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇并輸出相應位數(shù)的數(shù)據(jù)的步驟包括鎖存當次讀取地址，對所述讀取地址中的低位地址進行譯碼；根據(jù)譯碼后的地址產(chǎn)生字選擇信號，從所述鎖存的新讀出數(shù)據(jù)中選擇相應的字并輸出ο，
全文摘要
本申請?zhí)峁┝艘环N并行異步存儲器及其數(shù)據(jù)讀取方法，其中，一種并行異步存儲器設置有冗余單元，并且還包括冗余寄存器，用于記錄存儲器陣列出錯的地址和數(shù)據(jù)位信息；比較電路，用于在判定為采用正常讀操作normal read讀取數(shù)據(jù)時，比較當次讀取地址中的高位地址，以及，冗余寄存器中記錄的存儲器陣列出錯的地址中的高位地址是否一致；若是，則觸發(fā)譯碼電路；譯碼電路，用于確定所述存儲器陣列出錯的地址中，出錯的低位地址和數(shù)據(jù)位信息；讀出電路，用于從當次讀取地址中讀出數(shù)據(jù)；替換電路，用于根據(jù)所述出錯的低位地址和數(shù)據(jù)位信息，對所述讀出數(shù)據(jù)中相應地址和數(shù)據(jù)位上的數(shù)據(jù)，用冗余數(shù)據(jù)進行替換，形成新的讀出數(shù)據(jù)；寄存器，用于鎖存所述新的讀出數(shù)據(jù)。本申請可以提高并行異步存儲器page read的速度，同時不影響并行異步存儲器normal read的速度。
文檔編號G11C16/02GK102360568SQ201110247848
公開日2012年2月22日 申請日期2011年8月24日 優(yōu)先權日2011年8月24日
發(fā)明者劉奎偉, 蘇志強 申請人:北京兆易創(chuàng)新科技有限公司