專利名稱：基于阻變柵介質(zhì)的nor型存儲單元、陣列以及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器技術(shù)領(lǐng)域，尤其涉及一種用于非揮發(fā)性存儲的器件和NOR型陣列結(jié)構(gòu)，以及其操作方法。
背景技術(shù)：
存儲器在半導(dǎo)體市場中占有重要的地位，由于便攜式電子設(shè)備的不斷普及，非揮發(fā)性存儲器在整個存儲器市場中的份額也越來越大，其中90%以上的份額被FLASH占據(jù)。但是由于存儲電荷的要求，F(xiàn)LASH的浮柵不能隨技術(shù)代發(fā)展無限制減薄，有報道預(yù)測FLASH技術(shù)的極限在32nm左右，這就迫使人們尋找性能更為優(yōu)越的下一代非揮發(fā)性存儲器。最近電阻轉(zhuǎn)換存儲器件(resistive switching memory)因為其高密度、低成本、可突破技術(shù)代發(fā)展限制的特點(diǎn)弓I起高度關(guān)注，所使用的材料有相變材料、摻雜的SrZr03、鐵電材料 PbZrTi03、鐵磁材料Pr l_xCaxMn03、二元金屬氧化物材料、有機(jī)材料等。電阻型存儲器通過電信號的作用，使存儲介質(zhì)在高電阻狀態(tài)(High Resistance State, HRS)和低電阻(LowResistance State, LRS)狀態(tài)之間可逆轉(zhuǎn)換,從而實現(xiàn)存儲功能。參見附圖1，為傳統(tǒng)NOR型閃存Flash。其中101為控制柵(control gate)，102為浮柵(floating gate),用來存儲電荷，103 為柵間介質(zhì)層(Inter Poly Dielectric ΟΝΟ),104為隧穿氧化層(Tunnel Oxide)，105、106分別為漏極(drain)和源極(source)。編程時在101和105上施加電壓，電荷隧穿存儲入浮柵，并改變器件的閾值電壓；寫O時則將電子驅(qū)逐出浮柵。NOR型閃存Flash陣列如圖2所示，其中200為一個存儲單元，201至206為控制柵，207至212為浮柵，213至215為位線(Bitline)，216至217為字線(Wordline)。NOR型閃存Flash有以下不足
1.高壓操作，需要設(shè)計專門的升壓、傳正/負(fù)高壓電路；
2.需在標(biāo)準(zhǔn)邏輯工藝的基礎(chǔ)上增加多道步驟，來制造浮柵、柵間電介質(zhì)和高壓管；
3.NOR型閃存Flash是電荷存儲型器件，隨著半導(dǎo)體工藝中特征尺寸的縮小，存儲電荷的浮柵卻不能無限制減薄，存在物理上的極限。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種45nm及以下節(jié)點(diǎn)非揮發(fā)性存儲器(特別是嵌入式存儲器)的一種解決方案，尤其可以與標(biāo)準(zhǔn)邏輯的CMOS HfOx high k metal gate技術(shù)兼容,提出一種基于阻變柵介質(zhì)的NOR型存儲單元、陣列以及其操作方式。為了達(dá)到上述目的，本發(fā)明提供一種基于阻變柵介質(zhì)的NOR型存儲器包括晶體管，包括源極、漏極和控制柵極；存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化；字線，連接到所述晶體管的控制柵極；位線，連接到所述晶體管的漏極；源線，連接到所述晶體管的源極。柵極使用具有阻變特性材料，具有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆，讀取時在字線、源線、位線之間施加一定電壓，可根據(jù)不同大小的電流判斷“O”和 “I”。在字線和位線上施加適當(dāng)?shù)碾妷海瑺顟B(tài)“I”和狀態(tài)“O”柵介質(zhì)的電阻不同，從而降落在柵介質(zhì)上的電壓不同。當(dāng)柵介質(zhì)為高阻時，字線與襯底之間的電壓大部分降在柵介質(zhì)上，P型區(qū)上的電勢較低。當(dāng)柵介質(zhì)為低阻時，字線與襯底之間的電壓只有一部分降在柵介質(zhì)上，P型區(qū)上的電勢較高。阻變特性材料為HfOx
為了達(dá)到上述目的，本發(fā)明還提供一種基于阻變柵介質(zhì)的NOR型存儲單元包括晶體管，包括源極、漏極和控制柵極；存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化；字線，連接到所述晶體管的控制柵極；位線，連接到所述晶體管的漏極；源線，連接到所述晶體管的源極。柵極使用具有阻變特性材料，具有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆，讀取時在字線、源線、位線之間施加一定電壓，可根據(jù)不同大小的電流判斷“O”和“ I ”。為了達(dá)到上述目的，本發(fā)明還提供一種基于阻變柵介質(zhì)的NOR型存儲單元操作方法，包括
寫I :向存儲單元的位線施加第I電壓，字線施加第2電壓，第I電壓和第2電壓的電壓差值引發(fā)柵介質(zhì)中產(chǎn)生導(dǎo)電通道，使柵介質(zhì)的電阻降低，柵極上降落的電壓減小，P型區(qū)半導(dǎo)體表面電勢升高。寫O :向存儲單元的位線施加第3電壓，字線施加第4電壓，第3電壓和第4電壓的電壓差值將柵介質(zhì)原有的導(dǎo)電通道截斷，使柵介質(zhì)的電阻升高，柵極上降落的電壓增加，P型區(qū)半導(dǎo)體表面電勢降低。讀取向存儲單元的位線施加第5電壓，字線施加第6電壓，第5電壓和第6電壓較小，不足以改變柵極原有的電阻值，通過存儲單元的位線端口讀取位線電流，I狀態(tài)P型區(qū)半導(dǎo)體表面電勢較高，位線上的電流較大，而O狀態(tài)P型區(qū)半導(dǎo)體表面的電勢較低，位線上的電流較小，因此I和O的狀態(tài)分別對應(yīng)大的電流和小的電流，從而分辨出不同的存儲狀態(tài)。本發(fā)明提供了一種工藝簡便，成本低廉，效果優(yōu)越的NOR型非揮發(fā)存儲器器件結(jié)構(gòu)，I和O兩狀態(tài)的讀取電流可能相差2(Γ1000倍，數(shù)據(jù)保持特性好，并與32nm High k CMOS邏輯工藝前端兼容。本發(fā)明提供了一種低功耗、高性能的阻變存儲器件，特別適用于45nm及以下技術(shù)節(jié)點(diǎn)的嵌入式非揮發(fā)存儲應(yīng)用。


附圖I為傳統(tǒng)NOR型閃存Flash ；
附圖2為傳統(tǒng)NOR型閃存Flash存儲陣列；
附圖3為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元；
附圖4為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元的原理 附圖5為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元陣列；
附圖6為根據(jù)本發(fā)明一個實施例以32nm工藝基于阻變柵介質(zhì)的NOR型存儲單元。
具體實施例方式根據(jù)本發(fā)明的實施例基于阻變柵介質(zhì)的NOR型存儲器包括晶體管，包括源極、漏極和控制柵極；存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化；字線，連接到所述晶體管的控制柵極；位線，連接到所述晶體管的漏極；源線，連接到所述晶體管的源極。參考附圖3，為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元。其中，301為字線(Wordline)，302、303分別為源線(Sourceline)和位線(Bitline)，柵極304使用具有阻變特性材料，如HfOx。其中柵極304有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆，分別由SET和RESET電壓轉(zhuǎn)變，而從絕緣態(tài)到高/低阻的過程叫做FORMING。305為襯底。讀取時在字線301、源線302和位線303之間施加一定電壓，可根據(jù)不同大小的電流判斷“O”和“ I”。附圖4為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元的原理圖，可以通過改變柵極和漏極(或襯底)之間電壓進(jìn)行柵極材料高低阻之間的轉(zhuǎn)變。其中401為字線，402、403分別為源線和位線，柵極介質(zhì)404是具有阻變特性材料，如Η χ，405為襯底，406為柵極漏電流，407、408分別為漏端電流和源端電流。讀取時，在401和403上施 加適當(dāng)?shù)碾妷?，狀態(tài)“I”和狀態(tài)“O”柵介質(zhì)的電阻不同，因此降落在柵介質(zhì)上的電壓不同，P型半導(dǎo)體上的電勢就有差異，導(dǎo)致漏端電流408不同。具體來說，當(dāng)柵介質(zhì)為高阻時，401與405之間的電壓大部分降在柵介質(zhì)上，P型區(qū)上的電勢較低，漏端電流408也較小，如圖4(a)所示；當(dāng)柵介質(zhì)為低阻時，401與405之間的電壓只有一部分降在柵介質(zhì)上，P型區(qū)上的電勢較高，408相對較大，如圖4(b)所示。附圖5為根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元陣列，每個單元大小為1Τ。其中505為一個單元，501為字線，502為源線(Sourceline)，503為位線(Bitline), 504為阻變柵極。基于阻變柵介質(zhì)的NOR型存儲單元505包括晶體管，包括源極、漏極和控制柵極；存儲節(jié)點(diǎn)504，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化；字線501，連接到所述晶體管的控制柵極；位線503，連接到所述晶體管的漏極；源線502，連接到所述晶體管的源極。下面將介紹根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元操作方法。操作電壓表如表I所不
表I :
操作方式|VBI IVwl|vsl~
Write “1”，高阻到低阻Vpro Vpro+Vset O
Write “0”，低阻轉(zhuǎn)變?yōu)楦咦鑆era Vera+Vreset O
ReadVbrO
其中
Vpro :寫“I”時位線電壓；
Vera :寫“O”時位線電壓；
Vset:阻變材料的set電壓，阻變材料由高阻值轉(zhuǎn)變?yōu)榈妥柚担?br> Vreset:阻變材料的reset電壓，阻變材料由低阻值轉(zhuǎn)變?yōu)楦咦柚担?br> VBK:讀取時位線電壓；
Vwe :讀取時字線電壓。具體數(shù)值由工藝情況和陣列干擾情況確定。下面具體描述操作過程
寫“I” 向存儲單元的位線施加電壓Vpro,字線施加電壓Vpro+Vset,位線和字線電壓差值Vset引發(fā)柵介質(zhì)中產(chǎn)生導(dǎo)電通道，使柵介質(zhì)的電阻降低，柵極上降落的電壓減小，P型區(qū)半導(dǎo)體表面電勢升高。寫“O” 向存儲單元的位線施加電壓Vera,字線施加電壓Vera+Vreset,第3電壓和第4電壓的電壓差值Vreset將柵介質(zhì)原有的導(dǎo)電通道截斷，使柵介質(zhì)的電阻升高，柵極上降落的電壓增加，P型區(qū)半導(dǎo)體表面電勢降低。讀操作向存儲單元的位線施加電壓VBR，字線施加電壓VWR，VBR和VWR較小，不足以改變柵極原有的電阻值，通過存儲單元的位線端口讀取位線電流，I狀態(tài)P型區(qū)半導(dǎo)體表面電勢較高，位線上的電流較大，而O狀態(tài)P型區(qū)半導(dǎo)體表面的電勢較低，位線上的電流較小，因此I和O的狀態(tài)分別對應(yīng)大的電流和小的電流，從而分辨出不同的存儲狀態(tài)。在一個實施方式中，可能的操作電壓可以為表2所示 表2 :
Vset=L 0V, Vreset=-O. 6V, Vbe=O. 2V, Vwe=O. 6V
操作方式 |VRIIVw1 |vsi_
Write “1”，高阻到低阻_-O. 2O. 8 O_
“e “O”，低阻轉(zhuǎn)變?yōu)楦咦?—0.2~07^0~
Read O. 2O. 6 O
另外，在某些工藝條件下，Hf02最初狀態(tài)下有可能為絕緣態(tài)(極高阻值)，需要進(jìn)行Forming操作在介質(zhì)層中產(chǎn)生初始導(dǎo)電通道，F(xiàn)orming電壓一般高于普通意義上的寫I操作，然后才可能進(jìn)行普通狀態(tài)“I”和狀態(tài)“O”之間的轉(zhuǎn)變，后來的寫O和寫I只不過是將介質(zhì)中的導(dǎo)電通道在某處截斷再接上。Forming步驟是向存儲單元的位線施加電壓VBL_For,字線施加電壓VWL_For，位線和字線電壓差值使柵介質(zhì)中形成導(dǎo)電通道，從而降低柵介質(zhì)電阻和降落在柵介質(zhì)上的電壓，如表3所示
表3 :_
操作方式卜 Ivw Ivsi
Forming |VBL ForFor |θ
附圖6為根據(jù)本發(fā)明一個實施例以32nm工藝基于阻變柵介質(zhì)的NOR型存儲單元。32nm邏輯器件采用High k Metal Gate技術(shù),應(yīng)用最廣泛的柵介質(zhì)為HfOx,它已被證明具有阻變特性。除了前面所說的HfOx成分不同為，為了優(yōu)化器件的存儲特性，這里的編程部件的HfOx在厚度上可能與標(biāo)準(zhǔn)邏輯的有所區(qū)別，因此版圖上增加一塊特殊的掩膜板605。其中:601 為字線(Wordline)，602 為源線(Sourceline)，603 為位線(Bitline)，604 為阻變柵極介質(zhì)。需要說明的是，附圖5示出了根據(jù)本發(fā)明一個實施例基于阻變柵介質(zhì)的NOR型存儲單元陣列，但是外圍電路與常規(guī)存儲器的構(gòu)架大致相同，由靈敏放大器、譯碼器等組成。盡管示出和描述了本發(fā)明的優(yōu)選實施例，對本領(lǐng)域技術(shù)人員顯而易見的是在其更寬的方面不脫離本發(fā)明的情況下可以作出很多變化和修改。本發(fā)明包括SOI襯底，以及FinFET、環(huán)柵等所有先進(jìn)的結(jié)構(gòu)，也可以用P型MOSFET代替N型MOSEFT ;可能有許多工藝和版圖實現(xiàn)方案；可能有多種用于柵極集成的阻變材料；本發(fā)明包括基于阻變材料特性的對操作方法的改進(jìn)，以及為改善存儲特性對操作電壓表的優(yōu)化。
權(quán)利要求
1.一種基于阻變柵介質(zhì)的NOR型存儲器，包括 晶體管，包括源極、漏極和控制柵極； 存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化； 字線，連接到所述晶體管的控制柵極； 位線，連接到所述晶體管的漏極； 源線，連接到所述晶體管的源極。
2.根據(jù)權(quán)利要求I所述的基于阻變柵介質(zhì)的NOR型存儲器，其中柵極使用具有阻變特性材料，具有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆。
3.根據(jù)權(quán)利要求I所述的基于阻變柵介質(zhì)的NOR型存儲器，其中在字線和位線上施加適當(dāng)?shù)碾妷海瑺顟B(tài)“I”和狀態(tài)“O”柵介質(zhì)的電阻不同，從而降落在柵介質(zhì)上的電壓不同。
4.根據(jù)權(quán)利要求2所述的基于阻變柵介質(zhì)的NOR型存儲器，其中當(dāng)柵介質(zhì)為高阻時，字線與襯底之間的電壓大部分降在柵介質(zhì)上，P型區(qū)上的電勢較低。
5.根據(jù)權(quán)利要求2所述的基于阻變柵介質(zhì)的NOR型存儲器，其中當(dāng)柵介質(zhì)為低阻時，字線與襯底之間的電壓只有一部分降在柵介質(zhì)上，P型區(qū)上的電勢較高。
6.根據(jù)權(quán)利要求I所述的基于阻變柵介質(zhì)的NOR型存儲器，其中所述阻變特性材料為 HfOx。
7.一種基于阻變柵介質(zhì)的NOR型存儲器單元，包括 晶體管，包括源極、漏極和控制柵極； 存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化； 字線，連接到所述晶體管的控制柵極； 位線，連接到所述晶體管的漏極； 源線，連接到所述晶體管的源極。
8.根據(jù)權(quán)利要求7所述的基于阻變柵介質(zhì)的NOR型存儲器單元，其中柵極使用具有阻變特性材料，具有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆。
9.根據(jù)權(quán)利要求7所述的基于阻變柵介質(zhì)的NOR型存儲器單元，其中在字線和位線上施加適當(dāng)?shù)碾妷海瑺顟B(tài)“I”和狀態(tài)“O”柵介質(zhì)的電阻不同，從而降落在柵介質(zhì)上的電壓不同。
10.根據(jù)權(quán)利要求8所述的基于阻變柵介質(zhì)的NOR型存儲器單元，其中當(dāng)柵介質(zhì)為高阻時，字線與襯底之間的電壓大部分降在柵介質(zhì)上，P型區(qū)上的電勢較低。
11.根據(jù)權(quán)利要求8所述的基于阻變柵介質(zhì)的NOR型存儲器單元，其中當(dāng)柵介質(zhì)為低阻時，字線與襯底之間的電壓只有一部分降在柵介質(zhì)上，P型區(qū)上的電勢較高。
12.根據(jù)權(quán)利要求7所述的基于阻變柵介質(zhì)的NOR型存儲器單元，其中所述阻變特性材料為HfOx。
13.一種基于阻變柵介質(zhì)的NOR型存儲單元操作方法，特征在于包括以下步驟 寫“I” 向存儲單元的位線施加第I電壓，字線施加第2電壓，第I電壓和第2電壓的電壓差值引發(fā)柵介質(zhì)中產(chǎn)生導(dǎo)電通道，使柵介質(zhì)的電阻降低，柵極上降落的電壓減小，P型區(qū)半導(dǎo)體表面電勢升高；寫“O”:向存儲單元的位線施加第3電壓，字線施加第4電壓，第3電壓和第4電壓的電壓差值將柵介質(zhì)原有的導(dǎo)電通道截斷，使柵介質(zhì)的電阻升高，柵極上降落的電壓增加，P型區(qū)半導(dǎo)體表面電勢降低。
14.根據(jù)權(quán)利要求13所述的基于阻變柵介質(zhì)的NOR型存儲單元操作方法，特征在于包括以下步驟 讀操作向存儲單元的位線施加第5電壓，字線施加第6電壓，第5電壓和第6電壓較小，不足以改變柵極原有的電阻值，通過存儲單元的位線端口讀取位線電流，I狀態(tài)P型區(qū)半導(dǎo)體表面電勢較高，位線上的電流較大，而O狀態(tài)P型區(qū)半導(dǎo)體表面的電勢較低，位線上的電流較小，因此I和O的狀態(tài)分別對應(yīng)大的電流和小的電流，從而分辨出不同的存儲狀態(tài)。
全文摘要
基于阻變柵介質(zhì)的NOR型存儲器包括晶體管，包括源極、漏極和控制柵極；存儲節(jié)點(diǎn)，即所述晶體管控制柵極的柵介質(zhì)，位于晶體管控制柵極和硅襯底之間，存儲電阻變化；字線，連接到所述晶體管的控制柵極；位線，連接到所述晶體管的漏極；源線，連接到所述晶體管的源極。柵極使用具有阻變特性材料，具有絕緣、高阻、低阻三種不同狀態(tài)，其中高阻、低阻之間轉(zhuǎn)變可逆，讀取時在字線、源線、位線之間施加一定電壓，可根據(jù)不同大小的電流判斷“0”和“1”。還提供一種基于阻變柵介質(zhì)的NOR型存儲單元陣列及其操作方法。
文檔編號G11C16/08GK102789812SQ20111012740
公開日2012年11月21日 申請日期2011年5月17日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者李慧, 林殷茵 申請人:復(fù)旦大學(xué)