專(zhuān)利名稱(chēng)：存儲(chǔ)器件和基于處理器的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成存儲(chǔ)電路。尤其涉及一種用于讀出可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器 (PCRAM)單元的方法。
背景技術(shù)：
動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)集成電路陣列已經(jīng)存在三十多年并且隨著半導(dǎo)體制造技術(shù)與電路設(shè)計(jì)技術(shù)的進(jìn)展而使存儲(chǔ)容量顯著增加。這兩種技術(shù)的巨大進(jìn)展還實(shí)現(xiàn)了高水平的集成，使得存儲(chǔ)器陣列尺寸和成本的顯著降低以及生產(chǎn)量的增加。圖1是一個(gè)DRAM存儲(chǔ)單元100的示意圖，包括接入晶體管101和電容器102。耦合到Vcc/2電位源和晶體管101的電容器102以電荷的形式儲(chǔ)存數(shù)據(jù)的一個(gè)比特。通常， 一個(gè)極性的電荷(例如對(duì)應(yīng)于跨在+Vcc/2的電容器102上電位差的電荷)被存儲(chǔ)在電容器 102中以便表示一個(gè)二進(jìn)制"1"，而一個(gè)相反極性的電荷(例如對(duì)應(yīng)于跨在-Vcc/2的電容器 102上電位差的電荷)則表示一個(gè)二進(jìn)制"0"，晶體管101的柵極耦合到字線103，從而使得該字線103控制該電容102是否經(jīng)過(guò)該晶體管101導(dǎo)通耦合到位線104。每一字線103的缺省狀態(tài)是地電位，該地電位使得晶體管101被斷開(kāi)，因此與電容器102電絕緣。與DRAM單元100有關(guān)的缺陷之一是在該電容器102上的電荷可能隨著時(shí)間而自然減少，即使該電容器102保持電絕緣。因此，DRAM單元100需要周期地刷新。另外如下面所述，在存儲(chǔ)單元100已經(jīng)接入之后，例如作為讀取操作的一部分，也需要刷新。圖2示出包括多個(gè)存儲(chǔ)器陣列150a、150b的存儲(chǔ)裝置200。(在附圖中通常以相同數(shù)字表示同樣類(lèi)型的元件。例如，圖2中的傳感放大器300a和300b與圖3的傳感放大器 300具有完全相同的電路。小寫(xiě)的字母后綴通常用于區(qū)別相同類(lèi)型的不同單元。但是，大寫(xiě)前綴，例如"N"和"P"可以表示與負(fù)或正類(lèi)型變化相關(guān)的不同電路。)存儲(chǔ)器陣列150a、 150b的每一個(gè)都包括多個(gè)存儲(chǔ)單元lOOa-lOOd、IOOe-IOOh通過(guò)鋪放多個(gè)存儲(chǔ)單元100排列在一起，使得存儲(chǔ)單元100沿著任意給定的位線104a、104a，、104b、104b，不共享一個(gè)共用的字線103a-103d。相反，存儲(chǔ)單元100沿著任意字線103不共享一個(gè)共同的104a、104a，、 104b、104b’。每一個(gè)存儲(chǔ)器陣列都具有其自己的位線組。例如，存儲(chǔ)器陣列150a包括位線 104a、104b，而存儲(chǔ)器陣列150b包括位線104a，、104b，。存儲(chǔ)器陣列150a、150b的每一個(gè)相鄰對(duì)的位線被耦合到一個(gè)共用傳感放大器300a、300b。例如，位線104a、104a，耦合到傳感放大器300a，而位線104b 104b，耦合到傳感放大器300b。如下面解釋的那樣，傳感放大器 300a、300b被用于在存儲(chǔ)單元IOOa-IOOh被讀出時(shí)導(dǎo)通該傳感/刷新部分。讀出一個(gè)DRAM存儲(chǔ)單元包括接入和傳感/更新操作。存取操作的目的是把存儲(chǔ)在電容器102上的電荷傳送到與存儲(chǔ)單元100相關(guān)的位線104。通過(guò)把位線104a、104b的每一個(gè)耦合至一個(gè)電位源(沒(méi)示出)存取操作開(kāi)始把位線104a、104a’、104b、104b’的每一個(gè)預(yù)充電到一個(gè)預(yù)定的電位(例如Vcc/2)。位線104a、 104b的每一個(gè)都被隨后電斷開(kāi)。由于位線104a、104a，、104b、104b，的固有電容的作用，位線104a、104a，、104b、104b，將浮在該預(yù)定的電位。隨后，通過(guò)把與正被讀出的存儲(chǔ)單元(例如100a)相關(guān)的字線(例如103a)的電位提高到使得晶體管101a、IOle把該字線103a耦合到柵極的一個(gè)電平來(lái)啟動(dòng)該字線103a。應(yīng)該指出，由于在位線104和字線103之間的固有寄生電容的原因，字線103的起動(dòng)將使得在每一相關(guān)的位線104的電位稍有增加。但在通常的DRAM系統(tǒng)中，與在由于電荷共享引起的位線上的電位改變的幅值比較，這種電位變化的幅度是微不足道。因此，僅相對(duì)于DRAM系統(tǒng)來(lái)說(shuō)，將省略該寄生電容效果的進(jìn)一步的討論。 字線103a的起動(dòng)使得耦合到該字線103a的每一個(gè)存儲(chǔ)單元100a、IOOe的每一電容器102a、102e與其相關(guān)的位線104a、104b共享其電荷。在另一陣列150b中的位線104a，、 104b’保持在預(yù)充電的電位。這種電荷共享使得位線104a、104b的電位按照存儲(chǔ)在電容器 102a、102e中的電荷增減。由于僅一個(gè)存儲(chǔ)器陣列的位線104a、104b改變了其電位，所以在每一傳感放大器300a、300b在與該啟動(dòng)字線103a相關(guān)的位線104a、104b和與同一個(gè)傳感放大器300a、300b相關(guān)的另一位線104a，、104b，之間生成一個(gè)差分電位。因此，該存取操作使得與正被讀出的單元IOOa相關(guān)的位線104a、104b具有的電位大于或小于該預(yù)充電的電壓。但是，在電位中的這種變化是小的，并且在其能被使用之前需要放大。該傳感/刷新操作用于兩個(gè)目的。首先，該傳感/刷新操作在電位中的小變化放大到耦合到被訪問(wèn)的該單元的位線電位。如果該位線具有比該預(yù)充電的電位低一個(gè)電位， 則該位線在傳感過(guò)程中將被驅(qū)動(dòng)到地電位。另外，如果該位線具有比該預(yù)充電的電位高的電位，則在傳感過(guò)程中該位線將被驅(qū)動(dòng)到Vcc。該傳感/刷新操作的第二個(gè)目的是把在被存取單元的電容器的中的電荷狀態(tài)恢復(fù)到在該存取操作之前所具有的狀態(tài)。由于該存取操作通過(guò)與該位線共享該電容器，所以沖淡了儲(chǔ)存在該電容器上的電荷。圖3是傳感放大器300的一個(gè)詳細(xì)示意圖，包括一個(gè)N-傳感放大器310N和一個(gè) P-傳感放大器部分310P。該N-傳感放大器310N和P-傳感放大器310P分別包括節(jié)點(diǎn)NLAT* 和ACT。這些節(jié)點(diǎn)耦合到可控制的電位源(沒(méi)示出)。節(jié)點(diǎn)NLAf被最初偏置到位線104的預(yù)充電電位(例如Vcc/2)，而節(jié)點(diǎn)ACT被最初偏置到地電位。在此初始狀態(tài)中，N和P-傳感放大器310N、310P的晶體管301-304被截止。該傳感/刷新操作是一種兩段操作，其中該 N-傳感放大器310N被在該P(yáng)-傳感放大器310P之前觸發(fā)。通過(guò)把節(jié)點(diǎn)NLAf的電位從預(yù)充電電位(例如Vcc/2)帶向地電位而觸發(fā)N-傳感放大器310N。隨著節(jié)點(diǎn)NLAT*和位線104a、104a，、104b、104b，之間的電位差接近NMOS晶體管301、302的閾值電位，柵極耦合到高電壓位線的晶體管開(kāi)始導(dǎo)通。這將使得低電壓的位線朝向NLAT*節(jié)點(diǎn)的電壓放電。因此，當(dāng)節(jié)點(diǎn)NLAf達(dá)到地電位時(shí)，低電壓的位線也將達(dá)到地電位。由于其柵極耦合到正在向地放電的低電壓的數(shù)位驅(qū)動(dòng)線，所以另一 NMOS晶體管決不導(dǎo)通。通過(guò)把節(jié)點(diǎn)ACT的電位從地電位帶到Vcc，觸發(fā)該P(yáng)-傳感放大器310P(在該N-傳感放大器310N已經(jīng)觸發(fā)之后)。隨著低電壓的位線的電位接近地電位(由該N-傳感放大器 310N的在先觸發(fā)引起)，其柵極耦合到該低電位的位線的PMOS晶體管將開(kāi)始導(dǎo)通。這將使得該最初高電位的位線被充電到Vcc的電位。在該N和P-傳感放大器310N、310P都已經(jīng)觸發(fā)之后，該高電壓位線將其電位升高到Vcc，同時(shí)該低電位的位線將其電位減小到地電位。 因此，觸發(fā)傳感放大器310N、310P的過(guò)程把由該存取操作產(chǎn)生的電位差放大到適于使用在數(shù)字電路的一個(gè)電平。具體地說(shuō)，如果該存儲(chǔ)單元IOOa存儲(chǔ)一個(gè)對(duì)應(yīng)于一個(gè)二進(jìn)制0的一個(gè)充電電荷，則與正被讀出的存儲(chǔ)單元IOOa相關(guān)的位線104a被從Vcc/2的預(yù)充電電位驅(qū)動(dòng)到地電位；或如果該存儲(chǔ)單元IOOa存儲(chǔ)一個(gè)對(duì)應(yīng)于一個(gè)二進(jìn)制1的一個(gè)充電電荷，則與正被讀出的存儲(chǔ)單元IOOa相關(guān)的位線104a被從Vcc/2的預(yù)充電電位驅(qū)動(dòng)到Vcc電位，從而使得耦合到位線104a、104a’的比較器(或差動(dòng)放大器)350a根據(jù)在信號(hào)線351上的單元 IOOa中存儲(chǔ)的數(shù)據(jù)而輸出一個(gè)二進(jìn)制0或1。另外，最初存儲(chǔ)在存取單元的電容器102a上的電荷被恢復(fù)到其預(yù)先存取狀態(tài)。 繼續(xù)努力識(shí)別使用在存儲(chǔ)單元中的存儲(chǔ)元件的其它形式。最近的研究已經(jīng)集中在能夠被編程來(lái)展現(xiàn)更高或更低穩(wěn)定的歐姆狀態(tài)的阻性材料。這樣的材料的一種可編程的電阻元件將能夠被程序(設(shè)置)到一個(gè)高阻性狀態(tài)，存儲(chǔ)例如一個(gè)二進(jìn)制"1"數(shù)據(jù)比特，或編程到一個(gè)低阻性狀態(tài)，存儲(chǔ)一個(gè)二進(jìn)制"0"數(shù)據(jù)比特。能夠通過(guò)檢測(cè)由一個(gè)接入裝置切換的經(jīng)過(guò)該阻性存儲(chǔ)元件的一個(gè)讀出電流的幅值來(lái)提取該存儲(chǔ)的數(shù)據(jù)位，從而指示其先前已經(jīng)被編程到的該穩(wěn)定的電阻狀態(tài)。最近利用固態(tài)電解質(zhì)，例如金屬摻雜硫族化物制造的硫族化物玻璃已經(jīng)被研究作為使用在存儲(chǔ)裝置，例如DRAM存儲(chǔ)裝置中的數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)單元。美國(guó)專(zhuān)利5761115、 5896312,5914893和6084796都描述了這種技術(shù)，并且在此引作參考。該存儲(chǔ)單元被稱(chēng)之為可編程的導(dǎo)體單元(另外也稱(chēng)之為可編程的金屬化單元)。這樣的一個(gè)單元的特性是，通常包括固體金屬電解物，例如金屬摻雜硫族化物，和在該快離子導(dǎo)體的表面上的空間分離的陰極和陽(yáng)極。該陰極和陽(yáng)極的兩端的電壓的施加使其生長(zhǎng)一個(gè)金屬樹(shù)枝狀結(jié)晶，其改變?cè)搯卧碾娮枧c電容，能因此被用于存儲(chǔ)數(shù)據(jù)。一種特定折衷的可編程雙穩(wěn)態(tài)的阻性材料是包括Ge:Se:Ag的一個(gè)合金體系。包括一個(gè)硫族化物材料的一個(gè)存儲(chǔ)元件具有一個(gè)自然穩(wěn)態(tài)高阻性狀態(tài)，但是能夠利用來(lái)自適當(dāng)極性的電壓的一個(gè)電流脈沖經(jīng)過(guò)該單元而被編程到一個(gè)低電阻狀態(tài)。這使得一個(gè)可編程的導(dǎo)體，也稱(chēng)之為一個(gè)樹(shù)枝狀晶體在陽(yáng)極和陰極之間生長(zhǎng)而降低該單元的電阻。利用適當(dāng)?shù)碾娏髅}沖和電壓極性簡(jiǎn)單地改寫(xiě)一個(gè)硫族化物存儲(chǔ)元件(寫(xiě)入該單元的反相將到一個(gè)低電阻狀態(tài))，來(lái)重新編程該硫族化物存儲(chǔ)元件，并且因此不需要被擦除。而且，硫族化物材料的存儲(chǔ)元件是近乎非易失的，為了保持其編程后的低電阻狀態(tài)，其僅需要很少(例如每周一次)被連接到電源或被刷新。這樣的存儲(chǔ)單元不同于DRAM單元，將不需要刷新就能夠被存取。雖然例如與DRAM單元相關(guān)的那些傳統(tǒng)的傳感放大器電路能夠讀出可編程的導(dǎo)體隨機(jī)存取存儲(chǔ)器(PCRAM)單元，但是在一個(gè)PCRAM背景下不需要與這些傳感放大器有關(guān)的自然刷新操作。實(shí)際上不希望PCRAM單元頻繁重寫(xiě)，因?yàn)轭l繁重寫(xiě)將使得PCRAM單元變得對(duì)重寫(xiě)產(chǎn)生抵抗。因此，需要并且渴望一種電路和方法來(lái)讀出PCRAM單元而不刷新它們。

發(fā)明內(nèi)容
本發(fā)明涉及一種方法和設(shè)備，用于讀出一個(gè)PCRAM存儲(chǔ)單元而不刷新該存儲(chǔ)單元。在該P(yáng)CRAM單元的可編程的導(dǎo)體已經(jīng)耦合到其位線以后的一個(gè)預(yù)定的時(shí)間，該可編程導(dǎo)體被從該位線電分離。該預(yù)定的時(shí)間被選擇在該N和P-傳感放大器已經(jīng)啟動(dòng)之前的一個(gè)時(shí)間點(diǎn)。以此方式，該N和P-傳感放大器能夠改變?cè)谠撐痪€上的電位而不引起該改變的電位重寫(xiě)該P(yáng)CRAM單元。在使用具有耦合到字線的柵極的接入晶體管的PCRAM陣列中，可以通過(guò)在該字線已經(jīng)啟動(dòng)之后的預(yù)定的時(shí)間禁動(dòng)該字線而實(shí)踐本發(fā)明。在不包括接入晶體 管的PCRAM陣列中，可以在該P(yáng)CRAM單元和該傳感放大器之間的每一個(gè)位線上添加隔離晶體管，把該P(yáng)CRAM單元從其相關(guān)的位線分離。本發(fā)明的一個(gè)方面涉及一種存儲(chǔ)器件，包括
用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括 接入電路，用于在讀操作期間把所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線與編址和啟動(dòng)的位線之間；
被耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)；以及
防止電路，用于防止所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新， 所述防止電路包括晶體管，所述晶體管被連接在所述編址和啟動(dòng)的字線和用于所述編址和啟動(dòng)的字線的驅(qū)動(dòng)器或地之間或者被連接在所述編址和啟動(dòng)的位線和所述讀出放大器之間，
其中所述防止電路在所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)被轉(zhuǎn)移到所述編址和啟動(dòng)的位線之后并且在所述讀出放大器讀出所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)之前使得所述編址和啟動(dòng)的字線被禁動(dòng)。本發(fā)明的另一個(gè)方面涉及一種基于處理器的系統(tǒng)，包括 處理器；和
存儲(chǔ)器，所述存儲(chǔ)器還包括
用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括 接入電路，用于在讀操作期間把所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線與編址和啟動(dòng)的位線之間；
被耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)；以及
防止電路，用于防止所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元響應(yīng)所述讀取操作而被刷新，所述防止電路包括晶體管，所述晶體管被連接在所述編址和啟動(dòng)的字線和用于所述編址和啟動(dòng)的字線的驅(qū)動(dòng)器或地之間或者被連接在所述編址和啟動(dòng)的位線和所述讀出放大器之間，
其中所述防止電路在所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)被轉(zhuǎn)移到所述編址和啟動(dòng)的位線之后并且在所述讀出放大器讀出所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯狀態(tài)之前使得所述編址和啟動(dòng)的字線被禁動(dòng)。本發(fā)明的另一個(gè)方面涉及一種用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟
將編址的位線和參考位線預(yù)充電到預(yù)定的預(yù)充電電壓；
啟動(dòng)包含所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的編址的字線并且把所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元中的邏輯值轉(zhuǎn)移到相關(guān)聯(lián)的編址的位線；
在所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的所述邏輯值被轉(zhuǎn)移到所述編址的位線之后， 禁動(dòng)所述編址的字線；
在所述編址的字線被禁動(dòng)之后讀出被轉(zhuǎn)移到所述編址的位線的邏輯值；以及在讀出放大器讀出所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯值之前通過(guò)啟動(dòng)晶體管以防止所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元因所述讀出操作而被刷新，所述晶體管被連接在所述編址的字線和用于所述編址的字線的驅(qū)動(dòng)器或地之間或者被連接在所述編址的位線和所述讀出放大器之間。本發(fā)明的另一個(gè)方面涉及一種用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟
啟動(dòng)連接到所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的編址的字線并且把所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元中的邏輯值轉(zhuǎn)移到相關(guān)聯(lián)的編址的位線；
斷開(kāi)位于相關(guān)聯(lián)的編址的位線上的并且串聯(lián)連接讀出放大器和所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的隔離晶體管，其中所述斷開(kāi)是在編址的字線的所述啟動(dòng)之后的第一預(yù)定時(shí)間量進(jìn)行的；以及
在所述斷開(kāi)之后在讀出放大器處讀出被轉(zhuǎn)移到所述位線的所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的邏輯值。本發(fā)明的另一個(gè)方面涉及一種用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟
對(duì)被耦合到可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的第一位線進(jìn)行預(yù)充電，所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元包括可編程導(dǎo)體存儲(chǔ)元件； 預(yù)充電第二位線； 增加在所述第一位線上的電壓；
接通所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的接入晶體管以便把可編程導(dǎo)體存儲(chǔ)元件耦合到所述第一位線；
禁動(dòng)編址的字線以斷開(kāi)所述可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的接入晶體管，以便把可編程導(dǎo)體存儲(chǔ)元件與所述第一位線分離；以及
在讀出放大器處讀出所述第一位線和所述第二位線上的電壓，以便確定所述可編程導(dǎo)體存儲(chǔ)元件的邏輯狀態(tài)；
其中所述禁動(dòng)是在所述讀出之前的預(yù)定的時(shí)間執(zhí)行的并且所述第二位線在通過(guò)讀出操作被改變之前保持預(yù)充電電壓。本發(fā)明的另一個(gè)方面涉及一種用于從可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟
接通隔離晶體管，以便把第一位線耦合到讀出放大器，所述第一位線還被耦合到可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器單元的可編程導(dǎo)體存儲(chǔ)元件； 預(yù)充電所述第一位線； 預(yù)充電第二位線； 增加所述第一位線上的電壓；
斷開(kāi)所述隔離晶體管，以便把所述可編程導(dǎo)體存儲(chǔ)元件與所述讀出放大器分離； 讀出所述第一位線和所述第二位線上的電壓，以便確定所述可編程導(dǎo)體存儲(chǔ)元件的邏輯狀態(tài)；
其中所述斷開(kāi)是在所述讀出之前并在編址的字線的啟動(dòng)之后的第一預(yù)定時(shí)間量執(zhí)行的。


從下面參考附圖給出的本發(fā)明示例實(shí)施例的詳細(xì)描述中將顯見(jiàn)本發(fā)明的上述和其它優(yōu)點(diǎn)與特征，其中
圖1是一個(gè)傳統(tǒng)的DRAM單元的示意圖； 圖2是一個(gè)傳統(tǒng)的DRAM陣列的示意圖； 圖3是一個(gè)傳統(tǒng)的傳感放大器的示意圖； 圖4是一個(gè)PCRAM單元的示意圖； 圖5是一個(gè)PCRAM陣列的示意圖6A和6B是時(shí)序圖，說(shuō)明當(dāng)一個(gè)PCRAM單元被分別以高阻和低阻狀態(tài)讀出時(shí)在該字與位線上的電壓；
圖7是說(shuō)明本發(fā)明方法的一個(gè)流程圖8是基于一個(gè)處理器的系統(tǒng)框圖，包括根據(jù)本發(fā)明原理的一個(gè)PCRAM ； 圖9是根據(jù)本發(fā)明第二最佳實(shí)施例的一個(gè)PCRAM陣列的示意圖；和圖10是供圖9的PCRAM陣列利用的一個(gè)PCRAM單元的可選實(shí)施例的示意圖。
具體實(shí)施例方式現(xiàn)在參見(jiàn)附圖，其中相同的標(biāo)號(hào)表示相同的部件，圖4示出一個(gè)PCRAM單元400，而圖5示出由多個(gè)PCRAM單元400a- 400h組成的一個(gè)存儲(chǔ)裝置500。如圖4中示出，PCRAM 單元400包括一個(gè)接入晶體管401、一個(gè)可編程的導(dǎo)體存儲(chǔ)元件402和一個(gè)單元板極403。 該接入晶體管401的柵極耦合到字線405而一端子耦合到一個(gè)位線406。這種單元的一個(gè)陣列小部分在圖5中示出，包括位線406&、406&，、40613、40613，，和字線405a,405b,405c和 405d。如圖5所示，位線406a、406b耦合到各自的預(yù)充電電路501a、105b，可切換地把一個(gè)預(yù)充電電位加到位線406a、406a，、406b、406b，。該接入晶體管401的另一端耦合到可編程導(dǎo)體存儲(chǔ)元件402的一個(gè)末端，同時(shí)該可編程導(dǎo)體存儲(chǔ)元件402的另一末端耦合到一個(gè)單元板極403。該單元板極403可以橫跨復(fù)蓋與耦合到幾個(gè)其它PCRAM單元。該單元板極403 還耦合到一個(gè)電位源。示例的實(shí)施例中，該電位源是1.25 V ( Vdd/2)。接入晶體管401以及其它接入晶體管被描述為N型CMOS晶體管，但是應(yīng)該理解， 可以使用P型CMOS晶體管，只要相應(yīng)地更改其它部件和電壓的對(duì)應(yīng)極性即可。該可編程的導(dǎo)體存儲(chǔ)元件402最好由硫族化物制成，但是應(yīng)該理解，任何其它對(duì)普通本專(zhuān)業(yè)技術(shù)人員已知的雙穩(wěn)定阻性材料也可被使用。在該示例的實(shí)施例中，當(dāng)該可編程的導(dǎo)體存儲(chǔ)元件402 具有大約10 K歐姆的一個(gè)電阻時(shí)存儲(chǔ)一個(gè)二進(jìn)制0，而當(dāng)其具有大于10 M歐姆的一個(gè)電阻時(shí)存儲(chǔ)一個(gè)二進(jìn)制1。通過(guò)一個(gè)+0. 25V的電壓理想地編程該可編程的導(dǎo)體以存儲(chǔ)一個(gè)低電阻，例如二進(jìn)制0，而能夠通過(guò)-0. 25V的一個(gè)編程電壓恢復(fù)到一個(gè)高阻值，例如二進(jìn)制1。 該可編程導(dǎo)體能夠通過(guò)具有小于0. 25 V的一個(gè)幅值的讀出電壓而被非破壞地讀出。在示例的實(shí)施例中，該讀出電壓是0. 2V。但是顯見(jiàn)的是，可以在不背離本發(fā)明精神和范圍的條件下針對(duì)PCRAM單元選擇可選的參數(shù)。圖5示出包括多個(gè)存儲(chǔ)器陣列550a、550b的存儲(chǔ)裝置500。每一存儲(chǔ)器陣列 550a、550b都包括由鋪放多個(gè)存儲(chǔ)單元400在一起的多個(gè)存儲(chǔ)單元400a-400d、400e-400h，使得沿著任意給定位線406a、406a，、406b、406b’的存儲(chǔ)單元400不共用一個(gè)共同字線405a-405d。相反地，該存儲(chǔ)單元400沿著任意字線405a-405d不共享一個(gè)共用位線 406a、406a，、406b、406b，。每一字線可經(jīng)由一個(gè)晶體管510a_510d切換到一個(gè)字線驅(qū)動(dòng)器 512a-512d。另外，每一個(gè)字線還可以經(jīng)由晶體管520a-520d可切換地耦合到地。晶體管 510a-510d、520a-520d的柵極耦合到信號(hào)線511a-511d，用于有選擇地把字線405a-405d耦合到該字線驅(qū)動(dòng)器512a-512b/地，以及從該字線驅(qū)動(dòng)器512a-512b/地相分離。每一個(gè)存儲(chǔ)器陣列550a、550b都具有其自己的位線設(shè)置。例如，存儲(chǔ)器陣列550a包括位線406a、406b， 而存儲(chǔ)器陣列550b包括位線406a，、406b，。存儲(chǔ)器陣列550a、550b的每一個(gè)相鄰對(duì)的位線被耦合到一個(gè)共用傳感放大器600a、600b。例如，位線406a、406a’被耦合到傳感放大器 600a，而位線406b、406b，被耦合到傳感放大器600b。為了簡(jiǎn)化起見(jiàn)，圖5示出僅具有兩個(gè)陣列550a、550b和八個(gè)單元400a-400h的一個(gè)存儲(chǔ)裝置。但是，應(yīng)該理解，實(shí)際存儲(chǔ)裝置將有很多的單元與陣列。例如，一個(gè)真實(shí)的存儲(chǔ)裝置可以包括幾百萬(wàn)個(gè)單元400。 存儲(chǔ)裝置500還包括多個(gè)預(yù)充電電路501a_501b。一個(gè)預(yù)充電電路(例如501a)用于每一對(duì)耦合到傳感放大器(例如406a、406a)的位線。每一預(yù)充電電路(例如501a)包括兩個(gè)晶體管(例如501a、501b)。每一個(gè)晶體管的一端耦合到一個(gè)電位源。示例的實(shí)施例中， 該電位源是2. 5 V (Vdd)0每一個(gè)晶體管的另一端(例如502a、502b)耦合到其對(duì)應(yīng)位線(例如分別耦合到406a、406a，)。每一個(gè)晶體管(例如502a、502b)的柵極耦合到一個(gè)預(yù)充電控制信號(hào)。如示出的那樣，晶體管(例如502a、502b)是P-MOS型晶體管。因此，當(dāng)該預(yù)充電信號(hào)是低值時(shí)，晶體管(例如502a、502b)導(dǎo)通，由此預(yù)充電該位線(例如406a、406a，)。當(dāng)預(yù)充電信號(hào)是高值時(shí)，晶體管(例如502a、502b)斷開(kāi)。由于該位線(例如406a、406a，)的固有電容，位線將保持在近似2. 5V的預(yù)充電電壓電平一個(gè)預(yù)定的時(shí)間期。在該P(yáng)CRAM裝置500中，讀出一個(gè)PCRAM單元，例如單元400a，包括接入和傳感操作。接入操作的目的是產(chǎn)生在耦合到該被讀出的存儲(chǔ)單元400a的同一個(gè)傳感放大器 (例如300a)的位線(例如406a、406a，)之間的一個(gè)小電位差。此小電位差能夠被隨后由一個(gè)傳感放大器300放大到隨后驅(qū)動(dòng)耦合到該位線的一個(gè)比較器所需求的閾值，以便輸出端對(duì)應(yīng)于該存儲(chǔ)單元400a內(nèi)容的一個(gè)值?，F(xiàn)在參見(jiàn)圖7，接入操作從經(jīng)過(guò)預(yù)充電電路501a-501b 的存儲(chǔ)裝置500的位線406￡1、406￡1，、40613、40613，的預(yù)充電開(kāi)始(步驟51)?？梢酝ㄟ^(guò)暫態(tài)造成該預(yù)充電信號(hào)低值預(yù)充電該位線，使得晶體管502a-502d把該預(yù)充電電壓(Vdd)導(dǎo)通到位線406a、406a，、406b、406b，。一旦該預(yù)充電信號(hào)返回到一個(gè)高值狀態(tài)，晶體管502a_502d 停止導(dǎo)通，但由于該位線固有的電容，位線406a、406a，、406b、406b，將保持在該預(yù)充電電位一個(gè)預(yù)定的時(shí)期。 在示例的實(shí)施例中，位線406a、406a，、406b、406b，被預(yù)充電到2. 5V，單元板極 403a、403b被約束到1.25 V。位線和單元板極之間的該1. 25 V的電位差將使得該位線經(jīng)過(guò)該接入晶體管401 (當(dāng)其是在一個(gè)導(dǎo)通狀態(tài)時(shí))和該可編程導(dǎo)體存儲(chǔ)元件402對(duì)該單元板極放電。該放電速率取決于該可編程導(dǎo)體存儲(chǔ)元件402的阻性狀態(tài)。即一個(gè)低阻性狀態(tài)將使得該位線的放電比一個(gè)高阻性狀態(tài)要快。隨著位線放電，其電壓將從該預(yù)充電電壓向這單元板極電壓下降。 在存儲(chǔ)裝置500中，字線405a-405d通常是地電位。接入晶體管401a-401e是常態(tài)斷開(kāi)。現(xiàn)在參見(jiàn)圖6A和6B，在時(shí)間Tl，通過(guò)把與將要讀出的單元400a相關(guān)的字線405a 的電位從地帶到預(yù)定的電平而啟動(dòng)該字線405a (步驟S2)。設(shè)計(jì)該預(yù)定的電平以產(chǎn)生在該可編程的觸點(diǎn)402a的一個(gè)讀出電壓，如先前解釋的那樣，該讀出電壓具有小于寫(xiě)入電壓的幅值。在該示例的實(shí)施例中，字線401a被移到2. 25 V。由于晶體管401a的門(mén)限電壓是 0. 8V，所以在晶體管401a和可編程的觸點(diǎn)402a之間的接口的電位是1. 45 V。由于在可編程的觸點(diǎn)402a和該單元板極403a之間的接口電壓被保持在1. 25 V，所以這將產(chǎn)生0. 2V的一個(gè)讀出電壓。
由于在字線401a和其相關(guān)的位線406a之間的固有寄生電容，與位線406a相關(guān)的電位將隨著字線401a的啟動(dòng)而增加。在該示例的實(shí)施例中，位線406a中的電位增加了 0. IV而到2. 6V。應(yīng)該指出，耦合到互補(bǔ)位線406a，、406b，的字線405c、405d被保持在地電位。因此位線406a’、406b’被保持在預(yù)充電電位，在該示例的實(shí)施例中是2. 5V。位線406a的該增加的電位與該可編程的觸點(diǎn)402a的兩個(gè)雙穩(wěn)態(tài)阻性狀態(tài)組合使用，使得耦合到傳感放大器(例如300a)的一個(gè)位線(例如406a)具有比耦合到同一個(gè)傳感放大器300a的另一位線(例如406a’)更大或更小的電壓。實(shí)質(zhì)上，在字線和相關(guān)位線之間的這種寄生電容被用于實(shí)現(xiàn)一個(gè)初始狀態(tài)，其中與正被讀出的單元400a相關(guān)的位線(例如 406a)是在比耦合到同一個(gè)傳感放大器300a的另一位線406a’更高的電位。該存儲(chǔ)器的設(shè)計(jì)和操作使得如果該可編程的觸點(diǎn)402a具有一個(gè)高阻性狀態(tài)，則位線406a緩慢放電，由此引起其保持它的相對(duì)高電位。但是，如果該可編程觸點(diǎn)402a具有一個(gè)低值阻性狀態(tài)，則位線406a以一個(gè)較快速率放電，使得位線406轉(zhuǎn)變到比位線406a，低的電位狀態(tài)?？梢酝ㄟ^(guò)比較圖6A (說(shuō)明在高阻性狀態(tài)的一個(gè)可編程觸點(diǎn)的效果)和圖6B (說(shuō)明在低阻性狀態(tài)的一個(gè)可編程觸點(diǎn)的效果)而看到這兩個(gè)效果。在Tl的一個(gè)預(yù)定的時(shí)間t之后的T2 (步驟S3)，通過(guò)把與單元400a相關(guān)的字線 405a的電位返回到地電位而禁動(dòng)該字線405a的讀出(步驟S4)。可以通過(guò)例如把端子511a 接地來(lái)實(shí)現(xiàn)字線的禁動(dòng)，這將使得晶體管510a把字線驅(qū)動(dòng)器512a串聯(lián)耦合到字線405a，以便停止其導(dǎo)通。這將切斷接入晶體管401a、401、從而防止該位線通過(guò)可編程的觸點(diǎn)402a、 402e的進(jìn)一步放電。這也防止了在該隨后讀出操作過(guò)程中生成的放大的電位差刷新(寫(xiě)) 該可編程的觸點(diǎn)402a、402e。在很少的情況中，可能希望刷新該可編程觸點(diǎn)402a、402e的內(nèi)容，該字線能夠被長(zhǎng)時(shí)間地保持高電平。通過(guò)圖6A和6B中的虛線軌跡示出這種操作模式。 在該示例的實(shí)施例中，該預(yù)定的時(shí)間t近似為15納秒(即T2=T1+15 ns)。應(yīng)該指出，在不背離本發(fā)明精神的條件下，t和T2的值可以改變。具體地說(shuō)，本發(fā)明的目標(biāo)將通過(guò)在該位線電壓由傳感放大器310N、310P放大到導(dǎo)致跨越該可編程觸點(diǎn)的電位差達(dá)到寫(xiě)該可編程觸點(diǎn)所需閾值之前的任何時(shí)候把該可編程觸點(diǎn)從該位線電分離而實(shí)現(xiàn)的。所以，雖然圖6A和6B示出T2出現(xiàn)在傳感放大器310N、310P的任何一個(gè)的啟動(dòng)之前，但是根據(jù)存儲(chǔ)裝置500的電特性，T2可以出現(xiàn)在例如該N-傳感放大器310N和P-傳感放大器310P的啟動(dòng)之間。無(wú)論如何，預(yù)定的時(shí)間t必須足夠的長(zhǎng)，以便使得該可編程導(dǎo)體 402a的邏輯狀態(tài)被反映在該位線406a上；S卩，該位線406a電壓將通過(guò)該可編程導(dǎo)體402a 的放電從該預(yù)充電電壓充分地改變，使得該可編程導(dǎo)體402a的兩個(gè)阻性狀態(tài)能夠由該傳感放大器300a區(qū)別和放大。在時(shí)間周期T3，啟動(dòng)N-傳感放大器310N (步驟S5的開(kāi)始)。如前面參考DRAM系統(tǒng)指出的那樣，啟動(dòng)該N-傳感放大器使得具有較低電位的位線(例如406a’ )被以該NLAT 信號(hào)拉向地。在該示例的實(shí)施例中，T3近似為T(mén)l之后的30納秒。但應(yīng)該指出，在不背離本發(fā)明精神的條件下，T3的值可以改變。在時(shí)間周期T4，啟動(dòng)傳感放大器310P。如前面參考DRAM系統(tǒng)指出的那樣，啟動(dòng)該 P-傳感放大器使得具有較高電位的位線(例如406a)被拉向Vcc。在示例的實(shí)施例中，T4近似為T(mén)l之后的35納秒(步驟S5的結(jié)束)。但應(yīng)該指出，在不背離本發(fā)明精神的條件下，T4 的值可以改變。在時(shí)間T5，與正被讀出的單元400a相關(guān)的傳感放大器300a將使其位線之一(例如406a)在Vcc電位而另一位線(例如406a’ )在地電位。由于耦合到傳感放大器300a的一個(gè)位線現(xiàn)在是地電位而另一位線是Vcc電位，所以比較器(或差動(dòng)放大器)350可用于輸出對(duì)應(yīng)于在信號(hào)線351a上的單元400a的內(nèi)容的一個(gè)值。圖9示出根據(jù)本發(fā)明其它實(shí)施例的存儲(chǔ)裝置900。這一可選實(shí)施例設(shè)計(jì)供不包括接入晶體管401的PCRAM單元使用。例如，圖10示出一個(gè)PCRAM單元400，的實(shí)例，其使用了一對(duì)二極管1001a、1001b替代一個(gè)接入晶體管。如示出的那樣，該P(yáng)CRAM單元400，特征在于耦合到一個(gè)位線104的可編程導(dǎo)體存儲(chǔ)元件402。該可編程導(dǎo)體存儲(chǔ)元件402還經(jīng)由二極管電路1002耦合到字線。二極管電路由如圖所示的并列放置的兩個(gè)二極管1001a、 1001b組成。存儲(chǔ)裝置900很類(lèi)似于第一實(shí)施例的存儲(chǔ)裝置500。但是，存儲(chǔ)裝置900包括新的隔離晶體管901a-901d，把傳感放大器300a、300d串聯(lián)連接到位線406a、406a，、406b、 406b’。本發(fā)明存儲(chǔ)裝置900中的操作方式很類(lèi)似于存儲(chǔ)裝置500，但是不是在檢測(cè)之前禁動(dòng)字線405a來(lái)把存儲(chǔ)單元400a從位線406a上的放大電壓電分離，而是把通常導(dǎo)通的隔離晶體管901a斷開(kāi)，從而分路該位線406a。然后傳感該晶體管901a和該傳感放大器300a之間的位線部分，同時(shí)把晶體管901a和預(yù)充電電路501a之間的位線部分與傳感放大器隔離。圖8是基于一個(gè)處理器的系統(tǒng)800，例如一個(gè)計(jì)算機(jī)系統(tǒng)的框圖，包括與另一圖結(jié)合描述的一個(gè)PCRAM半導(dǎo)體存儲(chǔ)器802。存儲(chǔ)器802可以構(gòu)成作為安裝在一個(gè)存儲(chǔ)器模塊， 例如象SIMM、DIMM的加載存儲(chǔ)器模塊或者其它加載存儲(chǔ)器模塊上的一個(gè)或者多個(gè)存儲(chǔ)器芯片或存儲(chǔ)器集成電路。該基于處理器的系統(tǒng)800包括處理器801、存儲(chǔ)器802、大容量存儲(chǔ)器803、和I/O裝置804，每一都耦合到總線805。雖然示出的是單個(gè)處理器801，但是應(yīng)該理解該處理器801可以是任意類(lèi)型的處理器，并且可以包括多重處理器和/或幾個(gè)處理器以及協(xié)處理器。圖9示出的存儲(chǔ)器802具有多個(gè)PCRAM碼段500。但是，存儲(chǔ)器802可以只包括單一 PCRAM裝置500，或比示出的情況更大的多個(gè)PCRAM裝置500，和/或可以包括另外的存儲(chǔ)器形式，例如非易失存儲(chǔ)器或高速緩存存儲(chǔ)器。雖然示出的是一個(gè)大容量存儲(chǔ)器803，但該基于處理器的系統(tǒng)800可以包括多個(gè)大容量存儲(chǔ)裝置，可能的不同類(lèi)型不局限地包括例如軟盤(pán)、⑶ROM、⑶-R、⑶-RW、DVD、硬盤(pán)和盤(pán)陣列。1/0裝置804可同樣地包括多個(gè)不同類(lèi)型的1/0裝置，不局限地包括鍵盤(pán)、鼠標(biāo)、圖 形卡、監(jiān)視器、和網(wǎng)絡(luò)接口?？偩€805雖然以單一總線示出，但是可以包括多個(gè)總線和/或橋接器，它們可以彼此耦合或通過(guò)其它部件橋接。裝置801- 804的某些可能僅耦合到總線805，而其它可以耦合到多個(gè)總線805。本發(fā)明提供了一種PCRAM單元400以及使用傳感放大器讀出該單元400的內(nèi)容但不重寫(xiě)該單元內(nèi)容的方法。通過(guò)在該可編程的導(dǎo)體402已經(jīng)電耦合到該位線406之后的一預(yù)定時(shí)間量而把該單元400的可編程導(dǎo)體402與位線406隔離來(lái)實(shí)現(xiàn)防止重寫(xiě)。該預(yù)定的時(shí)間量對(duì)應(yīng)于N和P-傳感放大器310N、310P的啟動(dòng)時(shí)間之前的一個(gè)時(shí)間。在示例的實(shí)施例中，該P(yáng)CRAM單元400 —個(gè)接入晶體管401，用于該單元到位線的電耦合和去耦合。該接入晶體管401具有耦合到一個(gè)字線的一個(gè)柵極。所以，在示例的實(shí)施例中，該字線在其已經(jīng)啟動(dòng)之后被禁動(dòng)預(yù)定的時(shí)間量，從而保證該N和P-傳感放大器310N、310P的啟動(dòng)不重寫(xiě)該單元400。在另一個(gè)實(shí)施例中，該P(yáng)CRAM單元400不包括接入晶體管。例如該P(yáng)CRAM單元改為使用二極管。在任何不用接入晶體管的實(shí)施例中，隔離晶體管可被插入在該可編程序的觸點(diǎn)存儲(chǔ)單元和與該可編程的觸點(diǎn)存儲(chǔ)單元相關(guān)的位線之間。該通常導(dǎo)通的隔離晶體管可在該字線已經(jīng)啟動(dòng)之后的與最佳實(shí)施例相同的預(yù)定的時(shí)間被斷開(kāi)，從而實(shí)現(xiàn)把該可編程的觸點(diǎn)存儲(chǔ)單元與在讀出過(guò)程中產(chǎn)生的升高的電壓隔離的同樣結(jié)果。
雖然已經(jīng)結(jié)合最佳實(shí)施例詳細(xì)描述了本發(fā)明，但是應(yīng)該理解，本發(fā)明并不局限于上述公開(kāi)的實(shí)施例。相反，本發(fā)明能夠結(jié)合至今沒(méi)有所述但是與本發(fā)明的精神和范圍相稱(chēng)的數(shù)目變化、更改、替代或等效設(shè)計(jì)上改進(jìn)。因此，本發(fā)明將不由上述說(shuō)明或附圖所限制，而是僅由所附的權(quán)利要求書(shū)的范圍所限定。
權(quán)利要求
1.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新； 其中所述接入電路是晶體管電路，并且所述防止電路使得所述啟動(dòng)的字線在所述存儲(chǔ)器單元的邏輯狀態(tài)被轉(zhuǎn)移到所述啟動(dòng)的位線之后并在所述讀出放大器讀出所述存儲(chǔ)器單元的邏輯狀態(tài)之前使得所述啟動(dòng)的字線被禁動(dòng)。
2.如權(quán)利要求1所述的裝置，其中所述防止電路包括晶體管，所述晶體管使得所述啟動(dòng)的字線被禁動(dòng)。
3.如權(quán)利要求2所述的裝置，其中所述晶體管被串聯(lián)連接在所述字線和用于所述字線的驅(qū)動(dòng)器之間，并且在所述讀操作期間被導(dǎo)通并被斷開(kāi)以便禁動(dòng)所述行線。
4.如權(quán)利要求2所述的裝置，其中所述晶體管被連接在所述字線和地之間，并且在所述讀操作期間被斷開(kāi)并被導(dǎo)通以便禁動(dòng)所述字線。
5.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新； 其中所述防止電路包括串聯(lián)連接在啟動(dòng)的位線和與該啟動(dòng)的位線相關(guān)聯(lián)的讀出放大器之間的晶體管，所述串聯(lián)連接的晶體管在讀操作期間被導(dǎo)通并且在所述存儲(chǔ)器單元能夠被刷新之前被斷開(kāi)。
6.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新； 其中所述防止電路在所述存儲(chǔ)器單元開(kāi)始把邏輯狀態(tài)轉(zhuǎn)移到所述啟動(dòng)的位線之后使得所述啟動(dòng)的字線被禁動(dòng)預(yù)定的時(shí)間量。
7.如權(quán)利要求6所述的裝置，其中所述讀出放大器還包括第一讀出放大器部分和第二讀出放大器部分。
8.如權(quán)利要求7所述的裝置，其中所述預(yù)定的時(shí)間量是在所述第一讀出放大器部分被啟動(dòng)之后并且在所述第二讀出放大器部分被啟動(dòng)之前。
9.如權(quán)利要求7所述的裝置，其中所述第一讀出放大器部分是N-讀出放大器，而所述第二讀出放大器部分是P-讀出放大器。
10.如權(quán)利要求1所述的裝置，進(jìn)一步包括預(yù)充電電路，用于對(duì)該編址和啟動(dòng)的位線和另一位線進(jìn)行預(yù)充電，其中所述編址和接入的位線以及所述另一位線被耦合到該讀出放大器。
11.如權(quán)利要求10所述的裝置，其中所述預(yù)充電電路在該讀出放大器讀出所述編址和啟動(dòng)的位線之前對(duì)該編址和啟動(dòng)的位線和另一位線進(jìn)行預(yù)充電。
12.—種系統(tǒng)，包括 處理器；和存儲(chǔ)器，所述存儲(chǔ)器包括用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括 接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新； 其中所述接入電路是晶體管電路，并且所述防止電路使得所述啟動(dòng)的字線在所述存儲(chǔ)器單元的邏輯狀態(tài)被轉(zhuǎn)移到所述啟動(dòng)的位線之后并在所述讀出放大器讀出所述存儲(chǔ)器單元的邏輯狀態(tài)之前使得所述啟動(dòng)的字線被禁動(dòng)。
13.如權(quán)利要求12所述的系統(tǒng)，其中所述防止電路包括晶體管，所述晶體管使得所述啟動(dòng)的字線被禁動(dòng)。
14.如權(quán)利要求13所述的系統(tǒng)，其中所述晶體管被串聯(lián)連接在所述字線和用于所述字線的驅(qū)動(dòng)器之間，并且在所述讀操作期間被導(dǎo)通并被斷開(kāi)以便禁動(dòng)所述行線。
15.如權(quán)利要求13所述的系統(tǒng)，其中所述晶體管被連接在所述字線和地之間，并且在所述讀操作期間被斷開(kāi)并被導(dǎo)通以便禁動(dòng)所述字線。
16.一種系統(tǒng)，包括 處理器；和存儲(chǔ)器，所述存儲(chǔ)器包括用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括 接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新； 其中所述防止電路包括串聯(lián)連接在啟動(dòng)的位線和與該啟動(dòng)的位線相關(guān)聯(lián)的讀出放大器之間的晶體管，所述串聯(lián)連接的晶體管在讀操作期間被導(dǎo)通并且在所述存儲(chǔ)器單元能夠被刷新之前被斷開(kāi)。
17.一種系統(tǒng)，包括 處理器；和存儲(chǔ)器，所述存儲(chǔ)器包括用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的裝置，所述裝置包括 接入電路，用于在讀操作期間把所述存儲(chǔ)器單元耦合在編址和啟動(dòng)的字線和編址和啟動(dòng)的位線之間；耦合到所述編址和啟動(dòng)的位線的讀出放大器，用于讀出所述存儲(chǔ)器單元的邏輯狀態(tài)；以及防止電路，用于防止所述存儲(chǔ)器單元響應(yīng)所述讀操作而被刷新；其中所述防止電路在所述存儲(chǔ)器單元開(kāi)始把邏輯狀態(tài)轉(zhuǎn)移到所述啟動(dòng)的位線之后使得所述啟動(dòng)的字線被禁動(dòng)預(yù)定的時(shí)間量。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述讀出放大器還包括第一讀出放大器部分和第二讀出放大器部分。
19.如權(quán)利要求18所述的系統(tǒng)，其中所述預(yù)定的時(shí)間量是在所述第一讀出放大器部分被啟動(dòng)之后并且在所述第二讀出放大器部分被啟動(dòng)之前。
20.如權(quán)利要求18所述的系統(tǒng)，其中所述第一讀出放大器部分是N-讀出放大器，而所述第二讀出放大器部分是P-讀出放大器。
21.如權(quán)利要求12所述的系統(tǒng)，進(jìn)一步包括預(yù)充電電路，用于對(duì)該編址和啟動(dòng)的位線和另一位線進(jìn)行預(yù)充電，其中所述編址和接入的位線以及所述另一位線被耦合到該讀出放大器。
22.如權(quán)利要求21所述的系統(tǒng)，其中所述預(yù)充電電路在該讀出放大器讀出所述編址和啟動(dòng)的位線之前對(duì)該編址和啟動(dòng)的位線和另一位線進(jìn)行預(yù)充電。
23.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟啟動(dòng)包含所述存儲(chǔ)器單元的編址的字線并且把在所述單元中的邏輯值轉(zhuǎn)移到相關(guān)聯(lián)的編址的位線；禁動(dòng)所述編址的字線；并且在所述字線被禁動(dòng)之后讀出被轉(zhuǎn)移到所述位線的邏輯值。
24.如權(quán)利要求23的方法，其中所述禁動(dòng)是在所說(shuō)啟動(dòng)之后的預(yù)定的時(shí)間量進(jìn)行的。
25.如權(quán)利要求23的方法，其中所述讀出還包括，啟動(dòng)第一讀出放大器單元；以及在所述第一讀出放大器單元啟動(dòng)之后的第二預(yù)定的時(shí)間啟動(dòng)第二讀出放大器單元。
26.如權(quán)利要求23的方法，其中所述禁動(dòng)是在所述編址的字線啟動(dòng)之后的第一預(yù)定的時(shí)間量進(jìn)行的。
27.如權(quán)利要求26的方法，其中所述第一預(yù)定的時(shí)間量是在所述第一讀出放大器單元的所述啟動(dòng)之后并且在所述第二讀出放大器單元的所述啟動(dòng)之前。
28.如權(quán)利要求26的方法，其中所述第一預(yù)定的時(shí)間量是在所述第一讀出放大器單元的所述啟動(dòng)之前并且在所述第二讀出放大器單元的所述啟動(dòng)之前。
29.一種用于從可編程的導(dǎo)體隨機(jī)存取存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟啟動(dòng)包含所述存儲(chǔ)器單元的編址的字線并且把在所述單元中的邏輯值轉(zhuǎn)移到相關(guān)聯(lián)的編址的位線；斷開(kāi)處在該相關(guān)聯(lián)的編址的位線上的并且串聯(lián)連接讀出放大器和所述單元的隔離晶體管；在所述字線被禁動(dòng)之后讀出被轉(zhuǎn)移到所述位線的邏輯值。
30.如權(quán)利要求29的方法，其中所述斷開(kāi)是在所說(shuō)啟動(dòng)之后的預(yù)定的時(shí)間量進(jìn)行的。
31.如權(quán)利要求29的方法，其中所述讀出還包括，啟動(dòng)第一讀出放大器單元；以及在所述第一讀出放大器單元啟動(dòng)之后的第二預(yù)定的時(shí)間啟動(dòng)第二讀出放大器單元。
32.如權(quán)利要求30的方法，其中所述斷開(kāi)是在所述編址的字線的啟動(dòng)之后的第一預(yù)定的時(shí)間量進(jìn)行的。
33.如權(quán)利要求32的方法，其中所述第一預(yù)定的時(shí)間量是在所述第一讀出放大器單元的所述啟動(dòng)之后并且在所述第二讀出放大器單元的所述啟動(dòng)之前。
34.如權(quán)利要求32的方法，其中所述第一預(yù)定的時(shí)間量是在所述第一讀出放大器單元的所述啟動(dòng)之前并且在所述第二讀出放大器單元的所述啟動(dòng)之前。
35.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟對(duì)耦合到該存儲(chǔ)器單元的第一位線進(jìn)行預(yù)充電，所述存儲(chǔ)器單元包括可變電阻元件； 預(yù)充電第二位線； 增加在所述第一位線上的電壓；接通所述單元的接入晶體管以便把該可變電阻元件耦合到所述第一位線； 斷開(kāi)所述單元的接入晶體管，以便把該可變電阻元件與所述第一位線分離； 讀出在所述第一位線和所述第二位線上的電壓，以便確定所述可變電阻元件的邏輯狀態(tài)；其中所述斷開(kāi)是在所述讀出之前執(zhí)行的。
36.一種用于從可變電阻存儲(chǔ)器單元讀數(shù)據(jù)的方法，所述方法包括步驟接通隔離晶體管，以便把第一位線耦合到讀出放大器，所述第一位線還耦合到該可變電阻存儲(chǔ)器單元的可變電阻元件； 預(yù)充電所述第一位線； 預(yù)充電第二位線； 增加在所述第一位線上的電壓；斷開(kāi)所述隔離晶體管，以便把所述可變電阻元件與所述讀出放大器分離； 讀出在所述第一位線和所述第二位線上的電壓，以便確定所述可變電阻存儲(chǔ)器元件的邏輯狀態(tài)；其中所述斷開(kāi)是在所述讀出之前執(zhí)行的。
全文摘要
本發(fā)明涉及存儲(chǔ)器件和基于處理器的系統(tǒng)。傳感放大器讀出可編程導(dǎo)體存儲(chǔ)單元但不重寫(xiě)該單元的內(nèi)容。如果可編程觸點(diǎn)存儲(chǔ)單元具有接入晶體管，則接入晶體管被斷開(kāi)以在預(yù)定時(shí)間量后把該單元從位線分離。預(yù)定時(shí)間量足夠長(zhǎng)，以使該單元的邏輯狀態(tài)被傳輸?shù)轿痪€，還足夠短，以在傳感放大器操作之前把該單元與位線隔離。對(duì)于不使用接入晶體管的可編程觸點(diǎn)存儲(chǔ)單元，可在從傳感放大器到隔離晶體管的位線部分和從隔離晶體管到存儲(chǔ)單元位線的部分之間串行連接隔離晶體管。通常導(dǎo)通的隔離晶體管在位線開(kāi)始通過(guò)可編程觸點(diǎn)存儲(chǔ)單元放電時(shí)間的預(yù)定時(shí)間之后被斷開(kāi)，從而在傳感操作開(kāi)始之前把可編程觸點(diǎn)存儲(chǔ)單元與傳感放大器隔離。
文檔編號(hào)G11C16/28GK102169725SQ20111004430
公開(kāi)日2011年8月31日 申請(qǐng)日期2003年1月6日 優(yōu)先權(quán)日2002年1月4日
發(fā)明者巴克 J., 莫雷 J. 申請(qǐng)人:微米技術(shù)有限公司