專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，特別是涉及一種通過將與存儲(chǔ)器單元的單元電流相 對應(yīng)的數(shù)據(jù)電壓與給定的基準(zhǔn)電壓進(jìn)行比較，來執(zhí)行對存儲(chǔ)器單元中所存儲(chǔ)的數(shù)據(jù)的讀出 的半導(dǎo)體存儲(chǔ)裝置。
背景技術(shù)：
近年，電可編程可擦除非易失性存儲(chǔ)器(EEPROM)在移動(dòng)電話和數(shù)字靜態(tài)攝像機(jī) 等電子設(shè)備中得到了廣泛的應(yīng)用。EEPROM配備有具有浮置柵極的存儲(chǔ)器單元。于是，根據(jù) 浮置柵極上是否累積了電荷，將兩值或兩值以上的數(shù)據(jù)記錄在存儲(chǔ)器單元中，根據(jù)取決于 浮置柵極的電荷的存在與否而在源極和漏極之間流過的電流的變化，從存儲(chǔ)器單元中讀出 數(shù)據(jù)。在這種情況下，設(shè)置在EEPORM中的讀出電路通過將存儲(chǔ)器單元中流動(dòng)的單元電 流變換為數(shù)據(jù)電壓，將該數(shù)據(jù)電壓與給定的基準(zhǔn)電壓進(jìn)行比較，來執(zhí)行對存儲(chǔ)器單元中所 存儲(chǔ)的數(shù)據(jù)(“0”、“1”)的判定。圖9是上述的EEPORM的讀出電路的電路圖。該讀出電路由電流電壓變換電路 1(預(yù)讀出放大器)和讀出放大器2 (主讀出放大器)構(gòu)成。電流電壓變換電路1由向源極 施加電源電壓Vdd、以及將柵極和漏極共同連接(二極管式連接)的P溝道型MOS晶體管 T6形成，并且經(jīng)由該漏極上的位線BL與存儲(chǔ)器單元MC的漏極連接。存儲(chǔ)器單元MC的單元 電流Icell流到位線BL，并且由電流電壓變換電路1將其變換為數(shù)據(jù)電壓Vdata。讀出放大器2對數(shù)據(jù)電壓Vdata與基準(zhǔn)電壓Vref的差進(jìn)行放大的普通差動(dòng)放大 器。讀出放大器2由形成差動(dòng)對的N溝道型MOS晶體管Tl、T2 ；與MOS晶體管Tl、T2分別 串聯(lián)連接且形成電流鏡的P溝道型MOS晶體管T3、T4 ；以及與MOS晶體管Tl、T2的共同源 極連接的N溝道型MOS晶體管T5構(gòu)成。在MOS晶體管T3、T4的共同源極上施加電源電壓Vdd。在MOS晶體管Tl的柵極 上施加來自電流電壓變換電路1的數(shù)據(jù)電壓Vdata。在MOS晶體管T2的柵極上施加基準(zhǔn)電 壓Vref。在MOS晶體管T5的柵極上施加讀出啟用信號SEN。以下將基于圖9和圖10來說明該讀出電路的動(dòng)作。在這種情況下，將源極線SL接 地，并且在位線BL上施加讀出電壓。于是，如果字線(word line)ffL的電壓上升到高電平 (例如，Vdd)，則與存儲(chǔ)器MC中所存儲(chǔ)的數(shù)據(jù)相對應(yīng)的單元電流Icell會(huì)流動(dòng)。通常，單元 電流Icell是0 幾十μ A級的值。對于存儲(chǔ)器單元MC為數(shù)據(jù)“0”(寫入狀態(tài))的情況， 單元電流Icell是較小值(接近最小值的值)，對于存儲(chǔ)器單元MC為數(shù)據(jù)“1”(擦除狀態(tài)) 的情況，單元電流Icell是與此相比較大的值(接近最大值的值)。電流電壓變換電路1將 該單元電流Icell變換為電壓數(shù)據(jù)Vdata。之后，如果讀出啟用信號SEN上升為高電平(例如，Vdd)，則MOS晶體管T5導(dǎo)通， 讀出放大器2變?yōu)榧せ顮顟B(tài)。由此，讀出放大器2通過將電壓數(shù)據(jù)Vdata與基準(zhǔn)電壓Vref 進(jìn)行比較，來執(zhí)行對存儲(chǔ)器單元MC中所存儲(chǔ)的數(shù)據(jù)(“0”、“1”)的判定。
圖10是示出了電壓數(shù)據(jù)Vdata、單元電流Icell和基準(zhǔn)電壓Vref的關(guān)系的圖。 與Vdata-Icell曲線與基準(zhǔn)電壓Vref ( = Vrefl_3)的交點(diǎn)對應(yīng)的單元電流Icell (= Irefl-3)是單元電流閾值。即，如果存儲(chǔ)器單元MC的單元電流Icell比所設(shè)定的單元電流 閾值小，則將數(shù)據(jù)判定為“0”，如果比單元電流閾值大，則將數(shù)據(jù)判定為“ 1 ”。另外，讀出放大器2正常動(dòng)作的輸入動(dòng)作電壓范圍(M0S晶體管T1、T2的柵極電壓 范圍)是下限電壓Vmin 上限電壓Vmax。在這種情況下，表示為=Vmin= Vt (Tl)+Vds (T5)、Vmax = Vdd-Vds (T3)+Vt (Tl)。 Vt(Tl)是MOS晶體管Tl、T2的閾值，Vds(T5)是MOS晶體管T5的源極漏極間電壓，以及 Vds (T3)是MOS晶體管T3的源極漏極間電壓(二極管的電壓下降部分)。因此，基準(zhǔn)電壓Vref至少需要落入該輸入動(dòng)作電壓范圍內(nèi)。如圖10所示，在通常 讀出的情況下，將單元電流閾值設(shè)定為Irefl，與此對應(yīng)，將基準(zhǔn)電壓Vref設(shè)定為輸入動(dòng)作 電壓范圍的中心或者其附近的Vrefl。一般地，在EEPROM中，具有被稱為驗(yàn)證(verify)的寫入數(shù)據(jù)的判定功能。在驗(yàn)證 中，存在擦除驗(yàn)證(ERASE驗(yàn)證)和編程驗(yàn)證這兩種。在擦除驗(yàn)證中，判定是否擦除了存儲(chǔ) 器單元MC的數(shù)據(jù)，S卩，判定存儲(chǔ)器單元MC中所存儲(chǔ)的數(shù)據(jù)是否為1。在這種情況下，將單元 電流閾值設(shè)定為對數(shù)據(jù)“ 1 ”而言嚴(yán)格的條件，即，設(shè)定為比Irefl大的Iref2。伴隨與此，將 基準(zhǔn)電壓Vref變更為比Vrefl低的Vref2。這是出于考慮到單元電流Icell的離散和隨時(shí) 間的變化，對EEPROM的動(dòng)作進(jìn)行補(bǔ)償。另一方面，在編程驗(yàn)證中，判定在存儲(chǔ)器單元MC中是否正確地寫入了數(shù)據(jù)“0”。在 這種情況下，將單元電流閾值設(shè)定為對數(shù)據(jù)“0”而言嚴(yán)格的條件，S卩，設(shè)定為比Irefl小的 Iref3。伴隨與此，將基準(zhǔn)電壓Vref變更為比Vrefl高的Vref3。專利文獻(xiàn)1 日本特開2008-140431號公報(bào)

發(fā)明內(nèi)容
如上述的，在現(xiàn)有的讀出電路中，為了變更驗(yàn)證時(shí)的單元電流閾值，對基準(zhǔn)電壓 Vref進(jìn)行變更。由此，編程驗(yàn)證的基準(zhǔn)電壓Vref3接近于讀出放大器2的輸入動(dòng)作電壓范 圍的上限電壓Vmax，而擦除驗(yàn)證的基準(zhǔn)電壓Vref2接近于輸入動(dòng)作電壓范圍的下限Vmin。 由于單元電流閾值的設(shè)定，可能會(huì)發(fā)生驗(yàn)證時(shí)的基準(zhǔn)電壓Vref2、Vref3沒有被納入輸入動(dòng) 作電壓范圍的情況。由此，數(shù)據(jù)讀出的分辨能力有可能會(huì)降低，或者讀出的誤動(dòng)作有可能會(huì) 產(chǎn)生。特別地，如果電源電壓Vdd變低為諸如1.8V的程度，則由于讀出放大器2的輸入 動(dòng)作電壓范圍非常窄地變?yōu)?. 8V-1. 6V的程度，將驗(yàn)證時(shí)的基準(zhǔn)電壓Vref2、Vref3納入該 輸入動(dòng)作電壓范圍將變得越來越困難。因此，本發(fā)明的半導(dǎo)體存儲(chǔ)裝置具有位線；存儲(chǔ)器單元，其與所述位線連接，能 夠以電的方式進(jìn)行數(shù)據(jù)的寫入和讀出，并且使與該數(shù)據(jù)相對應(yīng)的單元電流在所述位線上流 動(dòng)；電流電壓變換電路，其經(jīng)由所述位線與所述存儲(chǔ)器單元連接，用于將在所述位線上流動(dòng) 的所述單元電流變換為電壓數(shù)據(jù)；以及讀出放大器，其用于將所述電壓數(shù)據(jù)與基準(zhǔn)電壓進(jìn) 行比較，其中，所述電流電壓變換電路的構(gòu)成為包括經(jīng)由所述位線與所述存儲(chǔ)器單元連接 的可變負(fù)載電阻。
(發(fā)明效果)根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，由于所述電流電壓變換電路的構(gòu)成為包括可變電 阻，在對單元電流閾值進(jìn)行變更時(shí)，通過對可變電阻的電阻值進(jìn)行變更，大致從讀出放大器 的輸入動(dòng)作電壓范圍的中心變更基準(zhǔn)電壓變得不必要。由此，即使在驗(yàn)證時(shí)，數(shù)據(jù)讀出的分 辨能力也不會(huì)變低。特別地，即使由于電源電壓的降低而使得讀出放大器的輸入動(dòng)作電壓范圍變窄， 也能夠執(zhí)行穩(wěn)定的讀出動(dòng)作。


圖1是本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的整體概略圖。圖2是本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的存儲(chǔ)器單元的剖面圖。圖3是本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的讀出電路的電路圖。圖4是本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的另一讀出電路的電路圖。圖5是本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的動(dòng)作定時(shí)圖。圖6是說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的讀出電路的特性的圖。圖7是本發(fā)明的第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的讀出電路的電路圖。圖8是說明本發(fā)明的第二實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的讀出電路的特性的圖。圖9是現(xiàn)有的半導(dǎo)體存儲(chǔ)裝置的讀出電路的電路圖。圖10是用于說明現(xiàn)有的半導(dǎo)體存儲(chǔ)裝置的讀出電路的圖。(符號說明)10111213141520、20A30100101105109109a110112113114115存儲(chǔ)器區(qū)域 列解碼器 行解碼器 讀出電路 寫入電路 控制電路 電流電壓變換電路 讀出放大器 半導(dǎo)體存儲(chǔ)裝置 半導(dǎo)體基板 柵極絕緣膜 浮置柵極 突起部 隧道絕緣膜 控制柵極 漏極 源極 溝道
具體實(shí)施例方式將基于附圖來說明本發(fā)明的第一實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置100。根據(jù)本實(shí)施方 式，將半導(dǎo)體存儲(chǔ)裝置100作為串行輸入輸出型的EEPROM來進(jìn)行說明。(半導(dǎo)體存儲(chǔ)裝置的整體構(gòu)成)圖1是半導(dǎo)體存儲(chǔ)裝置100的概略圖。如圖所示，在存儲(chǔ)器陣列區(qū)域10中，多個(gè) 位線BLO BLn在Y方向上延伸，多個(gè)字線WLO WLm、多個(gè)源極線SLO SLm在與Y方向 垂直的X方向上延伸。與多個(gè)位線BLO BLn和多個(gè)字線Wi) WLm的各交叉點(diǎn)相對應(yīng)地 設(shè)置有多個(gè)存儲(chǔ)器單元MC。另外，與存儲(chǔ)器陣列區(qū)域10相鄰地設(shè)置有基于列地址信號從多個(gè)位線BLO BLn 中選擇一個(gè)位線的列解碼器11、以及基于行地址信號從多個(gè)字線Wi) WLm中選擇一個(gè)字 線的行解碼器12。通過確定列地址信號和行地址信號，選擇一個(gè)存儲(chǔ)器單元MC。而且，設(shè)置有經(jīng)由數(shù)據(jù)線DL來讀出來自列解碼器11所選擇的位線BLj中出現(xiàn)的 存儲(chǔ)器單元MC的數(shù)據(jù)的讀出電路13。在這種情況下，讀出電路13通過將已穩(wěn)定的基準(zhǔn)電 壓Vref與對所選擇的存儲(chǔ)器單元MC中所流動(dòng)的單元電流Icell進(jìn)行電壓變換后的數(shù)據(jù)電 壓Vdata進(jìn)行比較，來執(zhí)行數(shù)據(jù)“0”、“1”的判定。另外，設(shè)置有經(jīng)由列解碼器11所選擇的位線BLj對所選擇的存儲(chǔ)器單元MC執(zhí)行 數(shù)據(jù)寫入的寫入電路14。此外，設(shè)置有基于各種控制信號來控制存儲(chǔ)器單元MC的寫入、讀 出、擦除的各個(gè)序列的控制電路15。(存儲(chǔ)器單元的構(gòu)成)參照圖2來說明存儲(chǔ)器單元MC的具體構(gòu)成示例。該存儲(chǔ)器單元MC是分裂柵極型 的，并且在半導(dǎo)體基板101上隔開規(guī)定間隔而形成的漏極113和源極114之間形成有溝道 115。形成有通過柵極絕緣膜105從溝道115的一部分上向源極114的一部分上擴(kuò)展的浮 置柵極109。由隧道絕緣膜110來覆蓋浮置柵極109的上部和側(cè)部，并且形成有在漏極113 的一部分上擴(kuò)展的控制柵極112。漏極113與對應(yīng)的位線BL連接，控制柵極112與對應(yīng)的字線WL連接，并且源極 114與對應(yīng)的源極線SL連接。接下來將描述分裂柵極型的存儲(chǔ)器單元MC的動(dòng)作。首先，在寫入數(shù)據(jù)“0”時(shí)，在 控制柵極112和源極114上施加高電壓(例如，在控制柵極112上為2V，在源極區(qū)域114上 為12V)，由于電流在溝道115中流動(dòng)，向浮置柵極109注入熱電子而使其累積。另外，在擦除已寫入的數(shù)據(jù)“0”時(shí)(即，將數(shù)據(jù)“0”改寫為“1”時(shí))，通過將漏極 113和源極114接地并在控制柵極112上施加高電壓(例如15V)，將浮置柵極109中所累 積的電子作為Rwler-Nordheim隧道電流(以下稱為FN隧道電流)抽出到控制柵極112。 由于在浮置柵極109的上部形成有突起部109a，這里電場集中，在較低電壓下即能流過FN 隧道電流。另外，在讀出存儲(chǔ)器單元MC所存儲(chǔ)的數(shù)據(jù)時(shí)，在控制柵極112和漏極113上施加 規(guī)定的電壓(例如，在控制柵極112上為3V，在漏極113上為IV)。于是，與浮置柵極109 中所累積的電子的電荷量相對應(yīng)地，在源極漏極間流過單元電流Icell。在寫入數(shù)據(jù)“0”的 情況下，存儲(chǔ)器單元MC的閾值變高，單元電流Icell變小，而在寫入數(shù)據(jù)“1”的情況下(擦 除時(shí))，存儲(chǔ)器單元MC的閾值變低，單元電流Icell變大。
讀出電路13通過將單元電流Icell變換為數(shù)據(jù)電壓Vdata并且將該數(shù)據(jù)電壓 Vdata與基準(zhǔn)電壓Vref進(jìn)行比較，來判定存儲(chǔ)器單元MC中所存儲(chǔ)的數(shù)據(jù)是“0”還是“ 1 ”。(讀出電路的構(gòu)成)接下來，基于圖3來說明作為本發(fā)明的特征的讀出電路13的構(gòu)成。讀出電路13 的構(gòu)成為包括電流電壓變換電路20 (預(yù)讀出放大器)、讀出放大器30 (主讀出放大器)和 電路切斷用的N溝道型MOS晶體管T20。電流電壓變換電路20的構(gòu)成為包括作為負(fù)載電阻的P溝道型MOS晶體管T11、 T14、T17、以及構(gòu)成開關(guān)電路的P溝道型MOS晶體管T13、T16、T19。在這種情況下，在MOS晶體管Tll的源極上施加電源電壓Vdd。MOS晶體管Tll經(jīng) 由MOS晶體管T13與電壓數(shù)據(jù)線21連接。MOS晶體管Tll的柵極與電壓數(shù)據(jù)線21連接。在 MOS晶體管T13的柵極上施加負(fù)載電阻選擇信號L0ADSEL0。在負(fù)載電阻選擇信號L0ADSEL0 為“1”(高電平=Vdd)的情況下，由于MOS晶體管T13截止，將MOS晶體管Tll從電壓數(shù)據(jù) 線21切斷。在負(fù)載電阻選擇信號L0ADSEL0為“0”(低電平=OV)的情況下，由于MOS晶體 管T13導(dǎo)通，將MOS晶體管Tll按照二極管式連接的方式與電壓數(shù)據(jù)線21連接。同樣地，在MOS晶體管T14的源極上施加電源電壓Vdd。MOS晶體管T14經(jīng)由MOS 晶體管T16與電壓數(shù)據(jù)線21連接。MOS晶體管T14的柵極與電壓數(shù)據(jù)線21連接。在MOS 晶體管T16的柵極上施加負(fù)載電阻選擇信號L0ADSEL1。在負(fù)載電阻選擇信號L0ADSEL1為 “1”(高電平=Vdd)的情況下，將MOS晶體管T14從電壓數(shù)據(jù)線21切斷。在負(fù)載電阻選擇 信號L0ADSEL1為“0” (低電平=0V)的情況下，將MOS晶體管T14按照二極管式連接的方 式與電壓數(shù)據(jù)線21連接。此外，同樣地，在MOS晶體管T17的源極上施加電源電壓Vdd。MOS晶體管T17經(jīng)由 MOS晶體管T19與電壓數(shù)據(jù)線21連接。MOS晶體管T17的柵極與電壓數(shù)據(jù)線21連接。在 MOS晶體管T19的柵極上施加負(fù)載電阻選擇信號L0ADSEL2。在負(fù)載電阻選擇信號L0ADSEL2 為“1”(高電平=Vdd)的情況下，將MOS晶體管T17從電壓數(shù)據(jù)線21切斷。在負(fù)載電阻選 擇信號L0ADSEL2為“0” (低電平=0V)的情況下，將MOS晶體管T17按照二極管式連接的 方式與電壓數(shù)據(jù)線21連接。也就是，由于電流電壓變換電路20的MOS晶體管Til、T14、T17根據(jù)負(fù)載電阻 選擇信號L0ADSEL0-2與電壓數(shù)據(jù)線21連接，電流電壓變換電路20變?yōu)榭勺冐?fù)載電阻。 為了使負(fù)載電阻的可變范圍變大，優(yōu)選將MOS晶體管Til、T14、T17的電阻值的比以諸如 1:1/2: 1/4的方式進(jìn)行加權(quán)。 MOS晶體管T11、T14、T17的電阻值與溝道寬度W與溝道長度L的比W/L成反比例。 假定MOS晶體管Tll的溝道寬度W與溝道長度L的比為W/L，則對于MOS晶體管T14成為 2W/L,而對于MOS晶體管T17成為4W/L。于是，能夠使電流電壓變換電路20的電阻值根據(jù) 負(fù)載電阻選擇信號L0ADSEL0-2變化為7種。 也就是，電流電壓變換電路20的MOS晶體管T11、T14、T17的合計(jì)溝道寬度如表1 所示。例如，在L0ADSEL0-2 = <0，1，1>的情況下，合計(jì)溝道寬度為W，并且作為電阻值最大。 另一方面，在L0ADSEL0-2 = <0，0，0>的情況下，合計(jì)溝道寬度為7W，并且作為電阻值最小。 在此，設(shè)MOS晶體管Τ13、Τ16、Τ19的電阻值與對應(yīng)的MOS晶體管Τ11、Τ14、Τ17的電阻值相 比小到可以忽略的程度。
表 權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于具有位線；存儲(chǔ)器單元，其與所述位線連接，能夠以電的方式進(jìn)行數(shù)據(jù)的寫入和讀出，并且使與該 數(shù)據(jù)相對應(yīng)的單元電流在所述位線上流動(dòng)；電流電壓變換電路，其經(jīng)由所述位線與所述存儲(chǔ)器單元連接，用于將所述位線上流動(dòng) 的所述單元電流變換為電壓數(shù)據(jù)；以及讀出放大器，其用于將所述電壓數(shù)據(jù)與基準(zhǔn)電壓進(jìn)行比較，并且，所述電流電壓變換電路構(gòu)成為包括經(jīng)由所述位線與所述存儲(chǔ)器單元連接的可變 負(fù)載電阻。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述可變負(fù)載電阻具有多個(gè)MOS晶體管、以及用于將所述多個(gè)MOS晶體管的各晶體管 與所述存儲(chǔ)器單元選擇性地連接的開關(guān)電路。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述開關(guān)電路具有連接在所述位線和所述MOS晶體管的漏極之間的第一開關(guān)元件。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述開關(guān)電路具有連接在所述位線和所述MOS晶體管的柵極之間的第二開關(guān)元件。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述可變負(fù)載電阻具有多個(gè)電阻、以及將所述多個(gè)電阻的各電阻與所述存儲(chǔ)器單元選 擇性地連接的開關(guān)電路。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述開關(guān)電路由與所述電阻串聯(lián)連接的模擬開關(guān)形成。
7.根據(jù)權(quán)利要求1 6中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，將所述基準(zhǔn)電壓設(shè)定在所述讀出放大器的輸入動(dòng)作電壓范圍的中心或者該中心附近。
8.根據(jù)權(quán)利要求1 7中任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，在通常的讀出時(shí)，將所述可變負(fù)載電阻的電阻值設(shè)定為第一電阻值，而在判定是否在 所述存儲(chǔ)器單元中正常地寫入了數(shù)據(jù)的驗(yàn)證讀出時(shí)，將所述可變負(fù)載電阻的電阻值設(shè)定為 與所述第一電阻值不同的第二電阻值。
全文摘要
本發(fā)明提供了一種即使在驗(yàn)證時(shí)數(shù)據(jù)讀出的分辨能力也不會(huì)降低，且即使電源電壓降低也能夠進(jìn)行穩(wěn)定的讀出動(dòng)作的半導(dǎo)體存儲(chǔ)裝置。本發(fā)明的讀出電路(13)具有將存儲(chǔ)器單元(MC)的單元電流(Icell)變換為電壓數(shù)據(jù)(Vdata)的電流電壓變換電路(20)、以及將電壓數(shù)據(jù)(Vdata)與基準(zhǔn)電壓(Vref)進(jìn)行比較的讀出放大器(30)。電流電壓變換電路(20)構(gòu)成為包括經(jīng)由位線(BLj)與存儲(chǔ)器單元(MC)連接的可變負(fù)載電阻。可變負(fù)載電阻構(gòu)成為包括作為負(fù)載電阻的P溝道型MOS晶體管(T11、T14、T17)、以及構(gòu)成開關(guān)電路的P溝道型MOS晶體管(T13、T16、T19)。
文檔編號G11C16/06GK102142279SQ201110021219
公開日2011年8月3日 申請日期2011年1月14日 優(yōu)先權(quán)日2010年2月1日
發(fā)明者丸山純平, 吉川定男 申請人:三洋半導(dǎo)體株式會(huì)社, 三洋電機(jī)株式會(huì)社