專(zhuān)利名稱(chēng)：閃存陣列集線(xiàn)器、層疊的閃存陣列及交錯(cuò)層疊的閃存陣列的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種閃存設(shè)備，尤其涉及一種可提高閃存陣列性能的設(shè)備。
背景技術(shù)：
目前，硬盤(pán)驅(qū)動(dòng)器具有很大的容量，但是比較笨重，而閃存則因?yàn)槠涓呙芏?、非?失性且相對(duì)于硬盤(pán)驅(qū)動(dòng)器有尺寸小的優(yōu)點(diǎn)而流行起來(lái)。閃存是基于EPROM和EEPROM的技 術(shù)。EPROM閃存中，大量的存儲(chǔ)單元(字節(jié))可以同時(shí)被刪除，而EERPOM的字節(jié)必須單獨(dú)被 擦除。市場(chǎng)上有兩種類(lèi)型的閃存N0R閃存和NAND閃存。NAND閃存由于其結(jié)構(gòu)更緊湊的存 儲(chǔ)陣列，具有更高的密度。本申請(qǐng)所指的閃存應(yīng)該被理解為使用NOR或NAND或其他類(lèi)型的 閃存。固態(tài)硬盤(pán)(SSD)采用固態(tài)存儲(chǔ)器來(lái)存儲(chǔ)持久數(shù)據(jù)。大多數(shù)固態(tài)硬盤(pán)制造商使用非 易失性存儲(chǔ)器?；陂W存的固態(tài)硬盤(pán)沒(méi)有移動(dòng)部件，因此傳統(tǒng)的機(jī)電磁盤(pán)中所固有的尋址 時(shí)間在閃存存儲(chǔ)器中可以忽略不計(jì)。單一的NAND芯片速度較慢，原因是相對(duì)狹隘的異步IO 接口。為了達(dá)到高性能的SSD，閃存芯片一般并行使用。然而，目前的固態(tài)硬盤(pán)是非常昂貴 且是非擴(kuò)展性的。申請(qǐng)人:此前提交了 “一種閃存陣列裝置”的發(fā)明專(zhuān)利(公布號(hào)CN 101178933A,公 布日是2008年5月14日)，利用這一專(zhuān)利，閃存可以在需要時(shí)被添加、刪除或替代，通過(guò)并 聯(lián)多個(gè)廉價(jià)的商用閃存來(lái)達(dá)到高容量和高性能。此外，申請(qǐng)人也提交了“一種數(shù)據(jù)塊的磨損 處理方法和裝置”的發(fā)明專(zhuān)利(公布號(hào)CN 101178942A，公布日是2008年5月14日)，這一 磨損處理方式可以應(yīng)用在閃存陣列中，以設(shè)計(jì)出具有更好的可靠性以及更長(zhǎng)壽命的裝置?！耙环N閃存陣列裝置”的發(fā)明專(zhuān)利利用平行閃存提高閃存陣列裝置的容量和性能。 然而，在存儲(chǔ)系統(tǒng)中使用并行互連的一個(gè)缺陷是他們往往需要大量的設(shè)備之間的互聯(lián)接 口，以便使該裝置并行地傳輸信息。此外，由于并行傳播中互連信號(hào)的延遲，在這些子系統(tǒng) 中納入設(shè)備的數(shù)量是有限的。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于解決上述問(wèn)題，提供了一種閃存陣列集線(xiàn)器，可實(shí)現(xiàn)更大 的容量和更高的性能。本實(shí)用新型的另一目的在于提供了一種層疊的閃存陣列，可通過(guò)層疊方式實(shí)現(xiàn)更 多閃存陣列集線(xiàn)器的集合，以提供更大的容量和更高的性能。本實(shí)用新型的另一目的在于提供了一種交錯(cuò)層疊的閃存陣列，可通過(guò)交錯(cuò)層疊的 方式實(shí)現(xiàn)更多閃存陣列集線(xiàn)器的集合，可實(shí)現(xiàn)閃存陣列的更多吞吐量和更優(yōu)化的性能。本實(shí)用新型的技術(shù)方案為本實(shí)用新型揭示了一種閃存陣列集線(xiàn)器，包括一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)；若干個(gè)并行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器或閃存設(shè)備；
3[0013]處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行 數(shù)據(jù)輸入端口，用于處理數(shù)據(jù)存儲(chǔ)。本實(shí)用新型還揭示了一種層疊的閃存陣列，由若干個(gè)閃存陣列集線(xiàn)器組成，其中 每一個(gè)閃存陣列集線(xiàn)器包括若干個(gè)并行數(shù)據(jù)輸入端口，用于連接閃存設(shè)備或其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)；處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行 數(shù)據(jù)輸入端口，用于處理數(shù)據(jù)存儲(chǔ)。根據(jù)本實(shí)用新型的層疊的閃存陣列的一實(shí)施例，該若干個(gè)并行數(shù)據(jù)輸入端口包括 USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型。根據(jù)本實(shí)用新型的層疊的閃存陣列的一實(shí)施例，該串行數(shù)據(jù)輸入端口和該串行數(shù) 據(jù)輸出端口包括無(wú)線(xiàn)信號(hào)傳輸接口。本實(shí)用新型另外揭示了一種交錯(cuò)層疊的閃存陣列，由若干個(gè)閃存陣列集線(xiàn)器組 成，其中每一個(gè)閃存陣列集線(xiàn)器包括若干個(gè)并行數(shù)據(jù)輸入端口，用于連接閃存設(shè)備或其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)；處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行 數(shù)據(jù)輸入端口，用于處理數(shù)據(jù)存儲(chǔ)；其中每一閃存陣列集線(xiàn)器的若干個(gè)并行數(shù)據(jù)輸入端口和所連接的閃存設(shè)備或其 他的閃存陣列集線(xiàn)器是交錯(cuò)連接的配置關(guān)系。根據(jù)本實(shí)用新型的交錯(cuò)層疊的閃存陣列的一實(shí)施例，閃存陣列集線(xiàn)器中的并行數(shù) 據(jù)輸入端口的交錯(cuò)連接關(guān)系的配置是通過(guò)電路板接線(xiàn)的方式實(shí)現(xiàn)。根據(jù)本實(shí)用新型的交錯(cuò)層疊的閃存陣列的一實(shí)施例，閃存陣列集線(xiàn)器中的并行數(shù) 據(jù)輸入端口的交錯(cuò)連接關(guān)系的配置是通過(guò)閃存陣列集線(xiàn)器中的軟件控制的方式實(shí)現(xiàn)。根據(jù)本實(shí)用新型的交錯(cuò)層疊的閃存陣列的一實(shí)施例，該若干個(gè)并行數(shù)據(jù)輸入端口 包括USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型。根據(jù)本實(shí)用新型的交錯(cuò)層疊的閃存陣列的一實(shí)施例，該串行數(shù)據(jù)輸入端口和該串 行數(shù)據(jù)輸出端口包括無(wú)線(xiàn)信號(hào)傳輸接口。本實(shí)用新型對(duì)比現(xiàn)有技術(shù)有如下的有益效果本實(shí)用新型是通過(guò)設(shè)計(jì)一個(gè)閃存陣 列集線(xiàn)器，其上的接口分為兩種類(lèi)型用作并行輸入的設(shè)備端口以及用作串行輸入和輸出 的I/O端口，前者用于連接各種閃存設(shè)備，后者用于多個(gè)閃存陣列集線(xiàn)器或主機(jī)的連接。通 過(guò)將這些閃存陣列集線(xiàn)器以層疊的方式集成在一起構(gòu)成一個(gè)閃存陣列，再以交錯(cuò)方式連接 閃存陣列的設(shè)備端口和各類(lèi)閃存設(shè)備，以增加閃存陣列的容量和優(yōu)化閃存陣列的性能。

圖1是本實(shí)用新型的閃存陣列集線(xiàn)器的實(shí)施例的結(jié)構(gòu)圖。圖2是本實(shí)用新型的層疊的閃存陣列的實(shí)施例的結(jié)構(gòu)圖。[0034]圖3是以非交錯(cuò)方式實(shí)現(xiàn)的層疊的閃存陣列的結(jié)構(gòu)圖。圖4是本實(shí)用新型的以交錯(cuò)方式實(shí)現(xiàn)的層疊的閃存陣列的結(jié)構(gòu)圖。
具體實(shí)施方式
以下結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的描述。閃存陣列集線(xiàn)器的實(shí)施例圖1示出了本實(shí)用新型的閃存陣列集線(xiàn)器的實(shí)施例的結(jié)構(gòu)。請(qǐng)參見(jiàn)圖1，本實(shí)施 例的閃存陣列集線(xiàn)器包括處理器芯片10、串行數(shù)據(jù)輸入端口 12、串行數(shù)據(jù)輸出端口 14以及 多個(gè)并行數(shù)據(jù)輸入端口 16。這些組件之間的連接關(guān)系是串行數(shù)據(jù)輸入端口(USB輸入端 口)12、串行數(shù)據(jù)輸出端口(USB輸出端口)14和多個(gè)并行數(shù)據(jù)輸入端口 16分別和處理器芯 片10連接。其中每一并行數(shù)據(jù)輸入端口 16可以接入閃存設(shè)備或其他的閃存陣列集線(xiàn)器，這 里的閃存設(shè)備是指現(xiàn)有技術(shù)中所有的閃存實(shí)現(xiàn)的存儲(chǔ)裝置。并行數(shù)據(jù)輸入端口 16的具體 接口類(lèi)型分為多種，例如是USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型等。通常， 一個(gè)閃存陣列集線(xiàn)器可以設(shè)計(jì)3 4個(gè)并行數(shù)據(jù)輸入端口 16，每一個(gè)并行數(shù)據(jù)輸入端口 16 連接閃存設(shè)備或者其他的閃存陣列集線(xiàn)器。這些并行數(shù)據(jù)輸入端口 16可使得在外部連接 的閃存設(shè)備和閃存陣列集線(xiàn)器的串行數(shù)據(jù)輸出端口 14之間是通過(guò)數(shù)據(jù)并行傳輸(讀/寫(xiě)) 來(lái)提高存儲(chǔ)設(shè)備的容量和性能的。串行數(shù)據(jù)輸入端口 12用來(lái)連接其他的閃存陣列集線(xiàn)器，串行數(shù)據(jù)輸出端口 14用 來(lái)連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)。處理器芯片10接收來(lái)自串行數(shù)據(jù)輸入端口 12、多個(gè)并行數(shù)據(jù)輸入端口 16的數(shù)據(jù)， 進(jìn)行數(shù)據(jù)存儲(chǔ)，并將這些數(shù)據(jù)通過(guò)串行數(shù)據(jù)輸出端口 14輸出到外部。本實(shí)施例的閃存陣列集線(xiàn)器存在的目的就是允許最大程度地利用由USB接口提 供的帶寬，并允許多個(gè)設(shè)備同時(shí)使用該USB接口。層疊的閃存陣列的實(shí)施例圖2示出了本實(shí)用新型的層疊的閃存陣列的實(shí)施例的結(jié)構(gòu)。請(qǐng)參加圖2，本實(shí)施 例的層疊的閃存陣列是由多個(gè)圖1實(shí)施例的閃存陣列集線(xiàn)器Ia Ic (在圖2中示為3個(gè)， 實(shí)際可以有任意多個(gè))組成的。其中每一個(gè)閃存陣列集線(xiàn)器的內(nèi)部結(jié)構(gòu)均和圖1實(shí)施例相 同。以閃存陣列集線(xiàn)器Ia為例，其包括處理器芯片10a、串行數(shù)據(jù)輸入端口 12a、串行 數(shù)據(jù)輸出端口 14a以及多個(gè)并行數(shù)據(jù)輸入端口 16a。這些組件之間的連接關(guān)系是串行數(shù) 據(jù)輸入端口(USB輸入端口)12a、串行數(shù)據(jù)輸出端口(USB輸出端口)14a和多個(gè)并行數(shù)據(jù)輸 入端口 16a分別和處理器芯片IOa連接。其中每一并行數(shù)據(jù)輸入端口 16a可以接入閃存設(shè)備或其他的閃存陣列集線(xiàn)器，這 里的閃存設(shè)備是指現(xiàn)有技術(shù)中所有的閃存實(shí)現(xiàn)的存儲(chǔ)裝置。并行數(shù)據(jù)輸入端口 16a的具體 接口類(lèi)型分為多種，例如是USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型等。通常， 一個(gè)閃存陣列集線(xiàn)器可以設(shè)計(jì)3 4個(gè)并行數(shù)據(jù)輸入端口 16a，每一個(gè)并行數(shù)據(jù)輸入端口 16a連接閃存設(shè)備或者其他的閃存陣列集線(xiàn)器。這些并行數(shù)據(jù)輸入端口 16a可使得在外部 連接的閃存設(shè)備和閃存陣列集線(xiàn)器的串行數(shù)據(jù)輸出端口 14a之間是通過(guò)數(shù)據(jù)并行傳輸(讀/寫(xiě))來(lái)提高存儲(chǔ)設(shè)備的容量和性能的。串行數(shù)據(jù)輸入端口 12a用來(lái)連接其他的閃存陣列集線(xiàn)器，串行數(shù)據(jù)輸出端口 14a 用來(lái)連接其他的閃存陣列集線(xiàn)器(例如圖2中的閃存陣列集線(xiàn)器lb)或計(jì)算機(jī)。輸入端口 和輸出端口可以包括無(wú)線(xiàn)信號(hào)傳輸接口，例如Wifi、藍(lán)牙等無(wú)線(xiàn)傳輸方式。處理器芯片IOa接收來(lái)自串行數(shù)據(jù)輸入端口 12a、多個(gè)并行數(shù)據(jù)輸入端口 16a的數(shù) 據(jù)，進(jìn)行數(shù)據(jù)存儲(chǔ)，并將這些數(shù)據(jù)通過(guò)串行數(shù)據(jù)輸出端口 14a輸出到外部。閃存陣列集線(xiàn)器Ia的端口分為兩種類(lèi)型設(shè)備端口和I/O端口。所謂的設(shè)備端口 其實(shí)就是多個(gè)并行數(shù)據(jù)輸入端口 16a，意思就是并行數(shù)據(jù)輸入端口 16a是連接閃存設(shè)備的。 I/O端口其實(shí)就是串行數(shù)據(jù)輸入端口 12a和串行數(shù)據(jù)輸出端口 14a，意思就是串行數(shù)據(jù)輸入 端口 12a和輸出端口 14a是用作閃存集線(xiàn)器的輸入和輸出的，即和其他的閃存陣列集線(xiàn)器 (例如閃存陣列集線(xiàn)器lb)或計(jì)算機(jī)主機(jī)進(jìn)行交流。以上均是以閃存陣列集線(xiàn)器Ia為例來(lái)說(shuō)明，其他閃存陣列集線(xiàn)器如lb、lc等的內(nèi) 部結(jié)構(gòu)相同。而這些閃存陣列集線(xiàn)器相互之間都是通過(guò)串行數(shù)據(jù)輸入端口和串行數(shù)據(jù)輸出 端口連接的，通常外部閃存設(shè)備連接到這些閃存陣列集線(xiàn)器的并行數(shù)據(jù)輸入端口。這意味著只有支持至少一個(gè)設(shè)備端口和一個(gè)I/O端口的閃存陣列集線(xiàn)器才可以 被疊加使用而無(wú)需另外的適配器。這也意味著，作為一個(gè)插件的集線(xiàn)器設(shè)備，其I/O端口必 須被接入到母集線(xiàn)器的設(shè)備端口。每個(gè)母集線(xiàn)器可支持多個(gè)子集線(xiàn)器，因?yàn)樗卸鄠€(gè)設(shè)備 端口，但每個(gè)子集線(xiàn)器只能有一個(gè)母集線(xiàn)器。交錯(cuò)層疊的閃存陣列的實(shí)施例圖3示出了一種無(wú)交錯(cuò)方式實(shí)現(xiàn)的層疊的閃存陣列。圖3是一張?bào)w現(xiàn)閃存設(shè)備和 閃存陣列中的設(shè)備端口是怎么連接的簡(jiǎn)單示意圖。這種設(shè)計(jì)采用層疊配置下的3個(gè)4端口 集成電路。在某些情況下，如果同時(shí)飽和讀取，第一個(gè)IC芯片中的四個(gè)平行閃存設(shè)備就可 以讓其帶寬飽和。在這種情況下，第一個(gè)IC芯片飽和工作，而其他兩個(gè)IC芯片是閑置的。詳細(xì)的說(shuō)，在圖3中，Ul U12指的是外部的閃存設(shè)備(例如USB設(shè)備)，Il 112是閃存陣列中的閃存陣列集線(xiàn)器上的設(shè)備端口(也就是這些并行數(shù)據(jù)輸入端口)。在圖 3的連接方式中，例如ICl芯片(就是處理器芯片)只能處理USB設(shè)備Ul U4，如果Ul U4同時(shí)飽和讀取，通常就能讓整個(gè)裝置帶寬飽和。在這種情況下，第一個(gè)IC芯片飽和工作， 而其他兩個(gè)IC芯片是閑置的。換句話(huà)說(shuō)，就是通常4端口同時(shí)飽和讀取就能讓整個(gè)裝置的 帶寬達(dá)到飽和。為了解決這一問(wèn)題，申請(qǐng)人開(kāi)發(fā)了圖4所示的交錯(cuò)層疊的閃存陣列。請(qǐng)參見(jiàn)圖4， 本實(shí)施例的交錯(cuò)層疊的閃存陣列是建立在圖2所示的層疊的閃存陣列的基礎(chǔ)上實(shí)現(xiàn)的，其 創(chuàng)新的部分在于并行數(shù)據(jù)輸入端口和所連接的閃存設(shè)備之間的連接關(guān)系的配置。先來(lái)看層疊的閃存陣列，本實(shí)施例的層疊的閃存陣列是由多個(gè)閃存陣列集線(xiàn)器 2a 2c (在圖3中示為3個(gè)，實(shí)際可以有任意多個(gè))組成的。其中每一個(gè)閃存陣列集線(xiàn)器 的內(nèi)部結(jié)構(gòu)均和圖1和圖2的實(shí)施例相同。以閃存陣列集線(xiàn)器2a為例，其包括處理器芯片20a、串行數(shù)據(jù)輸入端口 22a、串行 數(shù)據(jù)輸出端口 24a以及多個(gè)并行數(shù)據(jù)輸入端口 26a。這些組件之間的連接關(guān)系是串行數(shù) 據(jù)輸入端口(USB輸入端口)22a、串行數(shù)據(jù)輸出端口(USB輸出端口)24a和多個(gè)并行數(shù)據(jù)輸 入端口 26a分別和處理器芯片20a連接。[0058]其中每一并行數(shù)據(jù)輸入端口 26a可以接入閃存設(shè)備或其他的閃存陣列集線(xiàn)器，這 里的閃存設(shè)備是指現(xiàn)有技術(shù)中所有的閃存實(shí)現(xiàn)的存儲(chǔ)裝置。并行數(shù)據(jù)輸入端口 26a的具體 接口類(lèi)型分為多種，例如是USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型等。通常， 一個(gè)閃存陣列集線(xiàn)器可以設(shè)計(jì)3 4個(gè)并行數(shù)據(jù)輸入端口 26a，每一個(gè)并行數(shù)據(jù)輸入端口 26a連接閃存設(shè)備或者其他的閃存陣列集線(xiàn)器。這些并行數(shù)據(jù)輸入端口 26a可使得在外部 連接的閃存設(shè)備和閃存陣列集線(xiàn)器的串行數(shù)據(jù)輸出端口 24a之間是通過(guò)數(shù)據(jù)并行傳輸(讀 /寫(xiě))來(lái)提高存儲(chǔ)設(shè)備的容量和性能的。串行數(shù)據(jù)輸入端口 22a用來(lái)連接其他的閃存陣列集線(xiàn)器，串行數(shù)據(jù)輸出端口 24a 用來(lái)連接其他的閃存陣列集線(xiàn)器(例如圖4中的閃存陣列集線(xiàn)器2b)或計(jì)算機(jī)。輸入端口 和輸出端口可以是無(wú)線(xiàn)信號(hào)傳輸接口，例如是Wif i、藍(lán)牙等無(wú)線(xiàn)傳輸方式。處理器芯片20a接收來(lái)自串行數(shù)據(jù)輸入端口 22a、多個(gè)并行數(shù)據(jù)輸入端口 26a的數(shù) 據(jù)，進(jìn)行數(shù)據(jù)存儲(chǔ)，并將這些數(shù)據(jù)通過(guò)串行數(shù)據(jù)輸出端口 24a輸出到外部。閃存陣列集線(xiàn)器2a的端口分為兩種類(lèi)型設(shè)備端口和I/O端口。所謂的設(shè)備端口 其實(shí)就是多個(gè)并行數(shù)據(jù)輸入端口 26a，意思就是并行數(shù)據(jù)輸入端口 26a是連接閃存設(shè)備的。 I/O端口其實(shí)就是串行數(shù)據(jù)輸入端口 22a和串行數(shù)據(jù)輸出端口 24a，意思就是串行數(shù)據(jù)輸入 端口 22a和輸出端口 24a是用作閃存集線(xiàn)器的輸入和輸出的，即和其他的閃存陣列集線(xiàn)器 (例如閃存陣列集線(xiàn)器2b)或計(jì)算機(jī)主機(jī)進(jìn)行交流。以上均是以閃存陣列集線(xiàn)器2a為例來(lái)說(shuō)明，其他閃存陣列集線(xiàn)器如2b、2c等的內(nèi) 部結(jié)構(gòu)相同。而這些閃存陣列集線(xiàn)器相互之間都是通過(guò)串行數(shù)據(jù)輸入端口和串行數(shù)據(jù)輸出 端口連接的，通常外部閃存設(shè)備連接到這些閃存陣列集線(xiàn)器的并行數(shù)據(jù)輸入端口。本實(shí)施例的重點(diǎn)在于每一個(gè)閃存陣列集線(xiàn)器的并行數(shù)據(jù)輸入端口和所連接的閃 存設(shè)備(例如USB接口的閃存設(shè)備)之間的端口對(duì)應(yīng)關(guān)系。在圖3的簡(jiǎn)單示意圖中，閃存設(shè)備Ul U12和并行數(shù)據(jù)輸入端口 Il 112之間 是依順序一一對(duì)應(yīng)的關(guān)系。這樣造成了像ICl芯片只能處理閃存設(shè)備Ul U4，如果他們同 時(shí)飽和讀取，通常就能讓整個(gè)裝置帶寬飽和。而本實(shí)施例中，閃存設(shè)備Ul U12和這些閃存陣列集線(xiàn)器2a 2b的并行數(shù)據(jù)輸 入端口 Il 112之間是交錯(cuò)配置的。所謂交錯(cuò)配置，在圖4中可以看出是閃存設(shè)備Ul連 接閃存陣列集線(xiàn)器2a的并行數(shù)據(jù)輸入端口 II，閃存設(shè)備U2連接閃存陣列集線(xiàn)器2b的并行 數(shù)據(jù)輸入端口 15，閃存設(shè)備U3連接閃存陣列集線(xiàn)器2c的并行數(shù)據(jù)輸入端口 19，閃存設(shè)備 U4連接閃存陣列集線(xiàn)器2a的并行數(shù)據(jù)輸入端口 12，閃存設(shè)備U5連接閃存陣列集線(xiàn)器2b 的并行數(shù)據(jù)輸入端口 16，閃存設(shè)備TO連接閃存陣列集線(xiàn)器2c的并行數(shù)據(jù)輸入端口 110，閃 存設(shè)備U7連接閃存陣列集線(xiàn)器2a的并行數(shù)據(jù)輸入端口 13，閃存設(shè)備U8連接閃存陣列集 線(xiàn)器2b的并行數(shù)據(jù)輸入端口 17，閃存設(shè)備U9連接閃存陣列集線(xiàn)器2c的并行數(shù)據(jù)輸入端 口 111，閃存設(shè)備UlO連接閃存陣列集線(xiàn)器2a的并行數(shù)據(jù)輸入端口 14，閃存設(shè)備Ull連接 閃存陣列集線(xiàn)器2b的并行數(shù)據(jù)輸入端口 18，閃存設(shè)備U12連接閃存陣列集線(xiàn)器2c的并行 數(shù)據(jù)輸入端口 112。當(dāng)然，圖4僅僅是作為交錯(cuò)配置的一種示例，只要不是依照編號(hào)順序的一一對(duì)應(yīng) 的配置方式都可以看作是本實(shí)用新型應(yīng)保護(hù)的交錯(cuò)配置方式。這樣的交錯(cuò)配置可以使得一個(gè)IC芯片能夠交錯(cuò)處理連接在其他芯片上的閃存模塊，這樣的配置可使得閃存陣列從不同的IC芯片上交替選擇閃存設(shè)備，使得這3個(gè)IC芯片 總是處理平等數(shù)量的閃存設(shè)備。對(duì)比圖3的示例，本實(shí)施例交錯(cuò)配置閃存設(shè)備，由于其可 以交替運(yùn)行交錯(cuò)連接的閃存設(shè)備，使得一個(gè)原本最多4端口的配置，變成了 8端口或12端 口，在閃存陣列插入的閃存設(shè)備的數(shù)量未達(dá)到其飽和狀態(tài)時(shí)，交錯(cuò)配置起到了負(fù)載平衡的 作用。本實(shí)施例的這種交錯(cuò)配置方式可以在硬件或軟件層面上實(shí)現(xiàn)，硬件是由如圖4所示 的電路板接線(xiàn)來(lái)實(shí)現(xiàn)，軟件可以通過(guò)閃存陣列中的控制器來(lái)實(shí)現(xiàn)。 上述實(shí)施例是提供給本領(lǐng)域普通技術(shù)人員來(lái)實(shí)現(xiàn)或使用本實(shí)用新型的，本領(lǐng)域普 通技術(shù)人員可在不脫離本實(shí)用新型的發(fā)明思想的情況下，對(duì)上述實(shí)施例做出種種修改或變 化，因而本實(shí)用新型的保護(hù)范圍并不被上述實(shí)施例所限，而應(yīng)該是符合權(quán)利要求書(shū)提到的 創(chuàng)新性特征的最大范圍。
權(quán)利要求1.一種閃存陣列集線(xiàn)器，其特征在于，包括一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器； 一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)； 若干個(gè)并行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器或閃存設(shè)備； 處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行數(shù)據(jù) 輸入端口，用于處理數(shù)據(jù)存儲(chǔ)。
2.一種層疊的閃存陣列，其特征在于，由若干個(gè)閃存陣列集線(xiàn)器組成，其中每一個(gè)閃存 陣列集線(xiàn)器包括若干個(gè)并行數(shù)據(jù)輸入端口，用于連接閃存設(shè)備或其他的閃存陣列集線(xiàn)器； 一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器； 一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)； 處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行數(shù)據(jù) 輸入端口，用于處理數(shù)據(jù)存儲(chǔ)。
3.根據(jù)權(quán)利要求2所述的層疊的閃存陣列，其特征在于，該若干個(gè)并行數(shù)據(jù)輸入端口 包括USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型。
4.根據(jù)權(quán)利要求2所述的層疊的閃存陣列，其特征在于，該串行數(shù)據(jù)輸入端口和該串 行數(shù)據(jù)輸出端口包括無(wú)線(xiàn)信號(hào)傳輸接口。
5.一種交錯(cuò)層疊的閃存陣列，其特征在于，由若干個(gè)閃存陣列集線(xiàn)器組成，其中每一個(gè) 閃存陣列集線(xiàn)器包括若干個(gè)并行數(shù)據(jù)輸入端口，用于連接閃存設(shè)備或其他的閃存陣列集線(xiàn)器； 一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器； 一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)； 處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行數(shù)據(jù) 輸入端口，用于處理數(shù)據(jù)存儲(chǔ)；其中每一閃存陣列集線(xiàn)器的若干個(gè)并行數(shù)據(jù)輸入端口和所連接的閃存設(shè)備或其他的 閃存陣列集線(xiàn)器是交錯(cuò)連接的配置關(guān)系。
6.根據(jù)權(quán)利要求5所述的交錯(cuò)層疊的閃存陣列，其特征在于，閃存陣列集線(xiàn)器中的并 行數(shù)據(jù)輸入端口的交錯(cuò)連接關(guān)系的配置是通過(guò)電路板接線(xiàn)的方式實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求5所述的交錯(cuò)層疊的閃存陣列，其特征在于，閃存陣列集線(xiàn)器中的并 行數(shù)據(jù)輸入端口的交錯(cuò)連接關(guān)系的配置是通過(guò)閃存陣列集線(xiàn)器中的軟件控制的方式實(shí)現(xiàn)。
8.根據(jù)權(quán)利要求5所述的交錯(cuò)層疊的閃存陣列，其特征在于，該若干個(gè)并行數(shù)據(jù)輸入 端口包括USB接口類(lèi)型、SD卡接口類(lèi)型、或微型SD卡接口類(lèi)型。
9.根據(jù)權(quán)利要求5所述的交錯(cuò)層疊的閃存陣列，其特征在于，該串行數(shù)據(jù)輸入端口和 該串行數(shù)據(jù)輸出端口包括無(wú)線(xiàn)信號(hào)傳輸接口。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了閃存陣列集線(xiàn)器、層疊的閃存陣列及交錯(cuò)層疊的閃存陣列，可實(shí)現(xiàn)更大的容量和更高的性能。其技術(shù)方案為交錯(cuò)層疊的閃存陣列由若干個(gè)閃存陣列集線(xiàn)器組成，其中每一個(gè)閃存陣列集線(xiàn)器包括若干個(gè)并行數(shù)據(jù)輸入端口，用于連接閃存設(shè)備或其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸入端口，用于連接其他的閃存陣列集線(xiàn)器；一串行數(shù)據(jù)輸出端口，用于連接其他的閃存陣列集線(xiàn)器或計(jì)算機(jī)；處理器芯片，連接該串行數(shù)據(jù)輸入端口、該串行數(shù)據(jù)輸出端口以及該若干個(gè)并行數(shù)據(jù)輸入端口，用于處理數(shù)據(jù)存儲(chǔ)；其中每一閃存陣列集線(xiàn)器的若干個(gè)并行數(shù)據(jù)輸入端口和所連接的閃存設(shè)備或其他的閃存陣列集線(xiàn)器是交錯(cuò)連接的配置關(guān)系。
文檔編號(hào)G11C16/02GK201788702SQ201020519238
公開(kāi)日2011年4月6日 申請(qǐng)日期2010年9月7日 優(yōu)先權(quán)日2010年9月7日
發(fā)明者林貽基, 胡英, 舒曼·拉菲扎德 申請(qǐng)人:蘇州壹世通科技有限公司