專利名稱：在與非閃存陣列中施加讀電壓的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體存儲器件，更具體地，涉及操作NAND (與非)型閃 存陣列的方法。
背景技術(shù)：
閃存器件是非易失性半導體存儲器件，其已在數(shù)碼照相機、計算機移動 電信終端存儲卡等等中廣泛使用。閃存器件主要可以分類為兩種類型NOR (或非)型閃存器件和NAND型閃存器件。NOR型閃存器件適用于高速編 程和讀操作，但是不適用于高集成密度，因為接觸孔形成在每個單元晶體管 的源極和漏極區(qū)域。NAND型閃存器件可以適用于高集成密度，因為多個單 元晶體管串聯(lián)以形成一 串。
圖1是傳統(tǒng)NAND型閃存陣列100的電路圖。參見圖1,存儲單元陣列 100包括多個分別連接到位線BL0和BL1的單元串(cell string) 110。每個 單元串110包括串選擇晶體管SST、接地選擇晶體管GST、和多個串聯(lián)在選 擇晶體管GST和SST之間的存儲單元MCO到MCm。串選擇晶體管SST包 括連接到位線BLO的漏極和連接到串選擇線SSL的柵極。接地選擇晶體管 GST包括連接到公共源極線CSL的源極和連接到接地選沖f線GSL的柵極。 連接至字線WLO到WLm的存儲單元MCO到MCm串聯(lián)在串選擇晶體管SST 的源極和接地選擇晶體管GST的漏極之間。
將描述在NAND型閃存陣列上執(zhí)行的編程操作和讀操作。首先，例如在 對其執(zhí)行編程操作之前，擦除存儲單元陣列100的存儲單元MCO到MCm以 具有-IV的閾值電壓。接著，通過將高編程電壓Vpgm (例如18-20V)施加 到所選擇的存儲單元MCI的字線WLl,將選擇的存儲單元MCI編程為具有
高閾值電壓，以便編程存儲單元MC0到MCm。未選擇的其它存儲單元MCO 以及MC2到MCm的閾值電壓是常數(shù)。
圖2是圖1圖解說明的NAND型閃存陣列100的讀操作的時序圖。參見 圖2,在位線預(yù)充電部分，位線BL0和BL1被預(yù)充電至預(yù)充電電壓，并且將 OV施加到串選擇線SSL、接地選擇線GSL'、公共源極線CSL和所有的字線 WL0到WLm。在讀部分，將0V施加到所選擇的存儲單元MC1的字線WL1; 將大于編程的存儲單元的閾值電壓的讀電壓Vread (例如4V到5V )施加到 未選擇的存儲單元MC0和MC2到MCm的字線WL0和WL2到Wlm、串選 ^^線SSL、以及接地選擇線GSL。因此，取決于是否有電流流經(jīng)所選擇的存 儲單元MC1的單元串110來確定該存儲單元MC1是"導通"單元還是"截 止，，單元。
但是，當重復執(zhí)行讀操作時，存儲單元的讀干擾特性會使得"導通"單 元被感覺為"截止"。也就是說，在讀操作期間，電子會逐漸地被注入到存儲 單元晶體管的浮置柵極，由此，當讀電壓Vread被施加到"導通，，存儲單元 的字線時，"導通"存儲單元可能幾乎變成"截止"存儲單元。
在如圖3圖解說明的集成單元串110的截面，串選擇線SSL、接地選擇 線GSL、和連接到選擇晶體管SST和GST的柵極以及存儲單元MC0到MCm 的字線WL0到WLm都以預(yù)定間隔形成。而且，存儲單元MC0到MCm具 有由半導體基板和浮置柵極之間的隧穿氧化層確定的電容Ctan比由浮置柵極 和控制柵極之間的電介質(zhì)層確定的電容C0N0的耦合率(coupling ratio)。該耦 合率通過下式計算
Cr = __ (1)
由于選擇晶體管SST和GST具有與存儲單元不同的外圍模式(peripheral pattern),因此使用不同制模工藝(patterning process )制造選擇晶體管SST和 GST?？紤]到處理制模工藝，串選擇線SSL和相鄰字線WLm之間的距離dl 以及接地選擇線GSL和相鄰字線WLO之間的距離dl被設(shè)置為比字線WLO 到WLm之間的距離d2要長。
由此，與選擇晶體管SST和GST相鄰的存儲單元MCO和MCm的電容 Ctun (其由隧穿氧化層確定)能夠小于其它存儲單元MC1到MCm-1,因此， 存儲單元MCO和MCm可能具有大的耦合率。因此，存儲單元MCO和MCm 可能具有退化的讀干擾特性，由此降低閃存器件的可靠性。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的實施例可以提供在NAND閃存陣列中施加讀電壓的方法。 在根據(jù)本發(fā)明的一些實施例中，操作閃存陣列的方法可以包括將地電壓電 平施加到對于讀操作從存儲單元串中選擇的所選擇的存儲單元的字線；和 在讀操作期間，選擇性地將讀電壓電平施加到未選擇用于讀操作的未選擇存
儲單元的字線，其中所述讀電壓電平基于未選擇存儲單元在存儲單元串中的 位置而變化。


通過結(jié)合附圖詳細描述本發(fā)明的示例性實施例，本發(fā)明的上述和其它方 面和優(yōu)點將變得更加明顯，其中
圖1是傳統(tǒng)NAND型閃存陣列的電路圖2是圖解說明從圖1圖解說明的傳統(tǒng)NAND型閃存陣列中讀取信息的 方法的時序圖3是圖解說明制造圖1圖解說明的單元串的方法的截面視圖；和 圖4是圖解說明從根據(jù)本發(fā)明的一些實施例的閃存陣列中讀取信息的方 法的時序圖。
具體實施例方式
現(xiàn)在將在下文中參照在其中示出了本發(fā)明的實施例的附圖更加全面地描 述本發(fā)明。但是，本發(fā)明不應(yīng)當被解釋為限于此處所闡述的實施例。相反， 這些實施例被提供用來使得本發(fā)明公開將會徹底和完整，并且將全面地向本 領(lǐng)域的技術(shù)人員傳達本發(fā)明的范圍。相同的數(shù)字始終指示相同的元件。如此 處所使用的，術(shù)語"和/或"包括一個或多個相關(guān)的列出項的任意和全部的結(jié) 合
此處使用的術(shù)語僅僅用于描述特定實施例的目的，并且不是試圖限制本 發(fā)明。如此處所使用的，單數(shù)形式"一個，，和"該"也試圖包括復數(shù)形式， 除非上下文中另外清楚地指示。還應(yīng)當理解，當在這一說明書中使用術(shù)語"包 括"時，其指定存在所陳述的特征、整數(shù)、步驟、操作、元件和/或部件，但
是不排除存在或添加一個或多個其它特征、整數(shù)、步驟、操作、元件、部件 和/或它們的組。
應(yīng)當理解，當提到一個元件"連接"或"耦合"到另一個元件時，其可 以直接連接或耦合到另一個元件，或者可以存在介于其間的元件。相反，當 提到一個元件"直接連接"或"直接耦合"到另一個元件時，則不存在介于 其間的元件。
應(yīng)當理解，盡管此處可能使用術(shù)語第一、第二等來描述各種元件，但這 些元件不應(yīng)當被這些術(shù)語所限制。這些術(shù)語僅僅用于將一個元件與另一個元 件相區(qū)分。因此，第一元件可以稱為第二元件，而不會背離本發(fā)明的示教。
除非另外定義，此處使用的所有術(shù)語(包括技術(shù)和科技術(shù)語)具有與本 發(fā)明所屬領(lǐng)域中普通技術(shù)人員通常的理解相同的意思。還應(yīng)當理解，諸如那
和相關(guān)技術(shù)中的意思相 一致的意思，并且不應(yīng)當以理想化或過分形式化的意 義來解釋，除非此處特別地這樣定義。
圖4是圖解說明根據(jù)本發(fā)明實施例的閃存陣列的讀方法的時序圖。將參 考圖4描述在圖1中圖解說明的存儲單元陣列100的所選擇的存儲單元MC1 上執(zhí)行的讀操作。在位線預(yù)充電部分，OV被施加到串選擇線SSL、接地選擇 線GSL、公共源極線CSL和全部字線WL0到WLm。在讀操作部分，第一讀 電壓Vreadl被施加到串選擇線SSL和接地選擇線GSL, 0V的地電壓VSS被 施加到所選擇的存儲單元MC1的字線WL1 。第二讀電壓Vread2被施加到未 選擇的存儲單元MC0和MC2到MCm中的、與串選擇線SSL和接地選擇線 GSL相鄰的存儲單元MCm和MC0的字線WLm和WL0，并且第一讀電壓 Vreadl被施加到其它存儲單元MC2到MCm-l。
第一和第二讀電壓Vreadl和Vread2高于編程的存儲單元的閾值電壓。 第二讀電壓Vread2低于第一讀電壓Vreadl。
如果所選擇的存儲單元MC1是"導通"單元，則預(yù)充電位線BLO的電 壓被流經(jīng)單元串110的電流降低。如果所選擇的存儲單元MC1是"截止，，單 元，電流不流經(jīng)單元串110，因此預(yù)充電位線BLO的電壓保持在恒定電平。
低于第 一讀電壓Vread 1的第二讀電壓Vread2被施加到未選擇的存儲單 元MC0和MC2到MCm中的、與串選擇晶體管SST和接地選擇晶體管GST 相鄰的存儲單元MCm和MC0的字線WLm和WL0，由此防止電子—皮注入到
具有大的耦合率的存儲單元MCO和MCm的浮置柵極。因此，可以改善存儲 單元MC0和MCm的讀干擾特性。
盡管此處已經(jīng)具體示出和描述了根據(jù)本發(fā)明的實施例，但本領(lǐng)域的技術(shù) 人員應(yīng)當理解，在不背離如所附權(quán)利要求中限定的本發(fā)明的范圍和精神的情 況下，可以進行形式和細節(jié)上的各種改變。
權(quán)利要求
1.一種操作具有至少一個存儲單元串的閃存陣列的方法，所述存儲單元串中的串選擇晶體管、多個存儲單元、以及接地選擇晶體管相互串聯(lián)連接，該方法包括將地電壓電平施加到對于讀操作從存儲單元串中選擇的所選擇的存儲單元的字線；以及在讀操作期間，選擇性地將讀電壓電平施加到對于讀操作未選擇的未選擇存儲單元的字線，其中所述讀電壓電平基于未選擇存儲單元在存儲單元串中的位置而變化。
2. 如權(quán)利要求l所述的方法，其中施加到存儲單元串中的、與串選擇晶體管和接地選擇晶體管緊鄰的未選擇存儲單元的字線的第 一讀電壓電平小于 施加到剩余的未選擇存儲單元的字線的第二讀電壓電平。
3. 如權(quán)利要求2所述的方法，其中與串選擇晶體管相鄰的未選擇存儲單 元晶體管的柵極和串選擇晶體管的柵極之間的距離大于存儲單元串中的存儲 單元晶體管的柵極之間的距離。
4. 如權(quán)利要求2所述的方法，其中與接地選擇晶體管相鄰的未選擇存儲 單元晶體管的柵極和接地選擇晶體管的柵極之間的距離大于存儲單元串中的 存儲單元晶體管的柵極之間的距離。
5. —種操作具有至少一個存儲單元串的閃存陣列的方法，所述存儲單元 串中的串選擇晶體管、多個存儲單元、以及接地選擇晶體管相互串聯(lián)連接， 該方法包4舌將地電壓電平施加到對于讀操作從存儲單元串中選擇的存儲單元的字線；選擇性地將第 一讀電壓電平施加到存儲單元串中的、與串選擇晶體管和 接地選擇晶體管緊鄰的未選擇存儲單元的字線；以及選擇性地將第二讀電壓電平施加到連接至串選擇晶體管的柵極的串選擇 線和連接至接地選擇晶體管的柵極的接地選擇線。
6. 如權(quán)利要求5所述的方法，其中與串選擇晶體管相鄰的存儲單元晶體 管的柵極和串選擇晶體管的柵極之間的距離大于位于串選擇晶體管和接地選 擇晶體管之間的存儲單元晶體管的柵極之間的距離。
7. 如權(quán)利要求5所述的方法，其中與接地選擇晶體管緊鄰的存儲單元晶 體管的柵極和接地選擇晶體管的柵極之間的距離大于位于串選擇晶體管和接 地選擇晶體管之間的存儲單元晶體管的柵極之間的距離。
8. 如權(quán)利要求5所述的方法，其中所述第二讀電壓小于所述第一讀電壓。
9. 如權(quán)利要求5所述的方法，其中在將相應(yīng)的讀電壓施加到存儲單元的 字線之前，執(zhí)行選^H"生地將第一讀電壓施加到串選#^線和接地選#^線。
10. 如權(quán)利要求5所述的方法，其中在讀操作之前，所述方法還包括 將連接到存儲單元串的位線預(yù)充電至預(yù)充電電壓電平。
全文摘要
本發(fā)明提供一種改善閃存陣列的讀干擾特性的方法。根據(jù)該方法，在具有至少一個單元串的閃存陣列中，將第一讀電壓電平施加到連接至串選擇晶體管的柵極的串選擇線和連接至接地選擇晶體管的柵極的接地選擇線，所述單元串中的串選擇晶體管、多個存儲單元和接地選擇晶體管串聯(lián)連接。地電壓被施加到從存儲單元中選擇的存儲單元的字線。第二讀電壓被施加到未選擇的存儲單元中的、與串選擇晶體管和接地選擇晶體管相鄰的存儲單元的字線。然后，第一讀電壓被施加到未選擇的其它存儲單元。第二讀電壓低于第一讀電壓。
文檔編號G11C16/06GK101174469SQ20071018482
公開日2008年5月7日 申請日期2007年10月30日 優(yōu)先權(quán)日2006年10月30日
發(fā)明者姜炯奭, 李真燁, 金厚成, 韓義奎, 韓庚洙 申請人:三星電子株式會社