專利名稱：相變存儲器的數(shù)據(jù)讀出方法及讀出電路的制作方法
技術領域：
本發(fā)明涉及一種相變存儲器的數(shù)據(jù)讀出方法及讀出電路。
背景技術：
相變存儲器，是一種新型的阻變式非易失性半導體存儲器，它以硫系化合物材料 為存儲介質(zhì)，利用加工到納米尺寸的相變材料在多晶態(tài)(材料呈低阻狀態(tài))與非晶態(tài)(材 料呈高阻狀態(tài))時不同的電阻狀態(tài)來實現(xiàn)數(shù)據(jù)的存儲。相變存儲器是基于Ovshinsky在20世紀60年代末提出的奧弗辛斯基電子效應的 存儲器，它一般是指硫系化合物隨機存儲器，又被稱作奧弗辛斯基電效應統(tǒng)一存儲器。相變 存儲器作為一種新的存儲器，由于其讀寫速度快、可擦寫耐久性高、保持信息時間長、低功 耗、非揮發(fā)等特性，特別是隨著加工技術和存儲單元的尺寸縮小到納米數(shù)量級時相變存儲 器的這些特性也變得越來越突出，因此它被業(yè)界認為是最有發(fā)展?jié)摿Φ南乱淮鎯ζ?。相變存儲器中存儲的?shù)據(jù)(即相變單元的晶態(tài)或非晶態(tài))要通過讀出電路讀取， 考慮到其呈現(xiàn)出來的直觀特性為低阻或高阻態(tài)，因此，相變存儲器都是通過在讀使能信號 及讀電路的控制下，向相變存儲器存儲單元輸入較小量值的電流或者電壓，然后測量存儲 單元上的電壓值或電流值來實現(xiàn)的。讀出電路通過發(fā)送一個極低的電流值(電壓值)給相變存儲單元，此時讀取位線 的電壓(電流)，如果位線電壓較高(電流較小)則表示相變單元為高阻態(tài)，即“1”;如果位 線電壓較低(電流較大)則表示相變單元為低阻態(tài)，即“0”。然而，在讀的過程中，當有電流 流過相變存儲單元時，相變存儲單元會產(chǎn)生焦耳熱，如果焦耳熱的功率大于相變存儲單元 的散熱效率時，這種熱效應會影響相變存儲單元的基本狀態(tài)；同時，當相變存儲單元兩端電 壓差超過某一個閾值時，相變材料內(nèi)部載流子會發(fā)生擊穿效應，載流子突然增加，從而表現(xiàn) 出低阻的特性，但此時材料本身并沒有發(fā)生相變。上述兩個現(xiàn)象即所謂的讀破壞現(xiàn)象。為 了克服以上缺點，讀出電路需要滿足以下要求讀出電流(電壓)必須非常小，以便產(chǎn)生焦 耳熱的功率不超過相變存儲單元的散熱效率；在容許的范圍內(nèi)選擇適當大的讀出電流(電 壓)時，必須保證讀出速度非?？?，以便使產(chǎn)生的焦耳熱還來不及使單元的基本狀態(tài)發(fā)生 改變，而且，讀出電流(電壓)的最大值須小于相變單元的內(nèi)部載流子擊穿閾值，以防止相 變材料內(nèi)部載流子發(fā)生擊穿效應。在理想情況下的相變單元，以上要求是可實現(xiàn)的。然而，在實際的相變存儲器中， 由于位線上的寄生電容的存在，會導致在滿足上述要求的同時，使得讀出電流(電壓)的操 作需要很長的時間。因為讀出電路需要等待讀出電流(電壓)給位線電容充完電以后才能 正確的讀出相變存儲單元的狀態(tài)，這樣便極大地制約了相變存儲器的速度特性。因此，如何改善上述讀出數(shù)據(jù)耗時太長的問題，提高相變存儲器的速度特性，實已 成為本領域技術人員亟待解決的技術課題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種相變存儲器的數(shù)據(jù)讀出方法及讀出電路，以提高數(shù)據(jù) 的讀出速度。為了達到上述目的及其他目的，本發(fā)明提供的相變存儲器的數(shù)據(jù)讀出方法，包括 讀數(shù)據(jù)電路在讀取相變存儲器的一條位線上被選擇出的相變單元所存儲的數(shù)據(jù)的同時，預 充電電路對所述相變存儲器各待讀取各相變單元各自所在的位線中的至少一條進行預充 H1^ ο優(yōu)選的，當采用η級流水線式數(shù)據(jù)讀出方式時，讀數(shù)據(jù)電路讀取一條位線上被選擇 出的相變單元所存儲的數(shù)據(jù)的同時，預充電電路對η-1條位線進行預充電，其中，η大于1。優(yōu)選的，讀數(shù)據(jù)電路讀取所述相變存儲器第m條位線上被選擇出的相變單元所存 儲的數(shù)據(jù)的同時，預充電電路對第m+1至第m+η-Ι條位線進行預充電。本發(fā)明的相變存儲器的讀出電路，包括包含多個第一傳輸門的讀數(shù)據(jù)傳輸門組， 其中，第一傳輸門的數(shù)目與相變存儲器的位線數(shù)目相同，以使所述相變存儲器的每一位線 都連接有一第一傳輸門；包含多個第二傳輸門的預充電傳輸門組，其中，第二傳輸門的數(shù)目 與相變存儲器的位線數(shù)目相同，以使所述相變存儲器的每一位線都連接有一第二傳輸門； 至少一讀數(shù)據(jù)電路，與所述讀數(shù)據(jù)傳輸門組的各第一傳輸門相連接，以便通過各第一傳輸 門讀取各位線上的相變存儲單元所存儲的數(shù)據(jù)；至少一預充電電路，與所述預充電傳輸門 組的各第二傳輸門相連接，以便通過各第二傳輸門對各位線進行預充電；以及控制電路，與 各第一傳輸門和第二傳輸門相連接，用于控制各第一傳輸門和第二傳輸門的開啟與關閉， 以便讀數(shù)據(jù)電路在讀取至少一條位線上被選擇出的相變單元所存儲的數(shù)據(jù)的同時，預充電 電路對所述相變存儲器各待讀取相變單元各自所在的位線中的至少一條進行預充電。優(yōu)選的，當采用η級流水線式數(shù)據(jù)讀出方式時，包括的讀數(shù)據(jù)電路為一個；包括的 預充電電路為η-1個。優(yōu)選的，m% (η-1)的值相等的位線各自連接的第二傳輸門的一個數(shù)據(jù)端互連后， 連接在第(η-1)個預充電電路輸出端，而(η-1)的值相等的位線各自連接的第二傳 輸門的另一個數(shù)據(jù)端各自連接到相對應的位線上，其中m表示相變存儲器位線的序號，％ 表示取余。優(yōu)選的，所述控制電路包括D觸發(fā)器，其可根據(jù)位線選通信號、讀使能信號以及時 鐘信號來控制各第一傳輸門和第二傳輸門的開啟和斷開；所述D觸發(fā)器的數(shù)目可由流水線 級數(shù)來確定。綜上所述，本發(fā)明的相變存儲器的讀出方法及讀出電路利用流水線結(jié)構(gòu)的高效 性，解決相變存儲器在讀出時由于位線寄生電容大而無法快速讀出的問題。


圖1為采用兩級流水線式讀出方式時的本發(fā)明的相變存儲器的讀出電路的結(jié)構(gòu) 示意圖。圖2為本發(fā)明的相變存儲器的讀出電路的控制電路實施例一結(jié)構(gòu)示意圖。圖3為本發(fā)明的相變存儲器的讀出電路實施例一的時序關系。圖4為本發(fā)明的相變存儲器的讀出方法實施例一的流程圖。
圖5為采用四級流水線式讀出方式時的本發(fā)明的相變存儲器的讀出電路的結(jié)構(gòu) 示意圖。圖6為本發(fā)明的相變存儲器的讀出電路的控制電路實施例二結(jié)構(gòu)示意圖。圖7為本發(fā)明的相變存儲器的讀出電路實施例二的時序關系。圖8為本發(fā)明的相變存儲器的讀出方法實施例二的流程圖。
具體實施例方式以下將通過具體實施例來對本發(fā)明的相變存儲器的讀出方法及讀出電路進行詳 細說明。實施例一請參閱圖1，本實施例以2級流水線式數(shù)據(jù)讀出方式為例進行說明。在本實施例 中，相變存儲器包含多條位線，為簡化圖示，圖1中僅僅示出位線BLO和BLl ；相變存儲器還
包含字線WLO、WL1、WL2......WLn，其中，與各字線和位線連接的各相變單元等效為一個電
阻和一個MOS管串聯(lián)的結(jié)構(gòu)，各位線上的相變存儲單元都需要經(jīng)過1個預充電時鐘周期和1 個讀取時鐘周期共2個時鐘周期才能將所存儲的數(shù)據(jù)讀出，故稱之為2級流水線式讀出方 式。對于2級流水線式數(shù)據(jù)讀出方式，本發(fā)明的相變存儲器的讀出電路至少包括讀 數(shù)據(jù)傳輸門組、預充電傳輸門組、1個讀數(shù)據(jù)電路、1個預充電電路、及控制電路等。所述讀數(shù)據(jù)傳輸門組包括(Q0, QOJ傳輸門和(Q2，Q2_)傳輸門，其中，(Q0, QOj 傳輸門的一個數(shù)據(jù)端和(Q2，Q2_)傳輸門的一個數(shù)據(jù)端互聯(lián)后，再與讀數(shù)據(jù)電路(即(Read) 連接，(Q0, QOJ傳輸門的另一個數(shù)據(jù)端連接位線BLO，(Q0, QOj傳輸門的控制端與所述控 制電路提供的控制信號RO及RO的反向信號連接；(Q2，Q2_)傳輸門的另一個數(shù)據(jù)端連接位 線BL1，(Q2，Q2J傳輸門的控制端與所述控制電路提供的控制信號Rl及Rl的反向信號連 接。所述預充電傳輸門組包括(Ql, QlJ傳輸門和(Q3，Q3J傳輸門，其中，(Ql, QlJ 傳輸門的一個數(shù)據(jù)端和(Q3，Q3_)傳輸門的一個數(shù)據(jù)端互聯(lián)后，再與預充電電路(即PreC) 連接，(Q1，Q1_)傳輸門的另一個數(shù)據(jù)端連接位線BLO，(Q1，Q1_)傳輸門的控制端與所述控 制電路提供的控制信號PO及PO的反向信號連接；(Q3，Q3_)傳輸門的另一個數(shù)據(jù)端連接位 線BL1，(Q3，Q3J傳輸門的控制端與所述控制電路提供的控制信號Pl及Pl的反向信號連 接。所述讀數(shù)據(jù)電路(即(Read)和預充電電路(即PreC)的電路結(jié)構(gòu)都已為本領域 技術人員所知悉，故在此不再詳述。所述控制電路與(Q0，QOJ傳輸門、(Q2，Q2_)傳輸門、(Q1,Q1_)傳輸門、(Q3，Q3_) 傳輸門相連接，用于控制各傳輸門的開啟與關閉，以便讀數(shù)據(jù)電路在讀取BLO線上被選擇 出的相變存儲單元(該相變存儲單元的選擇和現(xiàn)有方式相同，即根據(jù)譯碼器的譯碼確定相 應的字線和位線，進而選擇出相應的相變存儲單元)所存儲的數(shù)據(jù)的同時，預充電電路對 所述相變存儲器的BLl位線進行預充電，其包含多個如圖2所的電路結(jié)構(gòu)，每一個控制一根 位線。如圖2所示，電路包括2個D觸發(fā)器，即第一個D觸發(fā)器的D輸入端接入位線譯碼信 號(即BitLine_Decode)，置1端(即Set)接入讀使能信號(即Read_Enable)，時鐘端接
5入時鐘信號Clock，輸出端作為預充電信號端(即PreCharge_En，也就是送入PO或Pl的信 號)，同時接第二個D觸發(fā)器的D輸入端，第二個D觸發(fā)器的置1端(即Set)接入讀使能信 號(即ReacLEnable)，時鐘端接入時鐘信號Clock，其輸出為讀數(shù)據(jù)信號端(即Read_En，也 就是送入RO或Rl的信號)。所述控制電路根據(jù)時鐘信號、位線譯碼信號、和讀使能信號，產(chǎn)生的控制信號時 序圖如圖3所示，需要說明的，由于本實施例僅示出了 2根位線，即位線BLO、BL1，故控制 電路所包含的2個如圖2所示的電路結(jié)構(gòu)，各自根據(jù)位線BLO、BLl的譯碼信號BitLineO_ Decode-_signal、BitLinel_Decode_signal 輸出相應的預充電信號控制端 PreCharge_En 和讀數(shù)據(jù)控制信號ReacLEn。由此可見，上述相變存儲器的數(shù)據(jù)讀出電路的讀出方法如圖4所示，在第一時鐘 周期T，控制電路輸出的控制信號使(Q0, QOJ傳輸門、(Q2，Q2J傳輸門、(Q3，Q3_)傳輸門 的控制端為高電平，使(Q1，Q1_)傳輸門的控制端為低電平，因此，預充電電路對位線BLO進 行預充電(即PreCharge)。接著，在第二時鐘周期，控制電路輸出的控制信號使(Q0，QOJ傳輸門、(Q3，Q3_) 傳輸門的控制端為低電平、使(Ql, QlJ傳輸門、(Q2，Q2J傳輸門，的控制端為高電平，因 此，讀數(shù)據(jù)電路讀出位線BLO上被選擇出的相變存儲單元所存儲的數(shù)據(jù)(即Read)，同時預 充電電路對位線BLl進行預充電(即PreCharge)。接著，在第三個時鐘周期，控制電路輸出的控制信號使(Q0，QOJ傳輸門、(Q1， QlJ傳輸門、(Q3，Q3_)傳輸門的控制端為高電平，使(Q2，Q2_)傳輸門的控制端為低電平， 因此，讀數(shù)據(jù)電路讀取位線BLl上被選擇出的相變存儲單元所存儲的數(shù)據(jù)(即Read)，同時 預充電對后續(xù)位線(例如位線BL2，圖中未示出)進行預充電(即PreCharge)。由此，使得讀數(shù)據(jù)電路在讀取前一位線上被選擇出的存儲單元所存儲的數(shù)據(jù)的同 時，預充電電路依次對后一位線進行預充電，可見，對于2級流水線式數(shù)據(jù)讀出方式，相對 于現(xiàn)有的等待完預充電再讀取、然后再預充電再讀取的方式，可以節(jié)省一半時間。實施例二 請參閱圖5，本實施例以4級流水線式數(shù)據(jù)讀出方式為例進行說明。在本實施例 中，相變存儲器包含多條位線，為簡化圖示，圖4中僅僅示出位線BLO、BLU BL2、BL3、BL4、
BL5 ；相變存儲器還包含字線WLO、WL1、WL2......WLn，其中，與各字線和位線連接的各相變
單元等效為一個電阻和一個MOS管串聯(lián)的結(jié)構(gòu)，各位線上的相變存儲單元都需要經(jīng)過3個 預充電時鐘周期和1個讀取時鐘周期共4個時鐘周期才能將所存儲的數(shù)據(jù)讀出，故稱之為 4級流水線式讀出方式。對于上述4級流水線式相變存儲器讀出方式，本發(fā)明的相變存儲器的讀取電路至 少包括讀數(shù)據(jù)傳輸門組、預充電傳輸門組、1個讀數(shù)據(jù)電路、3個預充電電路、及控制電路寸。所述讀數(shù)據(jù)傳輸門組包括(Q0，QOJ傳輸門、(Q2，Q2_)傳輸門、(Q4，Q4_)傳輸門、 (Q6，Q6_)傳輸門、(Q8，Q8_)傳輸門、和(Q10, QlOj傳輸門，其中，(Q0, QOj傳輸門的一個 數(shù)據(jù)端和(Q2，Q2J傳輸門、(Q4，Q4_)傳輸門、(Q6，Q6_)傳輸門、(Q8，Q8_)傳輸門、_， QlOJ傳輸門的一個數(shù)據(jù)端互聯(lián)后，再與讀數(shù)據(jù)電路(即(Read)連接，(Q0, QOj傳輸門的 另一個數(shù)據(jù)端連接位線BLO，(Q0，Q0_)傳輸門的控制端與所述控制電路提供的控制信號RO及RO的反向信號連接；(Q2，Q2_)傳輸門的另一個數(shù)據(jù)端連接位線BL1，(Q2，Q2_)傳輸門的 控制端與所述控制電路提供的控制信號Rl及Rl的反向信號連接；(Q4，Q4_)傳輸門的另一 個數(shù)據(jù)端連接位線BL2，(Q4，Q4_)傳輸門的控制端與所述控制電路提供的控制信號R2及 R2的反向信號連接；(Q6，Q6_)傳輸門的另一個數(shù)據(jù)端連接位線BL3，(Q6，Q6_)傳輸門的控 制端與所述控制電路提供的控制信號R3及R3的反向信號連接；(Q8，Q8_)傳輸門的另一個 數(shù)據(jù)端連接位線BL4，(Q8，Q8J傳輸門的控制端與所述控制電路提供的控制信號R4及R4 的反向信號連接；(Q10，QlOJ傳輸門的另一個數(shù)據(jù)端連接位線BL5，(Q10, QlOj傳輸門的 控制端與所述控制電路提供的控制信號R5及R5的反向信號連接。所述預充電傳輸門組包括(Q1，Q1_)傳輸門、(Q3，Q3_)傳輸門、(Q5，Q5_)傳輸門、 (Q7,Q7_)傳輸門、(Q9，Q9_)傳輸門、和(Q1 LQllJ傳輸門。其中，(QLQlJ傳輸門的一個 數(shù)據(jù)端連接位線BLO，(Ql, QlJ傳輸門的控制端與所述控制電路提供的控制信號PO及PO 的反向信號連接；(Q3，Q3_)傳輸門的一個數(shù)據(jù)端連接位線BL1，(Q3，Q3_)傳輸門的控制端 與所述控制電路提供的控制信號Pl及Pl的反向信號連接；(Q5，Q5_)傳輸門的一個數(shù)據(jù)端 連接位線BL2，(Q5，Q5J傳輸門的控制端與所述控制電路提供的控制信號P2及P2的反向 信號連接；(Q7, Q7J傳輸門的一個數(shù)據(jù)端連接位線BL3，(Q7，Q7_)傳輸門的控制端與所述 控制電路提供的控制信號P3及P3的反向信號連接；(Q9，Q9_)傳輸門的一個數(shù)據(jù)端連接位 線BL4，(Q3，Q3_)傳輸門的控制端與所述控制電路提供的控制信號P4及P4的反向信號連 接；(Q11，Q11_)傳輸門的一個數(shù)據(jù)端連接位線BL5，(Ql 1, QllJ傳輸門的控制端與所述控 制電路提供的控制信號P5及P5的反向信號連接。而(n-1)的值相等的位線各自連接 的傳輸門的另一個數(shù)據(jù)端互連后，連接在第(n-1)個預充電電路輸出端，其中m表示相 變存儲器位線的序號，％表示取余。也就是(Q1，QlJ傳輸門(連接位線BL0)的另一個 數(shù)據(jù)端和(Q7，Q7J傳輸門(連接位線BL3)的另一個數(shù)據(jù)端互連后，連接在第1個預充電 電路(即PrecO)輸出端；(Q3，Q3_)傳輸門(連接位線BLl)另一個數(shù)據(jù)端和(Q9，Q9_)傳 輸門(連接位線BL4)另一個數(shù)據(jù)端互連后，連接在第2個預充電電路(即Precl)輸出端； (Q5，Q5_)傳輸門(連接位線BL2)另一個數(shù)據(jù)端和(Q1 LQllJ傳輸門(連接位線BL5)的 另一個數(shù)據(jù)端互聯(lián)后，再連接在第3個預充電電路(即PreC2)輸出端。所述讀數(shù)據(jù)電路(即(Read)和3個預充電電路(即PreC0、PreCl、PreC2)的電路 結(jié)構(gòu)都已為本領域技術人員所知悉，故在此不再詳述。所述控制電路與(Q0，QOJ傳輸門、(Q2，Q2_)傳輸門、(Q4，Q4_)傳輸門、(Q6，Q6_) 傳輸門、(Q8, Q8J傳輸門、(Q10, QlOJ傳輸門、(Ql，QlJ傳輸門、(Q3，Q3_)傳輸門、(Q5， Q5J傳輸門、(Q7，Q7_)傳輸門、(Q9，Q9_)傳輸門、和(Q1 LQllJ傳輸門相連接，用于控制 各傳輸門的開啟與關閉，以便讀數(shù)據(jù)電路在讀取一根位線上被選擇出的相變單元所存儲的 數(shù)據(jù)的同時，3個預充電電路對所述相變存儲器的其他3條位線進行預充電。所述控制電路 包含多個如圖6所示的電路結(jié)構(gòu)，即每一根位線對應一個如圖6所的電路結(jié)構(gòu)。所述電路 結(jié)構(gòu)包括4個D觸發(fā)器和1個與門，即第一個D觸發(fā)器的D輸入端接入位線譯碼信號(即 BitLine_Decode)、置1端(即Set)接入讀使能信號(即ReacLEnabIe)、時鐘端接入時鐘信 號Clock、輸出端作為預充電信號端(即PreChargtEn)，同時接第二個D觸發(fā)器的D輸入 端；第二個D觸發(fā)器的置1端(即Set)接入讀使能信號(即ReacLEnable)、時鐘端接入時 鐘信號Clock ；、輸出端接第三個D觸發(fā)器的D輸入端；第三個D觸發(fā)器的置1端(即Set)
7接入讀使能信號(即ReacLEnable)、時鐘端接入時鐘信號Clock ；、輸出端接第四個D觸發(fā) 器的D輸入端；第四個D觸發(fā)器的置1端(即Set)接入讀使能信號(即ReacLEnable)、時 鐘端接入時鐘信號Clock ；、輸出端作為讀信號控制端ReacLEn (即接R0、Rl、R2、R3、R4或 R5)，而第一、第二和第三個D觸發(fā)器輸出信號送入與門后，與門的輸出信號作為預充電信 號控制端 PreCharge_En (即接 P0、PI、P2、P3、P4 或 P5)。所述控制電路根據(jù)時鐘信號、位線譯碼信號、和讀使能信號，產(chǎn)生的控制信號時 序圖如圖7所示，需要說明的，由于本實施例示出了 6根位線，即位線BLO、BLl、BL2、BL3、 BL4、BL5，故控制電路包含的6個如圖6所示的電路結(jié)構(gòu)，各自根據(jù)位線BL0、BL1、BL2、BL3、 BL4、BL5 的譯碼信號 BitLineO_Decode_signalO、BitLinel_Decode_signall、BitLine2_ Decode__signal2、BitLine3_Decode_signal3、BitLine4_Decode_signal4、BitLine5_ Decode_signal5輸出相應的預充電信號控制端PreCharge_En和讀數(shù)據(jù)控制信號。由此可見，上述相變存儲器的數(shù)據(jù)讀出電路的讀出方法如圖8所示，在第一時鐘 周期T，控制電路輸出的控制信號使(Q0，Q0_)傳輸門、(Q2，Q2_)傳輸門、(Q4，Q4_)傳輸門、 (Q6，Q6J 傳輸門、(Q8，Q8J 傳輸門、(Q10, QlOj 傳輸門、(Q3，Q3_)傳輸門、(Q5，Q5_)傳 輸門、(Q7，Q7_)傳輸門、(Q9，Q9_)傳輸門、和(Q1 LQllJ傳輸門為高電平，使(QLQlJ傳 輸門的控制端為低電平，因此，預充電電路對位線BLO進行預充電(即Prec)。接著，在第二時鐘周期，控制電路輸出的控制信號使(Ql，QlJ傳輸門、(Q3，Q3_) 傳輸門的控制端為低電平、使(Q0, QOJ傳輸門、(Q2，Q2J傳輸門、(Q4，Q4_)傳輸門、(Q6， Q6J傳輸門、(Q8，Q8J傳輸門、(Q10, QlOj傳輸門、(Q5，Q5_)傳輸門、(Q7，Q7_)傳輸門、 (Q9，Q9J傳輸門、和(Ql 1, QllJ傳輸門為高電平，因此，預充電電路對位線BLO、BLl進行 預充電(即Prec)。接著，在第三個時鐘周期，控制電路輸出的控制信號使(Ql，QlJ傳輸門、(Q3， Q3J傳輸門、(Q5，Q5_)傳輸門的控制端為低電平，使(Q0, QOj傳輸門、(Q2, Q2_)傳輸門、 (Q4，Q4_)傳輸門、(Q6，Q6J 傳輸門、(Q8，Q8_)傳輸門、_，QlOj 傳輸門、(Q7，Q7_)傳 輸門、(Q9，Q9_)傳輸門、和(Q11，Q11_)傳輸門的控制端為高電平，因此，預充電電路對位線 BL0、BL1、BL2進行預充電(即Prec)。接著，在第四個時鐘周期，控制電路輸出的控制信號使(Q0，QOJ傳輸門、(Q3， Q3J傳輸門、(Q5，Q5_)傳輸門、(Q7，Q7_)傳輸門的控制端為低電平，使(Q2, Q2_)傳輸門、 (Q4，Q4_)傳輸門、(Q6，Q6J 傳輸門、(Q8，Q8_)傳輸門、_，QlOj 傳輸門、(Ql, QlJ 傳 輸門、(Q9，Q9_)傳輸門、和(Q11，Q11_)傳輸門的控制端為高電平，因此，預充電電路對位線 BL1、BL2、BL3進行預充電(即Prec)，讀數(shù)據(jù)電路讀取位線BLO上被選擇出相變存儲單元所 存儲的數(shù)據(jù)(即Read)。接著，在第五個時鐘周期，控制電路輸出的控制信號使(Q2，Q2J傳輸門、(Q5， Q5J傳輸門、(Q7，Q7_)傳輸門、(Q9，Q9_)傳輸門的控制端為低電平，使(Q0, QOj傳輸門、 (Q4，Q4_)傳輸門、(Q6，Q6J 傳輸門、(Q8，Q8_)傳輸門、(Q10, QlOj 傳輸門、(Ql，QlJ 傳 輸門、(Q3，Q3_)傳輸門、和(Q11，Q11_)傳輸門的控制端為高電平，因此，預充電電路對位線 BL2、BL3、BL4進行預充電(即Prec)，讀數(shù)據(jù)電路讀取位線BLl上被選擇出相變存儲單元所 存儲的數(shù)據(jù)(即Read)。接著，在第六個時鐘周期，控制電路輸出的控制信號使(Q4，Q4_)傳輸門、(Q7，Q7J傳輸門、(Q9，Q9J傳輸門、(Ql 1, QllJ傳輸門的控制端為低電平，使(Q0, QOj傳輸 門、(Q2，Q2J 傳輸門、(Q6，Q6J 傳輸門、(Q8，Q8_)傳輸門、(Q10, QlOj 傳輸門、(Ql，QlJ 傳輸門、(Q3，Q3J傳輸門、(Q5，Q5J傳輸門、和(Ql 1, QllJ傳輸門的控制端為高電平，因 此，預充電電路對位線BL3、BL4、BL5進行預充電(即Prec)，讀數(shù)據(jù)電路讀取位線BL2上被 選擇出相變存儲單元所存儲的數(shù)據(jù)(即Read)。接著，在后續(xù)的周期，依照前述規(guī)律，每讀取一根位線上被選擇出變存儲單元所存 儲的數(shù)據(jù)，3個預充電電路就對該根位線后續(xù)的3根位線進行預充電。由此可見，對于4級 流水線式讀出方式，相對于現(xiàn)有的等待完預充電再讀取、然后再預充電再讀取的方式，可以 節(jié)省時間更多。綜上所述，本發(fā)明的相變存儲器的數(shù)據(jù)讀出方法及讀出電路將相變存儲器讀出電 路的預充電電路和數(shù)據(jù)讀取電路分離開，使得前級位線的讀取和后級位線的預充電同時進 行，從而解決相變存儲器在讀出時由于位線寄生電容大而無法快速讀出的問題，提高了相 變存儲器的工作速度。上述實施例僅列示性說明本發(fā)明的原理及功效，而非用于限制本發(fā)明。任何熟悉 此項技術的人員均可在不違背本發(fā)明的精神及范圍下，對上述實施例進行修改。因此，本發(fā) 明的權(quán)利保護范圍，應如權(quán)利要求書所列。
權(quán)利要求
一種相變存儲器的數(shù)據(jù)讀出方法，其特征在于包括讀數(shù)據(jù)電路在讀取相變存儲器的一條位線上被選擇出的相變單元所存儲的數(shù)據(jù)的同時，預充電電路對所述相變存儲器的各待讀取相變單元各自所在的位線中的至少一條進行預充電。
2.如權(quán)利要求1所述的相變存儲器的數(shù)據(jù)讀出方法，其特征在于包括當采用η級流 水線式數(shù)據(jù)讀出方式時，讀數(shù)據(jù)電路讀取一條位線上被選擇出的相變單元所存儲的數(shù)據(jù)的 同時，預充電電路對η-1條位線進行預充電，其中，η大于1。
3.如權(quán)利要求1或2所述的相變存儲器的數(shù)據(jù)讀出方法，其特征在于包括讀數(shù)據(jù)電 路讀取所述相變存儲器第m條位線上被選擇出的相變單元所存儲的數(shù)據(jù)的同時，預充電電 路對第m+1至第m+η-Ι條位線進行預充電。
4.一種相變存儲器的讀出電路，其特征在于包括包含多個第一傳輸門的讀數(shù)據(jù)傳輸門組，其中，第一傳輸門的數(shù)目與相變存儲器的位 線數(shù)目相同，以使所述相變存儲器的每一位線都連接有一第一傳輸門；包含多個第二傳輸門的預充電傳輸門組，其中，第二傳輸門的數(shù)目與相變存儲器的位 線數(shù)目相同，以使所述相變存儲器的每一位線都連接有一第二傳輸門；至少一讀數(shù)據(jù)電路，與所述讀數(shù)據(jù)傳輸門組的各第一傳輸門相連接，以便通過各第一 傳輸門讀取各位線上的相變存儲單元所存儲的數(shù)據(jù)；至少一預充電電路，與所述預充電傳輸門組的各第二傳輸門相連接，以便通過各第二 傳輸門對各待讀取相變存儲單元所在的位線進行預充電；控制電路，與各第一傳輸門和第二傳輸門相連接，用于控制各第一傳輸門和第二傳輸 門的開啟與關閉，以便讀數(shù)據(jù)電路在讀取至少一條位線上被選擇出的相變單元所存儲的數(shù) 據(jù)的同時，預充電電路對所述相變存儲器的各待讀取相變單元各自所在位線中的至少一條 進行預充電。
5.如權(quán)利要求4所述的相變存儲器讀出電路，其特征在于當采用η級流水線式數(shù)據(jù) 讀出方式時，包括的讀數(shù)據(jù)電路為一個；包括的預充電電路為η-1個。
6.如權(quán)利要求4或5所述的相變存儲器讀出電路，其特征在于m%(η-1)的值相等的 位線各自連接的第二傳輸門的一個數(shù)據(jù)端互連后，連接在第(η-1)個預充電電路輸出 端，而(η-1)的值相等的位線各自連接的第二傳輸門的另一個數(shù)據(jù)端各自連接到相對 應的位線上，其中m表示相變存儲器位線的序號，％表示取余。
7.如權(quán)利要求4所述的相變存儲器讀出電路，其特征在于所述控制電路包括D觸發(fā)ο
8.如權(quán)利要求4或7所述的相變存儲器讀出電路，其特征在于所述控制電路根據(jù)位 線選通信號、讀使能信號以及時鐘信號來控制各第一傳輸門和第二傳輸門的開啟和斷開。
9.如權(quán)利要求4或7所述的相變存儲器讀出電路，其特征在于當采用η級流水線式 數(shù)據(jù)讀出方式時，所述D觸發(fā)器的數(shù)目由流水線級數(shù)來確定。
全文摘要
本發(fā)明提供一種相變存儲器的數(shù)據(jù)讀出方法及讀出電路，當讀數(shù)據(jù)電路在讀取相變存儲器的一條位線上被選擇出的相變存儲單元所存儲的數(shù)據(jù)的同時，預充電電路對所述相變存儲器的各待讀取相變存儲單元各自所在的位線中的至少一條進行預充電操作，由此可解決相變存儲器在讀出時由于位線寄生電容大而無法快速讀出的問題，有效提高數(shù)據(jù)的讀出速度。
文檔編號G11C16/06GK101916590SQ20101025811
公開日2010年12月15日 申請日期2010年8月19日 優(yōu)先權(quán)日2010年8月19日
發(fā)明者宋志棠, 李喜, 陳后鵬 申請人:中國科學院上海微系統(tǒng)與信息技術研究所