專利名稱：包括開關(guān)器件和電阻材料的非易失存儲器及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種非易失存儲器，更具體地，涉及一種包括一個晶體管和一種電阻
材料的非易失存儲器，在電阻材料中寫入了數(shù)據(jù)，以及涉及一種制造非易失存儲器的方法。
背景技術(shù)：
包括一個晶體管和一種電阻材料(下文中的1T-1R)的傳統(tǒng)存儲器的例子是參數(shù) 隨機存取存儲器(parameter random access memory, PRAM)。 PRAM中所用的電阻材料是硫族化物材料(calcogenide material)。硫族化物材 料可以是非結(jié)晶或結(jié)晶狀態(tài)，這取決于制造溫度。當硫族化物材料呈非結(jié)晶狀態(tài)時它的阻 值高，而當它呈結(jié)晶狀態(tài)時阻值低。 PRAM是非易失存儲器，通過改變硫族化物電阻材料的狀態(tài)來讀取和寫入數(shù)據(jù)。
很難通過傳統(tǒng)DRAM工藝對使用具有優(yōu)良抗蝕性能的電阻材料的傳統(tǒng)非易失存儲 器，例如PRAM進行蝕刻。即使可用DRAM工藝蝕刻非易失存儲器，這需要相當大量的時間。 于是，在包括1T-1R的傳統(tǒng)非易失存儲器的情況下，由于生產(chǎn)率低而增加制造成本，由此不 能獲得產(chǎn)品的競爭優(yōu)勢。

發(fā)明內(nèi)容
本發(fā)明提供具有一個開關(guān)器件如晶體管(Tr)或二極管和一種電阻材料的非易失 存儲器，和涉及可以用較低制造成本批量加工非易失存儲器的制造方法。電阻材料的存儲 性能不會直接影響存儲裝置的集成度。 按照本發(fā)明的一方面，提供一種非易失存儲器，包括
—襯底； —形成于所述襯底上的晶體管；禾口 —連接至所述晶體管的漏極的數(shù)據(jù)存儲單元， 其中所述數(shù)據(jù)存儲單元包括在不同電壓范圍具有不同電阻性能的數(shù)據(jù)存儲材料 層， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < K < Vwl < V2時，所述數(shù)據(jù) 存儲材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2 < V3時，所述數(shù)據(jù)存儲材料層 具有與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)， 其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < |V」，該第一和第二數(shù)據(jù)狀
態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。 可以在數(shù)據(jù)存儲材料層的上和下表面上分別形成一上部電極和一下部電極。 可以在下部電極和襯底之間形成一層間絕緣層，在層間絕緣層中形成露出漏極的
接觸孔，以及可以用導電塞填充所述接觸孔。 所述數(shù)據(jù)存儲材料層可以是其電阻值在預定電壓范圍內(nèi)陡然增加的過渡金屬氧
4化物層。
根據(jù)本發(fā)明的另一方面，提供一種非易失存儲器，包括
—襯底； —形成于所述襯底上的具有開關(guān)功能的二極管；禾口
—連接至所述二極管的數(shù)據(jù)存儲單元， 其中所述數(shù)據(jù)存儲單元包括在不同電壓范圍具有不同電阻性能的數(shù)據(jù)存儲材料 層， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < K < Vwl < V2時，所述數(shù)據(jù) 存儲材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2 < V3時，所述數(shù)據(jù)存儲材料層 具有與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)， 其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < |V」，該第一和第二數(shù)據(jù)狀
態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。 根據(jù)本發(fā)明的又一方面，提供一種制造非易失存儲器的方法，該非易失存儲器包
括一襯底、一形成于所述襯底上的晶體管和一連接至所述晶體管的漏極的數(shù)據(jù)存儲單元，
所述方法包括 順序地形成一下部電極、一數(shù)據(jù)存儲材料層、和一上部電極以形成所述數(shù)據(jù)存儲 單元， 其中所述數(shù)據(jù)存儲材料層由在不同電壓范圍具有不同阻值特性的材料層形成，
其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < K < Vwl < V2時，所述數(shù)據(jù) 存儲材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)， 其中，所述數(shù)據(jù)存儲材料層具有與第一電阻不同的第二電阻，當在該數(shù)據(jù)存儲材 料層上施加寫入電壓V3， V2 < V3時，第二電阻代表第二數(shù)據(jù)狀態(tài)， 其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < |V」，該第一和第二數(shù)據(jù)狀
態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。 所述材料層可以由電阻值在所述電壓范圍內(nèi)陡然增加的過渡金屬氧化物層形成。 根據(jù)本發(fā)明的又一方面，提供一種制造非易失存儲器的方法，所述方法包括 在襯底上形成一二極管；禾口 形成連接至所述襯底上的所述二極管的數(shù)據(jù)存儲單元， 其中通過順序地形成一連接至所述二極管的下部電極、一數(shù)據(jù)存儲材料層和一上 部電極而形成所述數(shù)據(jù)存儲單元， 其中所述數(shù)據(jù)存儲材料層由在不同電壓范圍具有不同阻值特性的材料層形成，
其中，所述數(shù)據(jù)存儲材料層具有第一電阻，當在該數(shù)據(jù)存儲材料層上施加寫入電 壓Vwl，0 < K < Vwl < V2時，該第一電阻代表第一數(shù)據(jù)狀態(tài)， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2 < V3時，所述數(shù)據(jù)存儲材料層 具有與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)， 其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < |V」，該第一和第二數(shù)據(jù)狀
態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。 所述數(shù)據(jù)存儲材料層可以由在不同電壓范圍具有不同阻值特性的材料層形成。數(shù)據(jù)存儲材料層與上文中描述的相同。 因此，按照本發(fā)明的特定實施例，因為用過渡金屬氧化物層作為電阻材料，可以采 用傳統(tǒng)DRAM制造工藝。于是，提高了產(chǎn)量和降低了制造成本。而且，電阻材料的存儲性能 不會改變，即使其尺寸因更高集成密度而減小時也是如此，這是因為利用了電阻材料的阻 值變化來讀取和寫入數(shù)據(jù)。此外，由于寫入到電阻材料層的數(shù)據(jù)可被非破壞性地讀取，因此 電阻材料維持讀取數(shù)據(jù)前的相同狀態(tài)，且降低了工作電壓。于是，在讀取數(shù)據(jù)后，不需要恢 復處理。


通過參考附圖對本發(fā)明示例性實施例的詳細闡述，本發(fā)明的上述和其它特征和優(yōu) 點將變得更加明顯，在附圖中 圖！是根據(jù)本發(fā)明一實施例的非易失存儲器的剖面圖；
圖2是圖1的非易失存儲器的電路圖； 圖3是根據(jù)本發(fā)明在圖1中示出的非易失存儲器的變化例的剖面圖； 圖4是示出當圖l的非易失存儲器中的數(shù)據(jù)存儲材料層是NiO層時電壓-電流特
性的示意圖； 圖5是示出當圖1的非易失存儲器中的數(shù)據(jù)存儲材料層是1102層時電壓-電流 特性的示意圖； 圖6是示出當數(shù)據(jù)存儲材料是NiO層時，加在圖1的非易失存儲器上的電壓脈沖 的示意圖； 圖7是示出當數(shù)據(jù)存儲材料是1102層時，加在圖1的非易失存儲器上的電壓脈沖 的示意圖； 圖8是示出用二極管替換圖2電路中的晶體管的情況的示意圖；以及 圖9是示出根據(jù)所執(zhí)行的加工順序制造圖1的非易失存儲器的方法的方塊圖。
具體實施例方式
現(xiàn)在將參考附圖更全面地闡述本發(fā)明，在附圖中示出了其示例性實施例。但是，本 發(fā)明可以實施為多種形式，且不應當理解為被這里公開的實施例所限制；而是提供這些實 施例來使得本發(fā)明的公開更充分和完整，并將本發(fā)明的概念傳達給本領(lǐng)域內(nèi)的技術(shù)人員。 在附圖中，為了清晰起見放大了元件的形狀。為便于理解，全文附圖中采用相同的參考數(shù)字 表示相同的元件。 圖1是根據(jù)本發(fā)明一實施例的非易失存儲器的剖面圖。 參考圖1，具有一個晶體管和一種電阻材料的非易失存儲器包括一襯底40、形成 于襯底40上的晶體管、以及與晶體管的一部分連接的數(shù)據(jù)存儲單元S。晶體管被形成在襯 底40的上表面上，包括摻有導電雜質(zhì)的源極42和漏極44以及位于在源極42和漏極44之 間的溝道46上的柵極疊層材料48和50。柵極疊層材料48和50包括柵極絕緣層48和柵 極電極50。數(shù)據(jù)存儲單元S形成于漏極44上。數(shù)據(jù)存儲單元S包括直接接觸漏極44的下 部電極52、堆疊在下部電極52上的數(shù)據(jù)存儲材料層54、以及堆疊在數(shù)據(jù)存儲材料層54上 的上部電極56 。數(shù)據(jù)存儲材料層54是可變電阻材料層，其中阻值根據(jù)電壓或電流脈沖的大
6小和方向而變化?？捎米鲾?shù)據(jù)存儲材料層54的可變電阻材料層優(yōu)選的是過渡金屬氧化物 層，例如NiO、 V205、 ZnO、 Nb205、 Ti02、 W03、 CoO層等。 過渡金屬氧化物層具有值得注意的特性。即，如果在過渡金屬氧化物層上施加特
定電壓或電流值且由此使得過渡金屬氧化物層具有特定值，則過渡金屬氧化物層維持特定
值直到加上新的特定值。下文中將詳細闡述過渡金屬氧化物層的這種性質(zhì)。 覆蓋晶體管并圍繞數(shù)據(jù)存儲單元S的層間絕緣層60被形成在襯底40上。去除形
成于上部電極56上的層間絕緣層60部分以暴露上部電極56的上表面。堆疊在層間絕緣
層60上的板電極58被連接至上部電極56的暴露表面的前面。板電極58和上部電極56
可以用相同的材料形成。 電流放大器61被連接至漏極44并且檢測和放大漏極電流Id。 圖2是圖1的非易失存儲器的電路圖。在圖2中，Tr表示晶體管，且Rv表示對應
于數(shù)據(jù)存儲材料層54的可變電阻材料。 圖3是根據(jù)本發(fā)明在圖1中示出的非易失存儲器的變化例的剖面圖。
參考圖3，覆蓋源極42、柵極疊層材料48和50、以及漏極44的第一層間絕緣層62 被形成在襯底40上且具有平坦的上表面。在第一層間絕緣層62中形成接觸孔hl。漏極44 經(jīng)由接觸孔hl而露出。用導電塞64填充接觸孔hl。在第一層間絕緣層62上形成覆蓋導 電塞64的數(shù)據(jù)存儲單元S。在第一層間絕緣層62上形成覆蓋數(shù)據(jù)存儲單元S的第二層間 絕緣層66，在第二層間絕緣層66中形成通孔h2以便露出數(shù)據(jù)存儲單元S的上部電極56。 在此處露出數(shù)據(jù)存儲單元S的上部電極56。在第二層間絕緣層66上形成填充通孔h2的板 電極58。 而數(shù)據(jù)存儲單元S的元件可以不是疊置型。 例如，數(shù)據(jù)存儲單元S的下部電極52可以具有圓筒形，且可以在下部電極52的表 面上形成數(shù)據(jù)存儲材料層54?；蛘呦虏侩姌O52可以呈柱形，且可以在下部電極52的上表 面上形成數(shù)據(jù)存儲材料層54。 接下來，將參考圖4和5闡述非易失存儲器的數(shù)據(jù)存儲單元S的性能。 圖4是示出當數(shù)據(jù)存儲材料層54是Ni0層時數(shù)據(jù)存儲單元S的電流-電壓特性
曲線圖，和圖5是示出當數(shù)據(jù)存儲材料層54是Ti02層時數(shù)據(jù)存儲單元S的電流-電壓特
性曲線圖。 參考圖4和5，水平軸表示加在數(shù)據(jù)存儲單元S上的電壓，垂直軸表示在源極42和 漏極44間流動的漏極電流Id。 第一 曲線Gl示出數(shù)據(jù)存儲單元S的阻值即數(shù)據(jù)存儲材料層54的阻值減小時的情 況，而第二曲線G2示出數(shù)據(jù)存儲材料層54的阻值增加時的情況。 參考第一曲線Gl，漏極電流Id隨著加在數(shù)據(jù)存儲材料層54上的電壓成比例地變 化。但是，當加在數(shù)據(jù)存儲材料層54上的電壓達到第一電壓VJ^X))時，數(shù)據(jù)存儲材料 層54的阻值突然增加，且數(shù)據(jù)存儲材料層54的漏極電流Id陡然降低。數(shù)據(jù)存儲材料層54 維持這種狀態(tài)直至被加上第二電壓、(、〉V》。S卩，當在AV(^ V》范圍內(nèi)的電壓加到 數(shù)據(jù)存儲材料層54時，數(shù)據(jù)存儲材料層54的阻值顯著增加。然后，當加到數(shù)據(jù)存儲材料層 54的電壓增加超過第二電壓V2時，數(shù)據(jù)存儲材料層54的阻值顯著降低。在這種情況下，漏 極電流Id的變化情況與當?shù)谝浑妷篕加到數(shù)據(jù)存儲材料層54時發(fā)生的變化情況相同。數(shù)據(jù)存儲材料層54的漏極電流Id的變化與所加電壓成比例，并且與當?shù)陀诘谝浑妷篤工的電 壓被施加時的情況是相同的。 數(shù)據(jù)存儲材料層54的電流根據(jù)加在其上的電壓而變化，即加在其上的電壓是否 大于第一電壓K還是小于第一電壓V1Q 尤其是，當?shù)谌妷篤3(V3 > V2)被加在數(shù)據(jù)存儲材料層54上使得數(shù)據(jù)存儲材料 層54具有第一阻值時，以及當小于第一電壓K的電壓加到數(shù)據(jù)存儲材料層54時，數(shù)據(jù)存 儲材料層54具有如第一曲線G1所示的電流(電阻)值(下文中，稱為第一情況)。
另一方面，當被加上預定電壓《V《V2)使得數(shù)據(jù)存儲材料層54具有大于 第一阻值的第二阻值時，如圖4所示，和小于第一電壓V工的電壓被加在數(shù)據(jù)存儲材料層54 上，則數(shù)據(jù)存儲材料層54具有如第二曲線G2所示的電流值(下文中，稱為第二情況)。
第二情況中在預定電壓下測得的電流大大小于在第一情況中測到的電流。第二情 況中阻值大得多。這就是說在小于第一電壓K的預定電壓處可以從數(shù)據(jù)存儲材料層54測 得這兩種不同的電流。這兩個電流值分別對應于數(shù)據(jù)存儲材料層54中寫入的數(shù)據(jù)"O"和 "1 "。 第一情況對應于在數(shù)據(jù)存儲材料層54中存儲的數(shù)據(jù)"l"，第二情況對應于在數(shù)據(jù) 存儲材料層54中存儲的數(shù)據(jù)"O"。 用于第一和第二情況的數(shù)據(jù)"0"和"1"是可選擇地設計的。即，第一情況可對應 于在數(shù)據(jù)存儲材料層54中存儲的數(shù)據(jù)"0"，第二情況可以對應于在數(shù)據(jù)存儲材料層54中存 儲的數(shù)據(jù)"1"。 當數(shù)據(jù)存儲材料層54是Ti02層時，數(shù)據(jù)存儲材料層54的電壓-電流特性不同于 圖4中示出的電壓-電流特性。 參考圖5，第三和第五曲線G3和G5示出當負電壓即小于第五電壓Vs(IVl > |V5 > 0)的電壓加到數(shù)據(jù)存儲單元S時的電壓_電流特性，且數(shù)據(jù)存儲材料層54的阻值顯著 降低。第四和第六曲線G4和G6示出當正電壓即大于第四電壓V4(V^V4X))的電壓加到 數(shù)據(jù)存儲單元S時的電壓-電流特性，且數(shù)據(jù)存儲材料層54的阻值顯著增加。
參考圖5，當大于第四電壓V4的電壓被加到數(shù)據(jù)存儲單元S后，數(shù)據(jù)存儲材料層54 的電壓-電流特性在電壓為正時成為第四曲線G4所示的情形，而在電壓為負時成為第六曲 線G6所示的情形。因此，當大于第四電壓V4的電壓加到數(shù)據(jù)存儲單元S后，數(shù)據(jù)存儲材料 層54維持高阻值直到第五電壓V5加到數(shù)據(jù)存儲單元S(下文中，稱為第三情況)。
而且，參考第三和第五曲線G3和G5，當小于第五電壓V5的電壓加到數(shù)據(jù)存儲單元 S后，數(shù)據(jù)存儲材料層54的電壓-電流特性在電壓為負時成為第五曲線G5示出的情形，而 在電壓為正時成為第三曲線G3所示的情形。因此，當小于第五電壓Vs的電壓加到數(shù)據(jù)存儲 單元S后，數(shù)據(jù)存儲材料層54維持低阻值直至第四電壓V4加到數(shù)據(jù)存儲單元S(下文中， 稱為第四情況)。 在第三和第四情況中，在為負的第五電壓^和為正的第四電壓^之間的范圍內(nèi)數(shù) 據(jù)存儲材料層54具有兩種不同的電流(或電阻)。這就是說，數(shù)據(jù)存儲材料層54在上述電 壓范圍內(nèi)具有兩種不同的狀態(tài)，兩種不同狀態(tài)中的一種可以對應于數(shù)據(jù)"l"，而另一種可以 對應于在數(shù)據(jù)存儲材料層54中存儲的數(shù)據(jù)"0"。 數(shù)據(jù)存儲材料層54的上述兩種狀態(tài)取決于加到數(shù)據(jù)存儲單元S的電壓是大于第
8四電壓l還是小于第五電壓V5。然而，由于加到數(shù)據(jù)存儲材料層54以檢測這些狀態(tài)的電 壓是小于第四電壓V4或是大于第五電壓V5，因此，即使在檢測完狀態(tài)之后，數(shù)據(jù)存儲材料層 54維持它最初的狀態(tài)。S卩，甚至在讀取相關(guān)數(shù)據(jù)之后存儲在數(shù)據(jù)存儲材料層54中的數(shù)據(jù)被 保留。 圖6和7示出加到數(shù)據(jù)存儲單元S以將數(shù)據(jù)寫入數(shù)據(jù)存儲材料層54中以及讀取 或擦除在數(shù)據(jù)存儲材料層54中所寫入數(shù)據(jù)的電壓脈沖的示例。 具體地，圖6示出當數(shù)據(jù)存儲材料層54是Ni0層時加在其上的電壓脈沖，而圖7 示出當數(shù)據(jù)存儲材料層54是Ti02層時加在其上的電壓脈沖。 參考圖6，第二寫入電壓脈沖VW2被加到數(shù)據(jù)存儲材料層54以便寫入數(shù)據(jù)例如"l" 到數(shù)據(jù)存儲材料層54中。第二寫入電壓脈沖V具有對應于圖4的第三電壓V3的值。第 三讀取電壓脈沖VK3被加到數(shù)據(jù)存儲材料層54以便讀取在數(shù)據(jù)存儲材料層54中存儲的數(shù) 據(jù)"1"。第三讀取電壓脈沖VK3具有低于圖4的第一電壓K的電壓。 參考圖4的第一曲線，當?shù)谌妷篤3施加到數(shù)據(jù)存儲材料層54時，數(shù)據(jù)存儲材料 層54的阻值處于低的狀態(tài)。當小于第一電壓K的電壓加到數(shù)據(jù)存儲材料層54時維持這種 低的狀態(tài)。接著，當小于第一電壓K的第三讀取電壓脈沖VK3加到數(shù)據(jù)存儲材料層54時， 流過數(shù)據(jù)存儲材料層54的電流比當?shù)谝?電壓K和第二電壓V2間的電壓加到數(shù)據(jù)存儲材料 層54時的電流大得多。這種結(jié)果表明在數(shù)據(jù)存儲材料層54中寫入了數(shù)據(jù)"l"。
第三寫入電壓脈沖VE2被加到數(shù)據(jù)存儲材料層54以便將數(shù)據(jù)例如"O"寫入數(shù)據(jù)存 儲材料層54中。第三寫入電壓脈沖V^具有在第一和第二電壓^和、之間的電壓。因此， 當小于第二寫入電壓脈沖V的第三寫入電壓脈沖V^被加到數(shù)據(jù)存儲材料層54時，數(shù)據(jù)存 儲材料層54的阻值顯著增加(見圖4)。當加到數(shù)據(jù)存儲材料層54的電壓脈沖低于第一電 壓K時，數(shù)據(jù)存儲材料層54維持這種狀態(tài)(見圖4的第二曲線G2)。 當?shù)谒淖x取電壓脈沖VM被加到數(shù)據(jù)存儲材料層54以便從數(shù)據(jù)存儲材料層54讀 取數(shù)據(jù)"0"時，第四讀取電壓脈沖VM具有低于圖4的第一電壓^的電壓。另外，由于當?shù)?四讀取電壓脈沖VM加到數(shù)據(jù)存儲材料層54時讀取數(shù)據(jù)"O"，因此從數(shù)據(jù)存儲材料層54測 得的電流比當讀取數(shù)據(jù)"1"時測得的電流小得多。 通過簡單地施加電壓脈沖，該電壓脈沖具有與在數(shù)據(jù)存儲單元S中寫入數(shù)據(jù)時所 施加的電壓脈沖相反的極性，將存儲在數(shù)據(jù)存儲材料層54中的數(shù)據(jù)擦除。
參考圖7，第一寫入電壓脈沖VW1被加到數(shù)據(jù)存儲材料層54以便將預定數(shù)據(jù)例如 "l"寫入到數(shù)據(jù)存儲材料層54中。在數(shù)據(jù)存儲單元S上施加第一讀取電壓脈沖VK1，以便讀 取通過施加第一寫入電壓脈沖VW1而在數(shù)據(jù)存儲材料層54中存儲的數(shù)據(jù)"l"。低于第一寫 入電壓脈沖VW1的第一讀取電壓脈沖VK1具有高于零和低于第四電壓V4的電壓。
如上所述，盡管第一讀取電壓脈沖VK1被加到數(shù)據(jù)存儲材料層54，數(shù)據(jù)存儲材料層 54的阻值特性不會改變，因為第一讀取電壓脈沖VK1具有不僅低于第一寫入電壓脈沖VW1而 且與第一寫入電壓脈沖VW1極性相同的電壓。于是，盡管第一讀取電壓脈沖VK1被加到數(shù)據(jù) 存儲材料層54，寫入到數(shù)據(jù)存儲材料層54中的數(shù)據(jù)不會被破壞和毀壞。
如上所述，當數(shù)據(jù)存儲材料層54是Ti02層時，數(shù)據(jù)存儲材料層54在第五電壓V5 下的阻值顯著降低。因此，可以采用第五電壓Vs來擦除通過施加第一寫入電壓脈沖V^而 寫入到數(shù)據(jù)存儲材料層54中的數(shù)據(jù)。
9
參考圖7， VE1表示對應于第五電壓V5的第一擦除電壓脈沖。如果第一擦除電壓脈 沖VE1 (IVE11 > VK1)被加到數(shù)據(jù)存儲材料層54，數(shù)據(jù)存儲材料層54的阻值顯著下降，且寫入 到數(shù)據(jù)存儲材料層54中的數(shù)據(jù)被擦除。當數(shù)據(jù)存儲材料層54的阻值低時，假定在數(shù)據(jù)存 儲材料層54中寫入了數(shù)據(jù)"0"。在這種情況下，第一擦除電壓脈沖VE1可以認為是施加用 于將數(shù)據(jù)"O"寫入到數(shù)據(jù)存儲材料層54中的寫入電壓。 第二讀取電壓脈沖VK2被加到數(shù)據(jù)存儲材料層54以便從數(shù)據(jù)存儲材料層54中讀 取數(shù)據(jù)"0"。第二讀取電壓脈沖V^低于第一擦除電壓脈沖^的絕對值(VK2< |VE1|)。在 這種情況下，盡管在將第一擦除電壓脈沖VE1加到數(shù)據(jù)存儲材料層54后施加第二讀取電壓 脈沖V^，在施加第一擦除電壓脈沖VE1之后數(shù)據(jù)存儲材料層54維持該阻值。
如上所述，根據(jù)加在數(shù)據(jù)存儲材料層54上用來寫入數(shù)據(jù)的電壓，其具有不同電流 值。因此，可以精確地讀取在數(shù)據(jù)存儲材料層54中寫入的數(shù)據(jù)。另外，由于施加用于從數(shù) 據(jù)存儲材料層54讀取數(shù)據(jù)的電壓低于用于寫入數(shù)據(jù)而施加到其上的電壓，即使在讀取數(shù) 據(jù)之后數(shù)據(jù)存儲材料層54的數(shù)據(jù)狀態(tài)能夠保持不變。因此，在讀取數(shù)據(jù)后不需要在傳統(tǒng)存 儲裝置中進行的刷新處理。 同時，圖2中用作開關(guān)器件的晶體管Tr可以由其它開關(guān)器件，例如二極管來替代， 如圖8所示。圖8是包括一個二極管D和一個可變電阻材料Rv即1D-1R的非易失存儲器 的電路圖。 下面將參考圖9闡述制造圖1的非易失存儲器的方法。 參考圖1和9，在步驟SI中在襯底40上形成晶體管。在步驟S2中，通過在襯底 40的漏極44上順序地形成下部電極52、數(shù)據(jù)存儲材料層54和上部電極56，在襯底40上形 成與晶體管的漏極44連接的數(shù)據(jù)存儲單元S。數(shù)據(jù)存儲材料層54可以由具有根據(jù)所加電 壓變化的電阻的過渡金屬氧化物層。例如，可以采用NiO、 V205、 ZnO、 Nb205、 Ti02、 W03或CoO 層。在步驟S3中，在襯底40上形成覆蓋晶體管和數(shù)據(jù)存儲單元S的層間絕緣層60。在步 驟S4中，暴露出數(shù)據(jù)存儲單元S的上部電極，和在數(shù)據(jù)存儲單元S的上部電極56的暴露部 分和層間絕緣層60上形成板電極58。當數(shù)據(jù)存儲材料層54由NiO層形成時，板電極58可 以用板焊接墊替代，所述板焊接墊與所有存儲元(未示出)中所有的包括在數(shù)據(jù)存儲單元 中的上部電極相接觸。 參考圖3，當在數(shù)據(jù)存儲單元S和襯底40之間形成第一層間絕緣層62以及在第 一層間絕緣層62中形成露出漏極44的接觸孔hl后，可以用導電塞64填充接觸孔hl。另 外，可以在第一層間絕緣層62上形成與導電塞64接觸的數(shù)據(jù)存儲單元S。
而且，可以將下部電極52和數(shù)據(jù)存儲材料層54形成為非疊置型而不是疊置型。
盡管在附圖中沒有示出，當在襯底40上形成二極管后，可以在襯底40上形成與二 極管連接的數(shù)據(jù)存儲單元S。可以按照與上述相同的方式形成數(shù)據(jù)存儲單元S。
如上所述，按照本發(fā)明的示例性實施例，包括1T-1R或1D-1R的非易失存儲器包括 具有如圖4所示的電壓-電流特性且易于加工的過渡金屬氧化物層作為存儲數(shù)據(jù)的電阻材 料。因此，可以利用傳統(tǒng)DRAM制造工藝，且可以在降低制造成本時實現(xiàn)高的產(chǎn)量。而且，即 使電阻材料的尺寸由于高集成密度而減小，電阻材料的存儲性能不會改變。這是因為數(shù)據(jù) 的寫入或讀取利用電阻材料的阻值變化來實現(xiàn)。而且，因為寫入到電阻材料中的數(shù)據(jù)被非 破壞性的讀出，即使在讀取數(shù)據(jù)和加上更低的工作電壓后，電阻材料的狀態(tài)保持不變。于
10是，不需要在讀取數(shù)據(jù)后進行傳統(tǒng)存儲裝置中的刷新處理。 盡管在這里充分地闡述了本發(fā)明，但是，本發(fā)明可以實施為許多不同的方式，且不 應當被這里列舉的實施例所限制；相反地，提供這些實施例是使得公開的內(nèi)容充分和完整， 并且將本發(fā)明的構(gòu)思充分地傳達給本領(lǐng)域內(nèi)的普通技術(shù)人員。例如，作為將過渡金屬氧化 物層用作數(shù)據(jù)存儲材料層54的替代方式，可以采用另一種材料層，其具有所述數(shù)據(jù)在讀取 數(shù)據(jù)之后不會被破壞或損壞的電壓_電流特性。 盡管參照本發(fā)明的示例性實施例具體顯示和闡述了本發(fā)明，本領(lǐng)域內(nèi)的普通技術(shù) 人員應當理解，可以在其中做出各種形式和細節(jié)上的變化，而不會脫離由后附的權(quán)利要求 所限定的本發(fā)明的精神和保護范圍。
1權(quán)利要求
一種非易失存儲器，包括一襯底；一形成于所述襯底上的晶體管；和一連接至所述晶體管的漏極的數(shù)據(jù)存儲單元，其中所述數(shù)據(jù)存儲單元包括在不同電壓范圍具有不同電阻性能的數(shù)據(jù)存儲材料層，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vw1，0＜V1＜Vw1＜V2時，所述數(shù)據(jù)存儲材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2＜V3時，所述數(shù)據(jù)存儲材料層具有與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)，其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VR，VR＜|V1|，該第一和第二數(shù)據(jù)狀態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。
2. 如權(quán)利要求1所述的非易失存儲器，其中所述數(shù)據(jù)存儲單元包括一形成于所述數(shù)據(jù) 存儲材料層上的上部電極和一上面形成有所述數(shù)據(jù)存儲材料層的下部電極。
3. 如權(quán)利要求2所述的非易失存儲器，其中在所述下部電極和所述襯底之間形成一層 間絕緣層，在所述層間絕緣層中形成一露出所述漏極的接觸孔，且用導電塞填充該接觸孔。
4. 如權(quán)利要求1所述的非易失存儲器，其中所述數(shù)據(jù)存儲材料層是在預定電壓范圍內(nèi) 電阻值陡然增加的過渡金屬氧化物層。
5. —種非易失存儲器，包括 一襯底；一形成于所述襯底上的具有開關(guān)功能的二極管；禾口 一連接至所述二極管的數(shù)據(jù)存儲單元，其中所述數(shù)據(jù)存儲單元包括在不同電壓范圍具有不同電阻性能的數(shù)據(jù)存儲材料層，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < K < Vwl < V2時，所述數(shù)據(jù)存儲 材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2 < V3時，所述數(shù)據(jù)存儲材料層具有 與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)，其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < IK I ，該第一和第二數(shù)據(jù)狀態(tài)可 以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。
6. 如權(quán)利要求5所述的非易失存儲器，其中所述數(shù)據(jù)存儲單元包括一形成于所述數(shù)據(jù) 存儲材料層上的上部電極和一上面形成有數(shù)據(jù)存儲材料層的下部電極。
7. 如權(quán)利要求6所述的非易失存儲器，其中在所述下部電極和所述襯底之間形成一層 間絕緣層，在所述層間絕緣層中形成一露出所述漏極的接觸孔，且用導電塞填充該接觸孔。
8. 如權(quán)利要求5所述的非易失存儲器，其中所述數(shù)據(jù)存儲材料層是在預定電壓范圍內(nèi) 其電阻值陡然增加的過渡金屬氧化物層。
9. 一種制造非易失存儲器的方法，該非易失存儲器包括一襯底、一形成于所述襯底上 的晶體管和一連接至所述晶體管的漏極的數(shù)據(jù)存儲單元，所述方法包括順序地形成一下部電極、 一數(shù)據(jù)存儲材料層、和一上部電極以形成所述數(shù)據(jù)存儲單元， 其中所述數(shù)據(jù)存儲材料層由在不同電壓范圍具有不同阻值特性的材料層形成， 其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < K < Vwl < V2時，所述數(shù)據(jù)存儲材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓v3，v2 < v3時，所述數(shù)據(jù)存儲材料層具有與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)，其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓vK， vK < Ik I ，該第一和第二數(shù)據(jù)狀態(tài)可以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。
10. 如權(quán)利要求9所述的方法，其中所述材料層由電阻值在預定電壓范圍內(nèi)陡然增加 的過渡金屬氧化物層形成。
11. 一種制造非易失存儲器的方法，所述方法包括 在襯底上形成一二極管；禾口形成連接至所述襯底上的所述二極管的數(shù)據(jù)存儲單元，其中通過順序地形成一連接至所述二極管的下部電極、一數(shù)據(jù)存儲材料層和一上部電 極而形成所述數(shù)據(jù)存儲單元，其中所述數(shù)據(jù)存儲材料層由在不同電壓范圍具有不同阻值特性的材料層形成，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓Vwl，0 < k < Vwl < V2時，所述數(shù)據(jù)存儲 材料層具有第一電阻，該第一電阻代表第一數(shù)據(jù)狀態(tài)，其中，當在該數(shù)據(jù)存儲材料層上施加寫入電壓V3，V2 < V3時，所述數(shù)據(jù)存儲材料層具有 與第一電阻不同的第二電阻，第二電阻代表第二數(shù)據(jù)狀態(tài)，其中，通過在該數(shù)據(jù)存儲材料層施加讀取電壓VK， VK < Ik I ，該第一和第二數(shù)據(jù)狀態(tài)可 以從該數(shù)據(jù)存儲材料層讀取，而不改變該數(shù)據(jù)存儲材料層的數(shù)據(jù)狀態(tài)。
12. 如權(quán)利要求ll所述的方法，其中所述材料層由電阻值當電壓在預定電壓范圍內(nèi)時 陡然增加的過渡金屬氧化物層形成。
全文摘要
本發(fā)明提供了一種包括一晶體管和一電阻材料的非易失存儲器及其制造方法。所述非易失存儲器包括一襯底、一形成于所述襯底上的晶體管、和一連接至所述晶體管的漏極的數(shù)據(jù)存儲單元。所述數(shù)據(jù)存儲單元包括在不同電壓范圍具有不同電阻性能的數(shù)據(jù)存儲材料層。
文檔編號G11C13/00GK101794807SQ201010114820
公開日2010年8月4日 申請日期2004年6月2日 優(yōu)先權(quán)日2003年6月3日
發(fā)明者徐順愛, 樸玩浚, 李明宰, 柳寅儆 申請人:三星電子株式會社