專利名稱：用于存儲(chǔ)裝置的基于性能因素調(diào)節(jié)的軟數(shù)據(jù)生成方法裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及閃存裝置，并且更具體地涉及基于提高檢測(cè)和解碼性能的性能因素調(diào)節(jié)的改進(jìn)的軟數(shù)據(jù)生成技術(shù)。
背景技術(shù)：
例如閃存裝置的許多存儲(chǔ)裝置使用模擬存儲(chǔ)器單元來儲(chǔ)存數(shù)據(jù)。每個(gè)存儲(chǔ)器單元存儲(chǔ)例如電荷或者電壓的模擬值，也被稱為存儲(chǔ)值。存儲(chǔ)值代表存儲(chǔ)在單元中的信息。例如，在閃存裝置中，每個(gè)模擬存儲(chǔ)器單元通常存儲(chǔ)一定的電壓。對(duì)于每一單元，可能的模擬值的范圍通常被分成多個(gè)閾值區(qū)域，每個(gè)區(qū)域相應(yīng)于一個(gè)或更多個(gè)數(shù)據(jù)比特值。通過寫入與期望的一個(gè)或更多個(gè)位相對(duì)應(yīng)的標(biāo)稱的模擬值來將數(shù)據(jù)寫入模擬存儲(chǔ)器單元。例如，單級(jí)單元(SLC)閃存裝置在每個(gè)存儲(chǔ)器單元存儲(chǔ)一個(gè)比特(或者兩種可能的存儲(chǔ)器狀態(tài))。另一方面，多級(jí)單元(MLC)閃存裝置在每個(gè)存儲(chǔ)器單元存儲(chǔ)兩個(gè)或更多個(gè)比特(即，每個(gè)單元具有四種或更多種可編程的狀態(tài))。對(duì)于MLC閃存裝置的更詳細(xì)的討論， 請(qǐng)參見，例如，2009年3月11日提交的國(guó)際專利申請(qǐng)序號(hào)PCT/US09/36810，題為“Methods and Apparatus for Storing Data in a Multi-Level Cell Flash Memory Device with Cross-Page Sectors, Multi-Page Coding And Per-Page Coding，，,其通過弓|用被并入本文。存儲(chǔ)在存儲(chǔ)器單元中的模擬值通常會(huì)發(fā)生失真。失真通常是由于例如背后圖案依賴性(BPD)、噪聲和單元間干擾(ICI)造成的。對(duì)于閃存裝置中的失真的更詳細(xì)的討論， 請(qǐng)參見例如 J. D. Lee 等人的 “Effects of Floating-Gate Interference on NAND Flash Memory Cell Operation", IEEE Electron Device Letters,264-266(2002 ^ 5 M ) ^ 者 Ki-Tae Park 等人的"A Zeroing Cell-to-Cell Interference Page Architecture With Temporary LSB Storing and Parallel MSB Program Scheme for MLC NAND Flash Memories”，IEEE J. Solid State Circuits，Vol. 43，No. 4，919-928 (2008 年 4 月)，其均通過引用被并入本文。已經(jīng)提出或者建議了許多技術(shù)用于減輕ICI及其他干擾的影響。例如，Ki-Tae Park等人描述了減輕ICI的現(xiàn)有的編程技術(shù)，例如奇偶編程、顛倒程序和多階段編程。 此外，2009年6月30日提交的國(guó)際專利申請(qǐng)序號(hào)PCT/US09/49333，題為“Methods and Apparatus for Soft Demapping and Intercell Interference Mitigation in Flash Memories”公開了在閃存中用于軟去映射和減輕干擾的方法和裝置。

盡管這些現(xiàn)有的方法有助于提高閃存的解碼性能，然而它們?cè)馐芰嗽S多限制，而如果能夠克服這些限制，則可以進(jìn)一步提高閃存的可靠性。例如，現(xiàn)有的閃存通常僅僅提供硬數(shù)據(jù)到閃存控制系統(tǒng)用于解碼。然而，為大家所熟知的是軟數(shù)據(jù)可以改善解碼處理中的錯(cuò)誤率性能。因此，需要使用來自閃存的硬數(shù)據(jù)的軟數(shù)據(jù)生成技術(shù)，從而估算或者增強(qiáng)軟數(shù)據(jù)并且由此提高解碼性能。

發(fā)明內(nèi)容
通常，提供了用于存儲(chǔ)裝置的基于性能因素調(diào)節(jié)的軟數(shù)據(jù)生成方法和裝置。根據(jù)本發(fā)明的一方面，通過以下步驟來產(chǎn)生用于存儲(chǔ)裝置的至少一個(gè)軟數(shù)據(jù)值獲得至少一個(gè)讀取值；以及基于所獲得的至少一個(gè)讀取值和根據(jù)所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的調(diào)節(jié)來產(chǎn)生所述軟數(shù)據(jù)值。所述讀取值可以是軟數(shù)據(jù)和/或硬數(shù)據(jù)并且可以包括數(shù)據(jù)比特、電壓電平、電流等級(jí)或電阻等級(jí)(或其組合)。所產(chǎn)生的軟數(shù)據(jù)值可以包括例如(i)用于產(chǎn)生一個(gè)或更多個(gè)對(duì)數(shù)似然比的軟讀取值或(ii) 一個(gè)或更多個(gè)對(duì)數(shù)似然比。在一個(gè)示例性實(shí)施例中，所述調(diào)節(jié)基于所獲得的至少一個(gè)讀取值來調(diào)節(jié)標(biāo)稱值， 并且所述調(diào)節(jié)包括基于所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的偏移值。所述性能因素例如包括以下各項(xiàng)中的一個(gè)或更多個(gè)耐久性、編程/擦除周期數(shù)、 讀取周期數(shù)、保持時(shí)間、溫度、溫度的改變、工藝角、單元間干擾影響、存儲(chǔ)器陣列內(nèi)的位置、 獲得所述讀取值的字線位置、獲得所述讀取值的頁位置、讀取所述讀取值的字線內(nèi)的頁位置和侵略者單元圖案。所述一個(gè)或更多個(gè)性能因素可以對(duì)于單元內(nèi)的一個(gè)或多個(gè)不同比特、字線內(nèi)的不同頁、不同位線和不同的硬讀取數(shù)據(jù)值而變化。將通過參考附圖和更詳細(xì)的描述來獲得對(duì)于本發(fā)明以及本發(fā)明的進(jìn)一步特征和有點(diǎn)的更全面的理解。


圖1示出了現(xiàn)有的閃存系統(tǒng)的示意性框圖；圖2示出了圖1的示例性閃存的示例性閾值電壓分布；圖3示出了多級(jí)單元(MLC)閃存裝置中的示例性閃存單元陣列的體系結(jié)構(gòu)；圖4示出了用于圖2的電壓分配方案的示例性兩級(jí)MLC編程方案；圖5A和5B共同示出了減小相鄰單元遭受的ICI的可選的MLC編程方案；圖6示出了多級(jí)單元(MLC)閃存裝置中的示例性閃存單元陣列的進(jìn)一步的細(xì)節(jié)；圖7示出了存在于目標(biāo)單元的由于多種示例性侵略者單元而導(dǎo)致的干擾，例如單元間干擾、背后圖案依賴性、噪聲及其他失真；圖8示出了包括了根據(jù)本發(fā)明的基于控制器的軟數(shù)據(jù)生成技術(shù)的示例性閃存系統(tǒng)的示意性框圖；圖9示出了包括了根據(jù)本發(fā)明的可選實(shí)施例的基于存儲(chǔ)器的軟數(shù)據(jù)生成技術(shù)的示例性閃存系統(tǒng)的示意性框圖；圖10示出了根據(jù)本發(fā)明的具有軟數(shù)據(jù)生成的示例性閃存系統(tǒng)；圖11示出了包括本發(fā)明特征的示例性軟數(shù)據(jù)生成方法的流程圖；圖12示出了包括本發(fā)明特征的軟數(shù)據(jù)生成方法的示例性可選實(shí)施方式的流程圖；以及圖13示出了包括本發(fā)明特征的示例性硬數(shù)據(jù)到軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)的樣品表。
具體實(shí)施例方式
本發(fā)明的各方面涉及用于改善存儲(chǔ)裝置中的解碼的軟數(shù)據(jù)生成技術(shù)，所述存儲(chǔ)裝置例如是單級(jí)單元或者多級(jí)單元(MLC)NAND閃存裝置。此處使用的，多級(jí)單元閃存包括每個(gè)存儲(chǔ)器單元存儲(chǔ)兩個(gè)或更多個(gè)比特的存儲(chǔ)器。通常，存儲(chǔ)在一個(gè)閃存單元中的多個(gè)比特屬于不同的頁。盡管此處本發(fā)明示出了利用存儲(chǔ)模擬值的電壓的存儲(chǔ)器單元，然而對(duì)于本領(lǐng)域普通技術(shù)人員來說，很清楚地，本發(fā)明可以使用用于存儲(chǔ)裝置的任何存儲(chǔ)機(jī)制，例如使用電壓、電流或者電阻來表示存儲(chǔ)數(shù)據(jù)。圖1示出了現(xiàn)有的閃存系統(tǒng)100的示意性框圖。如圖1所示，示例性閃存系統(tǒng)100 包括閃存控制系統(tǒng)Iio和閃存塊160。示例性閃存控制系統(tǒng)110包括閃存控制器120、編碼 /解碼器塊140和一個(gè)或更多個(gè)緩存器145。在可選實(shí)施例中，編碼/解碼器塊140和一些緩存器145可以被實(shí)現(xiàn)在閃存控制器120的內(nèi)部。例如，可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來實(shí)現(xiàn)編碼/解碼器塊140和緩存器145。示例性閃存塊160包括存儲(chǔ)器陣列170和一個(gè)或更多個(gè)緩存器180，其都可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來實(shí)現(xiàn)。存儲(chǔ)器陣列170可以被實(shí)現(xiàn)為單級(jí)或者多級(jí)單元閃存，例如NAND閃存、相變存儲(chǔ)器(PCM)、MRAM存儲(chǔ)器、NOR閃存或者其他非易失性閃存。盡管本發(fā)明主要地在上下文中被示出為多級(jí)單元NAND閃存，然而本發(fā)明也可以應(yīng)用于單級(jí)單元閃存及其他非易失性存儲(chǔ)器，這對(duì)于本領(lǐng)域普通技術(shù)人員來說是清楚的。多級(jí)單元閃存在多級(jí)單元NAND閃存中，閾值檢測(cè)器通常被用于將與特定單元相關(guān)聯(lián)的電壓值轉(zhuǎn)化為預(yù)定的存儲(chǔ)器狀態(tài)。圖2示出了基于美國(guó)專利No. 6，522，580(通過引用被并入本文)的教導(dǎo)的圖1的示例性多級(jí)單元閃存170的示例性閾值電壓分布。通常，單元的閾值電壓是需要被施加到該單元以使得該單元傳導(dǎo)一定量電流的電壓。閾值電壓是存儲(chǔ)在單元中的數(shù)據(jù)的度量。在圖2所示的示例性實(shí)施例中，每個(gè)存儲(chǔ)元件使用四個(gè)可能的數(shù)據(jù)狀態(tài)以在每個(gè)存儲(chǔ)器單元中存儲(chǔ)兩個(gè)比特的數(shù)據(jù)。圖2示出了四個(gè)峰值210-213，每個(gè)峰值相應(yīng)于1狀態(tài)。在多級(jí)單元閃存裝置中，閾值電壓分布曲線200的不同峰值210-213被用于在單元中存儲(chǔ)兩個(gè)比特。閾值電壓分布曲線200的峰值210-213被標(biāo)出了對(duì)應(yīng)的二進(jìn)制值。因此，當(dāng)單元處于第一狀態(tài)210時(shí)，其代表低位的“1” (也被稱為最低有效位，LSB)以及高位的“1” (也被稱為最高有效位，MSB)。狀態(tài)210通常是單元的初始的未編程狀態(tài)或者擦除狀態(tài)。類似的，當(dāng)單元處于第二狀態(tài)211時(shí)，其代表低位的“O”和高位的“1”。當(dāng)單元處于第三狀態(tài)212 時(shí)，其代表低位的“O”和高位的“O”。最后，當(dāng)單元處于第四狀態(tài)213時(shí)，其代表低位的“1” 和高位的“O”。閾值電壓分布210代表了陣列內(nèi)處于擦除狀態(tài)(“11”數(shù)據(jù)狀態(tài))的單元的閾值電壓Vt的分布，其中負(fù)閾值電壓電平低于0伏。分別存儲(chǔ)“10”和“00”用戶數(shù)據(jù)的存儲(chǔ)器單元的閾值電壓分布211和212被示出為分別處于0伏和1伏之間以及1伏和2伏之間。 閾值電壓分布213示出了已經(jīng)被編程為“01”數(shù)據(jù)狀態(tài)的單元的分布，其中閾值電壓電平被設(shè)置在讀取傳遞電壓的2和4. 5伏之間。因此，在圖2的示例性實(shí)施例中，0伏、1伏和2伏可以被用作每個(gè)電平或者狀態(tài)之間的電壓電平閾值。閃存160使用電壓電平閾值(例如閃存160中的傳感電路)以確定給定單元的電壓電平或者狀態(tài)。閃存160基于測(cè)量電壓與電壓電平閾值的比較向每個(gè)單元分配一個(gè)或更多個(gè)比特，其隨后作為硬判決被傳輸?shù)介W存控制系統(tǒng)110。另外或者可選地，在利用軟信息的實(shí)施方式中，閃存160可以將測(cè)量的電壓或者測(cè)量電壓的量化版本傳輸?shù)介W存控制系統(tǒng)110作為軟信息，其中大量比特被用于表示測(cè)量電壓而不是存儲(chǔ)在存儲(chǔ)器單元中的比特?cái)?shù)目。進(jìn)一步注意，通常利用公知的編程/驗(yàn)證技術(shù)來對(duì)單元進(jìn)行編程。通常，在編程/ 驗(yàn)證周期期間，閃存160逐漸應(yīng)用增加的電壓以將電荷存儲(chǔ)在單元晶體管中直至超過了最小目標(biāo)閾值電壓。例如，當(dāng)在圖2的實(shí)例中編程‘10’數(shù)據(jù)狀態(tài)時(shí)，閃存160可以逐漸應(yīng)用增加的電壓以將電荷存儲(chǔ)在單元晶體管中直至超過了 0. 4V的最小目標(biāo)閾值電壓。如以下將進(jìn)一步討論的，存儲(chǔ)在單個(gè)存儲(chǔ)器單元中的兩個(gè)比特中的每一個(gè)都來自于不同的頁。換言之，存儲(chǔ)在每個(gè)存儲(chǔ)器單元中的兩個(gè)比特中的每一個(gè)比特都攜帶了不同的頁面地址。在輸入低頁面地址時(shí)訪問圖2所示的右側(cè)的比特。當(dāng)輸入高頁面地址時(shí)訪問左側(cè)比特。圖3示出了多級(jí)單元(MLC)閃存裝置160中的示例性閃存單元陣列300的體系結(jié)構(gòu)，其中每個(gè)示例性單元通常對(duì)應(yīng)于存儲(chǔ)兩個(gè)比特的浮柵晶體管。在圖3中，每個(gè)單元與兩個(gè)比特所屬于的兩頁的兩個(gè)編號(hào)相關(guān)聯(lián)。示例性的單元陣列部分300示出了字線η至η+2 和四個(gè)位線。示例性的閃存單元陣列300被分區(qū)為偶數(shù)頁和奇數(shù)頁，例如具有偶數(shù)編號(hào)的單元(例如編號(hào)0和2的單元)對(duì)應(yīng)于偶數(shù)頁，以及具有奇數(shù)編號(hào)(例如具有編號(hào)1和3 的單元)對(duì)應(yīng)于奇數(shù)頁。字線η存儲(chǔ)例如偶數(shù)位線中的偶數(shù)頁0和2，以及奇數(shù)位線中的奇數(shù)頁1和3。此外，圖3表明示例性的編程順序，其中選擇偶數(shù)或者奇數(shù)的位線單元并且按照指明的順序順序地編程(顛倒)。編號(hào)表明對(duì)頁編程的順序。例如，在頁1之前對(duì)頁O編程。對(duì)于偶數(shù)和奇數(shù)頁的編程的進(jìn)一步的討論，請(qǐng)參見例如K. -τ. Park等人的“A Zeroing Cell—to—Cell Interference Page Architecture with Temporary LSB Storing and Parallel MSB Program Scheme for MLC NAND Flash Memories，，，IEEE Journal of Solid-State Circuits, Vol. 43，No. 4919-928(2008 年 4 月)，其通過引用被并入本文。圖4示出了用于圖2的電壓分配方案的示例性的兩級(jí)MLC編程方案400。如圖4 所示，在LSB編程階段期間，如果LSB為零，則處于擦除狀態(tài)410的被選單元狀態(tài)變?yōu)樽畹途幊虪顟B(tài)411。因此，在LSB編程階段，存儲(chǔ)器單元從擦除狀態(tài)‘11’被編程到‘10’。接下來，在MSB編程階段期間，取決于先前的LSB數(shù)據(jù)，順序地形成兩種狀態(tài)，狀態(tài)‘00’ (412)和狀態(tài)‘01，(413)。通常，在MSB編程階段期間，‘10，狀態(tài)被編程到‘00，，以及狀態(tài)'11，被編程到“01”。 應(yīng)當(dāng)注意，圖4的編程方案400示出了與從狀態(tài)410到狀態(tài)413的狀態(tài)變化相關(guān)聯(lián)的最大電壓漂移。已經(jīng)建議或者提出了多種編程方案用于減小與狀態(tài)變化相關(guān)聯(lián)的最大電壓漂移，并且由此減小由電壓漂移所引起的ICI。圖5A和5B共同地示出了減小相鄰單元遭受的ICI的可選的MLC編程方案500。 如圖5A所示，在LSB編程階段期間，以類似于SLC編程的方式，存儲(chǔ)器單元從狀態(tài)‘11’被編程到狀態(tài)‘xO’作為臨時(shí)(或者中間)狀態(tài)。在相同字線中的相鄰單元也被LSB編程之后，由于ICI，如圖5A中峰值510所示，分布可能被加寬。此后，在MSB編程階段，如圖5B所示的，‘xO’狀態(tài)被編程為‘00’和‘10’作為與輸入數(shù)據(jù)相對(duì)應(yīng)的最終狀態(tài)或者‘11’狀態(tài)被編程為最終的‘01’狀態(tài)。通常，在MSB編程階段，除了 ‘11’單元之外的全部存儲(chǔ)器單元從用于LSB數(shù)據(jù)的臨時(shí)編程狀態(tài)被再次編程到其最終狀態(tài)，以使得可以大大減小由相鄰單元所引起的ICI。由于已經(jīng)被再次編程到最終狀態(tài)，因此處于最終狀態(tài)的單元不會(huì)遭受其處于中間狀態(tài)時(shí)所經(jīng)受的ICI。處于最終狀態(tài)的單元將僅僅遭受由于處于最終狀態(tài)所經(jīng)受的 ICL·如上所述，圖5A和5B的利用中間編程狀態(tài)的多步編程順序減小了最大電壓變化，且因此減小了由這些電壓改變所引起的ICI。在圖5B中可以看出，例如在MSB編程階段期間的最大電壓漂移分別與從狀態(tài)‘11’到‘01’的變化以及從狀態(tài)‘xO’到狀態(tài)‘10’的變化相關(guān)聯(lián)。這些電壓漂移顯著地小于圖4中從狀態(tài)‘11’到‘01’的最大電壓漂移。圖6示出了多級(jí)單元(MLC)閃存裝置130中的示例性閃存單元陣列600的進(jìn)一步的細(xì)節(jié)。如圖6所示，閃存單元陣列600在每個(gè)閃存單元Ci存儲(chǔ)三個(gè)比特。圖6示出了對(duì)于一個(gè)塊的閃存單元陣列的體系結(jié)構(gòu)，其中每個(gè)示例性單元通常對(duì)應(yīng)于存儲(chǔ)三個(gè)比特的浮柵晶體管。示例性單元陣列600由m個(gè)字線和η個(gè)位線構(gòu)成。通常，在當(dāng)前的多頁單元閃存中，單個(gè)單元內(nèi)的各比特屬于不同的頁。在圖6的實(shí)例中，每個(gè)單元的三個(gè)比特對(duì)應(yīng)于三個(gè)不同的頁，并且每個(gè)字線存儲(chǔ)三頁。在下文的討論中，頁0、1和2被稱為字線內(nèi)的低、中和高頁等級(jí)。如上所述，閃存單元陣列可以被進(jìn)一步分區(qū)為偶數(shù)和奇數(shù)頁，例如具有偶數(shù)編號(hào)的單元(例如圖6中的單元2和4)對(duì)應(yīng)于偶數(shù)頁，以及具有奇數(shù)編號(hào)(例如圖6中的單元 1和3)對(duì)應(yīng)于奇數(shù)頁。在這種情況下，頁(例如頁0)將包含偶數(shù)單元中的偶數(shù)頁(偶數(shù)頁 0)和奇數(shù)單元中的奇數(shù)頁(奇數(shù)頁0)。單元間干擾及其他干擾圖7示出了由于多種示例性侵略者單元720導(dǎo)致的對(duì)于目標(biāo)單元710存在的干擾，例如單元間干擾、背后圖案依賴性、噪聲及其他失真。在圖7中使用了以下附圖標(biāo)記WL 字線；BL 位線；BLo 奇數(shù)位線；BLe:偶數(shù)位線；以及C:電容。例如，ICI是由侵略者單元720所引起的，在已經(jīng)對(duì)目標(biāo)單元710編程之后對(duì)該侵略者單元720進(jìn)行編程。ICI改變目標(biāo)單元710的電壓Vt。在示例性實(shí)施例中，假設(shè)了“顛倒”編程方案，并且字線i和i+Ι中的相鄰侵略者單元導(dǎo)致了對(duì)于目標(biāo)單元710的ICI。如圖7所示，利用塊的顛倒編程，去除了來自低字線i_l的ICI，并且最多五個(gè)相鄰單元作為侵略者單元720對(duì)ICI有所貢獻(xiàn)。然而，值得注意的是，如本領(lǐng)域技術(shù)人員將清楚地理解的，此處公開的技術(shù)可以被概括為來自其他字線(例如字線i_l)的侵略者單元也對(duì)ICI有所貢獻(xiàn)的情況。如果來自字線i_l、i和i+Ι的侵略者單元對(duì)ICI有所貢獻(xiàn)，則需要考慮高達(dá)八個(gè)的最接近的相鄰單元。如果更遠(yuǎn)離目標(biāo)單元的其他單元對(duì)于ICI的貢獻(xiàn)是可以忽略的， 則可以忽略這些單元。通常，通過分析編程順序方案(例如顛倒或者偶數(shù)/奇數(shù)技術(shù))以便識(shí)別在給定目標(biāo)單元710之后編程的侵略者單元720，由此來識(shí)別出侵略者單元720。通 常，Vt是表示在讀取操作期間獲得和存儲(chǔ)在單元上的數(shù)據(jù)的電壓。例如，通過讀取操作獲得作為軟電壓值的Vt，其具有比每單元存儲(chǔ)的比特?cái)?shù)目更高的精度，或者作為具有量化為硬電壓電平的值，該值具有與每單元存儲(chǔ)的比特?cái)?shù)目相同的分辨率(例如，對(duì)于3 比特/單元閃存的3個(gè)比特)。對(duì)于ICI減輕技術(shù)的更詳細(xì)的討論，請(qǐng)參見，例如，國(guó)際專利申請(qǐng)序號(hào)PCT/ US09/49326,題為“Methods and Apparatus for Read-Side Intercell Interference Mitigation in Flash Memories”;或者國(guó)際專利申請(qǐng)序號(hào) PCT/US09/49327，題為“Methods and Apparatus for Write—Side Intercell Interference Mitigation in Flash Memories”，均通過引用被并入本文。圖8示出了包括了根據(jù)本發(fā)明的基于控制器的軟數(shù)據(jù)生成技術(shù)的示例性閃存系統(tǒng)800的示意性框圖。如圖8所示，示例性的閃存系統(tǒng)800包括閃存控制系統(tǒng)810和閃存塊860，二者通過接口 850連接。示例性的閃存控制系統(tǒng)810包括閃存控制器820和讀取通道825，其通常位于一個(gè)或更多個(gè)集成電路上。示例性的讀取通道825包括信號(hào)處理單元830、編碼/解碼器塊840和一個(gè)或更多個(gè)緩存器845。應(yīng)當(dāng)注意，術(shù)語“讀取通道”也可以包含寫入通道。在可選實(shí)施例中，編碼/ 解碼器塊840和一些緩存器845可以被實(shí)現(xiàn)在閃存控制器820內(nèi)部。例如，可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品并在此加以改變以提供本發(fā)明的特征與功能，由此實(shí)現(xiàn)編碼/解碼器塊840和緩存器845。例如，如以下分別結(jié)合圖12A和12B進(jìn)一步討論的，示例性信號(hào)處理單元830包括一個(gè)或更多個(gè)處理器，其實(shí)現(xiàn)一個(gè)或更多個(gè)軟去映射器和/或軟數(shù)據(jù)生成方法835。示例性閃存塊860包括存儲(chǔ)器陣列870和一個(gè)或更多個(gè)緩存器880，其都可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來實(shí)現(xiàn)。在公開的軟數(shù)據(jù)生成技術(shù)的各種實(shí)施例中，示例性接口 850可能需要傳送相對(duì)于現(xiàn)有閃存系統(tǒng)的附加信息(例如表示與侵略者單元相關(guān)聯(lián)的信息的值)。因此，與現(xiàn)有閃存系統(tǒng)中的接口相比，接口 850可能需要具有更大的容量或者更快的速率。例如，可以可選地根據(jù)2009年6月30日提交的國(guó)際PCT專利申請(qǐng)序號(hào)PCT/US09/49328，題為“Methods and Apparatus for Interfacing Between a Flash Memory Controller and a Flash Memory Array”(代理人編號(hào)No. 08-0769)來實(shí)現(xiàn)接口 850，其例如利用雙數(shù)據(jù)速率(DDR)技術(shù)增加了接口 850的信息承載能力，上述文獻(xiàn)通過引用被并入本文。在寫入操作期間，接口 850通常利用頁或者字線電平存取技術(shù)傳送將被存儲(chǔ)在目標(biāo)單元中的編程值。對(duì)于示例性頁或者字線電平存取技術(shù)的更詳細(xì)的討論，請(qǐng)參見例如，2009年3月11日提交的國(guó)際專利申請(qǐng)序 PCT/US09/36810, H^j"Methods and Apparatus for Storing Data in a Multi-Level Cell Flash Memory Device with Cross-Page Sectors,Multi-Page Coding and Per—Page Coding”，其通過引用被并入本文。在讀取操作期間，接口 850傳送已經(jīng)從存儲(chǔ)器陣列870中獲得對(duì)于目標(biāo)單元和侵略者單元的硬和/或軟讀取值。例如，除了對(duì)于目標(biāo)單元的頁的讀取值之外，還在接口總線上傳送高/低字線中的一個(gè)或更多個(gè)相鄰頁的讀取值或者相鄰偶數(shù)或者奇數(shù)位線中的一個(gè)或更多個(gè)相鄰頁的讀取值。在圖8的實(shí)施例中，公開的軟數(shù)據(jù)生成技術(shù)在閃存外部實(shí)現(xiàn)， 通常以對(duì)于邏輯電路優(yōu)化的處理技術(shù)實(shí)現(xiàn)最小面積。然而，其代價(jià)是可以在接口 850上傳送的額外的侵略者單元數(shù)據(jù)。圖9示出了包括了根據(jù)本發(fā)明的可選實(shí)施例的基于存儲(chǔ)器的軟數(shù)據(jù)生成技術(shù)的示例性閃存系統(tǒng)900的示意性框圖。如圖9所示，示例性的閃存系統(tǒng)900包括閃存控制系統(tǒng)910和閃存塊960，二者通過接口 950連接。示例性的閃存控制系統(tǒng)910包括閃存控制器920和可選的讀取通道925，通常位于一個(gè)或更多個(gè)集成電路上。在可選實(shí)施例中，編碼/解碼器塊940和一些緩存器945可以被實(shí)現(xiàn)在閃存控制器920內(nèi)部。例如，可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品并在此加以改變以支持本發(fā)明的特征與功能，由此實(shí)現(xiàn)示例性閃存控制器920。示例性的讀取通道925包括編碼/解碼器塊940和一個(gè)或更多個(gè)緩存器945?？梢岳霉目缮虡I(yè)獲得的技術(shù)和/或產(chǎn)品來實(shí)現(xiàn)編碼/解碼器塊940和緩存器945。

示例性閃存塊960包括存儲(chǔ)器陣列970和一個(gè)或更多個(gè)緩存器980，其都可以利用公知的可商業(yè)獲得的技術(shù)和/或產(chǎn)品來實(shí)現(xiàn)。此外，示例性閃存塊960包括示例性信號(hào)處理單元985，其包括一個(gè)或更多個(gè)處理器，所述處理器實(shí)現(xiàn)一個(gè)或更多個(gè)軟去映射和/或軟數(shù)據(jù)生成方法990，例如，如以下分別結(jié)合圖12A和12B進(jìn)一步討論的。在公開的軟數(shù)據(jù)生成技術(shù)的各種實(shí)施例中，示例性接口 950可能需要傳送相對(duì)于現(xiàn)有閃存系統(tǒng)的附加信息(例如表示與侵略者單元相關(guān)聯(lián)的信息的值)。因此，與現(xiàn)有閃存系統(tǒng)中的接口相比，接口 950可能需要具有更大的容量或者更快的速率。例如，可以可選地根據(jù)2009年6月30日提交的國(guó)際PCT專利申請(qǐng)序號(hào)PCT/US09/49328，題為“Methods and Apparatus for Interfacing Between a Flash Memory Controller and a Flash Memory Array”(代理人編號(hào)No. 08-0769)來實(shí)現(xiàn)接口 950，其例如利用雙數(shù)據(jù)速率(DDR)技術(shù)增加了接口 950的信息承載能力，上述文獻(xiàn)通過引用被并入本文。在寫入操作期間，接口 950傳送將被存儲(chǔ)在目標(biāo)和侵略者單元中的編程數(shù)據(jù)。在讀取操作期間，接口 950傳送用于目標(biāo)單元(多個(gè))和可選的侵略者單元的新的硬或者軟讀取值或者數(shù)據(jù)。通常，單個(gè)讀取訪問傳送的信息是頁或者字線的數(shù)據(jù)。應(yīng)當(dāng)注意，僅僅傳送用于目標(biāo)單元的數(shù)據(jù)減小了接口 950的帶寬要求，而代價(jià)是利用用于制造閃存的存儲(chǔ)器工藝技術(shù)來在存儲(chǔ)器內(nèi)部實(shí)現(xiàn)軟數(shù)據(jù)生成方法，這通常是為了優(yōu)化存儲(chǔ)器而非優(yōu)化邏輯電路?；诩苷{(diào)節(jié)的軟數(shù)據(jù)牛成如前所述，當(dāng)前的閃存860、960通常僅僅向閃存控制系統(tǒng)810、910提供硬數(shù)據(jù)用于解碼。然而，為大家所熟知的是軟數(shù)據(jù)可以改善解碼處理中的錯(cuò)誤率性能。因此，本發(fā)明提供使用來自閃存860、960的硬數(shù)據(jù)的軟數(shù)據(jù)生成技術(shù)，以便估算或者增強(qiáng)軟數(shù)據(jù)并且由此提高解碼性能。根據(jù)本發(fā)明的一個(gè)方面，基于硬數(shù)據(jù)和根據(jù)一個(gè)或更多個(gè)性能因素的調(diào)節(jié)對(duì)于存儲(chǔ)裝置(例如閃存裝置860、960)產(chǎn)生軟數(shù)據(jù)。此處使用的，軟數(shù)據(jù)包括軟值，其中大量比特被用于表示測(cè)量的電壓而不是存儲(chǔ)在閃存裝置860、960的存儲(chǔ)器單元中的比特?cái)?shù)目，或者大量比特被用于表示表明存儲(chǔ)在存儲(chǔ)器單元中的比特的可靠性的對(duì)數(shù)似然比。硬數(shù)據(jù)是指所檢測(cè)的數(shù)據(jù)比特(沒有軟信息)或者存儲(chǔ)在存儲(chǔ)器單元中的電平(例如電壓電平)，其是從閃存870、970讀出的并且被提供到現(xiàn)有的閃存裝置中的閃存控制系統(tǒng)。在一個(gè)示例性實(shí)施例中，軟數(shù)據(jù)值是基于閃存塊810、910分配的硬數(shù)據(jù)值的標(biāo)稱值和補(bǔ)償影響閃存塊810、910的性能的一個(gè)或更多個(gè)因素的偏移值(或者Δ值)的和。 該軟數(shù)據(jù)值是隨后被用于計(jì)算對(duì)數(shù)似然比的軟讀取值(例如軟電壓值)，或者是表明存儲(chǔ)比特的可靠性的對(duì)數(shù)似然比。對(duì)于產(chǎn)生和使用對(duì)數(shù)似然比的更詳細(xì)的討論，請(qǐng)參見，例如， 2009年6月30日提交的國(guó)際專利申請(qǐng)序號(hào)PCT/US09/49333，題為“Methods and Apparatus for Soft Demapping and Intercell Interference Mitigation in Flash Memories“； 以及同時(shí)提交的國(guó)際專利申請(qǐng)題為"Methods and Apparatus for Soft Data Generation in Flash Memories"，均通過引用被并入本文。軟數(shù)據(jù)生成器835、990產(chǎn)生的對(duì)數(shù)似然比被提供給解碼器(例如低奇偶密度校驗(yàn)(LPDC)解碼器)。圖10示出了示例性閃存系統(tǒng)1000的示意性框圖。圖10示出了本發(fā)明的軟數(shù)據(jù)生成技術(shù)的進(jìn)一步的細(xì)節(jié)。如圖10所示，閃存系統(tǒng)1000包括閃存塊1010和閃存控制系統(tǒng) 1020，二者通過接口總線1050連接。閃存塊1010包括存儲(chǔ)器陣列1015。閃存塊1010讀取存儲(chǔ)器陣列1015并且確定存儲(chǔ)在所讀取的每個(gè)單元中的硬數(shù)據(jù)值(即，硬數(shù)據(jù)比特或者硬電平，例如硬電壓電平)。 如下所示，硬數(shù)據(jù)值通常由閃存塊1020分配并且通過接1050傳送到閃存控制器1020用于
進(jìn)一步解碼和處理。示例性閃存控制器1020包括如以下結(jié)合圖11和12進(jìn)一步討論的軟數(shù)據(jù)生成器 1100、1200和解碼器1060。通常，軟數(shù)據(jù)生成器1100、1200利用閃存塊1020分配的硬數(shù)據(jù)值和一個(gè)或更多個(gè)性能因素調(diào)節(jié)來產(chǎn)生軟數(shù)據(jù)?？梢岳美鏛DPC算法來實(shí)現(xiàn)解碼器 1060，所述 LDPC 算法例如是 Belief Propagation、Message Passing、Sum-Product 或者 Min-Sum算法。應(yīng)當(dāng)注意，可以在閃存控制器820、讀取通道825、信號(hào)處理單元830和解碼器840(例如，參見圖8)的一個(gè)或更多個(gè)中實(shí)現(xiàn)此處描述的軟數(shù)據(jù)生成器1100、1200的功能。如上文所述，本發(fā)明的一個(gè)方面將軟數(shù)據(jù)計(jì)算為硬數(shù)據(jù)和附加的性能因素的函數(shù)。在一個(gè)示例性實(shí)施例中，軟數(shù)據(jù)值是基于閃存塊1010分配的硬數(shù)據(jù)電平的標(biāo)稱值與補(bǔ)償影響閃存塊1010的性能的一個(gè)或更多個(gè)性能因素的偏移值(或者△值)的和。在一個(gè)示例性實(shí)施例中，影響閃存塊1010性能的性能因素包括以下的一個(gè)或更多個(gè)耐久性(例如，編程/擦除周期的數(shù)目)、讀取周期數(shù)、保持時(shí)間、閃存的溫度或者溫度的改變、用于制造閃存的工藝角、單元間干擾影響或者由于其他干擾機(jī)制而導(dǎo)致的影響、 存儲(chǔ)器陣列內(nèi)的位置(例如字線中的頁等級(jí)、偶數(shù)或者奇數(shù)位線等等)和存儲(chǔ)在侵略者單元中的數(shù)據(jù)類型。如以下結(jié)合圖13進(jìn)一步討論的，在一個(gè)示例性實(shí)施例中，可以對(duì)于每一個(gè)編程電平為每一個(gè)性能因素分配偏移值。例如，可以在生產(chǎn)測(cè)試期間提前測(cè)量性能因素， 或者可以間歇性或者周期性地測(cè)量性能因素，從而獲得補(bǔ)償性能降低的偏移值。這些性能因素可以被編程或者被存儲(chǔ)在閃存860、960或者閃存控制系統(tǒng)810、910的寄存器中。例如，軟數(shù)據(jù)值可以被計(jì)算如下在軟數(shù)據(jù)值表明例如對(duì)數(shù)似然比的情況下和在軟數(shù)據(jù)值的符號(hào)表示硬數(shù)據(jù)值以及軟數(shù)據(jù)值的幅值表示可靠性的情況下，nominal Value0是表明對(duì)于比特O的可能的最大可靠性的正數(shù)，而nominal Value1是表明對(duì)于比特1的可能的最大可靠性的負(fù)數(shù)，offset 是對(duì)影響閃存塊1010的性能的所考慮性能因素進(jìn)行補(bǔ)償?shù)钠浦档目偤?。例如，?duì)于等于 O的硬數(shù)據(jù)值來說，nominal Valuetl等于+2，而對(duì)于等于1的硬數(shù)據(jù)值來說，nominal Value1 等于-2?；谒紤]的性能因素，當(dāng)偏移大于O時(shí)標(biāo)稱值的幅值被減小。換言之，基于減小硬數(shù)據(jù)值的可靠性的性能因素而減小了與軟數(shù)據(jù)值相關(guān)聯(lián)的可靠性。通常，軟數(shù)據(jù)值的幅值表明對(duì)應(yīng)的硬數(shù)據(jù)值的可靠性，而軟數(shù)據(jù)值的符號(hào)表明對(duì)應(yīng)的硬數(shù)據(jù)值是二進(jìn)制O還是1。在示例性實(shí)施方式中，軟數(shù)據(jù)值可以在-2和+2之間變化，2對(duì)應(yīng)于具有最大可靠性的二進(jìn)制值0，而-2對(duì)應(yīng)于具有最大可靠性的二進(jìn)制值1。上述公式中使用的偏移值表征了將影響閃存裝置的可靠性的干擾。通常，偏移值與預(yù)期的干擾成比例地變化(例如，干擾越大，偏移值越大)。在一個(gè)示例性實(shí)施例中，偏移可以可選地飽和至預(yù)定值。例如，偏移可以飽和以確保所述偏移不會(huì)改變軟數(shù)據(jù)值的符號(hào)，其對(duì)應(yīng)于閃存裝置分配的比特。圖11示出了包括本發(fā)明特征的示例性軟數(shù)據(jù)生成方法1100的流程圖。通常，軟數(shù)據(jù)生成方法1100通過直接將硬數(shù)據(jù)值映射至軟數(shù)據(jù)值來產(chǎn)生軟數(shù)據(jù)值，例如，利用應(yīng)對(duì)不同的考慮性能因素的硬至軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300。如圖11所示，在步驟1110期間，軟數(shù)據(jù)生成方法1100起初從閃存1010獲得一個(gè)或更多個(gè)硬數(shù)據(jù)值。此后，在步驟1120期間，軟數(shù)據(jù)生成方法1100基于一個(gè)或更多個(gè)硬數(shù)據(jù)值和一個(gè)或更多個(gè)調(diào)節(jié)獲得一個(gè)或更多個(gè)軟數(shù)據(jù)值，其中所述一個(gè)或更多個(gè)調(diào)節(jié)基于閃存1010的一個(gè)或更多個(gè)預(yù)定性能因素。例如，如圖13，軟數(shù)據(jù)生成方法1100可以使用硬數(shù)據(jù)進(jìn)行硬至軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300中的查找。軟數(shù)據(jù)值表示隨后被用于計(jì)算對(duì)數(shù)似然比的軟讀取值(例如軟電壓值)，或者表示表明存儲(chǔ)比特的可靠性的對(duì)數(shù)似然比。圖12示出了包括本發(fā)明特征的軟數(shù)據(jù)生成方法1200的示例性可選實(shí)施方式的流程圖。通常，軟數(shù)據(jù)生成方法1200通過對(duì)標(biāo)稱值和偏移值求和來產(chǎn)生軟數(shù)據(jù)值，其中標(biāo)稱值基于閃存塊1010分配的硬數(shù)據(jù)值，偏移值補(bǔ)償影響閃存塊1010性能的一個(gè)或更多個(gè)性能因素。軟數(shù)據(jù)值表示隨后被用于計(jì)算對(duì)數(shù)似然比的軟讀取值(例如軟電壓值)，或者表示表明存儲(chǔ)比特的可靠性的對(duì)數(shù)似然比。如圖12所示，在步驟1210期間，軟數(shù)據(jù)生成方法1200起初從閃存1010獲得一個(gè)或更多個(gè)硬數(shù)據(jù)值。此后，在步驟1220期間，軟數(shù)據(jù)生成方法1200基于一個(gè)或更多個(gè)硬數(shù)據(jù)值獲得相應(yīng)的一個(gè)或更多個(gè)標(biāo)稱值，以及在步驟1230期間，軟數(shù)據(jù)生成方法1200基于一個(gè)或更多個(gè)考慮的性能因素獲得相應(yīng)的一個(gè)或更多個(gè)偏移值。最后，在步驟1240期間，軟數(shù)據(jù)生成方法1200基于所獲得的一個(gè)或更多個(gè)標(biāo)稱值和偏移值的和來獲得一個(gè)或更多個(gè)期望的軟數(shù)據(jù)值。圖13示出了包括本發(fā)明特征的示例性硬數(shù)據(jù)到軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300的樣品表，用于在閃存單元中存儲(chǔ)最低有效位(LSB)和最高有效位(MSB)的示例性兩比特/單元 MLC閃存。由于不同的性能因素不同地影響MLC閃存中的不同的頁等級(jí)(例如MSB和LSB 頁)，因此可以利用對(duì)于不同頁等級(jí)的獨(dú)立的偏移來改善閃存系統(tǒng)的錯(cuò)誤率性能?；谟涗?1310中表明的硬數(shù)據(jù)值(例如，二進(jìn)制1或者二進(jìn)制0)和記錄1320中表明的編程/擦除周期數(shù)，示例性硬數(shù)據(jù)至軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300分別記錄用于記錄1320和1340中的LSB 和MS B的軟數(shù)據(jù)。在該示例性數(shù)據(jù)庫(kù)1300中，對(duì)于二進(jìn)制1和0使用獨(dú)立的偏移以改善錯(cuò)誤率性能。對(duì)于二進(jìn)制1和0以及也對(duì)于不同頁等級(jí)(例如MSB和LSB頁)利用相同的偏移可以以錯(cuò)誤率性能為代價(jià)減小數(shù)據(jù)庫(kù)的復(fù)雜性。硬數(shù)據(jù)至軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300還可以表明附加的特定于位置的性能因素偏移，例如用于偶數(shù)/奇數(shù)位線的偏移和/或用于存儲(chǔ)器陣列內(nèi)不同字線位置的偏移。應(yīng)當(dāng)注意，硬數(shù)據(jù)至軟數(shù)據(jù)映射數(shù)據(jù)庫(kù)1300假定了如上所述的示例性實(shí)施方式， 其中二進(jìn)制值0可以被映射至+2而二進(jìn)制值1可以被映射至_2。應(yīng)當(dāng)注意，示例性表1300 可以可選地被實(shí)現(xiàn)為多維表以考慮圖案依賴性和/或附加的性能因素，例如讀取周期數(shù)、 工藝角和溫度的改變。對(duì)于取決于圖案的和特定于位置的性能因素的更細(xì)節(jié)的討論，請(qǐng)參見例如同時(shí)提 ^WHI^^^JiitlS^J "Methods and Apparatus for Soft Data Generation in Flash Memories”，其通過引用被并入本文?？紤]用于圖4所示的電壓分布的示例性實(shí)施方式，其考慮了編程/擦除周期和耐久性并且對(duì)于不同電壓電平使用了不同的偏移。此外，在這些實(shí)施方式中，對(duì)于多個(gè)不同的工藝角規(guī)定了性能因素偏移，例如典型-典型(TT)，快-快(FF)和慢-慢(SS)。例如，該示例性實(shí)施方式中的以下性能因素可以基于表征在與以下相應(yīng)性能因素相關(guān)聯(lián)的狀況下的閃存的偏移的測(cè)量或者其他生產(chǎn)測(cè)試(1)耐久性因素對(duì)于每500次擦除/編程周期，偏移對(duì)于電平0(410)為0. 125，比特標(biāo)簽‘11，；偏移對(duì)于電平1(411)(比特標(biāo)簽‘10')以及電平3(413)(比特標(biāo)簽‘01，) 為0. 375 ；對(duì)于電平2(412)(比特標(biāo)簽‘00')為0. 25。(2)工藝角因素偏移被用于不同的工藝角，按照SS 0. 25 ；TT 0 ；FF 0. 375來制
造閃存。因此，對(duì)于電平1，在500次擦除/編程周期和SS工藝角之后，對(duì)于LSB (硬數(shù)據(jù)比特=0)軟數(shù)據(jù)將為2-0. 375-0. 25 = 1. 375。對(duì)于MSB比特(硬數(shù)據(jù)比特=1)軟數(shù)據(jù)將為-2+O. 375+0. 25 = -1. 375。在該示例性實(shí)施例中，相同的性能因素偏移用于單元中的 LSB和MSB 二者。如上所述，可以對(duì)于LSB和MSB使用不同的性能因素偏移以進(jìn)一步改善錯(cuò)誤率性能。根據(jù)本發(fā)明的另一方面，根據(jù)最初由閃存裝置分配的軟數(shù)據(jù)值產(chǎn)生增強(qiáng)的軟數(shù)據(jù)值。基于一個(gè)或更多個(gè)考慮的性能因素調(diào)節(jié)初始的軟數(shù)據(jù)值以產(chǎn)生增強(qiáng)的軟數(shù)據(jù)值。這些增強(qiáng)的軟數(shù)據(jù)值表示被用于計(jì)算對(duì)數(shù)似然比或者可靠性的軟讀取值(例如軟讀取電壓)，或者其表示對(duì)數(shù)似然比或者可靠性。在一個(gè)示例性實(shí)施方式中，從閃存中獲得一個(gè)或更多個(gè)軟讀取值，以及基于所述軟讀取值獲得例如對(duì)數(shù)似然比的軟信息。隨后，基于閃存的一個(gè)或更多個(gè)性能因素調(diào)節(jié)軟信息(例如對(duì)數(shù)似然比)以獲得增強(qiáng)的軟信息，其是增強(qiáng)的軟數(shù)據(jù)值，該增強(qiáng)的軟數(shù)據(jù)值隨后被傳送至解碼器以改善錯(cuò)誤率性能。在另一示例性實(shí)施方式中，從閃存中獲得一個(gè)或更多個(gè)軟讀取值。隨后基于軟讀取值確定對(duì)應(yīng)的標(biāo)稱值，并且基于一個(gè)或更多個(gè)考慮的性能因素獲得對(duì)應(yīng)的偏移值。隨后基于所述標(biāo)稱值和偏移值獲得期望的軟信息，即軟數(shù)據(jù)值(例如對(duì)數(shù)似然比)。方法、系統(tǒng)和制品細(xì)節(jié)盡管此處多個(gè)流程圖描述了步驟的示例性順序，然而本發(fā)明的實(shí)施例的步驟順序可以變化。設(shè)想了不同的算法改變作為本發(fā)明的可選實(shí)施例。盡管已經(jīng)就軟件程序中的處理步驟描述了本發(fā)明的示例性實(shí)施例，然而本領(lǐng)域技術(shù)人員將理解，可以在數(shù)字域中實(shí)現(xiàn)各種功能作為軟件程序中的處理步驟，通過電路元件或者狀態(tài)機(jī)以硬件實(shí)現(xiàn)各種功能、或者可以以軟件和硬件二者的組合實(shí)現(xiàn)各種功能。例如，可以在數(shù)字信號(hào)處理器、專用集成電路、微控制器或者通用計(jì)算機(jī)中實(shí)現(xiàn)上述軟件?？梢栽诩呻娐穬?nèi)實(shí)現(xiàn)的電路內(nèi)實(shí)施上述硬件和軟件。

因此，可以以用于實(shí)現(xiàn)那些方法的裝置和方法的形式來實(shí)現(xiàn)本發(fā)明的功能。本發(fā)明的一個(gè)或更多個(gè)方面可以以程序代碼的形式實(shí)現(xiàn)，例如，無論其是否存儲(chǔ)在存儲(chǔ)介質(zhì)中， 由機(jī)器載入和/或執(zhí)行、或者在某些傳輸介質(zhì)上傳輸，其中當(dāng)程序代碼通過機(jī)器(例如計(jì)算機(jī))被載入和執(zhí)行時(shí)，該機(jī)器就變?yōu)榱擞糜趯?shí)踐本發(fā)明的裝置。當(dāng)在通用處理器上實(shí)現(xiàn)時(shí)， 程序代碼段與處理器結(jié)合以提供與特定邏輯電路類似地操作的裝置。還可以以集成電路、 數(shù)字信號(hào)處理器、微處理器和微控制器中的一個(gè)或更多個(gè)來實(shí)現(xiàn)本發(fā)明。如在現(xiàn)有技術(shù)中已知的，此處討論的方法和裝置可以被分布為一件制品，其自身包括計(jì)算機(jī)可讀介質(zhì)，該計(jì)算機(jī)可讀介質(zhì)具有在其上實(shí)現(xiàn)的計(jì)算機(jī)可讀代碼裝置。計(jì)算機(jī)可讀程序代碼裝置可與計(jì)算機(jī)系統(tǒng)結(jié)合操作用于執(zhí)行全部或者一部分步驟，以執(zhí)行此處討論的方法或者形成此處討論的裝置。計(jì)算機(jī)可讀介質(zhì)可以是可記錄的介質(zhì)(例如，軟盤、硬盤驅(qū)動(dòng)器、高密度磁盤、存儲(chǔ)卡、半導(dǎo)體器件、芯片專用集成電路(ASICs))或者可以是傳輸介質(zhì)(例如，包括光導(dǎo)纖維、萬維網(wǎng)、電纜或者利用時(shí)分多路訪問、碼分多路訪問或者其他射頻信道的網(wǎng)絡(luò))。可以使用已知的或者開發(fā)的能夠存儲(chǔ)適用于與計(jì)算機(jī)系統(tǒng)一起使用的信息的任何介質(zhì)。計(jì)算機(jī)可讀代碼裝置可以是允許計(jì)算機(jī)讀取指令和數(shù)據(jù)(例如磁介質(zhì)上的磁性變化或者高密度磁盤表面上的高度變化)的任何裝置。此處描述的計(jì)算機(jī)系統(tǒng)和服務(wù)器均包含存儲(chǔ)器，其將配置相關(guān)的處理器以實(shí)現(xiàn)此處公開的方法、步驟和功能。存儲(chǔ)器可以是分布式的或者是本地的，而處理器可以是分布式的或者是單一的。存儲(chǔ)器可以被實(shí)現(xiàn)為電存儲(chǔ)器、磁存儲(chǔ)器或者光存儲(chǔ)器或者任意這些或者其他類型的存儲(chǔ)設(shè)備的組合。此外，術(shù)語“存儲(chǔ)器”應(yīng)當(dāng)被視為足夠?qū)挿?，以包含能夠從關(guān)聯(lián)處理器訪問的可尋址的空間中的地址讀取的或者向其進(jìn)行寫入的任何信息。由該定義，網(wǎng)絡(luò)上的信息仍然落入存儲(chǔ)器的范圍內(nèi)，這是因?yàn)殛P(guān)聯(lián)的處理器可以從網(wǎng)絡(luò)取回所述 fn息ο將要理解，此處描述的和示出了的實(shí)施例和變化僅僅說明了本發(fā)明的原理，而在不背離本發(fā) 明的保護(hù)范圍和精神的情況下本領(lǐng)域技術(shù)人員可以實(shí)現(xiàn)各種改型。
權(quán)利要求
1.一種產(chǎn)生用于存儲(chǔ)裝置的至少一個(gè)軟數(shù)據(jù)值的方法，包括獲得至少一個(gè)讀取值；以及基于所獲得的至少一個(gè)讀取值和根據(jù)所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的調(diào)節(jié)來產(chǎn)生所述軟數(shù)據(jù)值。
2.如權(quán)利要求1所述的方法，其中所述調(diào)節(jié)基于所獲得的至少一個(gè)讀取值來調(diào)節(jié)標(biāo)稱值，并且其中所述調(diào)節(jié)包括基于所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的偏移值。
3.如權(quán)利要求2所述的方法，其中所述性能因素包括以下各項(xiàng)中的一個(gè)或更多個(gè)耐久性、編程/擦除周期數(shù)、讀取周期數(shù)、保持時(shí)間、溫度、溫度的改變、工藝角、單元間干擾影響、存儲(chǔ)器陣列內(nèi)的位置、獲得所述讀取值的字線位置、獲得所述讀取值的頁位置、讀取所述讀取值的字線內(nèi)的頁位置和侵略者單元圖案。
4.如權(quán)利要求2所述的方法，其中所述調(diào)節(jié)基于用于以下各項(xiàng)中的一個(gè)或更多個(gè)的獨(dú)立的性能因素單元內(nèi)的不同比特、字線內(nèi)的不同頁、不同位線和不同的硬讀取數(shù)據(jù)值。
5.如權(quán)利要求1所述的方法，其中所述讀取值包括數(shù)據(jù)比特、電壓電平、電流等級(jí)和電阻等級(jí)中的一個(gè)或更多個(gè)。
6.如權(quán)利要求1所述的方法，其中所述讀取值包括軟數(shù)據(jù)和硬數(shù)據(jù)中的一個(gè)或更多個(gè)。
7.如權(quán)利要求1所述的方法，其中所述軟數(shù)據(jù)值包括以下各項(xiàng)的中一個(gè)或更多個(gè)(i) 用于產(chǎn)生一個(gè)或更多個(gè)對(duì)數(shù)似然比的軟讀取值和(ii) 一個(gè)或更多個(gè)對(duì)數(shù)似然比。
8.如權(quán)利要求1所述的方法，其中所述軟數(shù)據(jù)值表明所述至少一個(gè)讀取值的可靠性。
9.如權(quán)利要求1所述的方法，其中所述步驟中的一個(gè)或更多個(gè)通過控制器、讀取通道、 信號(hào)處理單元和解碼器的一個(gè)或更多個(gè)來實(shí)現(xiàn)。
10.如權(quán)利要求1所述的方法，其中預(yù)先獲得所述調(diào)節(jié)并將其存儲(chǔ)在存儲(chǔ)器中。
11.如權(quán)利要求1所述的方法，進(jìn)一步包括測(cè)量所述調(diào)節(jié)的步驟。
12.如權(quán)利要求1所述的方法，其中所述性能因素包括一個(gè)或更多個(gè)取決于圖案的性能因素。
13.如權(quán)利要求1所述的方法，其中所述性能因素包括一個(gè)或更多個(gè)特定于位置的性能因素。
14.如權(quán)利要求1所述的方法，其中所述存儲(chǔ)裝置是閃存裝置。
15.如權(quán)利要求1所述的方法，其中所述調(diào)節(jié)減小所述讀取值的可靠性值。
16.如權(quán)利要求2所述的方法，其中所述調(diào)節(jié)將所述標(biāo)稱值的可靠性值減小等于所述偏移值的量。
17.—種產(chǎn)生用于存儲(chǔ)裝置的至少一個(gè)軟數(shù)據(jù)值的系統(tǒng)，包括存儲(chǔ)器；以及至少一個(gè)處理器，耦合到所述存儲(chǔ)器，用于獲得至少一個(gè)讀取值；以及基于所獲得的至少一個(gè)讀取值和根據(jù)所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的調(diào)節(jié)來產(chǎn)生所述軟數(shù)據(jù)值。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述調(diào)節(jié)基于所獲得的至少一個(gè)讀取值來調(diào)節(jié)標(biāo)稱值，并且其中所述調(diào)節(jié)包括基于所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的偏移值。
19.如權(quán)利要求18所述的系統(tǒng)，其中所述性能因素包括以下各項(xiàng)中的一個(gè)或更多個(gè) 耐久性、編程/擦除周期數(shù)、讀取周期數(shù)、保持時(shí)間、溫度、溫度的改變、工藝角、單元間干擾影響、存儲(chǔ)器陣列內(nèi)的位置、獲得所述讀取值的字線位置、獲得所述讀取值的頁位置、讀取所述讀取值的字線內(nèi)的頁位置和侵略者單元圖案。
20.如權(quán)利要求17所述的系統(tǒng)，其中所述軟數(shù)據(jù)值包括以下各項(xiàng)的中一個(gè)或更多個(gè) (i)用于產(chǎn)生一個(gè)或更多個(gè)對(duì)數(shù)似然比的軟讀取值，和(ii) 一個(gè)或更多個(gè)對(duì)數(shù)似然比。
全文摘要
提供了基于性能因素調(diào)節(jié)的用于存儲(chǔ)裝置的軟數(shù)據(jù)生成的方法和裝置。通過如下步驟為存儲(chǔ)裝置產(chǎn)生至少一個(gè)軟數(shù)據(jù)值獲得至少一個(gè)讀取值；以及基于所獲得的至少一個(gè)讀取值和根據(jù)所述存儲(chǔ)裝置的一個(gè)或更多個(gè)性能因素的調(diào)節(jié)來產(chǎn)生軟數(shù)據(jù)值。所述讀取值可以包括例如數(shù)據(jù)比特、電壓電平、電流等級(jí)、或者電阻等級(jí)。讀取值可以是軟數(shù)據(jù)或者硬數(shù)據(jù)?？赡艿男阅芤蛩匕途眯?、讀取周期數(shù)、保持時(shí)間、溫度、工藝角、單元間干擾影響、存儲(chǔ)器陣列內(nèi)的位置和侵略者單元圖案。還可以考慮一個(gè)或更多個(gè)取決于圖案的性能因素和/或特定于位置的性能因素。所產(chǎn)生的軟數(shù)據(jù)值可以是用于產(chǎn)生一個(gè)或更多個(gè)對(duì)數(shù)似然比的軟讀取值，或者可以是對(duì)數(shù)似然比本身。
文檔編號(hào)G11C16/34GK102171767SQ200980138327
公開日2011年8月31日 申請(qǐng)日期2009年9月30日 優(yōu)先權(quán)日2008年9月30日
發(fā)明者E·F·哈拉特什, J·延 申請(qǐng)人:Lsi公司