專利名稱：基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方法
技術領域：
本發(fā)明涉及存儲器技術領域，尤其涉及一種基于納米晶浮柵結構的多值非揮發(fā)性 存儲器的存儲方法。
背景技術：
近年來，集成電路中存儲器的增長速度已超過邏輯電路，存儲器占芯片面積的比 例已由1999年的20%增至2005年的71%，而邏輯電路則由1999年的66%降到2005年的 16%。在存儲器產(chǎn)品中，市場需求增長最快的是非揮發(fā)性存儲器。閃存(Flash Memory)作 為非揮發(fā)性存儲器的典型器件目前已廣泛應用于U盤、MP3播放器及手機等多種手持移動 存儲電子產(chǎn)品中。然而目前廣泛被工業(yè)界所采用的閃存器件結構在向納米特征尺寸發(fā)展的 同時，在存儲時間和功耗等方面面臨著嚴峻的挑戰(zhàn)?；诩{米晶的浮柵非揮發(fā)性存儲器采用的是一種分立存儲機制，電荷被存儲在獨 立的納米晶粒上，納米晶粒之間是被介質層隔開的，這樣避免了由于隧穿層上的缺陷導致 整個器件信號丟失的情況，增強了電荷保持能力。圖1為現(xiàn)有技術納米晶浮柵存儲器的截面示意圖，參照圖1，納米晶浮柵存儲器包 括非均勻摻雜半導體襯底；淀積隧穿氧化層，LPCVD沉積納米晶顆粒，淀積控制氧化層和 多晶硅柵極；在半導體襯底中摻雜形成源極和漏極，輕摻雜漏；互聯(lián)金屬層，硅襯底為P型 低阻值(100)晶向的襯底，(100)即晶向方向，是硅晶體常見的晶向方向，在此方向的襯底， 可以實現(xiàn)表面態(tài)數(shù)量最少，對器件的電學性能影響最小。在該襯底上通過積淀和生長形成 本機構所需的堆棧層。“本機構”即圖1所示的結構，即納米晶非揮發(fā)存儲器的整體結構。其 中SiCVNano Si/Si02為關鍵的二氧化硅隧穿層、納米晶層和控制氧化層3層堆棧結構。輕 摻雜漏(LDD)在該堆棧層下方，起到組織熱載流子的作用，從而保證器件的安全。源端和漏 端分別在輕摻雜漏(LDD)兩端，提供溝道所需的電子。將具有上述結構的存儲單元的柵極 連成一行(字線)，再將源端和漏端分別連成一列(位線)，就形成了一個陣列結構，分別向 字線和位線上加電壓，就可以實現(xiàn)存儲器的編程、擦除或讀取操作。圖2a為現(xiàn)有技術納米 晶浮柵存儲器的陣列結構示意圖，其中WL廣WLn是字線，BL廣BLn是位線，SL廣SLn是源端線， 左右兩端分別為兩個參考單元，提供讀取時候的參考電壓來區(qū)分“0”和“l(fā)”，E-ref和P-ref 分別是參考電壓輸入的斷點。圖2b為現(xiàn)有技術納米晶浮柵存儲器的操作表，其中Vbl，Vsl， Vwl，Vsub分別為向位線、源端線、字線和襯底加的電壓?？梢钥闯?，由于納米晶的分離存儲 特性，所以傳統(tǒng)的操作方式只能在漏端注入電子，電子也大都存儲在漏端，這就大大限制了 納米晶存儲器高效率編程的效果以及讀取方式。

發(fā)明內容
為了解決上述的技術問題，提供了一種基于納米晶浮柵結構的多值非揮發(fā)性存儲 器的存儲方法，其目的在于，提高基于納米晶浮柵結構的存儲器的存儲量，降低制造基于納 米晶浮柵結構的存儲器的成本。
本發(fā)明提供了一種基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方法，包 括在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線施加第四電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第三電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源端線施加第一電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)10 ；在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線施加第四電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第一電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源端線施加第三電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)01 ；先在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線施加第四電壓，在基于納 米晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第三電壓，并在基于納米晶浮柵結構的多 值非揮發(fā)性存儲器的源端線施加第一電壓；然后在基于納米晶浮柵結構的多值非揮發(fā)性存 儲器的字線施加第四電壓，在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第一 電壓，并在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的源端線施加第三電壓，以在選中 的存儲器中存儲二進制數(shù)據(jù)00 ；或在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線施加第五電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第一電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源端線施加第一電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)11。第一電壓為0V，第三電壓為3. 5V，第四電壓為6V，第五電壓依據(jù)下述電壓值依次 變化-10V、-12V 和-14V。本發(fā)明提供了 一種讀取存儲數(shù)據(jù)的方法，在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線施加第三電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的位線施加第二電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源端線施加第一電壓，以讀取使用基于納米晶浮柵結構的多值非揮發(fā)性 存儲器的存儲方法存儲的二進制數(shù)據(jù)00、01、10或者11。第二電壓為0.8V。本發(fā)明提供了一種基于納米晶浮柵結構的MOS場效應管的存儲方法，包括在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極施加第四電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第三電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源極施加第一電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二 進制數(shù)據(jù)10 ；在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極施加第四電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第一電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源極施加第三電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二 進制數(shù)據(jù)01 ；先在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極施加第四電壓，在基于納 米晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第三電壓，并在基于納米晶浮柵結構的多 值非揮發(fā)性存儲器的源極施加第一電壓；然后在基于納米晶浮柵結構的多值非揮發(fā)性存儲 器的柵極施加第四電壓，在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第一電 壓，并在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的源極施加第三電壓，以在基于納米
4晶浮柵結構的MOS場效應管中存儲二進制數(shù)據(jù)00 ；或在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極施加第五電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第一電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源極施加第一電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二 進制數(shù)據(jù)11。第一電壓為0V，第三電壓為3. 5V，第四電壓為6V，第五電壓依據(jù)下述電壓值依次 變化-10V、-12V 和-14V。 本發(fā)明提供了 一種讀取存儲數(shù)據(jù)的方法，在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極施加第三電壓，在基于納米 晶浮柵結構的多值非揮發(fā)性存儲器的漏極施加第二電壓，并在基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的源極施加第一電壓，以讀取使用基于納米晶浮柵結構的MOS場效應管的 存儲方法存儲的二進制數(shù)據(jù)00、01、10或者11。第二電壓為0.8V。有益效果本發(fā)明采用新的編程方式，在源漏兩端同時編程操作，并形成多值存 儲，大大地提高了編程效率，同時增大了存儲窗口，實現(xiàn)更多點子的存儲，并在同樣大小的 存儲單元上實現(xiàn)了兩倍于之前的存儲量；另外，在實現(xiàn)此優(yōu)點的同時并未改變制造工藝，大 大降低了成本。


圖1是現(xiàn)有技術納米晶浮柵存儲器的截面示意圖；圖2a是現(xiàn)有技術納米晶浮柵存儲器的陣列結構示意圖；圖2b是現(xiàn)有技術納米晶浮刪存儲器的操作表；圖3是本發(fā)明實施例納米晶浮柵多值存儲器從“11”到“ 10”的編程方式示意圖；圖4是本發(fā)明實施例納米晶浮柵多值存儲器從“10”到“01”的編程方式示意圖；圖5是本發(fā)明實施例納米晶浮柵多值存儲器的擦除方式示意圖；圖6是本發(fā)明實施例納米晶浮柵多值存儲器的讀取方式示意圖；圖7是本發(fā)明實施例納米晶多值存儲器的實驗結果；圖8是本發(fā)明實施例納米晶多值存儲器的閾值分布。
具體實施例方式本發(fā)明實施例在傳統(tǒng)結構的基礎上，提出了一種新的操作方法，利用納米晶分離 存儲的特性，實現(xiàn)了多值存儲，提高了操作效率。本發(fā)明實施例提供了一種基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方 法，該方法可以實現(xiàn)“00” “01” “10” “11”四種存儲狀態(tài)，從而在同樣的面積下實現(xiàn)多值存
儲，使存儲量增大兩倍?；诩{米晶浮柵結構的多值非揮發(fā)性存儲器應用納米晶的分離存儲特性實現(xiàn)多 值存儲?；诩{米晶浮柵結構的多值非揮發(fā)性存儲器源端和漏端分別編程，基于納米晶對 電子的分離存儲，而實現(xiàn)不同狀態(tài)的讀取。納米晶?？梢允墙饘偌{米晶粒(如W、Ti、Ni、 Au、Co或Pt等)、半導體納米晶粒(如硅、鍺或硫化鎘等)以及不同材料形成的納米異質晶粒(如鍺/硅納米異質晶粒等)?；诩{米晶浮柵結構的多值非揮發(fā)性存儲器具有陣列操 作結構，在陣列中實現(xiàn)多值的存儲。下面將參照附圖詳細描述本發(fā)明實施例多層納米晶浮柵結構的非揮發(fā)性浮柵多 值存儲器的存儲方法。由于納米晶的分離存儲特性，使得熱電子編程只能注入電子到漏端，從而導致讀 操作的不對稱。如圖1所示，當進行熱電子注入編程的時候，電子經(jīng)過溝道加速成為熱電 子，在漏端跨過氧化層勢阱進入納米晶區(qū)域，由于納米晶的分離存儲特性，電子在漏端并不 會如Flash那樣流到浮柵的其他區(qū)域，而只是聚集到漏端。當讀取的時候，由于漏端加的電 壓會使PN結朝向源端擴展，這樣讀取的時候有一部分納米晶就不包含在溝道部分，所以讀 電流相對較小，即圖3所示的“11”到“10”的編程方式。此時采用柵端加高壓6V以產(chǎn)生縱 向電場，漏端加3. 5V以產(chǎn)生橫向電場并為熱電子的產(chǎn)生提供能量，此項操作在IOus的時間 量級，此時的讀電流如圖7所示“10”狀態(tài)。FN隧穿即Fowler-Nordheim隧穿，當電壓加在 二氧化硅層時，由于電場的作用時得能帶彎曲，從而實現(xiàn)電子直接隧穿過二氧化硅層。與此類似，如果改在源端加3. 5V電壓，如圖4所示，那么熱電子注入將聚集在源 端，而這時在漏端加0. 8V的電壓進行讀操作的時候，由于PN結的擴展并不能包含納米晶注 入?yún)^(qū)域，所以此時并不受上面討論的效應的影響。此處的效應如前所述，由于納米晶的分離 存儲特性，電子在漏端并不會如Flash那樣流到浮柵的其他區(qū)域，而只是聚集到漏端。當讀 取的時候，由于漏端加的電壓會使PN結朝向源端擴展，這樣讀取的時候有一部分納米晶就 不包含在溝道部分，所以讀電流相對較小。但在此種情況下，由于讀取的電壓加在源端，不 在漏斷，所以所有納米晶都包含在溝道中，讀電流不受影響。此時讀出的電流就要比“10” 狀態(tài)下的電流小，閾值電壓也得以提高，即圖7所示“01”狀態(tài)。如圖4所示對應的操作，采 用柵端加高壓6V以產(chǎn)生縱向電場，源端加3. 5V以產(chǎn)生橫向電場并為熱電子的產(chǎn)生提供能 量，這樣的操作就是“10”到“01”的編程方式。而重復圖3和圖4的過程，也就是在柵端加高壓6V以產(chǎn)生縱向電場，先后在源端 和漏端加3. 5V(即先以源端加3. 5V漏端加0V，再以源端加0V，漏斷加3. 5V)電壓來實現(xiàn)在 這兩端先后的熱電子注入，那么注入的電子數(shù)目將進一步提高，而閾值電壓將更高，這就是 “00”的操作狀態(tài)，此時的讀電流如圖7所示“00”狀態(tài)。圖7中橫軸為柵壓，縱軸為漏端電 流，ID-VG曲線表示在操作時器件內部存儲電子數(shù)目的變化。擦除操作如圖5所示，在柵端加負壓，通過F N隧穿的方式把電子從納米晶中隧穿 到溝道中，這個過程大概需要IOms量級，而通過調節(jié)Verase來實現(xiàn)在“01” “10” “11”間 的轉換，柵端上加的用來擦除的柵壓Verase逐漸增大，該納米晶期間也從被編程的“ 11 ”狀 態(tài)，經(jīng)-IOV和-12V逐漸被擦除為“01” “10”狀態(tài)，最后經(jīng)-14V擦除到最后的“11”狀態(tài)。讀取狀態(tài)如圖6所示，在柵端加3. 5V電壓，在漏端加0. 8V的偏壓，當器件在“00” 狀態(tài)時，如圖8所示，由于納米晶存儲器的閾值電壓大于3. 5V，此時器件處于關斷狀態(tài)，讀 電流非常小，在PA量級；而如果在“01” “ 10” “ 11”狀態(tài)時，器件開啟，電流在uA級別，但由 于前面所述，電流大小會有差異，如圖8所示，在柵壓為3. 5V時候，電流差別很大，此時通過 外圍讀取電路來區(qū)分“00” “01” “10” “11”四個狀態(tài)，成功實現(xiàn)多值存儲如圖8所示，是在00” “01” “10” “11”四個狀態(tài)下分別讀取的閾值電壓分布曲線 示意圖，橫軸為閾值電壓，縱軸為該閾值電壓下分布的統(tǒng)計幾率。該曲線是掃柵壓從OV到6V，而在漏端加0. 8V電壓，可以看出，通過圖3到圖5的操作，可以成功實現(xiàn)曲線的右移，也 就是閾值電壓的增大，而通過圖6的擦除操作，可以實現(xiàn)曲線左移，閾值電壓減小。從而實 現(xiàn)如圖8所示的閾值電壓分布，可以看出閾值電壓很好地彼此區(qū)分開來，從而實現(xiàn)納米晶 浮柵存儲器的多值存儲。這種新型的多值存儲器基于傳統(tǒng)邏輯工藝，完全兼容于傳統(tǒng)工藝。本結構基于納 米晶的電子分離存儲特性實現(xiàn)多值存儲。存儲器采用熱電子注入為編程方式，以FN隧穿為 擦除方式，以讀電流大小來區(qū)分“00” “01” “10” “11”四種存儲狀態(tài)，從而可以在同樣的面 積下實現(xiàn)多值存儲，使存儲量增大兩倍。基于納米晶浮柵結構的多值非揮發(fā)性存儲器具有 芯片面積極小，工藝簡單靈活、讀寫電壓低、編程時間短、存儲窗口大、存儲時間長及集成密 度高等諸多優(yōu)點。多值結構替代傳統(tǒng)的單值存儲的納米晶存儲器，在固定面積固定工藝的 條件下，通過調整操作方式來實現(xiàn)多值存儲，從而在同樣的面積下，使存儲量增加一倍，大 大節(jié)約了成本。本領域的技術人員在不脫離權利要求書確定的本發(fā)明的精神和范圍的條件下，還 可以對以上內容進行各種各樣的修改。因此本發(fā)明的范圍并不僅限于以上的說明，而是由 權利要求書的范圍來確定的。
權利要求
1.一種基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方法，其特征在于，所述方 法包括在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線、位線和源端線分別施加第四電 壓、第三電壓和第一電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)10 ；在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線、位線和源端線分別施加第四電 壓、第一電壓和第三電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)01 ；先在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線、位線和源端線分別分別施加 第四電壓、第三電壓和第一電壓；然后在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字 線、位線和源端線分別分別施加第四電壓、第一電壓和第三電壓，以在選中的存儲器中存儲 二進制數(shù)據(jù)00 ；或在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線、位線和源端線分別分別施加第 五電壓、第一電壓和第一電壓，以在選中的存儲器中存儲二進制數(shù)據(jù)11。
2.如權利要求1所述的基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方法，其特 征在于所述第一電壓為0V，第三電壓為3. 5V，第四電壓為6V，第五電壓依據(jù)下述電壓值依 次變化:-10V、-12V 和-14V。
3.一種讀取存儲數(shù)據(jù)的方法，其特征在于，所述方法包括在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的字線、位線和源端線分別施加第三電 壓、第二電壓和第一電壓，以讀取使用如權利要求1或2所述的基于納米晶浮柵結構的多值 非揮發(fā)性存儲器的存儲方法存儲的二進制數(shù)據(jù)10、01、10或者11。
4.如權利要求3所述的讀取存儲數(shù)據(jù)的方法，其特征在于，所述第二電壓為0.8V。
5.一種基于納米晶浮柵結構的MOS場效應管的存儲方法，其特征在于，包括在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極和源極分別施加第四電壓、第三電壓和第一電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二進制數(shù)據(jù)10 ；在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極和源極分別施加第四電 壓、第一電壓和第三電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二進制數(shù)據(jù)01 ；先在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極和源極分別施加第四電 壓、第三電壓和第一電壓；然后在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極 和源極分別施加第四電壓、第一電壓和第三電壓，以在基于納米晶浮柵結構的MOS場效應 管中存儲二進制數(shù)據(jù)00;或在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極和源極分別施加第五電 壓、第一電壓和第一電壓，以在基于納米晶浮柵結構的MOS場效應管中存儲二進制數(shù)據(jù)11。
6.如權利要求5所述的基于納米晶浮柵結構的MOS場效應管的存儲方法，其特征在 于第一電壓為0V，第三電壓為3. 5V，第四電壓為6V，第五電壓依據(jù)下述電壓值依次變 化-10V、-12V 和-14V。
7.一種讀取存儲數(shù)據(jù)的方法，其特征在于，在基于納米晶浮柵結構的多值非揮發(fā)性存儲器的柵極、漏極和源極分別施加第三電 壓、第二電壓和第一電壓，以讀取使用如權利要求5或6所述的基于納米晶浮柵結構的MOS 場效應管的存儲方法存儲的二進制數(shù)據(jù)00、01、10或者11。
8.如權利要求7所述的讀取存儲數(shù)據(jù)的方法，其特征在于，第二電壓為0.8V。
全文摘要
本發(fā)明涉及基于納米晶浮柵結構的多值非揮發(fā)性存儲器的存儲方法，屬于存儲器技術領域。所述存儲方法采用熱電子注入為編程方式，以FN隧穿為擦除方式，以讀電流大小來區(qū)分00、01、10、11四種存儲狀態(tài)，從而可以在同樣的面積下實現(xiàn)多值存儲，使存儲量增大兩倍。本發(fā)明采用新的編程方式，在源漏兩端同時編程操作，并形成多值存儲，這大大地提高了編程效率，同時增大了存儲窗口，實現(xiàn)更多點子的存儲，并在同樣大小的存儲單元上實現(xiàn)了兩倍于之前的存儲量；另外，在實現(xiàn)此優(yōu)點的同時并未改變制造工藝，大大降低了成本。
文檔編號G11C16/10GK102117656SQ200910312948
公開日2011年7月6日 申請日期2009年12月31日 優(yōu)先權日2009年12月31日
發(fā)明者劉明, 楊瀟楠, 王永, 王琴 申請人:中國科學院微電子研究所