專利名稱：用于sram的寫操作中的靈敏放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，并且特別涉及靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)，尤其是 SRAM存儲(chǔ)器的讀和寫操作的方法和電路。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)通常應(yīng)用于集成電路中。SRAM單元具有無需更新保 存數(shù)據(jù)的優(yōu)點(diǎn)。SRAM單元可包括不同數(shù)目的晶體管，并經(jīng)常依據(jù)晶體管的數(shù)目而命名，例 如，6晶體管(6-T)SRAM，8晶體管(8-T)SRAM等等。晶體管一般組成存儲(chǔ)比特的數(shù)據(jù)鎖存 器?？商砑宇~外的晶體管控制對晶體管的存取。SRAM單元一般排列成具有行和列的陣列。 通常地，SRAM單元的每行連接到字線，其決定當(dāng)前SRAM單元是否被選擇。SRAM單元的每列 連接到位線(或一對位線)，其用來存儲(chǔ)比特到SRAM單元，或從中讀取。
為了 SRAM存儲(chǔ)器的多組(multi-bank)設(shè)計(jì)，使用長的全局位線連接多組的各列。 圖1說明了包括多個(gè)組的SRAM存儲(chǔ)器的一列的一部分。全局位線2 (可能組成差分對)將 全局讀/寫電路4連接到列中的組。每個(gè)組中，局部位線6互連各自組內(nèi)的SRAM單元。寫 操作中，全局讀/寫電路4產(chǎn)生全擺幅信號(hào)，并將信號(hào)放置到全局位線2上。由于全擺幅信 號(hào)，全局位線2的一個(gè)具有VDD電壓，而另一個(gè)具有VSS電壓。寫入驅(qū)動(dòng)器IO接收來自于 全局位線2的全擺幅信號(hào)，并將全擺幅信號(hào)寫入局部位線6。讀操作中，讀出靈敏放大器8 從局部位線6中讀取信號(hào)，放大信號(hào)，并將放大的信號(hào)發(fā)送到全局讀/寫電路4。
傳統(tǒng)SRAM單元有缺點(diǎn)。寫操作過程中，寫入全擺幅信號(hào)到全局位線2是費(fèi)時(shí)的， 尤其當(dāng)全局位線2較長時(shí)。而且，由于寫操作包括電容的充電，因此它也消耗能量。因此， 需要方案解決上述討論的問題。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)方面，一種集成電路結(jié)構(gòu)包括靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。該 SRAM電路包括一對彼此互補(bǔ)的全局位線，和一對彼此互補(bǔ)的局部位線。在寫操作中，全局讀 /寫電路被連接和設(shè)置以寫入小擺幅信號(hào)到全局位線對。此外，SRAM電路包括第一多路復(fù) 用器和第二多路復(fù)用器，每個(gè)都帶有第一輸入和第二輸入。第一多路復(fù)用器的第一輸入和 和第二多路復(fù)用器的第一輸入被分別連接到全局位線對的兩個(gè)全局位線。靈敏放大器包括 連接到第一多路復(fù)用器的輸出的第一輸入，和連接到第二多路復(fù)用器的輸出的第二輸入。 靈敏放大器被設(shè)置以將小擺幅信號(hào)放大成全擺幅信號(hào)，然后在寫操作中輸出全擺幅信號(hào)到 全部位線對。 根據(jù)本發(fā)明的另一方面，一種集成電路結(jié)構(gòu)包括SRAM電路，其包括一對彼此互補(bǔ) 的全局位線；一對彼此互補(bǔ)的局部位線；和全局讀/寫電路。靈敏放大器連接在全局讀/寫 電路和局部位線對之間。靈敏放大器被設(shè)置以在讀操作中，接收來自局部位線對的第一輸 入信號(hào)，從第一輸入信號(hào)產(chǎn)生第一輸出信號(hào)，并輸出第一輸出信號(hào)到全局讀/寫電路；靈敏 放大器被進(jìn)一步設(shè)置為以在寫操作中，接收來自全局讀/寫電路的第二輸入信號(hào)，從第二
5輸入信號(hào)產(chǎn)生第二輸出信號(hào)，然后輸出第二輸出信號(hào)到局部位線對。 根據(jù)本發(fā)明的又另一方面，一種集成電路具有SRAM電路，其包括一對彼此互補(bǔ)的 全局位線；一對彼此互補(bǔ)的局部位線；和全局讀/寫電路。此外，所述集成電路包括第一多 路復(fù)用器和第二多路復(fù)用器。第一多路復(fù)用器包括連接到全局位線對中第一位線的第一輸 入；連接到局部位線對的第一位線的第二輸入；和第一輸出。第二多路復(fù)用器包括連接到 全局位線對的第二位線的第一輸入；連接到局部位線對的第二位線的第二輸入；和第二輸 出。靈敏放大器包括連接到第一多路復(fù)用器的第一輸出的第一輸入；連接到第二多路復(fù)用 器的第二輸出的第二輸入；連接到全局讀/寫電路的第一輸出；和連接到局部位線對的一 對輸出。 根據(jù)本發(fā)明的又另一方面，一種操作集成電路的方法包括提供帶有一對局部位 線、一對全局位線、和局部讀/寫電路的SRAM。所述方法包括，在寫操作中，寫入小擺幅信號(hào) 到全局位線對；將全局位線對上的小擺幅信號(hào)放大為全擺幅信號(hào)；和寫入全擺幅信號(hào)到局 部位線對。 根據(jù)本發(fā)明的又另一方面，一種操作集成電路的方法包括提供帶有一對局部位 線、一對全局位線、和全局讀/寫電路的SRAM。所述方法包括，在寫操作中，寫入第一信號(hào)到 全局位線對；將全局位線對上的第一信號(hào)放大為第一全擺幅信號(hào)；和寫入第一全擺幅信號(hào) 到局部位線對。所述方法還包括，在讀操作中，從局部位線對讀出第二信號(hào)；將局部位線對 上的第二信號(hào)放大為第二全擺幅信號(hào)，其中放大第一信號(hào)的步驟和放大第二信號(hào)的步驟使 用同一個(gè)靈敏放大器執(zhí)行；和發(fā)送第二全擺幅信號(hào)到全局讀/寫電路。 本發(fā)明實(shí)施例的優(yōu)點(diǎn)包括提高了寫入速度，減少了寫操作中的能量消耗，和由于 在讀和寫操作中共享同一靈敏放大器而減小了芯片尺寸。


為了更全面地理解本發(fā)明和其優(yōu)點(diǎn)，參考下述結(jié)合附圖的描述，其中 圖1說明了傳統(tǒng)靜態(tài)隨機(jī)存取存儲(chǔ)器的列； 圖2A和2B說明了本發(fā)明的實(shí)施例，其中靈敏放大器用于讀和寫操作。 圖3說明了執(zhí)行圖2A所示的實(shí)施例的電路。 圖4說明了寫操作的時(shí)序圖。
具體實(shí)施例方式
下面詳細(xì)討論本首選例的制造和使用。然而，應(yīng)該意識(shí)到，本發(fā)明提供了很多可以 廣泛應(yīng)用于各種不同的具體情況的適用發(fā)明概念。此處討論的具體實(shí)施例僅僅是制造和使 用發(fā)明的具體方式的說明，并不限制發(fā)明的范圍。 本發(fā)明提供了一種新的靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)讀/寫電路實(shí)施例。討論本 發(fā)明的各種不同實(shí)施例。在本發(fā)明的各種不同視圖和說明實(shí)施例中，使用類似的參考數(shù)字 標(biāo)記類似的元件。 圖2A說明了本發(fā)明的一個(gè)實(shí)施例。說明了 SRAM存儲(chǔ)器20的列的一部分，包括全 局讀/寫電路22，陣列24(也可能被稱為組，宏，或其他類似的名稱)，多路復(fù)用器(MUX)數(shù) 據(jù)線26，互補(bǔ)的全局位線GBL和GBLB，和互補(bǔ)的局部位線BL和BLB。簡化起見，僅詳細(xì)說明
6陣列24中的一列，而其他陣列24可能和說明列有相同的結(jié)構(gòu)。應(yīng)意識(shí)到該列可包括比圖 示說明更多的陣列24。全局位線GBL和GBLB可從全局讀/寫電路22延伸到列的端點(diǎn)，因 此列中的所有陣列24共享同一組全局位線GBL和GBLB。全局讀/寫電路22負(fù)責(zé)列中的所 有陣列24的讀/寫操作。應(yīng)意識(shí)到位線BL和BLB的命名可以被互換，位線GBL和GBLB的 命名也可以被互換。 在陣列24的每一個(gè)中，提供靈敏放大器SA。靈敏放大器SA包括一對互補(bǔ)的通常 帶有相反信號(hào)的輸入INI和IN2。此外，靈敏放大器包括一對互補(bǔ)的輸出0UT1和0UT2，經(jīng) 常帶有互補(bǔ)的信號(hào)。輸入INI和輸出0UT1可以互相連接，輸入IN2和輸出0UT2可以互相 連接，然而，它們也可是彼此分離的。靈敏放大器SA可選擇地可包括額外的輸出0UT3，其可 輸出與輸出0UT1和0UT2中的一個(gè)相同的信號(hào)。 多路復(fù)用器MUX1和MUX2連接到靈敏放大器SA，其中多路復(fù)用器MUX1的輸出30 連接到輸入IN1，多路復(fù)用器MUX2的輸出32連接到輸入IN2。多路復(fù)用器MUX1有輸入36 和38，其中輸入36連接到全局位線GBL，輸入38連接到局部位線BL。類似地，多路復(fù)用器 MUX2有輸入40和42，其中輸入40連接到全局位線GBLB，輸入42連接到局部BLB。靈敏放 大器SA的輸出0UT1和0UT2可分別連接到局部位線BL和BLB。在一個(gè)實(shí)施例中，靈敏放大 器包括輸出0UT3，其通過信號(hào)線44連接到全局讀/寫電路22。如圖2B所示在可選擇的實(shí) 施例中，靈敏放大器SA不包括輸出0UT3。相反，輸出0UT1和0UT2也連接到全局位線GBL 和GBLB，例如，通過兩對三態(tài)門46和48選擇是應(yīng)將輸出0UT1和0UT2連接到局部位線BL 和BLB還是連接到全局位線GBL和GBLB。 多路復(fù)用器MUX1和MUX2根據(jù)操作是讀操作還是寫操作而復(fù)用?；厝⒖紙D2A， 讀操作中，多路復(fù)用器MUX1和MUX2分別連接輸入38和42到靈敏放大器SA的輸入IN1和 IN2。因?yàn)檩斎?8和42分別連接到局部位線BL和BLB，因此靈敏放大器SA接收來自局部 位線BL和BLB的信號(hào)，然后將從局部位線BL和BLB讀出的信號(hào)放大成全擺幅信號(hào)。然后， 全擺幅信號(hào)從輸出0UT3輸出到全局讀/寫電路22?；蛘?，如圖2B所示，全擺幅信號(hào)通過三 態(tài)門46被發(fā)送到全局位線GBL和GBLB。然后，全局讀/寫電路22接收來自全局位線GBL 和GBLB的全擺幅信號(hào)。 寫操作中，全局讀/寫電路發(fā)送小擺幅信號(hào)到全局位線GBL和GBLB。小擺幅信 號(hào)的幅度比全擺幅信號(hào)的幅度小，其中小擺幅信號(hào)和全擺幅信號(hào)的幅度是兩種不同信號(hào)的 電壓差，例如在不同位線GBL和GBLB上。在示意性的實(shí)施例例中，全擺幅信號(hào)的幅度是 (VDD-VSS)，其中電壓VDD和VSS是SRAM存儲(chǔ)器20的電源電壓。優(yōu)選地，小擺幅信號(hào)的幅 度小于全擺幅信號(hào)幅度的大約80%，更優(yōu)選地小于大約50%，再優(yōu)選地是小于大約20%， 甚至是10%。更好的是，小擺幅信號(hào)的幅度盡可能的小，只要它足夠地強(qiáng)，使得即使是位于 離全局讀/寫電路22最遠(yuǎn)的位置的靈敏放大器SA，仍能夠?qū)⑺糯蟪扇珨[幅信號(hào)。在本發(fā) 明的示意性實(shí)施例中，小擺幅信號(hào)的幅度小于200mV，可以是大約100mV。
在寫操作中，多路復(fù)用器MUX1和MUX2分別連接輸入36和40到靈敏放大器SA的 輸入IN1和IN2。由于輸入36和40分別連接到全局位線GBL和GBLB，因此靈敏放大器接 收來自全局位線GBL和GBLB的小擺幅信號(hào)，然后將小擺幅信號(hào)放大成全擺幅信號(hào)，從輸出 0UT1和0UT2輸出全擺幅信號(hào)到局部位線BL和BLB。圖2B所示，在示意性的實(shí)施例中，輸 出通過三態(tài)門48發(fā)送到局部位線BL和BLB。
本發(fā)明的優(yōu)點(diǎn)是在寫操作中，全局讀/寫電路22僅需要寫入小擺幅信號(hào)而不是全 擺幅信號(hào)到全局位線GBL和GBLB。眾所周知，寫入全局位線GBL和GBLB可包括對電容進(jìn) 行充電，由于電容的充電量與電容的電壓成正比，因此本發(fā)明的實(shí)施例需要較少的功率。此 外，全局位線GBL和GBLB可以非常長，因此具有不容忽視的寄生電容，因而，用小擺幅信號(hào) 替代全擺幅信號(hào)節(jié)省寫入全局位線GBL和GBLB的時(shí)間。寫入速度因此被提高。
圖3說明了實(shí)現(xiàn)圖2A所示的實(shí)施例的電路。本領(lǐng)域技術(shù)人員可意識(shí)到，圖2A和 2B所示的框圖可使用不同的電路實(shí)現(xiàn)。參考圖3，反相器INV1和INV2組成圖2A中的靈敏 放大器SA，而PM0S晶體管Pl和P2組成多路復(fù)用器MUX1， PM0S晶體管P3和P4組成多路 復(fù)用器MUX2。信號(hào)線PGB(傳輸門柵，設(shè)置為邏輯低時(shí)指示讀操作)和GWPG(全局寫入傳輸 門，設(shè)置為邏輯低時(shí)指示寫操作)控制應(yīng)該輸入來自全局位線GBL和GBLB的信號(hào)還是來自 數(shù)據(jù)線DL和DLB的信號(hào)到靈敏放大器SA。此外，數(shù)據(jù)線DL和DLB(圖3中未顯示，請參考 圖2)通過MUX數(shù)據(jù)線26連接到局部位線BL和BLB。因此，節(jié)點(diǎn)50和52可分別被看作圖 2A所示的輸出0UT1和0UT2，盡管圖2A所示的實(shí)際輸出0UT1和0UT2可能事實(shí)上是連接到 MUX數(shù)據(jù)線26的節(jié)點(diǎn)(未顯示)。NMOS晶體管Nl和N2組成寫入數(shù)據(jù)線DL的電路。NMOS 晶體管N3和N4組成寫入數(shù)據(jù)線DLB的電路。 寫操作中，全局讀/寫電路22發(fā)送小擺幅信號(hào)到全局位線GBL和GBLB。設(shè)置線 GWPG為低以打開PMOS晶體管P2和P4，使得小擺幅信號(hào)被節(jié)點(diǎn)54和56 (靈敏放大器SA的 節(jié)點(diǎn))接收到。節(jié)點(diǎn)54和56上的小擺幅信號(hào)被放大為全擺幅信號(hào)。節(jié)點(diǎn)54和56中的一 個(gè)打開各自的NMOS晶體管N2和N4，使得各自的數(shù)據(jù)線DL和DBL (預(yù)充電到電壓VDD)放電 至電源地，而數(shù)據(jù)線DL和DBL的另一線保持在電壓VDD。因此，全擺幅信號(hào)寫入到數(shù)據(jù)線 DL和DLB，并進(jìn)一步傳遞到位線BL和BLB (未顯示)。 讀操作中，設(shè)置線PGB為低以打開PMOS晶體管Pl和P3，使得數(shù)據(jù)線DL和DLB上 的信號(hào)(也是位線上的信號(hào))被讀入到靈敏放大器SA并被放大成全擺幅信號(hào)。然后，產(chǎn)生 的全擺幅信號(hào)通過輸出0UT3發(fā)送到全局讀/寫電路22。請注意，反相器INV3可被認(rèn)為是 靈敏放大器的內(nèi)部部分，或者是外部部分。 圖4圖釋說明了時(shí)序圖。除了上面段落討論的信號(hào)，也說明了標(biāo)記為靈敏放大器 使能(SAE)的信號(hào)和字線信號(hào)(WL)來顯示信號(hào)的時(shí)序。 本發(fā)明的實(shí)施例有一些優(yōu)點(diǎn)。首先，寫操作中，將小擺幅信號(hào)而不是全擺幅信號(hào)寫 入全局位線。因此，需要更小的全局位線脈沖，寫操作更快。也節(jié)省了能量。本發(fā)明實(shí)施例 中的靈敏放大器同時(shí)用于讀操作和寫操作中，因此至少傳統(tǒng)局部寫驅(qū)動(dòng)的部分不再需要。 因此節(jié)省了芯片尺寸。 盡管詳細(xì)描述了本發(fā)明和它的優(yōu)點(diǎn)，可以理解在不脫離本發(fā)明的原理和精神的情 況下可以對這些實(shí)施例進(jìn)行多種變化、修改和替換。而且，本應(yīng)用的范圍不局限于說明書中 描述的過程，裝置，制造，和組成的問題，手段，方法和步驟的具體實(shí)例。對于本領(lǐng)域的普通 技術(shù)人員，應(yīng)感激本發(fā)明的公開，根據(jù)本發(fā)明，現(xiàn)存的或今后開發(fā)的執(zhí)行相同的功能或獲得 相同結(jié)果的過程，裝置，制造，組成的問題，手段，方法或步驟可能被使用。因此，所附權(quán)利要 求應(yīng)該包括在這樣的過程，裝置，制造，組成的問題，手段，方法，或步驟的范圍內(nèi)。
8
權(quán)利要求
一種集成電路結(jié)構(gòu)，包括靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)電路，包括一對彼此互補(bǔ)的全局位線；一對彼此互補(bǔ)的局部位線；連接到所述全局位線對的全局讀/寫電路，其被配置以在寫操作中將小擺幅信號(hào)寫入到全局位線對；第一多路復(fù)用器和第二多路復(fù)用器，每個(gè)多路復(fù)用器包括第一輸入和第二輸入，其中所述第一多路復(fù)用器的第一輸入和所述第二多路復(fù)用器的第一輸入連接到全局位線對的不同位線；靈敏放大器，包括連接到所述第一多路復(fù)用器的輸出的第一輸入，和連接到所述第二多路復(fù)用器的輸出的第二輸入，其中，在寫操作中，所述靈敏放大器被配置以將小擺幅信號(hào)放大為全擺幅信號(hào)，然后輸出全擺幅信號(hào)到局部位線對。
2. 根據(jù)權(quán)利要求l的集成電路結(jié)構(gòu)，其中小擺幅信號(hào)的幅度小于全擺幅信號(hào)的約 50%。
3. 根據(jù)權(quán)利要求l的集成電路結(jié)構(gòu)，其中第一多路復(fù)用器的第二輸入和第二多路復(fù)用 器的第二輸入連接到局部位線對，其中第一多路復(fù)用器被設(shè)置為在寫操作中連接第一多路復(fù)用器的第一輸入到第一多 路復(fù)用器的輸出，在讀操作中連接第一多路復(fù)用器的第二輸入到第一多路復(fù)用器的輸出； 和其中第二多路復(fù)用器被設(shè)置為在寫操作中連接第二多路復(fù)用器的第一輸入到第二多 路復(fù)用器的輸出，在讀操作中連接第二多路復(fù)用器的第二輸入到第二多路復(fù)用器的輸出。
4. 根據(jù)權(quán)利要求l的集成電路結(jié)構(gòu)，其中所述靈敏放大器還被設(shè)置以在讀操作中輸出 附加的全擺幅信號(hào)到全局讀/寫電路。
5. 根據(jù)權(quán)利要求4的集成電路結(jié)構(gòu)，其中所述靈敏放大器被設(shè)置以在讀操作中通過全 局位線對或者通過與全局位線對分離的信號(hào)線，將全擺幅信號(hào)輸出到全局讀/寫電路。
6. —種集成電路結(jié)構(gòu)，包括 靜態(tài)隨機(jī)存取存儲(chǔ)(SRAM)電路，包括 一對彼此互補(bǔ)的全局位線； 一對彼此互補(bǔ)的局部位線； 全局讀/寫電路；禾口連接在全局讀/寫電路和局部位線對之間的靈敏放大器，其中靈敏放大器被設(shè)置為 在讀操作中，接收來自局部位線對的第一輸入信號(hào)，從第一輸入信號(hào)產(chǎn)生第一輸出信號(hào)，然后輸出第一輸出信號(hào)到全局讀/寫電路；禾口在寫操作中，接收來自全局讀/寫電路的第二輸入信號(hào)，從第二輸入信號(hào)產(chǎn)生第二輸出信號(hào)，然后輸出第二輸出信號(hào)到局部位線對。
7. 根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，其中第二輸入信號(hào)是小擺幅信號(hào)，其中寫操作中，所述靈敏放大器通過全局位線對接收來自全局讀/寫電路的第二輸入信號(hào)，其中第二輸入 信號(hào)的幅度小于第二輸出信號(hào)的約20%。
8. 根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，其中讀操作中，所述靈敏放大器通過全局位線對輸出第一輸出信號(hào)到全局讀/寫電路。
9. 根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，其中讀操作中，所述靈敏放大器通過與全局位線對分離的信號(hào)線輸出第一輸出信號(hào)到全局讀/寫電路。
10. 根據(jù)權(quán)利要求6的集成電路結(jié)構(gòu)，還包括第一多路復(fù)用器，包括連接到全局位線對的第一線的第一輸入，連接到局部位線對的 第一線的第二輸入，和連接到所述靈敏放大器第一輸入的第一輸出；第二多路復(fù)用器，包括連接到全局位線對第二線的第一輸入，連接到局部位線對第二 線的第二輸入，和連接到所述靈敏放大器第二輸入的第二輸出。
11. 一種集成電路結(jié)構(gòu)，包括 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)電路，包括 一對彼此互補(bǔ)的全局位線； 一對彼此互補(bǔ)的局部位線； 全局讀/寫電路； 第一多路復(fù)用器，包括連接到全局位線對的第一位線的第一輸入； 連接到局部位線對的第一位線的第二輸入；禾口 第一輸出；第二多路復(fù)用器，包括 連接到全局位線對第二位線的第一輸入； 連接到局部位線對第二位線的第二輸入；禾口 第二輸出； 靈敏放大器，包括連接到第一多路復(fù)用器的第一輸出的第一輸入； 連接到第二多路復(fù)用器的第二輸出的第二輸入； 連接到全局讀/寫電路的第一輸出；禾口 連接到局部位線對的一對輸出。
12. 根據(jù)權(quán)利要求11的集成電路結(jié)構(gòu)，其中靈敏放大器的第一輸出通過與全局位線對 分離的信號(hào)線連接到全局讀/寫電路。
13. 根據(jù)權(quán)利要求11的集成電路結(jié)構(gòu)，其中靈敏放大器的第一輸出通過全局位線對連 接到全局讀/寫電路。
14. 根據(jù)權(quán)利要求11的集成電路結(jié)構(gòu)，其中全局讀/寫電路被設(shè)置以在寫操作中寫入 小擺幅信號(hào)到全局位線對；其中靈敏放大器被設(shè)置以在讀操作中，接收來自局部位線對的第一輸入信號(hào)，從第一 輸入信號(hào)產(chǎn)生第一全擺幅信號(hào)，然后輸出第一全擺幅信號(hào)到全局讀/寫電路；禾口在寫操作中，接收來自全局位線對的小擺幅信號(hào)，從小擺幅信號(hào)產(chǎn)生第二全擺幅信號(hào)， 然后輸出第二全擺幅信號(hào)到局部位線對。
15. 根據(jù)權(quán)利要求11的集成電路結(jié)構(gòu)，其中第一多路復(fù)用器包括第一 PM0S晶體管，具有連接在第一多路復(fù)用器的第一輸入和第一多路復(fù)用器的第一 輸出之間的源極/漏極通路；第二 PM0S晶體管，具有連接在第二多路復(fù)用器的第一輸入和第二多路復(fù)用器的第一 輸出之間的源極/漏極通路。
全文摘要
一種靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)電路結(jié)構(gòu)，包括一對互補(bǔ)的全局位線，和一對互補(bǔ)的局部位線。全局讀/寫電路連接到全局位線對，寫操作中，被配置以將小擺幅信號(hào)寫入到全局位線對。SRAM電路還包括第一多路復(fù)用器和第二多路復(fù)用器，每個(gè)多路復(fù)用器都具有第一輸入和第二輸入。第一多路復(fù)用器的第一輸入和第二多路復(fù)用器的第一輸入連接到全局位線對的不同位線上。靈敏放大器包括連接到第一多路復(fù)用器的輸出的第一輸入，和連接到第二多路復(fù)用器的輸出的第二輸入。靈敏放大器被設(shè)置以將小擺幅信號(hào)放大為全擺幅信號(hào)，然后在寫操作中輸出全擺幅信號(hào)到局部位線對。
文檔編號(hào)G11C11/41GK101770806SQ20091020361
公開日2010年7月7日 申請日期2009年5月19日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者吳瑞仁, 陳彝梓 申請人:臺(tái)灣積體電路制造股份有限公司