專利名稱：半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法
半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法
相關(guān)申請的交叉引用
本發(fā)明要求分別于2008年8月21日和2009年8月20日遞交的韓國 專利申請10-2008-0081989和10-2009-0077212的優(yōu)先權(quán)，其全部內(nèi)^if 過引用合并于此。
背景技術(shù)：
本發(fā)明涉及半導(dǎo)體設(shè)計(jì)技術(shù)，具體地，涉及半導(dǎo)*儲(chǔ)裝置的行路徑 設(shè)計(jì)。更具體地，本發(fā)明涉及負(fù)字線驅(qū)動(dòng)技術(shù)。
可以用形成基本單元的存儲(chǔ)單元的組來配置半導(dǎo)體存儲(chǔ)裝置。以矩陣 形式排列大量的存儲(chǔ)單元。被形成為典型的半導(dǎo)*儲(chǔ)裝置的動(dòng)態(tài)隨M 取存儲(chǔ)器(DRAM)的存儲(chǔ)單元包括一個(gè)NMOS晶體管和一個(gè)電容器。
圖l是示出了傳統(tǒng)的DRAM單元的配置的電路圖。
參照圖1，該DRAM單元的NMOS晶體管T具有連接到字線WL 的柵極、以及連接到位線BL的源極。該DRAM單元的電容器C具有連 接到NMOS晶體管T的漏極的存儲(chǔ)節(jié)點(diǎn)、以及連接到單元板電壓端子的 板節(jié)點(diǎn)。
字線WL是信號(hào)線，通過行地址選擇該信號(hào)線來選擇和激活對應(yīng)的 存儲(chǔ)單元。當(dāng)選擇某個(gè)字線WL時(shí)，高電壓電平(VPP)被施加到所選的 字線WL,使得與該字線WL相連接的單元晶體管T被導(dǎo)通。通過電容 器C的存儲(chǔ)節(jié)點(diǎn)與作為通過其輸入或輸出數(shù)據(jù)的信號(hào)線的位線之間共享 的電荷來發(fā)生基本的數(shù)據(jù)傳輸。這是DRAM的基本激活操作。
在DRAM的預(yù)充電操作中，在激活操作中選擇的字線變?yōu)榈仉妷弘?平(VSS)。因此，單元晶體管T被關(guān)斷，并且數(shù)據(jù)被存儲(chǔ)在電容器C的 存儲(chǔ)節(jié)點(diǎn)中。
同時(shí)，由于DRAM的存儲(chǔ)單元即使在其未被選擇時(shí)也具有泄漏電流， 因此所存儲(chǔ)的數(shù)據(jù)可能在經(jīng)過一定時(shí)間之后被丟失。為了防止數(shù)據(jù)丟失， 必須執(zhí)行刷新操作，以便以預(yù)定的時(shí)間間隔放大和恢復(fù)存儲(chǔ)節(jié)點(diǎn)的數(shù)據(jù)。
9由于DRAM制造工藝的集成度得到了改進(jìn)，因此存儲(chǔ)單元與其相鄰部分 之間的間隔逐漸變窄，從而導(dǎo)致了在存儲(chǔ)節(jié)點(diǎn)處的泄漏電流的增大。此外， 由于存儲(chǔ)節(jié)點(diǎn)自身的電容變得更小，因此刷新特性被進(jìn)一步劣化。
同時(shí)，增大單元晶體管的閾值電壓的方法可以用于減小在單元晶體管 處的泄漏電流。然而，如果單元晶體管的閾值電壓被增大，則將數(shù)據(jù)存儲(chǔ) 在存儲(chǔ)節(jié)點(diǎn)中所花費(fèi)的時(shí)間增加。
負(fù)字線方案可以改善刷新特性，而不劣化將數(shù)據(jù)存儲(chǔ)在存儲(chǔ)節(jié)點(diǎn)中所 花費(fèi)的時(shí)間的特性，這是因?yàn)?，通過在字線未被選擇的預(yù)充電狀態(tài)中使字 線的電位保持為低于現(xiàn)有的地電壓電平(VSS)的負(fù)電位，使用單元晶體 管的柵極-源極電壓(Vgs)關(guān)系來控制泄漏電流，而不增大其閾值電壓。
然而，該負(fù)字線方案的缺點(diǎn)在于，電流消耗根據(jù)電位變化寬度(漂移 寬度)而增大。也就是說，所選的字線處于外部高電壓電平(VPP)，而 未選擇的字線處于低于地電壓電平(VSS)的負(fù)字線電壓電平(VBBW)。 因此，與不^f吏用負(fù)字線方案的情況相比，字線的電位變化寬度增大。電流 消耗增大。此夕卜，產(chǎn)生高電壓和負(fù)字線電壓的內(nèi)部電壓電路必須管理較大 的電流量。
如果位線和字線被縮短，則通過應(yīng)用負(fù)字線方案而增大了電流消耗。
同時(shí)，在具有低閾值電壓的晶體管(例如FinFET)的情況下，已經(jīng) 必須在全部單元陣列上應(yīng)用負(fù)字線方案。然而，在具有凹入溝道結(jié)構(gòu)的晶 體管的情況下，由于閾值電壓未被降低，因此尚未總是必須在全部單元上 應(yīng)用負(fù)字線方案。
在這種結(jié)構(gòu)中，如果在全部單元上應(yīng)用負(fù)字線方案，則全部單元的溝 道摻雜可能被降低，因此溝道閾值電壓可能被降低。這意味著，即使被用 作字線驅(qū)動(dòng)電壓的高電壓被降低，晶體管也具有適當(dāng)?shù)碾娏黩?qū)動(dòng)性。
然而，在這種情況下，溝道電壓由于相鄰字線而波動(dòng)的相鄰柵極效應(yīng) 可能惡化。也就是說，如果所選的字線被激活到高電壓電平，則由于通過 應(yīng)用負(fù)字線方案而使溝道摻雜處于非常低的狀態(tài)，因此由與所選字線共享 有源區(qū)的相鄰字線控制的溝道區(qū)經(jīng)歷了大的電壓升高。這使得相應(yīng)單元的 關(guān)斷特性劣化，從而導(dǎo)致了泄漏電流的增大。 與具有平面溝道結(jié)構(gòu)的晶體管相比，由于相鄰單元的溝道朝向旁邊經(jīng) 過的字線，因此具有凹入溝道結(jié)構(gòu)的晶體管可能受到更嚴(yán)重的影響。此外，與具有凹入溝道結(jié)構(gòu)的晶體管相比，具有鞍型柵極結(jié)構(gòu)的晶體管可能嚴(yán)重 地影響相鄰單元的溝道。
同時(shí)，隨著技術(shù)的進(jìn)步，字線之間的間隔變得更窄。在這種情況下， 相鄰柵M應(yīng)成為更加重要的顧慮。

發(fā)明內(nèi)容
本發(fā)明的 一個(gè)實(shí)施例旨在提供一種防止負(fù)字線方案中的相鄰柵極效 應(yīng)的半導(dǎo)體存儲(chǔ)裝置以及用于驅(qū)動(dòng)該半導(dǎo)體存儲(chǔ)裝置的方法。
本發(fā)明的另 一實(shí)施例旨在提供一種防止負(fù)字線方案中的不必要的電 流消耗的增大的半導(dǎo)體存儲(chǔ)裝置以及用于驅(qū)動(dòng)該半導(dǎo)體存儲(chǔ)裝置的方法。
根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)*儲(chǔ)裝置，該半導(dǎo)體存儲(chǔ)裝
置具有多個(gè)字線和驅(qū)動(dòng)器，該驅(qū)動(dòng)器被配置用于在該多個(gè)字線中的字線 被激活命令激活時(shí)，在該激活的字線被驅(qū)動(dòng)到高電壓電平的時(shí)段期間，以 不同的字線驅(qū)動(dòng)電壓電平驅(qū)動(dòng)至少一個(gè)與激活的字線相鄰的未激活的字 線以及剩余的未激活的字線。
根據(jù)本發(fā)明的另一方面，提供了一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方 法，包括在預(yù)充電時(shí)段期間將包括多個(gè)單位單元塊的存儲(chǔ)單元區(qū)的子字 線驅(qū)動(dòng)到地電壓電平，以及在激活時(shí)段期間選擇性地將與激活的子字線相 鄰的至少一個(gè)子字線驅(qū)動(dòng)到負(fù)電壓電平。
根據(jù)本發(fā)明的又一方面，提供了一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方 法，包括在預(yù)充電時(shí)段期間將包括多個(gè)單位單元塊的存儲(chǔ)單元區(qū)的子字 線驅(qū)動(dòng)到第一負(fù)電壓電平，以及在激活時(shí)段期間，選擇性地將與激活的子 字線相鄰的至少一個(gè)子字線驅(qū)動(dòng)到低于第一負(fù)電壓電平的第二負(fù)電壓電 平，并將剩余的未激活的子字線驅(qū)動(dòng)到第一負(fù)電壓。
根據(jù)本發(fā)明的又一方面，提供了一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方 法，包括在預(yù)充電時(shí)段期間將包括多個(gè)單位單元塊的存儲(chǔ)單元區(qū)的子字 線驅(qū)動(dòng)到地電壓電平，以及在激活時(shí)段期間，將激活的子字線所不屬于的 單位單元塊的子字線驅(qū)動(dòng)到地電壓電平，選擇性地將激活的子字線所屬于 的單位單元塊的未激活的子字線驅(qū)動(dòng)到第一負(fù)電壓電平，以及選擇性地將 激活的子字線所屬于的單位單元塊的未激活的子字線中的、與激活的子字 線相鄰的至少一個(gè)子字線驅(qū)動(dòng)到低于第一負(fù)電壓電平的第二負(fù)電壓電平。根據(jù)本發(fā)明的又一方面，提供了一種用于驅(qū)動(dòng)半導(dǎo)體存儲(chǔ)裝置的方
法，包括在預(yù)充電時(shí)段期間將包括多個(gè)單位單元塊的存儲(chǔ)單元區(qū)的子字 線驅(qū)動(dòng)到第一負(fù)電壓電平，以及在激活時(shí)段期間，將激活的子字線所不屬 于的單位單元塊的子字線驅(qū)動(dòng)到第一負(fù)電壓電平，選擇性地將激活的子字
線所屬于的單位單元塊的未激活的子字線驅(qū)動(dòng)到低于第一負(fù)電壓電平的 第二負(fù)電壓電平，以及選擇性地將激活的子字線所屬于的單位單元塊的未 激活的子字線中的、與激活的子字線相鄰的至少一個(gè)子字線驅(qū)動(dòng)到^f氐于第 二負(fù)電壓電平的第三負(fù)電壓電平。
根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體存儲(chǔ)裝置，包括主字線 解碼器，被配置用于對行地址的高位進(jìn)行解碼以產(chǎn)生主字線選擇信號(hào)；子 字線選擇線解碼器，被配置用于對行地址的在該行地址中低于該高位的位 進(jìn)行解碼以產(chǎn)生子字線選#^信號(hào)；主字線驅(qū)動(dòng)器，被配置用于響應(yīng)于主字 線選擇信號(hào)而驅(qū)動(dòng)多個(gè)主字線；子字線選擇性驅(qū)動(dòng)器，被配置用于響應(yīng)于 子字線選擇信號(hào)而驅(qū)動(dòng)多個(gè)子字線選擇線；子字線關(guān)斷電壓線驅(qū)動(dòng)器，被 配置用于響應(yīng)于子字線選擇信號(hào)或主字線選擇信號(hào)而以不同的電壓電平 驅(qū)動(dòng)多個(gè)子字線關(guān)斷電壓線；以及子字線驅(qū)動(dòng)器，被配置用于響應(yīng)于主字 線、子字線選擇線以及子字線關(guān)斷電壓線上的信號(hào)而驅(qū)動(dòng)多個(gè)子字線。
根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體存儲(chǔ)裝置，包括主字線 解碼器，被配置用于對行地址的高位進(jìn)行解碼，以產(chǎn)生主字線選#^信號(hào)； 子字線選擇線解碼器，被配置用于對行地址的在該行地址中低于該高位的 位進(jìn)行解碼，以產(chǎn)生子字線選^信號(hào)；主字線驅(qū)動(dòng)器，被配置用于響應(yīng)于 主字線選^^信號(hào)而驅(qū)動(dòng)多個(gè)主字線；子字線選擇線驅(qū)動(dòng)器，被配置用于響 應(yīng)于子字線選擇信號(hào)而驅(qū)動(dòng)多個(gè)子字線選擇線；子字線關(guān)斷電壓線驅(qū)動(dòng) 器，被配置用于響應(yīng)于與多個(gè)單位單元塊相對應(yīng)的多個(gè)塊激活信號(hào)而以不 同的電壓電平驅(qū)動(dòng)基于單位單元塊分配的多個(gè)子字線關(guān)斷電壓線；以及子 字線驅(qū)動(dòng)器，被配置用于響應(yīng)于主字線、子字線選擇線以及子字線關(guān)斷電 壓線上的信號(hào)而驅(qū)動(dòng)多個(gè)子字線.


圖l是示出了傳統(tǒng)的DRAM單元的配置的電路圖2A是說明根據(jù)本發(fā)明的實(shí)施例的單元陣列的布局圖2B是用于說明根據(jù)本發(fā)明的第一實(shí)施例的選擇性負(fù)字線方案的字線驅(qū)動(dòng)電壓的波形圖2C是用于說明根據(jù)本發(fā)明的第二實(shí)施例的選擇性負(fù)字線方案的字 線驅(qū)動(dòng)電壓的波形圖3是示出了 DRAM的存儲(chǔ)單元區(qū)的配置的框圖4是示出了根據(jù)本發(fā)明的第五實(shí)施例的DRAM的行路徑的電路配 置的框圖5示出了根據(jù)本發(fā)明的第五實(shí)施例的字線驅(qū)動(dòng)方案的線路布置；
圖6示出了用于典型的字線驅(qū)動(dòng)方案的線路布置；
圖7A和7B示出了定義了與激活的FX線相鄰的FX線的、根據(jù)本發(fā) 明的第五實(shí)施例的FXVSS驅(qū)動(dòng)器的實(shí)現(xiàn)示例；
圖8A和8B示出了定義了與激活的FX線相鄰的FX線的、根據(jù)本發(fā) 明的第六實(shí)施例的FXVSS驅(qū)動(dòng)器的實(shí)現(xiàn)示例；
圖9是示出了根據(jù)本發(fā)明的第七實(shí)施例的DRAM的行路徑的電路配 置的才匡圖10示出了根據(jù)本發(fā)明的第七實(shí)施例的MWLVSS驅(qū)動(dòng)器的實(shí)現(xiàn)示
例；
圖11A和11B示出了定義了與激活的FX線相鄰的FX線的、才艮據(jù)本 發(fā)明的第八實(shí)施例的MWLVSS驅(qū)動(dòng)器的實(shí)現(xiàn)示例；
圖12是根據(jù)本發(fā)明的第九實(shí)施例的MWLVSS驅(qū)動(dòng)器的電路圖13A和13B是子字線驅(qū)動(dòng)器的電路圖。
具體實(shí)施例方式
通過下面的描述將理解本發(fā)明的其它的目的和優(yōu)點(diǎn)，并且參考本發(fā)明 的實(shí)施例，本發(fā)明的其它的目的和優(yōu)點(diǎn)將變得明顯.
圖2A是說明根據(jù)本發(fā)明的實(shí)施例的單元陣列的布局圖。
參照圖2A，當(dāng)通過激活命令激活某個(gè)字線A時(shí)，在激活的字線A被 驅(qū)動(dòng)到高電壓電平(VPP)的時(shí)段期間，用不同的字線驅(qū)動(dòng)電壓電平來驅(qū) 動(dòng)與激活的字線A相鄰(或受其影響)的字線B以及剩余的字線C (未 激活的字線中的除了字線B之外的字線)。這里使用的術(shù)語"字線"可以指層級字線結(jié)構(gòu)中的子字線(SWL)。用于與激活的字線A相鄰的字線B 的字線驅(qū)動(dòng)電壓電平可以低于用于剩余的字線C的字線驅(qū)動(dòng)電壓電平。
同時(shí)，與激活的子字線A相鄰(或受其影響)的子字線B可以包括 與激活的子字線A共享有源區(qū)的相鄰子字線B (1)、通過與激活的子字 線A相鄰的隔離區(qū)的通過子字線B (2)、共享與激活的子字線A相對應(yīng) 的主字線(MWL)的未激活的子字線B (3)。剩余的字線C是激活的子 字線A所屬于的單位單元塊的未激活的子字線，該單位單元塊構(gòu)成了與 單位位線讀出放大器塊和單位子字線驅(qū)動(dòng)器塊相對應(yīng)的單位存儲(chǔ)區(qū)。
圖2B是用于說明根據(jù)本發(fā)明的第一實(shí)施例的選擇性負(fù)字線方案的字 線驅(qū)動(dòng)電壓的波形圖'
參照圖2B，在根據(jù)本發(fā)明的第一實(shí)施例的選擇性負(fù)字線方案中，全 部子字線在預(yù)充電狀態(tài)下被驅(qū)動(dòng)到地電壓電平(VSS)。
然后，如圖2B的部分(A)中所示，當(dāng)通過激活命令激活某個(gè)子字 線時(shí)，對應(yīng)的子字線在激活時(shí)段期間被驅(qū)動(dòng)到高電壓電平(VPP)。在這 種情況下，如圖2B的部分(B)中所示，未激活的子字線中的與激活的 子字線相鄰(或受其影響)的子字線被驅(qū)動(dòng)到負(fù)電壓電平(V-)，例如-(K2V。 如圖2B的部分(C)中所示，剩余的未激活的子字線保持地電壓電平
(vss)?？梢灾贿x#^目鄰子字線，或可以選擇通過子字線以;M目鄰子字
線，作為未激活的子字線中的被驅(qū)動(dòng)到負(fù)電壓電平(V-)的子字線。此夕卜， 共享與激活的子字線相對應(yīng)的主字線(MWL)的全部子字線可以被選擇 性地驅(qū)動(dòng)到負(fù)電壓電平(V-),或者激活的子字線所屬于的單位單元塊的 未激活的子字線可以被選擇性地驅(qū)動(dòng)到負(fù)電壓電平(V-)。
在激活時(shí)^:之后，全部子字線被預(yù)充電到地電壓電平(vss)。
因此，如果負(fù)字線方案只被選擇性地應(yīng)用于未激活的子字線中的與激 活的子字線相鄰(或受其影響)的子字線，則與將全部未激活的子字線預(yù) 充電到負(fù)電壓電平的典型的負(fù)字線方案相比，更加有效地改善了相鄰柵極 效應(yīng)。此外，防止了作為典型的負(fù)字線方案的問題的不必要的電流消耗的 增大，并且確保了功率穩(wěn)定性。
圖2C是用于說明根據(jù)本發(fā)明的第二實(shí)施例的選擇性負(fù)字線方案的字 線驅(qū)動(dòng)電壓的波形圖。
參照圖2C，在根據(jù)本發(fā)明的第二實(shí)施例的選擇性負(fù)字線方案中，全 部子字線在預(yù)充電狀態(tài)下被驅(qū)動(dòng)到第一負(fù)電壓電平(V-)，例如-0,2V。200910170941.9
說明書第7/16頁
然后，如圖2C的部分(A)中所示，當(dāng)通過激活命令激活某個(gè)子字 線時(shí)，在激活時(shí)段期間對應(yīng)的字線被驅(qū)動(dòng)到高電壓電平(VPP)。在這種 情況下，如圖2C的部分(B)中所示，未激活的子字線中的與激活的子 字線相鄰(或受其影響)的子字線被驅(qū)動(dòng)到低于第一負(fù)電壓電平(V-)的 笫二負(fù)電壓電平(V2-)，例如-0.4V。如圖2C的部分(C)中所示，剩余 的未激活的子字線保持第一負(fù)電壓電平(V-)?？梢灾贿x^^相鄰子字線或
可以選^it過子字線以;M目鄰子字線，作為未激活的子字線中的被驅(qū)動(dòng)到
笫二負(fù)電壓電平(V2-)的子字線。此外，共享與激活的子字線相對應(yīng)的 主字線(MWL)的全部子字線可以被選擇性地驅(qū)動(dòng)到第二負(fù)電壓電平 (V2-)，或者激活的子字線所屬于的單位單元塊的未激活的子字線可以被 選擇性地驅(qū)動(dòng)到第二負(fù)電壓電平(V2畫)。
在激活時(shí)段之后，全部子字線被預(yù)充電到第一負(fù)電壓電平(V-)。
因此，雖然與典型的負(fù)字線方案相一致地把4^P子字線預(yù)充電到負(fù)電 壓電平(V-)，但是根據(jù)本發(fā)明的第二實(shí)施例的負(fù)字線方案選擇性地將未
壓電平(V2-)。在使用典型的負(fù)字線方案時(shí)，可能難以克服電流消耗和功 率穩(wěn)定性的問題。然而，根據(jù)本發(fā)明的第二實(shí)施例，盡管高電壓電平(VPP) 被降低，但是表現(xiàn)出大的電流可驅(qū)動(dòng)性，并且平均單元泄漏電流被降低。 此外，由相鄰柵極效應(yīng)導(dǎo)致的泄漏電流問題也得到改善。
圖3是示出了根據(jù)本發(fā)明的實(shí)施例的DRAM的存儲(chǔ)單元區(qū)的配置的 框圖。
參照圖3，存儲(chǔ)單元區(qū)被配置成使得交替地布置有多個(gè)單位單元塊 (也稱為單元矩陣/矩陣塊)UC和與該單位單元塊相對應(yīng)的多個(gè)單位位線 讀出放大器塊BISA。同時(shí)，被配置用于驅(qū)動(dòng)相應(yīng)的單位單元塊的子字線 的子字線驅(qū)動(dòng)器塊SWD被布置在各個(gè)單位單元塊的兩側(cè)。
當(dāng)通過激活命令來激活某個(gè)子字線時(shí)，存儲(chǔ)在與激活的子字線相連接 的單元電容器C中的數(shù)據(jù)被讀出。此時(shí)，位線BL的電位從位線預(yù)充電電 壓電平(VBLP=VCORE/2 )下降到地電壓電平(VSS=OV)。因此，在未 激活的單元電容器的情況下，如果在字線被恒定地保持在地電壓電平 (VSS)且襯底偏置也被恒定地保持在反向偏置電壓電平(VBB)的狀態(tài) 下位線電壓下降，則柵極-源極電壓(Vgs)增大_0^1-源極電壓(Vbs) 降低，因此閾值電壓降低。
15上述操作中在激活的單位單元塊(激活的單元矩陣塊)與未激活的單
位單元塊(未激活的單元矩陣塊)之間的差別可以確認(rèn)。在保持IMt期間 在處于該狀態(tài)下的激活的單位單元塊內(nèi)發(fā)生的泄漏電流稱為動(dòng)態(tài)保持電 流。該動(dòng)態(tài)保持電流顯著地大于在保持操作期間在未激活的單位單元塊內(nèi) 發(fā)生的泄漏電流。為了改善由于降低的閾值電壓而導(dǎo)致的泄漏電流特性， 通過提高發(fā)生動(dòng)態(tài)保持電流之處的單元的溝道摻雜來增大閾值電壓。以這 種方式，減小了單元的關(guān)斷電流。然而，未激活的單位單元塊的單元的閾 值電壓由于過多的溝道摻雜而更高。因此，為了改善特定單位單元塊的泄 漏電流特性，剩余的單位單元塊的單元由于過高的溝道摻雜而具有高閾值 電壓。
在上述的第一實(shí)施例和第二實(shí)施例中，已經(jīng)描述了激活的子字線所屬 于的單位單元塊的選捧性驅(qū)動(dòng)(二階段)。
根據(jù)本發(fā)明的第四實(shí)施例的選擇性負(fù)字線方案是用于選擇性地驅(qū)動(dòng) 激活的單位單元塊和未激活的單位單元塊并選擇性地驅(qū)動(dòng)激活的單位單 元塊中的與激活的子字線相鄰的子字線的(三階段)方案。
在根據(jù)本發(fā)明的第三實(shí)施例的選擇性負(fù)字線方案中，全部單位單元塊 的子字線在預(yù)充電狀態(tài)下^c驅(qū)動(dòng)到地電壓電平(vss)。
然后，在某個(gè)子字線被激活命令激活時(shí)，激活的子字線在激活期被驅(qū) 動(dòng)成高壓電平(VPP)。此時(shí)，激活的子字線不屬于的單位單元塊中的子 字線保持地電壓電平(vss)，并且激活的子字線所屬的單位單元塊中的 未激活的子字線被驅(qū)動(dòng)成第一負(fù)電壓電平(v-)。在未激活的子字線中，
與激活的子字線相鄰的(或受其影響的)子字線被驅(qū)動(dòng)成比第一負(fù)電壓電
平(V-)低的第二負(fù)電壓電平(V2-)。對于未激活的子字線中的被驅(qū)動(dòng)成 第二負(fù)電壓電平(V2-)的子字線，可以僅選擇相鄰的子字線，或者可以 選擇通過(passing)子字線以及相鄰子字線。并且，可以將共享與激活 的子字線相對應(yīng)的主字線(MWL)的全部字線選擇性地驅(qū)動(dòng)成第二負(fù)電 壓電平(V2-)。
在激活期之后，將全部單位單元塊中的子字線預(yù)先充電成地電壓電平 (VSS )。
這樣，對激活的單位單元塊及未激活的單位單元塊進(jìn)行選擇性負(fù)驅(qū)動(dòng) 操作，并且同時(shí)，根據(jù)激活的單位單元塊中的未激活的子字線是否與激活 的子字線相鄰來對這些未激活的子字線進(jìn)行選擇性負(fù)驅(qū)動(dòng)操作。以該式，改善了相鄰柵極效應(yīng)，從而避免不必要的電流消耗的增加。此外，確 保了功率穩(wěn)定性。而且，可以解決剩余的單位單元塊中的單元由于過高的 溝道摻雜而導(dǎo)致具有高閾值電壓的問題，以便改善特定單位單元塊的漏電 流特性。
在根據(jù)本發(fā)明第四實(shí)施例的選擇性負(fù)字線方案中，在預(yù)先充電狀態(tài)
中，將全部單位單元塊中的子字線驅(qū)動(dòng)成第一負(fù)電壓電平(v-)。
然后，在某個(gè)子字線被激活命令激活時(shí)，激活的子字線在驅(qū)動(dòng)期中被
驅(qū)動(dòng)成高電壓電平(VPP)。此時(shí)，激活的子字線不屬于的單位單元塊中
的子字線保持第一負(fù)電壓電平(v-),并且激活的子字線所屬的單位單元 塊中的未激活的子字線被驅(qū)動(dòng)成比第一負(fù)電壓電平(v-)低的第二負(fù)電壓
電平(V2-)。在未激活的子字線中，與激活的子字線相鄰的(或受其影響 的)子字線被驅(qū)動(dòng)成比第二負(fù)電壓電平(V2-)低的第三負(fù)電壓電平(V3-)。 對于未激活的子字線中的被驅(qū)動(dòng)成第三負(fù)電壓電平(V3-)的子字線，可 以M擇相鄰的子字線，或者可以選擇通過子字線以;M目鄰子字線。并且， 可以將共享與激活的子字線相對應(yīng)的主字線(MWL)的全部字線選擇性
地驅(qū)動(dòng)成第三負(fù)電壓電平(V3-)。
在激活期之后，將全部單位單元塊中的子字線預(yù)先充電成第一負(fù)電壓 電平(V-)。
這樣，在對子字線主要進(jìn)行負(fù)驅(qū)動(dòng)操作的同時(shí)，對激活的單位單元塊 及未激活的單位單元塊進(jìn)行選擇性負(fù)驅(qū)動(dòng)操作，并且同時(shí)，根據(jù)激活的單 位單元塊中的未激活的子字線是否與激活的子字線相鄰來對這些未激活 的子字線進(jìn)行選擇性負(fù)驅(qū)動(dòng)操作。在這種情況下，盡管典型的負(fù)字線方案 中出現(xiàn)的電流消耗的存在以及功率穩(wěn)定性顧慮達(dá)到某種程度，也能改善相 鄰柵極效應(yīng)。此夕卜，提高了電流驅(qū)動(dòng)性，并減少了平均單元漏電流。而且， 可以防止剩余的單位單元塊中的單元由于過高的溝道摻雜而導(dǎo)致具有高 閾值電壓的問題，以便改善特定單位單元塊的漏電流特性。
圖4是例示根據(jù)本發(fā)明第五實(shí)施例的DRAM的行路徑的電路結(jié)構(gòu)的 框圖。
參照圖4，根據(jù)本發(fā)明該實(shí)施例的DRAM的行路徑包括主字線 (MWL)解碼器40、子字線選擇線(FX)解碼器42、 MWL驅(qū)動(dòng)器44、 FX驅(qū)動(dòng)器46、子字線關(guān)斷電壓線(FXVSS)驅(qū)動(dòng)器48及子字線驅(qū)動(dòng)器 SWD。 MWL解碼器40對行地址的預(yù)定高位進(jìn)行解碼以生成主字線選擇
17信號(hào)。FX解碼器42對行地址的預(yù)定低位進(jìn)行解碼以生成子字線選^^信 號(hào)。MWL驅(qū)動(dòng)器44響應(yīng)于從MWL解碼器40輸出的主字線選擇信號(hào)而 驅(qū)動(dòng)主字線MWLB<0:63>。 FX驅(qū)動(dòng)器46響應(yīng)于從FX解碼器42輸出的 子字線選擇信號(hào)而驅(qū)動(dòng)子字線選擇線FX<0:7> (盡管未示出，但是其包括 子字線選擇線FXO:7〉的補(bǔ)償線FXB<0:7>)。 FXVSS驅(qū)動(dòng)器48響應(yīng)于 子字線選擇信號(hào)而利用不同的電壓電平來驅(qū)動(dòng)子字線關(guān)斷電壓線FXVSS <0:7>。子字線驅(qū)動(dòng)器SWD響應(yīng)于主字線MWLB〈0:63、子字線選擇線 FX〈0:7〉及FXB<0:7>、以及子字線關(guān)斷電壓線FXVSSO:7〉的信號(hào)而驅(qū) 動(dòng)子字線SWL<0:511>。 MWL驅(qū)動(dòng)器44、 FX驅(qū)動(dòng)器46及子字線驅(qū)動(dòng)器 SWD的輸出信號(hào)的激活電平為高電壓電平(VPP)。
可以通過部分地修改行路徑中的子字線驅(qū)動(dòng)器SWD及洞區(qū)來容易地 實(shí)現(xiàn)本實(shí)施例。 一般而言，通過m:n編碼，子字線SWL的數(shù)量等于m x n(其中，m為主字線MWL的數(shù)量，n為子字線選擇線FX的數(shù)量)。在 本實(shí)施例的情況下(m = 64， n = 8),還:&置有/\個(gè)子字線關(guān)斷電壓線 FXVSS，使得它們并行地布置以與八個(gè)子字線選擇線FX及FXB中的各 個(gè)子字線選擇線成對，并且FXVSS驅(qū)動(dòng)器實(shí)現(xiàn)為使得對子字線關(guān)斷電壓 線FXVSS選擇性地施加負(fù)電壓。將子字線關(guān)斷電壓線FXVSS連接到子 字線驅(qū)動(dòng)器SWD的關(guān)斷電壓端子。
圖5例示了才艮據(jù)本發(fā)明第五實(shí)施例的字線驅(qū)動(dòng)方案的線路布置。
參照圖5，新增加的八個(gè)子字線關(guān)斷電壓線FXVSS分別與現(xiàn)有的八 個(gè)子字線選擇線FX成對，并且并行地布置。
圖6例示了典型的字線驅(qū)動(dòng)方案的線路布置。參照圖6可以更容易地 理解本發(fā)明的第五實(shí)施例。
同時(shí)，在本實(shí)施例中，在特定子字線選擇線FX〈b被激活命令激活 時(shí)，對被布置成與激活的線FX〈k〉相鄰的未激活的子字線選擇線FX所對 應(yīng)的子字線關(guān)斷電壓線FXVSS選擇性地施加負(fù)電壓。因此，在特定子字 線SWL被主字線MWL與子字線選擇線FX的組合激活時(shí)，可以對與激 活的子字線相鄰的未激活的子字線選擇性地施加負(fù)電壓。
如前述實(shí)施例中所描述的，可以按各種方式來限定與激活的子字線選 擇線FX〈I^相鄰的子字線選擇線FX。
圖7A及圖7B例示了根據(jù)本發(fā)明第五實(shí)施例的、根據(jù)與激活的線 FX〈b相鄰的線FX的限定方式的、FXVSS驅(qū)動(dòng)器48的實(shí)現(xiàn)示例。具體地說，圖7A例示了僅對相鄰的子字線選擇性地施加負(fù)電壓的情 況，圖7B例示了選擇性地對通過子字線以W目鄰子字線施加負(fù)電壓的情 況。
參照圖7A及圖7B， FXVSS驅(qū)動(dòng)器48包括第一 NMOS晶體管Ml、 第二 NMOS晶體管M2及控制部件。第一 NMOS晶體管Ml配置成將地 電壓Vss傳送給子字線關(guān)斷電壓線FXVSS。第二 NMOS晶體管M2配置 成將負(fù)電壓vnml傳送給子字線關(guān)斷電壓線FXVSS。控制部件配置成控制 第一 NMOS晶體管Ml及第二 NMOS晶體管M2的開關(guān)操作。
在圖7A的情況下，控制部件包括異或門XNOR1及反相器INV1。 異或門XNOR1配置成接收相對應(yīng)的子字線選擇線的信號(hào)FXk及下一子字 線選擇線的信號(hào)FXk+1。反相器INV1配置成將異或門XNORl的輸出信 號(hào)反相，并將反相后的異或門XNOR1的輸出信號(hào)施加給第二 NMOS晶 體管M2的柵極。
如圖7A中的與電路圖一起列出的真值表中所示出的，在相對應(yīng)的線 的信號(hào)FXk及下一線的信號(hào)FX^都為非激活(0/0)時(shí)，將地電壓Vss 傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSSK。在下一線的信號(hào)FXk+1為激 活(0/1)時(shí)，將負(fù)電壓vnwl傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSSK。 在相對應(yīng)的線的信號(hào)FXk被激活(1/0 )時(shí)，選擇地電壓Vss及負(fù)電壓VNMW 中的任一個(gè)不會(huì)造成差異，這是因?yàn)樽幼志€被驅(qū)動(dòng)成高電壓Vpp,而不是 字線關(guān)斷電壓。由于不存在相對應(yīng)的線的信號(hào)FXk及下一殘的信號(hào)FXk+1 都被激活(1/1)的情況，因此不考慮這種情況。
在圖7B的情況下，控制部件包括異或門XNOR2 ;5U1相器INV2。 異或門XNOR2配置成接W目對應(yīng)的子字線選擇線的信號(hào)FXk、前一子字 線選擇線的信號(hào)FXw及下一子字線選擇線的信號(hào)FXk+1。反相器INV2 配置成將異或門XNOR2的輸出信號(hào)反相，并將Jl相后的異或門XNOR2 的輸出信號(hào)施加給第二 NMOS晶體管M2的^t極。
如圖7B中的與電路圖一起列出的真值表中所示出的，在相對應(yīng)的線 的信號(hào)FXk、下一線的信號(hào)FXk+1及前一線的信號(hào)FXw都為非激活(0/0/0 ) 時(shí)，將地電壓Vss傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSSK。在僅下一 線的信號(hào)FXw為激活(0/0/1)或僅前一線的信號(hào)FXk-i被激活(1/0/0) 時(shí)，將負(fù)電壓VN肌傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSSk。
同時(shí)，才艮據(jù)本發(fā)明第五實(shí)施例的FXVSS驅(qū)動(dòng)器48包括與子字線關(guān)
19斷電壓線(n = 8)的數(shù)量一樣多的圖7A或圖7B中的電路。并且，地電 壓Vss可以由第一負(fù)電壓(V-)來替代，并且負(fù)電壓Vnml可以由第二負(fù) 電壓(V2-)來替代。
才艮據(jù)本發(fā)明的第六實(shí)施例，將子字線關(guān)斷電壓線FXVSS的數(shù)量設(shè)定 成iixm ( = 512)(而不是圖4中所例示的n ( = 8))，并且子字線關(guān)斷電 壓線FXVSS與子字線驅(qū)動(dòng)器1:1對應(yīng)。在這種情況下，與上述第五實(shí)施 例相比，子字線關(guān)斷電壓線FXVSS的數(shù)量增加，但是由于FXVSS驅(qū)動(dòng) 器48僅選擇性地對與激活的主字線信號(hào)MWLBO:63—目對應(yīng)的子字線進(jìn) 行負(fù)驅(qū)動(dòng)，因此電流消耗減少。
圖8A及圖8B例示了根據(jù)本發(fā)明第六實(shí)施例的、根據(jù)與激活的子字 線選擇線FX〈1^相鄰的子字線選擇線FX的限定方式的FXVSS驅(qū)動(dòng)器48 的實(shí)現(xiàn)示例。
具體的說，圖8A例示了僅對相鄰的子字線選擇性地施加負(fù)電壓的情 況，圖8B例示了選擇性地對通過子字線以^目鄰子字線施加負(fù)電壓的情 況。
照圖8A及圖8B, FXVSS驅(qū)動(dòng)器48包括第一 NMOS晶體管Ml、 第二 NMOS晶體管M2及控制部件。第一 NMOS晶體管Ml配置成將地 電壓Vss傳送給子字線關(guān)斷電壓線FXVSS。第二 NMOS晶體管M2配置 成將負(fù)電壓V,^傳送給子字線關(guān)斷電壓線FXVSS?？刂撇考渲贸煽刂?第一 NMOS晶體管Ml及第二 NMOS晶體管M2的開關(guān)操作。
在圖8A的情況下，控制部件包括異或門XNOR3、 NOR門NOR1 ;5L^相器INV3。異或門XNOR3配置成接^目對應(yīng)的子字線選擇線的信 號(hào)FXk及下一子字線選擇線的信號(hào)FXk+1。 NOR門NOR1配置成接收異 或門XNOR3的輸出信號(hào);M目對應(yīng)的主字線信號(hào)MWLBj。反相器INV3 配置成將NOR門NOR1的輸出信號(hào)^jt目，并將^jf目后的NOR門NOR1 的輸出信號(hào)施加給第一 NMOS晶體管Ml的柵極。
如圖8A中的與電路圖一起列出的真值表中所示出的，假定相對應(yīng)的 主字線信號(hào)MWLBj處于邏輯低電平的激活狀態(tài)，在相對應(yīng)的線的信號(hào) FXk及下一線的信號(hào)FXk+i都為非激活(0/0)時(shí)，將地電壓Vss傳送給相 對應(yīng)的子字線關(guān)斷電壓線FXVSS一.?；谠摷俣?，在下一線的信號(hào)FXkw 被激活(0/1)時(shí)，將負(fù)電壓VN亂傳送給相對應(yīng)的子字線關(guān)斷電壓線 FXVSS叫。在相對應(yīng)的主字線信號(hào)MWLBj被去激活成邏輯高電平時(shí)，無論相對應(yīng)的線的信號(hào)FXk及下一線的信號(hào)FXk+1的狀態(tài)如何，都將地電 壓Vss傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSSuxj。
在圖8B的情況下，控制部件包括異或門XNOR4、 NOR門NOR2 及反相器INV4。異或門XNOR4配置成接收相對應(yīng)的子字線選擇線的信 號(hào)FXk、前一子字線選擇線的信號(hào)FX^及下一子字線選擇線的信號(hào) FXk+1。 NOR門NOR2配置成接收異或門XNOR4的輸出信號(hào);M目對應(yīng)的 主字線信號(hào)MWLBj。 >^相器配置成將NOR門NOR2的輸出信號(hào)反相， 并將^J+目后的NOR門NOR2的輸出信號(hào)施加給第一 NMOS晶體管Ml 的柵極。
如圖8B中的與電路圖一起列出的真值表中所示出的，假定相對應(yīng)的 主字線信號(hào)MWLBj處于邏輯低電平的激活狀態(tài)，在相對應(yīng)的線的信號(hào) FXk、前一線的信號(hào)FXw及下一線的信號(hào)FXk+i都為非激活(0/0/0)時(shí)， 將地電壓Vss傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSS叫。基于該假定， 在僅前一線的信號(hào)FXw或下一線的信號(hào)FXk+1為激活(1/0/0或0/0/1 )時(shí)， 將負(fù)電壓VN亂傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSS叫。在相對應(yīng)的 主字線信號(hào)MWLBj被去激活成邏輯高電平時(shí)，無論前一線的信號(hào)FXw、 相對應(yīng)的線的信號(hào)FXk及下一線的信號(hào)FXk^的狀態(tài)如何，都將地電壓 Vss傳送給相對應(yīng)的子字線關(guān)斷電壓線FXVSS一。
同時(shí)，在本發(fā)明的第六實(shí)施例中，地電壓Vss可以由第一負(fù)電壓(V-) 來替代，負(fù)電壓VNML可以由第二負(fù)電壓(V2-)來替代。
圖9是例示根據(jù)本發(fā)明第七實(shí)施例的DRAM的行漆澤的電路結(jié)構(gòu)的 框圖。
參照圖9，根據(jù)本發(fā)明該實(shí)施例的DRAM的行路徑包括MWL解碼 器90、 FX解碼器92、 MWL驅(qū)動(dòng)器94、字線關(guān)斷電壓線(MWLVSS) 驅(qū)動(dòng)器96、 FX驅(qū)動(dòng)器98及子字線驅(qū)動(dòng)器SWD。 MWL解碼器90對行 地址的預(yù)定高位進(jìn)行解碼以生成主字線選^^信號(hào)。FX解碼器92對行地址 的預(yù)定低位進(jìn)行解碼以生成子字線選擇信號(hào)。MWL驅(qū)動(dòng)器94響應(yīng)于從 MWL解碼器90輸出的主字線選#^信號(hào)而驅(qū)動(dòng)主字線MWLB<0:63>。 MWLVSS驅(qū)動(dòng)器96響應(yīng)于主字線選擇信號(hào)而利用不同的電壓電平來驅(qū) 動(dòng)字線關(guān)斷電壓線MWLVSS<0:63>。 FX驅(qū)動(dòng)器98響應(yīng)于從FX解碼器 92輸出的子字線選#^信號(hào)而驅(qū)動(dòng)子字線選擇線FX<0:7> (盡管未示出， 但是其包括子字線選擇線FXO:7〉的補(bǔ)償線FXB<0:7>)。子字線驅(qū)動(dòng)器 SWD響應(yīng)于主字線MWLBO:63、子字線選擇線FX<0:7>;S^FXB<0:7>、以及字線關(guān)斷電壓線MWLVSS<0:63>的信號(hào)而驅(qū)動(dòng)子字線SWL<0:511>。 MWL驅(qū)動(dòng)器94、 FX驅(qū)動(dòng)器98及子字線驅(qū)動(dòng)器SWD的輸出信號(hào)的激活電平等于高電壓電平(VPP)。
第七實(shí)施例的結(jié)構(gòu)與第五實(shí)施例的結(jié)構(gòu)相似。然而，第五實(shí)施例配置成使得子字線關(guān)斷電壓線FXVSS〈0:7〉與子字線選擇線FX成對并且并行地布置，而第七實(shí)施例配置成使得字線關(guān)斷電壓線MWLVSSO:6h與主字線MWL成對并且并行地布置。將字線關(guān)斷電壓線MWLVSS連接到子字線驅(qū)動(dòng)器SWD的關(guān)斷電壓端子。
圖10例示了根據(jù)本發(fā)明第七實(shí)施例的MWLVSS驅(qū)動(dòng)器96的示例性實(shí)現(xiàn)。
參照圖10， MWLVSS驅(qū)動(dòng)器96包括第一 NMOS晶體管Mll、反相器INV5及第二 NMOS晶體管M12。第一 NMOS晶體管Mll配置成響應(yīng)于主字線選擇信號(hào)MWLBj而將地電壓Vss傳送到相對應(yīng)的字線關(guān)斷電壓線MWLVSSj。反相器INV5配置成將相對應(yīng)的主字線選#^信號(hào)MWLBj反相。第二 NMOS晶體管M12配置成響應(yīng)于從^jt目器INV5輸出的^jf目后的主字線選擇信號(hào)而將負(fù)電壓VNWL傳送給相對應(yīng)的字線關(guān)斷電壓線MWLVSSj。
在這種情況下，在相對應(yīng)的主字線選擇信號(hào)MWLBj為激活("0")時(shí)，將共享相對應(yīng)的主字線MWLB^、的子字線中的未激活的子字線驅(qū)動(dòng)成負(fù)電壓VNMt，并且不共享相對應(yīng)的主字線MWLB〈p的、屬于非激活('T，)的主字線選擇信號(hào)的剩余的子字線被驅(qū)動(dòng)成地電壓Vss。供參考的是，根據(jù)本實(shí)施例的MWLVSS驅(qū)動(dòng)器96包括與主字線的數(shù)量(m = 64 )一樣多的圖10中的電路。
同時(shí)，根據(jù)本發(fā)明的第八實(shí)施例，將字線關(guān)斷電壓線MWLVSS的數(shù)量設(shè)定成n xm ( = 512)(而不是圖9中所例示的m ( = 64))，并且字線關(guān)斷電壓線MWLVSS與子字線驅(qū)動(dòng)器1:1對應(yīng)。在這種情況下，與上述第七實(shí)施例相比，字線關(guān)斷電壓線MWLVSS的數(shù)量增加，但是由于MWLVSS僅選擇性地對與激活的主字線選#^信號(hào)MWLB相對應(yīng)的子字線進(jìn)行負(fù)驅(qū)動(dòng)，因此電流消耗減少。
圖IIA及圖IIB例示了根據(jù)本發(fā)明第八實(shí)施例的、根據(jù)與激活的子字線選擇線FX〈k〉相鄰的子字線選擇線FX的限定方式的MWLVSS驅(qū)動(dòng)器96的實(shí)現(xiàn)示例。除了子字線關(guān)斷電壓線FXVSS被字線關(guān)斷電壓線
22MWLVSS替代以外，MWLVSS驅(qū)動(dòng)器96的電路結(jié)構(gòu)及真值表與圖8A及圖8B中的電路結(jié)構(gòu)及真值表大致上相同，因此將省略其詳細(xì)描述。
在前述實(shí)施例中描述了將激活的子字線所屬的單位單元塊內(nèi)的未激活的子字線選擇性地驅(qū)動(dòng)成負(fù)電壓(V-或V2-)。
假定單位單元塊的數(shù)量為n，字線關(guān)斷電壓線VSS—BLOCI^N被布置成與n個(gè)單位單元塊中的各個(gè)單位單元塊相對應(yīng)，并^應(yīng)于^吏^塊地址(行地址的最高有效位的部分)而生成的塊激活信號(hào)CBA_N來進(jìn)行選擇性負(fù)字線驅(qū)動(dòng)。
圖12是根據(jù)本發(fā)明第九實(shí)施例的MWLVSS驅(qū)動(dòng)器的電路圖。
參照圖12, MWLVSS包括第一 NMOS晶體管M21、反相器INV6及第二 NMOS晶體管M22。第一 NMOS晶體管M21配置成響應(yīng)于相對應(yīng)的塊激活信號(hào)CBA—N而將負(fù)電壓VN亂傳送給相對應(yīng)的字線關(guān)斷電壓線VSS—BLOCK_K。反相器INV6配置成將相對應(yīng)的塊激活信號(hào)CBA—N反相.g二 NMOS晶體管M22配置成響應(yīng)于^Jl相器1NV6輸出的J^目后的塊激活信號(hào)而將地電壓Vss傳送給相對應(yīng)的字線關(guān)斷電壓線VSS_BLOCK—N。
在選擇第n個(gè)單位單元塊并將其激活時(shí)，負(fù)電壓VNWL被傳送給與第n個(gè)單位單元塊相對應(yīng)的字線關(guān)斷電壓線VSS—BLOCK—N，并且剩余的字線關(guān)斷電壓線被驅(qū)動(dòng)成地電壓Vss。同時(shí)，i電壓Vss可以由第一負(fù)電
壓(V-)來替代，并且負(fù)電壓VNML可以由第二負(fù)電壓(V2-)來替代。
圖13A及圖13B是子字線驅(qū)動(dòng)器SED的電路圖。
具體地說，圖13A是例示與激活的子字線相對應(yīng)的子字線驅(qū)動(dòng)器的電壓施加狀態(tài)的電路圖，圖13B是例示與未激活的子字線相對應(yīng)的子字線驅(qū)動(dòng)器的電壓施加狀態(tài)的電路圖。
參照圖13A，在施加激活4^令并且選擇特定子字線SWL0時(shí)，主字線信號(hào)MWL柳被激活成邏輯低電平，并且子字線選擇信號(hào)FX0被激活成邏輯高電平(VPP電平)。因此，PMOS晶體管M31導(dǎo)通，而兩個(gè)NMOS晶體管M32及M33截止，使得子字線SWLO被激活成邏輯高電平(VPP電平)。
參照圖13，在另一子字線SWL1共享主字線信號(hào)MWLB0時(shí)，主字線信號(hào)MWLBO被激活成邏輯低電平，并且子字線選#^信號(hào)FX1被去激活成邏輯低電平(VSS電平)。因此，NMOS晶體管M35截止，而PMOS晶體管M34導(dǎo)通。NMOS晶體管M36也導(dǎo)通，使得子字線SWL1被驅(qū)動(dòng)成關(guān)斷電壓端子B的電平。
同時(shí)，由于與未被選擇的主字線相對應(yīng)的主字線信號(hào)MWLB處于邏輯高電平，因此下拉NMOS晶體管M32及M35導(dǎo)通，使得相對應(yīng)的子字線SWL被驅(qū)動(dòng)成關(guān)斷電壓端子A的電平。
根據(jù)上述實(shí)施例，可以將地電壓(Vss )端子或字線關(guān)斷電壓線FXVSS(MWLVSS )連接到關(guān)斷電壓端子A，并且可以將字線關(guān)斷電壓線FXVSS(MWLVSS)連接到關(guān)斷電壓端子B。
盡管針對特定實(shí)施例對本發(fā)明進(jìn)行了描述,但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)清楚，可以在不背離如以下權(quán)利要求書中所限定的本發(fā)明的精神及范圍的前提下進(jìn)^^^種改變和^務(wù)改。
2權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括多條字線；驅(qū)動(dòng)器，配置成當(dāng)所述多條字線中的字線由激活命冷所激活時(shí)，在激活的字線被驅(qū)動(dòng)至高電壓電平的時(shí)間段期間利用不同的字線驅(qū)動(dòng)電壓電平來驅(qū)動(dòng)與激活的字線相鄰的至少一條未激活的字線和剩余的未激活的字線。
2. 權(quán)利要求1的半導(dǎo)體存儲(chǔ)裝置，其中用于所述與激活的字線相鄰 的至少一條未激活的字線的字線驅(qū)動(dòng)電壓電平低于用于所述剩余的未激 活的字線的字線驅(qū)動(dòng)電壓電平。
3. 權(quán)利要求2的半導(dǎo)體存儲(chǔ)裝置，其中所述與激活的字線相鄰的至 少一條未激活的字線包括與激活的字線共享有源區(qū)的相鄰子字線。
4. 權(quán)利要求3的半導(dǎo)體存儲(chǔ)裝置，其中所述與激活的字線相鄰的至 少 一條未激活的字線還包括通過與激活的字線相鄰的隔離區(qū)的通過子字 線。
5. 權(quán)利要求2的半導(dǎo)體存儲(chǔ)裝置，其中所述與激活的字線相鄰的至 少一條未激活的字線包括共享與激活的字線對應(yīng)的主字線的子字線。
6. 權(quán)利要求2的半導(dǎo)體存儲(chǔ)裝置，其中所述與激活的字線相鄰的至 少一條未激活的字線包括激活的字線所屬的單位單元塊的子字線。
7. —種半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，所述方法包括在預(yù)充電時(shí)段期間M儲(chǔ)單元區(qū)的子字線驅(qū)動(dòng)至地電壓電平，所述存 儲(chǔ)單元區(qū)包括多個(gè)單位單元塊；以及在激活時(shí)段期間把與激活的子字線相鄰的至少 一條子字線選擇性驅(qū) 動(dòng)至負(fù)電壓電平.
8. 權(quán)利要求7的方法，其中除了所述與激活的子字線相鄰的至少一壓電平。
9. 權(quán)利要求8的方法，其中激活的子字線在所述激活時(shí)段期間被驅(qū) 動(dòng)至高電壓電平。
10. 權(quán)利要求9的方法，其中所述與激活的子字線相鄰的至少一條子字線包括與激活的子字線共享有源區(qū)的相鄰子字線。
11. 權(quán)利要求10的方法，其中所述與激活的子字線相鄰的至少一條子字線還包括通過與激活的子字線相鄰的隔離區(qū)的通過子字線。
12. 權(quán)利要求9的方法，其中所述與激活的子字線相鄰的至少一條子 字線包括共享與激活的子字線對應(yīng)的主字線的子字線。
13. 權(quán)利要求9的方法，其中所述與激活的子字線相鄰的至少一條子 字線包括激活的子字線所屬的單位單元塊的子字線。
14. 一種半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，所述方法包括在預(yù)充電時(shí)段期間M儲(chǔ)單元區(qū)的子字線驅(qū)動(dòng)至第一負(fù)電壓電平，所 述存儲(chǔ)單元區(qū)包括多個(gè)單位單元塊；以及在激活時(shí)段期間，把與激活的子字線相鄰的至少一條子字線選擇性驅(qū) 動(dòng)至低于所述第一負(fù)電壓電平的第二負(fù)電壓電平，并把剩余的未激活的子 字線驅(qū)動(dòng)至所述第一負(fù)電壓.
15. 權(quán)利要求14的方法，其中激活的子字線在所述激活時(shí)段期間被 驅(qū)動(dòng)至高電壓電平。
16. 權(quán)利要求15的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括與激活的子字線共享有源區(qū)的相鄰子字線。
17. 權(quán)利要求16的方法，其中所述與激活的子字線相鄰的至少一條 子字線還包括通過與激活的子字線相鄰的隔離區(qū)的通過子字線。
18. 權(quán)利要求15的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括共享與激活的子字線對應(yīng)的主字線的子字線。
19. 權(quán)利要求15的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括激活的子字線所屬的單位單元塊的子字線。
20. —種半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，所述方法包括在預(yù)充電時(shí)段期間，M儲(chǔ)單元區(qū)的子字線驅(qū)動(dòng)至地電壓電平，所述 存儲(chǔ)單元區(qū)包括多個(gè)單位單元塊；以及在激活時(shí)段期間，把激活的子字線不屬于的單位單元塊的子字線驅(qū)動(dòng)至所述地電壓電平；把激活的子字線所屬的單位單元塊的未激活的子字線驅(qū)動(dòng)至第一負(fù)電壓電平；以及把在激活的子字線所屬的單位單元塊的未激活的子字線當(dāng)中與激活 的子字線相鄰的至少一條子字線驅(qū)動(dòng)至低于所述第一負(fù)電壓電平的第二 負(fù)電壓電平。
21. 權(quán)利要求20的方法，其中激活的子字線在所述激活時(shí)段期間被 驅(qū)動(dòng)至高電壓電平。
22. 權(quán)利要求21的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括與激活的子字線共享有源區(qū)的相鄰子字線。
23. 權(quán)利要求22的方法，其中所述與激活的子字線相鄰的至少一條 子字線還包括通過與激活的子字線相鄰的隔離區(qū)的通過子字線。
24. 權(quán)利要求21的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括共享與激活的子字線對應(yīng)的主字線的子字線。
25. —種半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)方法，所述方法包括在預(yù)充電時(shí)段期間，M儲(chǔ)單元區(qū)的子字線驅(qū)動(dòng)至第一負(fù)電壓電平， 所述存儲(chǔ)單元區(qū)包括多個(gè)單位單元塊；以及在激活時(shí)段期間，把激活的子字線不屬于的單位單元塊的子字線驅(qū)動(dòng)至所述笫一負(fù)電 壓電平；把激活的子字線所屬的單位單元塊的未激活的子字線驅(qū)動(dòng)至低于所 述第一負(fù)電壓電平的第二負(fù)電壓電平；以及把在激活的子字線所屬的單位單元塊的未激活的子字線當(dāng)中與激活的子字線相鄰的至少一條子字線驅(qū)動(dòng)至低于所述第二負(fù)電壓電平的第三 負(fù)電壓電平。
26. 權(quán)利要求25的方法，其中激活的子字線在所述激活時(shí)段期間被 驅(qū)動(dòng)至高電壓電平。
27. 權(quán)利要求26的方法，其中所述與激活的子字線相鄰的至少一條 子字線包括與激活的子字線共享有源區(qū)的相鄰子字線。
28. 權(quán)利要求27的方法，其中所述與激活的子字線相鄰的至少一條 子字線還包括通過與激活的子字線相鄰的隔離區(qū)的通過子字線。
29. 權(quán)利要求26的方法，其中所述與激活的子字線相鄰的至少一條子字線包括共享與激活的子字線對應(yīng)的主字線的子字線。
30. —種半導(dǎo)體存儲(chǔ)裝置，包括主字線譯碼器，配置成對行地址的較高位進(jìn)W^碼，以生成主字線選擇信號(hào)；子字線選擇線^碼器，配置成對所述行地址中比所述較高位低的所述行地址的位進(jìn)#^^瑪，以生成子字線選"^信號(hào)；主字線驅(qū)動(dòng)器，配置成響應(yīng)于所述主字線選擇信號(hào)而驅(qū)動(dòng)多條主字線；子字線選擇線驅(qū)動(dòng)器，配置成響應(yīng)于所述子字線選#^信號(hào)而驅(qū)動(dòng)多條 子字線選擇線；子字線關(guān)斷電壓線驅(qū)動(dòng)器，配置成響應(yīng)于所述子字線選^^信號(hào)或所述 主字線選^^信號(hào)而利用不同的電壓電平來驅(qū)動(dòng)多條子字線關(guān)斷電壓線；子字線驅(qū)動(dòng)器，配置成響應(yīng)于所述主字線、所述子字線選擇線和所述 子字線關(guān)斷電壓線上的信號(hào)來驅(qū)動(dòng)多條子字線。
31. 權(quán)利要求30的半導(dǎo)體存儲(chǔ)裝置，其中所述多條子字線關(guān)斷電壓 線與所述多條子字線選擇線配對并且并行布置。
32. 權(quán)利要求30的半導(dǎo)*儲(chǔ)裝置，其中所述多條子字線關(guān)斷電壓 線與所述多條主字線配對并且并行布置。
33. 權(quán)利要求30的半導(dǎo)M儲(chǔ)裝置，其中所述多條子字線關(guān)斷電壓 線的數(shù)量等于所述多條子字線的數(shù)量。
34. 權(quán)利要求30的半導(dǎo)M儲(chǔ)裝置，其中所述子字線關(guān)斷電壓線驅(qū) 動(dòng)器包括與所述多條子字線關(guān)斷電壓線相對應(yīng)的多個(gè)單位驅(qū)動(dòng)器。
35. 權(quán)利要求34的半導(dǎo)體存儲(chǔ)裝置，其中所述子字線關(guān)斷電壓線驅(qū) 動(dòng)器配置成響應(yīng)于所述子字線選擇信號(hào)而驅(qū)動(dòng)所述多條子字線關(guān)斷電壓 線，并且所述多個(gè)單位驅(qū)動(dòng)器中的每個(gè)包括第一傳送部件，配置成把第一關(guān)斷電壓傳送至相應(yīng)子字線關(guān)斷電壓線；第二傳送部件，配置成把低于所述第一關(guān)斷電壓的第二關(guān)斷電壓傳送 至相應(yīng)子字線關(guān)斷電壓線，所述第二關(guān)斷電壓是負(fù)電壓；以及控制部件，配置成控制所述第一傳送部件和所述第二傳送部件，以俊_響應(yīng)于相應(yīng)子字線選擇信號(hào)和相鄰子字線選擇信號(hào)而選擇性傳送所述第 一關(guān)斷電壓或所述第二關(guān)斷電壓。
36. 權(quán)利要求34的半導(dǎo)M儲(chǔ)裝置，其中所述子字線關(guān)斷電壓線驅(qū) 動(dòng)器配置成響應(yīng)于所述主字線選擇信號(hào)而驅(qū)動(dòng)所述多條子字線關(guān)斷電壓 線，并且所述多個(gè)單位驅(qū)動(dòng)器中的每個(gè)包括第一傳送部件，配置成把第一關(guān)斷電壓傳送至相應(yīng)子字線關(guān)斷電壓線；第二傳送部件，配置成把低于所述第一關(guān)斷電壓的第二關(guān)斷電壓傳送 至相應(yīng)子字線關(guān)斷電壓線，所述第二關(guān)斷電壓是負(fù)電壓；以及控制部件，配置成控制所述第一傳送部件和所述第二傳送部件，以<更 響應(yīng)于相應(yīng)主字線選擇信號(hào)而選擇性傳送所述第一關(guān)斷電壓或所述第二 關(guān)斷電壓。
37. 權(quán)利要求34的半導(dǎo)M儲(chǔ)裝置，其中所述子字線關(guān)斷電壓線驅(qū) 動(dòng)器配置成響應(yīng)于所述子字線選擇信號(hào)和所述主字線選擇信號(hào)而驅(qū)動(dòng)所 述多條子字線關(guān)斷電壓線，并且所述多個(gè)單位驅(qū)動(dòng)器中的每個(gè)包括第一傳送部件，配置成把所述第一關(guān)斷電壓傳送至相應(yīng)子字線關(guān)斷電 壓線；第二傳送部件，配置成把低于所述第一關(guān)斷電壓的第二關(guān)斷電壓傳送 至相應(yīng)子字線關(guān)斷電壓線，所述第二關(guān)斷電壓是負(fù)電壓；以及控制部件，配置成控制所述第一傳送部件和所述第二傳送部件，以使* 響應(yīng)于相應(yīng)子字線選^r信號(hào)、相鄰子字線選^^信號(hào)和相應(yīng)主字線選#^信號(hào) 而選擇性傳送所述第一關(guān)斷電壓或所述第二關(guān)斷電壓。
38. 權(quán)利要求35的半導(dǎo)體存儲(chǔ)裝置，其中所述第一關(guān)斷電壓是地電 壓，并且所述第二關(guān)斷電壓是第一負(fù)電壓。
39. 權(quán)利要求35的半導(dǎo)體存儲(chǔ)裝置，其中所述第一關(guān)斷電壓是第一 負(fù)電壓，并且所述第二關(guān)斷電壓是低于所述第一負(fù)電壓的第二負(fù)電壓。
40. 權(quán)利要求36的半導(dǎo)*儲(chǔ)裝置，其中所述第一關(guān)斷電壓是地電 壓，并且所述第二關(guān)斷電壓是第一負(fù)電壓。
41. 權(quán)利要求36的半導(dǎo)*儲(chǔ)裝置，其中所述第一關(guān)斷電壓是第一 負(fù)電壓，并且所述第二關(guān)斷電壓是低于所述第一負(fù)電壓的第二負(fù)電壓。
42. 權(quán)利要求37的半導(dǎo)M儲(chǔ)裝置，其中所述第一關(guān)斷電壓是地電 壓，并且所述第二關(guān)斷電壓是第一負(fù)電壓。
43. 權(quán)利要求37的半導(dǎo)體存儲(chǔ)裝置，其中所述第一關(guān)斷電壓是第一 負(fù)電壓，并且所述第二關(guān)斷電壓是低于所述第一負(fù)電壓的第二負(fù)電壓。
44. 一種半導(dǎo)體存儲(chǔ)裝置，包括主字線^r碼器，配置成對行地址的較高位進(jìn)^t^碼，以生成主字線選 擇信號(hào)；子字線選擇線譯碼器，配置成對所述行地址中比所述較高位低的所述 行地址的位進(jìn)#^^碼，以生成子字線選#^信號(hào)；主字線驅(qū)動(dòng)器，配置成響應(yīng)于所述主字線選擇信號(hào)而驅(qū)動(dòng)多條主字線；子字線選擇線驅(qū)動(dòng)器，配置成響應(yīng)于所述子字線選"^信號(hào)而驅(qū)動(dòng)多條 子字線選擇線；子字線關(guān)斷電壓線驅(qū)動(dòng)器，配置成響應(yīng)于與多個(gè)單位單元塊對應(yīng)的多 個(gè)塊激活信號(hào)而利用不同的電壓電平來驅(qū)動(dòng)基于單位單元塊所分配的多 條子字線關(guān)斷電壓線；子字線驅(qū)動(dòng)器，配置成響應(yīng)于所述主字線、所述子字線選擇線和所述 子字線關(guān)斷電壓線上的信號(hào)來驅(qū)動(dòng)多條子字線。
45. 權(quán)利要求44的半導(dǎo)*儲(chǔ)裝置，其中所述子字線關(guān)斷電壓線驅(qū) 動(dòng)器包括與所述多條子字線關(guān)斷電壓線相對應(yīng)的多個(gè)單位驅(qū)動(dòng)器。
46. 權(quán)利要求45的半導(dǎo)體存儲(chǔ)裝置，其中所述多個(gè)單位驅(qū)動(dòng)器中的 每個(gè)包括第一傳送部件，配置成把第一關(guān)斷電壓傳送至相應(yīng)子字線關(guān)斷電壓線；第二傳送部件，配置成把低于所述第一關(guān)斷電壓的第二關(guān)斷電壓傳送 至相應(yīng)子字線關(guān)斷電壓線，所述第二關(guān)斷電壓是負(fù)電壓；以及控制部件，配置成控制所述第一傳送部件和所述第二傳送部件，以便 響應(yīng)于相應(yīng)塊激活信號(hào)而選擇性傳送所述第一關(guān)斷電壓或所述第二關(guān)斷 電壓。
47. 權(quán)利要求46的半導(dǎo)*儲(chǔ)裝置，其中所述第一關(guān)斷電壓是地電壓，并且所述第二關(guān)斷電壓是第一負(fù)電壓。
48.權(quán)利要求46的半導(dǎo)體存儲(chǔ)裝置，其中所述第一關(guān)斷電壓是第一 負(fù)電壓，并且所述第二關(guān)斷電壓是低于所述第一負(fù)電壓的第二負(fù)電壓。
全文摘要
公開了一種半導(dǎo)體存儲(chǔ)裝置及其驅(qū)動(dòng)方法。所述半導(dǎo)體存儲(chǔ)裝置包括多條字線；和驅(qū)動(dòng)器，配置成當(dāng)所述多條字線中的字線由激活命令所激活時(shí)，在激活的字線被驅(qū)動(dòng)至高電壓電平的時(shí)間段期間利用不同的字線驅(qū)動(dòng)電壓電平來驅(qū)動(dòng)與激活的字線相鄰的至少一條未激活的字線和剩余的未激活的字線。
文檔編號(hào)G11C11/4063GK101656102SQ20091017094
公開日2010年2月24日 申請日期2009年8月21日 優(yōu)先權(quán)日2008年8月21日
發(fā)明者安進(jìn)弘, 李明珍 申請人:海力士半導(dǎo)體有限公司