專利名稱：閃速存儲(chǔ)設(shè)備的編程方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃速存^i更備的編程方法，并且尤其涉及一種能夠減 輕由于具有多級(jí)單元的閃速存儲(chǔ)設(shè)備的干擾效應(yīng)所導(dǎo)致的閾值電壓的不 統(tǒng)一的閃速存^i殳備的編程方法。
背景技術(shù)：
近年來，越來越需要這樣一種非易失性存儲(chǔ)設(shè)備，其可以被電編程和 擦除并且不要求以特定間隔重寫數(shù)據(jù)的刷新功能。為了開發(fā)能夠存儲(chǔ)大量 數(shù)據(jù)的大容量存儲(chǔ)設(shè)備，在技術(shù)上正開展對(duì)于高集成度的存儲(chǔ)設(shè)備的研 究。相應(yīng)地，對(duì)閃速存儲(chǔ)器正進(jìn)行積極的研究。
閃速存儲(chǔ)器主要分為NAND閃速存儲(chǔ)器和NOR閃速存儲(chǔ)器。NOR閃速 存儲(chǔ)器由于其結(jié)構(gòu)而具有極好的隨M取時(shí)間特性，在其結(jié)構(gòu)中，存儲(chǔ)單 元被分別連接到位線和字線。NAND閃速存儲(chǔ)器由于其結(jié)構(gòu)而在高集成水 平方面是極好的，在其結(jié)構(gòu)中，存儲(chǔ)單元是串聯(lián)的，由此每個(gè)單元串只要 求一個(gè)觸點(diǎn)。據(jù)此，MND結(jié)構(gòu)多半用于高度集成的閃速存儲(chǔ)器中。
近來，為了進(jìn)一步增加閃速存儲(chǔ)器的集成度，對(duì)于能夠在一個(gè)存儲(chǔ)單 元中存儲(chǔ)多個(gè)數(shù)據(jù)的多位單元正進(jìn)行積極研究。此類存儲(chǔ)單元通常被稱為 多級(jí)單元(MLC)。能夠存儲(chǔ)單個(gè)位的存儲(chǔ)單元被稱為單級(jí)單元(SLC)。
MLC通常被配置為具有兩個(gè)或更多個(gè)閾值電壓分布(distribution) 并且能夠存儲(chǔ)對(duì)應(yīng)于相應(yīng)閾值電壓分布的兩個(gè)或更多個(gè)數(shù)據(jù)。據(jù)此，由于 與具有兩級(jí)的SLC相比較，MLC的一個(gè)單元可以被劃分為四級(jí)或更多級(jí)， 所以MLC的位數(shù)可以是SLC的位數(shù)的兩倍或更多倍。為了實(shí)現(xiàn)此MLC，重要的是減少單元閾值電壓的偏移。改變單元閾值 電壓的 一個(gè)因素是源于單元之間電容的干擾效應(yīng)。
圖1是示出用于圖示閃速存^i殳備的已知編程方法的閾值電壓分布 的圖。
閃速存^i殳備的存儲(chǔ)單元陣列通常具有串結(jié)構(gòu)，其中存儲(chǔ)單元分別串 聯(lián)連接到偶數(shù)位線和奇數(shù)位線。偶數(shù)位線和奇數(shù)位線彼此毗連。
在閃速存^i殳備的編程操作期間，編程電壓(例如，15V)首先被施 加到耦接到偶數(shù)位線的第一存儲(chǔ)單元的字線，因此利用由A所表示的閾值 電壓分布來編程第一存儲(chǔ)單元。
接下來，編程電壓(例如，15V)被施加到鄰近于第一存儲(chǔ)單元且被 耦接到奇數(shù)位線的第二存儲(chǔ)單元的字線，因此利用由A，所表示的閾值電壓 分布來編程第二存儲(chǔ)單元。在這種情況下，第一存儲(chǔ)單元的閾值電壓分布 可能由于在第二存儲(chǔ)單元的編程操作期間的干擾效應(yīng)而從A移動(dòng)到B。
閾值電壓的偏移使閃速存^i更備的編程特性惡化。特別地是，在具有 多級(jí)單元的閃速存^i殳備的情況下，可能由于閾值電壓的偏移而減少感測(cè) 余量(margin)。

發(fā)明內(nèi)容
示例性實(shí)施例針對(duì)閃速存^i殳備的編程操作，其中通過對(duì)包括偶數(shù)頁(yè) 和奇數(shù)頁(yè)的存儲(chǔ)單元的奇數(shù)頁(yè)進(jìn)行預(yù)先編程來把閾值電壓提高一定電平， 并且l^執(zhí)行偶數(shù)頁(yè)編程操作和奇數(shù)頁(yè)編程操作，使得可以防止由于單元 間干擾效應(yīng)所導(dǎo)致的不統(tǒng)一的閾值電壓分布。
在一個(gè)示例性方面，閃速存^fti更備的編程方法包括把第一數(shù)據(jù)和第
二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存
儲(chǔ)單元，使用第一數(shù)據(jù)對(duì)奇數(shù)頁(yè)的第一存儲(chǔ)單元進(jìn)行預(yù)先編程，使用第二
數(shù)據(jù)對(duì)偶數(shù)頁(yè)的第二存儲(chǔ)單元進(jìn)行編程，并且使用第一數(shù)據(jù)對(duì)預(yù)先編程的 第一存儲(chǔ)單元進(jìn)行編程。
使用低于目標(biāo)驗(yàn)證電壓的第一臉汪電壓來對(duì)預(yù)先編程執(zhí)行^。
在對(duì)第一存儲(chǔ)單元和第二存儲(chǔ)單元進(jìn)行編程之后，使用目標(biāo)驗(yàn)證電壓 來執(zhí)行編程^E。預(yù)先編程之后的第一存儲(chǔ)單元的閾值電壓已經(jīng)響應(yīng)于第二存儲(chǔ)單元 的編程操作的干擾效應(yīng)而上升。
使用增量階躍脈沖編程(incremental step pulse programming, ISPP)方法來執(zhí)行第一存儲(chǔ)單元的編程和第二存儲(chǔ)單元的編程。


圖1是示出用于圖示閃速存^i殳備的已知編程方法的閾值電壓分布 的圖2是用于圖示依照實(shí)施例的閃速存^i殳備的編程方法的流程圖； 圖3是依照實(shí)施例的閃速存^i殳備的電路圖4是示出依照實(shí)施例的閃速存^i殳備的存儲(chǔ)單元的閾值電壓分布 的圖；和
圖5是示出用于圖示依照實(shí)施例的ISPP編程方法的編程電壓的波形。
具體實(shí)施例方式
以下，參考附圖結(jié)合實(shí)施例來詳細(xì)描述4^>開內(nèi)容。提供了附圖以便 允許那些本領(lǐng)域普通技術(shù)人員理解本發(fā)明實(shí)施例的范圍。
圖2到5是用于圖示依照實(shí)施例的閃速存^f^i殳備的編程方法的圖。下 面參考圖2到5來描述依照實(shí)施例的閃速存^l^i殳備的編程方法。
1)輸入編程數(shù)據(jù)(11)
圖2是用于圖示依照實(shí)施例的閃速存^i殳備的編程方法的流程圖，并 且圖3是依照實(shí)施例的閃速存^i殳備的電路圖。
編程數(shù)據(jù)(即，要被存儲(chǔ)到偶數(shù)頁(yè)的存儲(chǔ)單元MC1中的偶數(shù)頁(yè)數(shù)據(jù)和 要被存儲(chǔ)到奇數(shù)頁(yè)的存儲(chǔ)單元MC2中的奇數(shù)頁(yè)數(shù)據(jù))被輸入到頁(yè)緩沖器 200,所述頁(yè)緩沖器200被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元100。 頁(yè)緩沖器200包括第一和第二鎖存器210和220并且把偶數(shù)頁(yè)數(shù)據(jù)和奇數(shù) 頁(yè)數(shù)據(jù)存儲(chǔ)到所述第一和第二鎖存器210和220中。
2 )奇數(shù)頁(yè)數(shù)據(jù)預(yù)先編程(12 )圖4是示出依照實(shí)施例的閃速存^i殳備的存儲(chǔ)單元的閾值電壓分布 的圖。
被暫時(shí)存儲(chǔ)到頁(yè)緩沖器200中的奇數(shù)頁(yè)數(shù)據(jù)通過奇數(shù)位線BLo轉(zhuǎn)送， 并且向被耦接到奇數(shù)頁(yè)的存儲(chǔ)單元MC2的字線Sel-WL施加預(yù)先編程電壓， 由此對(duì)奇數(shù)頁(yè)的存儲(chǔ)單元MC2進(jìn)行預(yù)先編程。據(jù)此，奇數(shù)頁(yè)的存儲(chǔ)單元 MC2具有由圖4的①所表明的閾值電壓Vt的分布。這里，可以d吏用第一 驗(yàn)證電壓Vverifyl來執(zhí)行預(yù)先編程，使得最低閾值電壓大于第一驗(yàn)證電 壓Vverifyl。
第一驗(yàn)證電壓Vverifyl可以低于目標(biāo)驗(yàn)證電壓(第二驗(yàn)證電壓 Vverify2),所述目標(biāo)發(fā)逸電壓用于實(shí)際的JiHt操作(稍后將要描述的驗(yàn) 證操作17)中。更詳細(xì)地，測(cè)量依照在偶數(shù)位線和奇數(shù)位線之間的干擾 效應(yīng)的閾值電壓分布的偏移，并且在考慮了所測(cè)量的偏移的情況下，第一 驗(yàn)汪電壓Vverifyl被設(shè)置為低于第二發(fā)汪電壓Vverify2。
3)偶數(shù)頁(yè)數(shù)據(jù)編程(13)
被暫時(shí)存儲(chǔ)到頁(yè)緩沖器200中的偶數(shù)頁(yè)數(shù)據(jù)通過偶數(shù)位線BLe轉(zhuǎn)送， 并且向被耦接到偶數(shù)頁(yè)的存儲(chǔ)單元MC1的字線Sel-WL施加第一編程電壓 PV1 ，由此對(duì)偶數(shù)頁(yè)的存儲(chǔ)單元MC1進(jìn)行編程。
4 )難操作(14 )
通過向在其上已經(jīng)完成了上述偶數(shù)頁(yè)數(shù)據(jù)編程(13)的偶數(shù)頁(yè)的存儲(chǔ) 單元MC1施加第二發(fā)汪電壓Vverif y2來判定是否已經(jīng)正常執(zhí)行編程操作。 換句話說，判定偶數(shù)頁(yè)的存儲(chǔ)單元MC1的閾值電壓是大于還是小于第二驗(yàn) 證電壓Vverify2。作為判定的結(jié)果，如果判定偶數(shù)頁(yè)的存儲(chǔ)單元MC1的 閾值電壓大于第二,電壓Vverify2,那么判定已經(jīng)完成了編程^^作。 然而，作為判定的結(jié)果，如果判定偶數(shù)頁(yè)的存儲(chǔ)單元MC1的閾值電壓小于 第二驗(yàn)證電壓Vverify2，那么判定尚未完成編程操作。在這種情況下， 第二驗(yàn)證電壓Vverify2可以等于通常編程^Mt的目標(biāo)閾值電壓并且可以 大于在奇數(shù)頁(yè)數(shù)據(jù)預(yù)先編程操作(12)中所使用的第一驗(yàn)證電壓 Vverifyl。
5)增加編程電壓(15)
圖5是示出用于圖示依照實(shí)施例的ISPP編程方法的編程電壓的波形。 作為mst操作(14)的判定結(jié)果，如果判定偶數(shù)頁(yè)的存儲(chǔ)單元MC1的閾值電壓小于第二發(fā)汪電壓Vverify2，那么再次執(zhí)行偶數(shù)頁(yè)數(shù)據(jù)編程 ^Mt (13),但是使用第二編程電壓PV2，所述第二編程電壓PV2等于第 一編程電壓PVl加上階躍電壓Vst印。即，使用增量階躍脈沖編程(ISPP) 方法來執(zhí)行重新編程^Mt 。
此時(shí)，鄰近奇數(shù)頁(yè)的存儲(chǔ)單元MC2的閾值電壓分布由于在編程操作期 間出現(xiàn)的干擾效應(yīng)而從(D移動(dòng)到②。
6) 奇數(shù)頁(yè)數(shù)據(jù)編程(16)
通過向被耦接到奇數(shù)頁(yè)的存儲(chǔ)單元MC2的字線Sel-WL施加第一編程 電壓PV1來對(duì)奇數(shù)頁(yè)的存儲(chǔ)單元MC2進(jìn)行編程，在所述存儲(chǔ)單元MC2上已 經(jīng)完成了以上奇數(shù)頁(yè)數(shù)據(jù)預(yù)先編程操作(12)。
7) JlHE操作(17)
通過向奇數(shù)頁(yè)的存儲(chǔ)單元MC2施加第二驗(yàn)證電壓Vverify2來判定是 否已經(jīng)正常執(zhí)行編程操作。即，判定奇數(shù)頁(yè)的存儲(chǔ)單元MC2的閾值電壓是 大于還是小于第二發(fā)逸電壓Vverify2。作為判定的結(jié)果，如果奇數(shù)頁(yè)的 存儲(chǔ)單元MC2的閾值電壓大于第二驗(yàn)證電壓Vverify2，那么判定已經(jīng)完 成了編程操作。作為判定的結(jié)果，如果奇數(shù)頁(yè)的存儲(chǔ)單元MC2的閾值電壓 小于第二mt電壓Vverify2，那么判定尚未完成編程^Mt。
8) 增加編程電壓(18)
作為!Hi操作(17 )的判定結(jié)果，如果奇數(shù)頁(yè)的存儲(chǔ)單元MC2的閾值 電壓小于第二驗(yàn)證電壓Vverify2，那么再次執(zhí)行奇數(shù)頁(yè)數(shù)據(jù)編程操作 (16),但是使用第二編程電壓PV2，在所述第二編程電壓PV2中把第一 編程電壓PV1提高了階躍電壓Vst印。即，使用ISPP方法來執(zhí)行重新編 程操作。
據(jù)此，如圖4所示，奇數(shù)頁(yè)的存儲(chǔ)單元MC2的閾值電壓分布從②移動(dòng) 到③。
從而，偶數(shù)頁(yè)的存儲(chǔ)單元MC1和奇數(shù)頁(yè)的存儲(chǔ)單元MC2具有統(tǒng)一的閾 值電壓分布。
依照本公開的實(shí)施例，通過對(duì)包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元的奇數(shù) 頁(yè)進(jìn)行預(yù)先編程并且隨后執(zhí)行偶數(shù)頁(yè)編程操作和奇數(shù)頁(yè)編程操作來把閾 值電壓提高一定電平。據(jù)此，可以防止由于單元間干擾效應(yīng)所導(dǎo)致的不統(tǒng) 一的閾值電壓分布。
權(quán)利要求
1.一種閃速存儲(chǔ)設(shè)備的編程方法，包括把第一數(shù)據(jù)和第二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元；使用所述第一數(shù)據(jù)對(duì)奇數(shù)頁(yè)的第一存儲(chǔ)單元進(jìn)行預(yù)先編程；使用所述第二數(shù)據(jù)對(duì)所述偶數(shù)頁(yè)的第二存儲(chǔ)單元進(jìn)行編程；并且使用所述第一數(shù)據(jù)來對(duì)預(yù)先編程的第一存儲(chǔ)單元進(jìn)行編程。
2. 如權(quán)利要求1所述的編程方法，其中使用低于目標(biāo)驗(yàn)證電壓的第一mst電壓來執(zhí)行對(duì)所述預(yù)先編程的mi。
3. 如權(quán)利要求2所述的編程方法，其中所述第一驗(yàn)證電壓和所述目標(biāo)發(fā)逸電壓之間的差異是源于在所述偶數(shù)頁(yè)和所述奇數(shù)頁(yè)之間的干擾效應(yīng)的閾值電壓分布的偏移。
4. 如權(quán)利要求1所述的編程方法，其中在編程第一存儲(chǔ)單元和第二存儲(chǔ)單元之后4吏用目標(biāo)發(fā)汪電壓來執(zhí)行編禾呈發(fā)汪。
5. 如權(quán)利要求1所述的編程方法，其中預(yù)先編程之后的第一存儲(chǔ)單元的閾值電壓已經(jīng)響應(yīng)于第二存儲(chǔ)單元的編程操作的干擾效應(yīng)而上升。
6. 如權(quán)利要求1所述的編程方法，其中使用增量階躍脈沖編程方法來執(zhí)行第 一存儲(chǔ)單元的編程和第4儲(chǔ)單元的編程。
7. 如權(quán)利要求1所述的編程方法，其中預(yù)先編程的第一存儲(chǔ)單元的閾值電壓分布小于編程的第二存儲(chǔ)單元的閾值電壓分布。
8. —種閃速存^i殳備的編程方法，包括把第一數(shù)據(jù)和第二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元；使用所述第 一數(shù)據(jù)對(duì)所述奇數(shù)頁(yè)的第 一存儲(chǔ)單元進(jìn)行預(yù)先編程；使用所述第二數(shù)據(jù)對(duì)所述偶數(shù)頁(yè)的第二存儲(chǔ)單元進(jìn)行編程；使用編程電壓對(duì)第二存儲(chǔ)單元重復(fù)地執(zhí)行編程操作，直到通過執(zhí)行第一IHi操作而判定第二，單元的閾值電壓高于目標(biāo)閾值電壓，其中所述編程電壓在每次重復(fù)都被提高了階躍電壓；使用所述第 一數(shù)據(jù)來對(duì)預(yù)先編程的第一存儲(chǔ)單元進(jìn)行編程；并且使用編程電壓對(duì)第一存儲(chǔ)單元重復(fù)地執(zhí)行編程操作，直到通過執(zhí)行第二mt操作而判定第 一存儲(chǔ)單元的閾值電壓高于所述目標(biāo)閾值電壓，其中所述編程電壓在每次重復(fù)都被提高了階躍電壓。
9. 如權(quán)利要求8所述的編程方法，其中已經(jīng)執(zhí)行預(yù)先編程之后的第一閾值電壓的最小值小于目標(biāo)閾值電壓。
10. 如權(quán)利要求8所述的編程方法，其中使用低于目標(biāo)驗(yàn)證電壓的第一驗(yàn)證電壓來執(zhí)行對(duì)所述預(yù)先編程的驗(yàn)證。
11. 如權(quán)利要求10所述的編程方法，其中所述第一驗(yàn)證電壓和所述目標(biāo)驗(yàn)證電壓之間的差異是源于在所述偶數(shù)頁(yè)和所述奇數(shù)頁(yè)之間的干擾效應(yīng)的閾值電壓分布的偏移。
12. 如權(quán)利要求8所述的編程方法，其中在編程第一存儲(chǔ)單元和第二存儲(chǔ)單元之后使用目標(biāo) ￡電壓來執(zhí)行編程驗(yàn)證。
13. 如權(quán)利要求8所述的編程方法，其中預(yù)先編程之后的第一存儲(chǔ)單元的閾值電壓已經(jīng)響應(yīng)于第二存儲(chǔ)單元的編程操作的干擾效應(yīng)而上升。
14. 如權(quán)利要求8所述的編程方法，其中使用增量階躍脈沖編程方法來執(zhí)行第一存儲(chǔ)單元的編程和第二存儲(chǔ)單元的編程。
15. 如權(quán)利要求8所述的編程方法，其中預(yù)先編程的第一存儲(chǔ)單元的閾值電壓分布小于編程的第二存儲(chǔ)單元的閾值電壓分布。
16. —種閃速存>fti殳備的編程方法，包括把第一數(shù)據(jù)和第二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元；通過向奇數(shù)頁(yè)的第一存儲(chǔ)單元施加第一數(shù)據(jù)和低于目標(biāo)驗(yàn)證電壓的第一驗(yàn)證電壓來對(duì)第一存儲(chǔ)單元進(jìn)行預(yù)先編程；并且在通過向第一存儲(chǔ)單元施加第一數(shù)據(jù)和所述目標(biāo)驗(yàn)證電壓來對(duì)預(yù)先編程的第 一存儲(chǔ)單元進(jìn)行編程之前，通過向偶數(shù)頁(yè)的第二存儲(chǔ)單元施加第二數(shù)據(jù)和所述目標(biāo)驗(yàn)證電壓來對(duì)第二存儲(chǔ)單元進(jìn)行編程。
17. 如權(quán)利要求16所述的編程方法，其中第一驗(yàn)證電壓低于所述目標(biāo) 電壓，使得編程第二存儲(chǔ)單元之后的第 一存儲(chǔ)單元的閾值電壓分布高于編程第二存儲(chǔ)單元之前的第一存儲(chǔ)單元的閾值電壓分布，但是低于編程第 一存儲(chǔ)單元之后的第 一存儲(chǔ)單元的閾值電壓分布。
18.如權(quán)利要求16所述的編程方法，其中使用增量階躍脈沖編程方法來執(zhí)行第一存儲(chǔ)單元的編程和第二存儲(chǔ)單元的編程。
全文摘要
一種閃速存儲(chǔ)設(shè)備的編程方法，包括把第一數(shù)據(jù)和第二數(shù)據(jù)輸入到頁(yè)緩沖器，所述頁(yè)緩沖器被耦接到包括偶數(shù)頁(yè)和奇數(shù)頁(yè)的存儲(chǔ)單元，使用第一數(shù)據(jù)對(duì)奇數(shù)頁(yè)的第一存儲(chǔ)單元進(jìn)行預(yù)先編程，使用第二數(shù)據(jù)對(duì)偶數(shù)頁(yè)的第二存儲(chǔ)單元進(jìn)行編程，并且使用第一數(shù)據(jù)對(duì)預(yù)先編程的第一存儲(chǔ)單元進(jìn)行編程。
文檔編號(hào)G11C16/10GK101640072SQ20091014031
公開日2010年2月3日 申請(qǐng)日期2009年7月15日 優(yōu)先權(quán)日2008年8月1日
發(fā)明者金胄仁 申請(qǐng)人:海力士半導(dǎo)體有限公司