專利名稱：電阻存儲(chǔ)器、含有電阻存儲(chǔ)器的集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及電阻存儲(chǔ)器、及含有電阻存儲(chǔ)器的集成電 路的制作方法。
背景技術(shù)：
當(dāng)前，開發(fā)成本低、速度快、存儲(chǔ)密度高、制造簡(jiǎn)單且與互補(bǔ)金屬氧化物(CMOS)半 導(dǎo)體集成電路工藝兼容性好的新型存儲(chǔ)技術(shù)受到世界范圍的廣泛關(guān)注?；诰哂须娮栝_關(guān) 特性的金屬氧化物的電阻式隨機(jī)存取存儲(chǔ)器(RRAM)的內(nèi)存技術(shù)是目前多家器件制造商開 發(fā)的重點(diǎn)，因?yàn)檫@種技術(shù)可以提供更高密度、更低成本與更低耗電量的非易失性內(nèi)存。RRAM 的存儲(chǔ)單元在施加脈沖電壓后電阻值會(huì)產(chǎn)生很大變化，這一電阻值在斷開電源后仍能維持 下去。此外，RRAM具有抗輻照、耐高低溫、抗強(qiáng)振動(dòng)、抗電子干擾等性能。文 獻(xiàn)"non-volatile resistive switching for advanced memory application”(An Chen, et，al.，IEDM Technical Digest, Dec. 2005，Page 746)給出了一 種電阻存儲(chǔ)器結(jié)構(gòu)，參考附圖1所示，具有半導(dǎo)體襯底100，所述襯底內(nèi)形成有源極110和 漏極120以及位于半導(dǎo)體襯底100上源極110和漏極120之間的柵極結(jié)構(gòu)130 ；鎢栓塞140 和互連銅線150用于層間互連；電阻存儲(chǔ)器的下電極160的材料可以是金屬鎢，金屬銅等， 氧化所述下電極形成的電阻可變存儲(chǔ)介質(zhì)層170，例如氧化鎢、氧化銅等材料，在電阻可變 存儲(chǔ)介質(zhì)層170上形成的上電極180，可以是Ti/TiN的雙層結(jié)構(gòu)；互連銅線或是互連鋁線 190用于層間互聯(lián)?，F(xiàn)有技術(shù)中，電阻存儲(chǔ)器的面積大，不適應(yīng)集成電路集成度越來(lái)越高的趨勢(shì)；電阻 可變的存儲(chǔ)介質(zhì)材料是氧化銅或氧化鎢，采用上述材料會(huì)使電阻存儲(chǔ)器的低電阻值過(guò)低而 造成器件功耗大、電流大；對(duì)于含有電阻存儲(chǔ)器的集成電路，電阻存儲(chǔ)器的形成工藝與集成 電路中其它存儲(chǔ)器的互連結(jié)構(gòu)是分別單獨(dú)進(jìn)行的，因此，制作工藝復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種電阻存儲(chǔ)器、及其含有電阻存儲(chǔ)器的集成電路的制 作方法，防止電阻存儲(chǔ)器的低電阻值過(guò)低而造成器件功耗大，防止電阻存儲(chǔ)器面積過(guò)大，集 成度低以及防止制作工藝復(fù)雜。為解決上述問(wèn)題，本發(fā)明一種含有電阻存儲(chǔ)器的集成電路的制作方法，包括提供 半導(dǎo)體襯底，所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單元區(qū)，其中電阻存儲(chǔ)單元區(qū)的 半導(dǎo)體襯底上形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元區(qū)的半導(dǎo)體襯底上形成有第二 互連結(jié)構(gòu)；在第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和半導(dǎo)體襯底上形成介質(zhì)層；在介質(zhì)層內(nèi)形成 露出第一互連結(jié)構(gòu)的第一接觸孔；沿第一接觸孔對(duì)第一互連結(jié)構(gòu)表面進(jìn)行處理，形成電阻 可變存儲(chǔ)介質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層為金屬硅氧化物；在第一接觸孔側(cè)壁及電阻可 變存儲(chǔ)介質(zhì)層上形成上電極，并在第一接觸孔內(nèi)填充導(dǎo)電物質(zhì)；在介質(zhì)層內(nèi)形成露出第二 互連結(jié)構(gòu)的第二接觸孔；在第二接觸孔內(nèi)壁形成擴(kuò)散阻擋層，及填充導(dǎo)電物質(zhì)。
可選的，所述上電極與擴(kuò)散阻擋層同時(shí)形成，第一接觸孔和第二接觸孔內(nèi)同時(shí)填 充導(dǎo)電物質(zhì)?？蛇x的，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。可選的，所述電阻可變存儲(chǔ)介質(zhì)層的厚度為80埃 800埃?？蛇x的，所述形成電阻可變存儲(chǔ)介質(zhì)層的工藝為熱氧化法、等離子體增強(qiáng)法或氧 離子注入法?？蛇x的，所述第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)的材料為TixSiy、NixSiy或&)3、?？蛇x的，所述上電極、擴(kuò)散阻擋層的材料為鈦、氮化鈦、鉭或氮化鉭。可選的，所述上電極、擴(kuò)散阻擋層的厚度為100埃 500埃。本發(fā)明提供一種含有電阻存儲(chǔ)器的集成電路的制作方法，包括提供半導(dǎo)體襯底， 所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單元區(qū)，其中電阻存儲(chǔ)單元區(qū)的半導(dǎo)體襯底上 形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元區(qū)的半導(dǎo)體襯底上形成有第二互連結(jié)構(gòu)；在 第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和半導(dǎo)體襯底上形成介質(zhì)層；在介質(zhì)層內(nèi)形成露出第一互連 結(jié)構(gòu)的第一接觸孔和露出第二互連結(jié)構(gòu)的第二接觸孔；沿第一接觸孔和第二接觸孔分別對(duì) 第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)表面進(jìn)行處理，形成電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存 儲(chǔ)介質(zhì)層為金屬硅氧化物；去除第二互連結(jié)構(gòu)表面的電阻可變存儲(chǔ)介質(zhì)層；在第一接觸孔 側(cè)壁、電阻可變存儲(chǔ)介質(zhì)層上和第二接觸孔內(nèi)壁形成擴(kuò)散阻擋層，所述第一接觸孔內(nèi)的擴(kuò) 散阻擋層作為上電極；在第一接觸孔和第二接觸孔內(nèi)填充導(dǎo)電物質(zhì)。可選的，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z?？蛇x的，所述電阻可變存儲(chǔ)介質(zhì)層的厚度為80埃 800埃?？蛇x的，所述形成電阻可變存儲(chǔ)介質(zhì)層的工藝為熱氧化法、等離子體增強(qiáng)法或氧 離子注入法?？蛇x的，所述第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)的材料為TixSiy、NixSiy或CoxSiy?？蛇x的，所述上電極、擴(kuò)散阻擋層的材料為鈦、氮化鈦、鉭或氮化鉭?？蛇x的，所述上電極、擴(kuò)散阻擋層的厚度為100埃 500埃。本發(fā)明提供一種電阻存儲(chǔ)器，包括，半導(dǎo)體襯底；位于半導(dǎo)體襯底上作為下電極的 第一互連結(jié)構(gòu)；位于第一互連結(jié)構(gòu)和半導(dǎo)體襯底上的介質(zhì)層，所述介質(zhì)層內(nèi)形成有露出第 一互連結(jié)構(gòu)的第一接觸孔；位于第一互連結(jié)構(gòu)中與第一接觸孔位置對(duì)應(yīng)的電阻可變存儲(chǔ)介 質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層的材料為金屬硅氧化物；位于第一接觸孔側(cè)壁及電阻可變 存儲(chǔ)介質(zhì)層上的上電極?？蛇x的，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z?？蛇x的，所述電阻可變存儲(chǔ)介質(zhì)層的厚度為80埃 800埃。可選的，所述第一互連結(jié)構(gòu)的材料為TixSiy、NixSiy或&^仁?？蛇x的，所述上電極的材料為鈦、氮化鈦、鉭或氮化鉭。可選的，所述上電極的厚度為100埃 500埃。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)直接對(duì)第一互連結(jié)構(gòu)的表面進(jìn)行處理形成可變存儲(chǔ)介質(zhì)層，并在接觸孔內(nèi)形成上 電極。由于電阻存儲(chǔ)器設(shè)置于接觸孔內(nèi)，尺寸可以根據(jù)需要調(diào)節(jié)，并且可以滿足集成度增高 的需要。
5
在形成電阻存儲(chǔ)器的同時(shí)，可以實(shí)現(xiàn)邏輯單元區(qū)域的層間互連結(jié)構(gòu)，工藝簡(jiǎn)單。電阻存儲(chǔ)器中的電阻可變存儲(chǔ)介質(zhì)層材料為金屬硅氧化物，此種材料具有很高的 低阻電阻值，降低從低阻到高阻的編程電流，從而減小存儲(chǔ)器的整體功耗。另外，金屬硅化 物材料在現(xiàn)今半導(dǎo)體產(chǎn)業(yè)中已經(jīng)廣泛采用，無(wú)需太大改動(dòng)即可用于工業(yè)生產(chǎn)線，制備方便。


圖1是為現(xiàn)有技術(shù)電阻存儲(chǔ)器的結(jié)構(gòu)示意圖；圖2是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第一具體實(shí)施方式
流程圖；圖3、圖4、圖5a、圖5b、圖5c是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第一實(shí) 施例示意圖；圖3、圖4、圖6a、圖6b、圖6c是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第二實(shí) 施例示意圖；圖7是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第二具體實(shí)施方式
流程圖；圖8至圖12是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第三實(shí)施例示意圖。
具體實(shí)施例方式本發(fā)明形成電阻存儲(chǔ)器的第一實(shí)施方式的工藝流程如圖2所示，執(zhí)行步驟S11，提 供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單元區(qū)，其中電阻存儲(chǔ)單元區(qū) 的半導(dǎo)體襯底上形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元區(qū)的半導(dǎo)體襯底上形成有第 二互連結(jié)構(gòu)；執(zhí)行步驟S12，在第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和半導(dǎo)體襯底上形成介質(zhì)層； 執(zhí)行步驟S13，在介質(zhì)層內(nèi)形成露出第一互連結(jié)構(gòu)的第一接觸孔；執(zhí)行步驟S14，沿第一接 觸孔對(duì)第一互連結(jié)構(gòu)表面進(jìn)行處理，形成電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層 為金屬硅氧化物；執(zhí)行步驟S15，在第一接觸孔側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層上形成上電極， 并在第一接觸孔內(nèi)填充導(dǎo)電物質(zhì)；執(zhí)行步驟S16，在介質(zhì)層內(nèi)形成露出第二互連結(jié)構(gòu)的第 二接觸孔；執(zhí)行步驟S17，在第二接觸孔內(nèi)壁形成擴(kuò)散阻擋層，及填充導(dǎo)電物質(zhì)。下面結(jié)合附圖對(duì)本發(fā)明的第一具體實(shí)施方式
做詳細(xì)的說(shuō)明。實(shí)施例1圖3、圖4、圖5a、圖5b、圖5c是本發(fā)明形成電阻存儲(chǔ)器的第一實(shí)施例示意圖。參考圖3，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括電阻存儲(chǔ)器單元區(qū)I和 邏輯單元區(qū)II。其中，半導(dǎo)體襯底200內(nèi)形成有半導(dǎo)體器件例如存儲(chǔ)器、晶體管等，還可以形成有 其它輸入或者輸出電路或者連線。繼續(xù)參考圖3，在電阻存儲(chǔ)器單元區(qū)I的半導(dǎo)體襯底200上形成第一互連結(jié)構(gòu) 204a、在邏輯單元區(qū)II的半導(dǎo)體襯底200上形成第二互連結(jié)構(gòu)204b。具體工藝為由于在 半導(dǎo)體襯底200上已經(jīng)形成有MOS晶體管，采用化學(xué)氣相沉積法在MOS晶體管的源極/漏 極區(qū)域或柵極區(qū)域或其它半導(dǎo)體襯底區(qū)域上沉積導(dǎo)電金屬層，本實(shí)施例導(dǎo)電金屬層選用的 材料為Ti、Ni或Co等；然后，對(duì)導(dǎo)電金屬層進(jìn)行高溫處理，形成第一互連結(jié)構(gòu)204a和第二 互連結(jié)構(gòu)204b，所述的形成第一互連結(jié)構(gòu)204a和第二互連結(jié)構(gòu)204b的導(dǎo)電材料為適合用 作電阻存儲(chǔ)器下電極以及集成電路層間連線的金屬材料，本實(shí)施例選用TixSiy、附3、或CosSiy 等ο本實(shí)施例中，金屬硅化物材料在現(xiàn)今半導(dǎo)體產(chǎn)業(yè)中已經(jīng)廣泛采用，無(wú)需太大改動(dòng) 即可用于工業(yè)生產(chǎn)線，制備方便。如圖4所示，在第一互連結(jié)構(gòu)204a、第二互連結(jié)構(gòu)204b和半導(dǎo)體襯底上形成介質(zhì) 層206，在所述介質(zhì)層206內(nèi)形成有貫穿介質(zhì)層露出第一互連結(jié)構(gòu)204a的第一接觸孔207 ； 在第一接觸孔207內(nèi)的第一互連結(jié)構(gòu)204a表面形成電阻可變存儲(chǔ)介質(zhì)層208。具體工藝步驟如下采用化學(xué)氣相沉積法在第一互連結(jié)構(gòu)204a、第二互連結(jié)構(gòu) 204b和半導(dǎo)體襯底200上形成厚度為3000埃 10000埃的介質(zhì)層206，所述介質(zhì)層206的 材料為氧化硅、氮氧化硅或正硅酸乙酯等；接著，在介質(zhì)層206上旋涂第一光刻膠層(未圖 示)，經(jīng)過(guò)曝光顯影工藝，定義出與第一互連結(jié)構(gòu)204a位置對(duì)應(yīng)的第一接觸孔圖形；以第一 光刻膠層為掩膜，沿第一接觸孔圖形刻蝕介質(zhì)層206至露出第一互連結(jié)構(gòu)204a，形成第一 接觸孔207。采用灰化法去除第一光刻膠層后，沿第一接觸孔207對(duì)第一互連結(jié)構(gòu)204a的 表面進(jìn)行氧化處理，形成厚度為80埃 800埃的電阻可變存儲(chǔ)介質(zhì)層208，其中電阻可變存 儲(chǔ)介質(zhì)層208的材料為金屬硅氧化物，具體為TixSiy0z、NixSiyOz或CoxSiyOz ；所述氧化處理 可以是直接對(duì)第一互連結(jié)構(gòu)204a表面進(jìn)行熱氧化，也可以是采用等離子體增強(qiáng)氧化法，還 可以沿第一接觸孔207向第一互連結(jié)構(gòu)204a表面注入氧離子后進(jìn)行退火工藝。本實(shí)施例中，電阻可變存儲(chǔ)介質(zhì)層208材料為金屬硅氧化物，此種材料具有很高 的低阻電阻值，降低從低阻到高阻的編程電流，從而減小存儲(chǔ)器的整體功耗。如圖5a所示，用化學(xué)氣相沉積法在介質(zhì)層206上、第一接觸孔207側(cè)壁和電阻可 變存儲(chǔ)介質(zhì)層208上形成厚度為100埃 500埃的第一擴(kuò)散阻擋層210，所述第一擴(kuò)散阻擋 層210的材料可以是鈦、鉭、氮化鉭或氮化鈦等。然后，再采用化學(xué)氣相沉積法在第一擴(kuò)散 阻擋層210上形成第一導(dǎo)電層212，且第一導(dǎo)電層212填充滿第一接觸孔207，所述第一導(dǎo) 電層212的材料為鎢等。參考圖5b，采用化學(xué)機(jī)械拋光法對(duì)第一導(dǎo)電層212、第一擴(kuò)散阻擋層210進(jìn)行平坦 化至露出介質(zhì)層206，形成第一導(dǎo)電插塞212a，其中平坦后的第一擴(kuò)散阻擋層210a作為電 阻可變存儲(chǔ)器的上電極。接著，在介質(zhì)層206、平坦后的第一擴(kuò)散阻擋層210a及第一導(dǎo)電插 塞212a上形成第二光刻膠層214，經(jīng)過(guò)曝光顯影工藝后，在邏輯單元區(qū)II定義出位置與第 二互連結(jié)構(gòu)204b對(duì)應(yīng)的第二接觸孔圖形；以第二光刻膠層214為掩膜，沿第二接觸孔圖形 刻蝕介質(zhì)層206至露出第二互連結(jié)構(gòu)204b，形成第二接觸孔215。如圖5c所示，采用灰化法去除第二光刻膠層后，在第二接觸孔215內(nèi)壁形成第二 擴(kuò)散阻擋層216 ；接著，在第二接觸孔215內(nèi)填充滿導(dǎo)電物質(zhì)，形成第二導(dǎo)電插塞218。具體 工藝步驟如下用化學(xué)氣相沉積法在介質(zhì)層206上及第二接觸孔215內(nèi)壁形成厚度為100 埃 500埃的第二擴(kuò)散阻擋層216。接著，再采用化學(xué)氣相沉積法在第二擴(kuò)散阻擋層216上 形成第二導(dǎo)電層，所述第二導(dǎo)電層的材料為鎢等；采用化學(xué)機(jī)械拋光法對(duì)第二導(dǎo)電層、第二 擴(kuò)散阻擋層216進(jìn)行平坦化至露出介質(zhì)層206，形成第二導(dǎo)電插塞218。本實(shí)施例直接對(duì)第一互連結(jié)構(gòu)204a的表面進(jìn)行處理形成可變存儲(chǔ)介質(zhì)層208，并 在第一接觸孔207內(nèi)形成上電極。由于電阻存儲(chǔ)器的上電極設(shè)置于第一接觸孔207內(nèi)，尺 寸可以根據(jù)需要調(diào)節(jié)，并且可以滿足集成度增高的需要?；谏鲜鰧?shí)施例形成的含有電阻存儲(chǔ)器的集成電路中的電阻存儲(chǔ)器結(jié)構(gòu)包括半導(dǎo)體襯底200 ；第一互連結(jié)構(gòu)204a，位于MOS晶體管的源極或漏極區(qū)域的半導(dǎo)體襯底200 上，作為電阻存儲(chǔ)器的下電極；介質(zhì)層206，位于第一互連結(jié)構(gòu)204a和半導(dǎo)體襯底200上； 第一接觸孔207，貫穿介質(zhì)層206至露出第一互連結(jié)構(gòu)204a ；電阻可變存儲(chǔ)介質(zhì)層208，位 于第一接觸孔207內(nèi)的第一互連結(jié)構(gòu)204a表面，所述電阻可變存儲(chǔ)介質(zhì)層208的材料為金 屬硅氧化物；上電極，位于第一接觸孔207側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層208上。本實(shí)施例中，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本實(shí)施例中，所述電阻可變存儲(chǔ)介質(zhì)層208的厚度為80埃 800埃。本實(shí)施例中，所述第一互連結(jié)構(gòu)204a的材料為TixSiy、NixSiy或CoxSiy。本實(shí)施例中，所述上電極的材料為鈦、氮化鈦、鉭或氮化鉭，厚度為100埃 500 埃。實(shí)施例2圖3、圖4、圖6a、圖6b、圖6c是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第二實(shí) 施例示意圖。繼續(xù)參考圖3，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200包括電阻存儲(chǔ)器單元區(qū) I和邏輯單元區(qū)II。其中，半導(dǎo)體襯底200內(nèi)形成有半導(dǎo)體器件例如存儲(chǔ)器、晶體管等，還可以形成有 其它輸入或者輸出電路或者連線。再參考圖3，在電阻存儲(chǔ)器單元區(qū)I的半導(dǎo)體襯底200上形成第一互連結(jié)構(gòu)204a、 在邏輯單元區(qū)II的半導(dǎo)體襯底200上形成第二互連結(jié)構(gòu)204b。具體形成工藝為在實(shí)施例1 中已經(jīng)進(jìn)行了詳細(xì)描述，在此不再贅述，本實(shí)施例第一互連結(jié)構(gòu)204a和第二互連結(jié)構(gòu)204b 的材料為 TixSiy、NixSiy 或 CoxSiy 等。如圖4所示，在第一互連結(jié)構(gòu)204a、第二互連結(jié)構(gòu)204b和半導(dǎo)體襯底200上形成 介質(zhì)層206，在電阻存儲(chǔ)器單元區(qū)I的所述介質(zhì)層206內(nèi)形成有貫穿介質(zhì)層露出第一互連結(jié) 構(gòu)204a的第一接觸孔207 ；在第一接觸孔207內(nèi)的第一互連結(jié)構(gòu)204a表面進(jìn)行氧化處理 形成電阻可變存儲(chǔ)介質(zhì)層208，其中電阻可變存儲(chǔ)介質(zhì)層208的材料為金屬硅氧化物，具體 為TixSiy0z、NixSiyOz或CoxSiy0z。具體形成電阻可變存儲(chǔ)介質(zhì)層208氧化處理工藝為在實(shí) 施例1中已經(jīng)進(jìn)行了詳細(xì)描述，在此不再贅述。如圖6a所示，用旋涂法在介質(zhì)層206上形成光刻膠層300，經(jīng)過(guò)曝光顯影工藝后， 在邏輯單元區(qū)II定義出位置與第二互連結(jié)構(gòu)204b對(duì)應(yīng)的第二接觸孔圖形；以第二光刻膠 層214為掩膜，沿第二接觸孔圖形刻蝕介質(zhì)層206至露出第二互連結(jié)構(gòu)204b，形成第二接觸 孔 301。參考圖6b，灰化法去除光刻膠層300后，在第一接觸孔207側(cè)壁、電阻可變存儲(chǔ)介 質(zhì)層208上以及第二接觸孔301內(nèi)壁形成厚度為100埃 500埃的擴(kuò)散阻擋層302，所述擴(kuò) 散阻擋層302的材料可以是鈦、鉭、氮化鉭或氮化鈦等。然后，再采用化學(xué)氣相沉積法在擴(kuò) 散阻擋層302上形成導(dǎo)電層304，且導(dǎo)電層304填充滿第一接觸孔207及第二接觸孔301， 本實(shí)施例中，所述導(dǎo)電層212采用的材料為鎢等。參考圖6c，采用化學(xué)機(jī)械拋光法對(duì)導(dǎo)電層304、擴(kuò)散阻擋層302進(jìn)行平坦化至露出 介質(zhì)層206，形成第一導(dǎo)電插塞304a和第二導(dǎo)電插塞304b。其中在電阻存儲(chǔ)器單元區(qū)I，平 坦后的擴(kuò)散阻擋層302作為電阻可變存儲(chǔ)器的上電極。
基于上述實(shí)施例形成的含有電阻存儲(chǔ)器的集成電路中的電阻存儲(chǔ)器結(jié)構(gòu)包括半 導(dǎo)體襯底200 ；第一互連結(jié)構(gòu)204a，位于MOS晶體管的源極或漏極區(qū)域的半導(dǎo)體襯底200 上，作為電阻存儲(chǔ)器的下電極；介質(zhì)層206，位于第一互連結(jié)構(gòu)204a和半導(dǎo)體襯底200上； 第一接觸孔207，貫穿介質(zhì)層206至露出第一互連結(jié)構(gòu)204a的；電阻可變存儲(chǔ)介質(zhì)層208， 位于第一接觸孔207內(nèi)的第一互連結(jié)構(gòu)204a表面，所述電阻可變存儲(chǔ)介質(zhì)層208的材料為 金屬硅氧化物；上電極，位于第一接觸孔207側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層208上。本實(shí)施例中，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本實(shí)施例中，所述電阻可變存儲(chǔ)介質(zhì)層208的厚度為80埃 800埃。本實(shí)施例中，所述第一互連結(jié)構(gòu)204a的材料為TixSiy、NixSiy或CoxSiy。本實(shí)施例中，所述上電極的材料為鈦、氮化鈦、鉭或氮化鉭，厚度為100埃 500 埃。圖7是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第二具體實(shí)施方式
流程圖。如 圖7所示，執(zhí)行步驟S21，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單 元區(qū)，其中電阻存儲(chǔ)單元區(qū)的半導(dǎo)體襯底上形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元 區(qū)的半導(dǎo)體襯底上形成有第二互連結(jié)構(gòu)；執(zhí)行步驟S22，在第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和 半導(dǎo)體襯底上形成介質(zhì)層；執(zhí)行步驟S23，在介質(zhì)層內(nèi)形成露出第一互連結(jié)構(gòu)的第一接觸 孔和露出第二互連結(jié)構(gòu)的第二接觸孔；執(zhí)行步驟S24，沿第一接觸孔和第二接觸孔分別對(duì) 第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)表面進(jìn)行處理，形成電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存 儲(chǔ)介質(zhì)層為金屬硅氧化物；執(zhí)行步驟S25，去除第二互連結(jié)構(gòu)表面的電阻可變存儲(chǔ)介質(zhì)層； 執(zhí)行步驟S26，在第一接觸孔側(cè)壁、電阻可變存儲(chǔ)介質(zhì)層上和第二接觸孔內(nèi)壁形成擴(kuò)散阻擋 層，所述第一接觸孔內(nèi)的擴(kuò)散阻擋層作為上電極；執(zhí)行步驟S27，在第一接觸孔和第二接觸 孔內(nèi)填充導(dǎo)電物質(zhì)。下面結(jié)合附圖對(duì)本發(fā)明的第二具體實(shí)施方式
做詳細(xì)的說(shuō)明。實(shí)施例3圖8至圖12是本發(fā)明形成含有電阻存儲(chǔ)器的集成電路的第三實(shí)施例示意圖。參考圖8，提供半導(dǎo)體襯底400，所述半導(dǎo)體襯底400包括電阻存儲(chǔ)器單元區(qū)I和 邏輯單元區(qū)II。其中，半導(dǎo)體襯底400內(nèi)形成有半導(dǎo)體器件例如存儲(chǔ)器、晶體管等，還可以形成有 其它輸入或者輸出電路或者連線。繼續(xù)參考圖8，在電阻存儲(chǔ)器單元區(qū)I的半導(dǎo)體襯底400上形成第一互連結(jié)構(gòu) 404a、在邏輯單元區(qū)II的半導(dǎo)體襯底400上形成第二互連結(jié)構(gòu)404b。具體工藝為分別在 電阻存儲(chǔ)器單元區(qū)I和邏輯單元區(qū)II的半導(dǎo)體襯底400上形成有MOS晶體管；接著，采用 化學(xué)氣相沉積法在MOS晶體管的源極/漏極區(qū)域或柵極區(qū)域或其它半導(dǎo)體襯底區(qū)域上沉積 導(dǎo)電金屬層，本實(shí)施例導(dǎo)電金屬層選用的材料為Ti、Μ或Co等；然后，對(duì)導(dǎo)電金屬層進(jìn)行高 溫處理，形成第一互連結(jié)構(gòu)404a和第二互連結(jié)構(gòu)404b，所述的形成第一互連結(jié)構(gòu)404a和第 二互連結(jié)構(gòu)404b的導(dǎo)電材料為適合用作電阻存儲(chǔ)器下電極以及集成電路層間連線的金屬 材料，本實(shí)施例選用TixSiy、NixSiy或CoxSiy等。本實(shí)施例中，金屬硅化物材料在現(xiàn)今半導(dǎo)體產(chǎn)業(yè)中已經(jīng)廣泛采用，無(wú)需太大改動(dòng) 即可用于工業(yè)生產(chǎn)線，制備方便。
如圖9所示，在第一互連結(jié)構(gòu)404a、第二互連結(jié)構(gòu)404b和層間介質(zhì)層402上形成 介質(zhì)層406，在所述介質(zhì)層406內(nèi)形成有貫穿介質(zhì)層406露出第一互連結(jié)構(gòu)404a的第一接 觸孔407a以及貫穿介質(zhì)層406露出第二互連結(jié)構(gòu)404b的第二接觸孔407b ；在第一接觸孔 407a內(nèi)的第一互連結(jié)構(gòu)404a表面和第二接觸孔407b內(nèi)的第二互連結(jié)構(gòu)404b表面形成電 阻可變存儲(chǔ)介質(zhì)層408。具體工藝步驟如下采用化學(xué)氣相沉積法在第一互連結(jié)構(gòu)404a、第二互連結(jié)構(gòu) 404b和層間介質(zhì)層402上形成厚度為3000埃 10000埃的介質(zhì)層406，所述介質(zhì)層406的 材料為氧化硅、氮氧化硅或正硅酸乙酯等；接著，在介質(zhì)層406上旋涂光刻膠層(未圖示)， 經(jīng)過(guò)曝光顯影工藝，定義出與第一互連結(jié)構(gòu)404a位置對(duì)應(yīng)的第一接觸孔圖形，以及與第二 互連結(jié)構(gòu)404b位置對(duì)應(yīng)的第二接觸孔圖形；以第一光刻膠層為掩膜，沿第一接觸孔圖形和 第二接觸孔圖形刻蝕介質(zhì)層406至分別露出第一互連結(jié)構(gòu)404a和第二互連結(jié)構(gòu)404b，形 成第一接觸孔407a和第二接觸孔407b。采用灰化法去除第一光刻膠層后，沿第一接觸孔 407a和第二接觸孔407b分別對(duì)第一互連結(jié)構(gòu)404a和第二互連結(jié)構(gòu)404b的表面進(jìn)行氧化 處理，形成厚度為80埃 800埃的電阻可變存儲(chǔ)介質(zhì)層408a、408b，其中電阻可變存儲(chǔ)介質(zhì) 層408a、408b的材料為金屬硅氧化物，具體為TixSiy0z、NixSiyOz或CoxSiyOz ；所述氧化處理 可以是直接對(duì)第一互連結(jié)構(gòu)404a和第二互連結(jié)構(gòu)404b表面進(jìn)行熱氧化，也可以是采用等 離子體增強(qiáng)氧化法，還可以沿第一接觸孔407a和第二接觸孔407b向第一互連結(jié)構(gòu)404a表 面和第二互連結(jié)構(gòu)404b表面注入氧離子后進(jìn)行退火工藝。本實(shí)施例中，電阻可變存儲(chǔ)介質(zhì)層408a、408b材料為金屬硅氧化物，此種材料具 有很高的低阻電阻值，降低從低阻到高阻的編程電流，從而減小存儲(chǔ)器的整體功耗。參考圖10，用旋涂法在電阻存儲(chǔ)器單元區(qū)I的介質(zhì)層406及第一接觸孔407a內(nèi) 形成光刻膠層410 ；以光刻膠層410為掩膜，用干法刻蝕法或濕法刻蝕法去除邏輯單元區(qū)II 的電阻可變存儲(chǔ)介質(zhì)層408b。如圖11所示，灰化法去除光刻膠層；在第一接觸孔407a側(cè)壁、電阻可變存儲(chǔ)介質(zhì) 層408a上以及第二接觸孔407b內(nèi)壁形成厚度為100埃 500埃的擴(kuò)散阻擋層412，所述擴(kuò) 散阻擋層412的材料可以是鉭、氮化鉭或氮化鈦等。然后，再采用化學(xué)氣相沉積法在擴(kuò)散阻 擋層412上形成導(dǎo)電層414，且導(dǎo)電層414填充滿第一接觸孔407a及第二接觸孔407b，本 實(shí)施例中，所述導(dǎo)電層414采用的材料為鎢等。參考圖12，采用化學(xué)機(jī)械拋光法對(duì)導(dǎo)電層414、擴(kuò)散阻擋層412進(jìn)行平坦化至露出 介質(zhì)層406，形成第一導(dǎo)電插塞414a和第二導(dǎo)電插塞414b。其中在電阻存儲(chǔ)器單元區(qū)I，平 坦后的擴(kuò)散阻擋層412作為電阻可變存儲(chǔ)器的上電極。本實(shí)施例直接對(duì)第一互連結(jié)構(gòu)404a的表面進(jìn)行處理形成可變存儲(chǔ)介質(zhì)層408a， 并在第一接觸孔407a內(nèi)形成上電極。由于電阻存儲(chǔ)器設(shè)置于第一接觸孔407a內(nèi)，尺寸可 以根據(jù)需要調(diào)節(jié)，并且可以滿足集成度增高的需要。另外，本實(shí)施例在形成電阻存儲(chǔ)器的同時(shí)，可以實(shí)現(xiàn)邏輯單元區(qū)II的層間互連結(jié) 構(gòu)，工藝簡(jiǎn)單?；谏鲜鰧?shí)施例形成的含有電阻存儲(chǔ)器的集成電路中的電阻存儲(chǔ)器結(jié)構(gòu)包括半 導(dǎo)體襯底400 ；第一互連結(jié)構(gòu)404a，位于MOS晶體管的源極或漏極區(qū)域的半導(dǎo)體襯底400 上，作為電阻存儲(chǔ)器的下電極；介質(zhì)層406，位于第一互連結(jié)構(gòu)404a和半導(dǎo)體襯底400上，所述介質(zhì)層406內(nèi)形成有露出第一互連結(jié)構(gòu)404a的第一接觸孔407a ；電阻可變存儲(chǔ)介 質(zhì)層408a，位于第一接觸孔407a內(nèi)的第一互連結(jié)構(gòu)404a表面，所述電阻可變存儲(chǔ)介質(zhì)層 408a的材料為金屬硅氧化物；上電極，位于第一接觸孔407a側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層 408a 上。本實(shí)施例中，所述金屬硅氧化物是TixSiy0z、NixSiyOz或CoxSiy0z。本實(shí)施例中，所述電阻可變存儲(chǔ)介質(zhì)層408的厚度為80埃 800埃。本實(shí)施例中，所述第一互連結(jié)構(gòu)404a的材料為TixSiy、NixSiy或CoxSiy。本實(shí)施例中，所述上電極的材料為鈦、氮化鈦、鉭或氮化鉭，厚度為100埃 500埃。雖然本發(fā)明以較佳實(shí)施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人 員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng) 以權(quán)利要求所限定的范圍為準(zhǔn)。
1權(quán)利要求
一種含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單元區(qū)，其中電阻存儲(chǔ)單元區(qū)的半導(dǎo)體襯底上形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元區(qū)的半導(dǎo)體襯底上形成有第二互連結(jié)構(gòu)；在第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和半導(dǎo)體襯底上形成介質(zhì)層；在介質(zhì)層內(nèi)形成露出第一互連結(jié)構(gòu)的第一接觸孔；沿第一接觸孔對(duì)第一互連結(jié)構(gòu)表面進(jìn)行處理，形成電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層為金屬硅氧化物；在第一接觸孔側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層上形成上電極，并在第一接觸孔內(nèi)填充導(dǎo)電物質(zhì)；在介質(zhì)層內(nèi)形成露出第二互連結(jié)構(gòu)的第二接觸孔；在第二接觸孔內(nèi)壁形成擴(kuò)散阻擋層，及填充導(dǎo)電物質(zhì)。
2.根據(jù)權(quán)利要求1所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述上 電極與擴(kuò)散阻擋層同時(shí)形成，第一接觸孔和第二接觸孔內(nèi)同時(shí)填充導(dǎo)電物質(zhì)。
3.根據(jù)權(quán)利要求1所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述金 屬硅氧化物是 TixSiy0z、NixSiyOz 或 CoxSiy0z。
4.根據(jù)權(quán)利要求1所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述電 阻可變存儲(chǔ)介質(zhì)層的厚度為80埃 800埃。
5.根據(jù)權(quán)利要求1或4所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述 形成電阻可變存儲(chǔ)介質(zhì)層的工藝為熱氧化法、等離子體增強(qiáng)法或氧離子注入法。
6.根據(jù)權(quán)利要求1所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述第 一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)的材料為TixSiy、NixSiy或&)3、。
7.根據(jù)權(quán)利要求1所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述上 電極、擴(kuò)散阻擋層的材料為鈦、氮化鈦、鉭或氮化鉭。
8.根據(jù)權(quán)利要求7所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述上 電極、擴(kuò)散阻擋層的厚度為100埃 500埃。
9. 一種含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包含電阻存儲(chǔ)單元區(qū)和邏輯單元區(qū)，其中電阻存儲(chǔ) 單元區(qū)的半導(dǎo)體襯底上形成有第一互連結(jié)構(gòu)作為下電極，在邏輯單元區(qū)的半導(dǎo)體襯底上形 成有第二互連結(jié)構(gòu)；在第一互連結(jié)構(gòu)、第二互連結(jié)構(gòu)和半導(dǎo)體襯底上形成介質(zhì)層；在介質(zhì)層內(nèi)形成露出第一互連結(jié)構(gòu)的第一接觸孔和露出第二互連結(jié)構(gòu)的第二接觸孔；沿第一接觸孔和第二接觸孔分別對(duì)第一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)表面進(jìn)行處理，形成 電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層為金屬硅氧化物； 去除第二互連結(jié)構(gòu)表面的電阻可變存儲(chǔ)介質(zhì)層；在第一接觸孔側(cè)壁、電阻可變存儲(chǔ)介質(zhì)層上和第二接觸孔內(nèi)壁形成擴(kuò)散阻擋層，所述 第一接觸孔內(nèi)的擴(kuò)散阻擋層作為上電極；在第一接觸孔和第二接觸孔內(nèi)填充導(dǎo)電物質(zhì)。
10.根據(jù)權(quán)利要求9所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述金 屬硅氧化物是 TixSiy0z、NixSiyOz 或 CoxSiy0z。
11.根據(jù)權(quán)利要求9所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述電 阻可變存儲(chǔ)介質(zhì)層的厚度為80埃 800埃。
12.根據(jù)權(quán)利要求9或11所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所 述形成電阻可變存儲(chǔ)介質(zhì)層的工藝為熱氧化法、等離子體增強(qiáng)法或氧離子注入法。
13.根據(jù)權(quán)利要求9所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述第 一互連結(jié)構(gòu)和第二互連結(jié)構(gòu)的材料為TixSiy、NixSiy或CoxSiy。
14.根據(jù)權(quán)利要求9所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述上 電極、擴(kuò)散阻擋層的材料為鈦、氮化鈦、鉭或氮化鉭。
15.根據(jù)權(quán)利要求14所述含有電阻存儲(chǔ)器的集成電路的制作方法，其特征在于，所述 擴(kuò)散阻擋層的厚度為100埃 500埃。
16.一種電阻存儲(chǔ)器，包括，半導(dǎo)體襯底；位于半導(dǎo)體襯底上作為下電極的第一互連結(jié) 構(gòu)；位于第一互連結(jié)構(gòu)和半導(dǎo)體襯底上的介質(zhì)層，所述介質(zhì)層內(nèi)形成有露出第一互連結(jié)構(gòu) 的第一接觸孔；位于第一互連結(jié)構(gòu)中與第一接觸孔位置對(duì)應(yīng)的電阻可變存儲(chǔ)介質(zhì)層，所述 電阻可變存儲(chǔ)介質(zhì)層的材料為金屬硅氧化物；位于第一接觸孔側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層 上的上電極。
17.根據(jù)權(quán)利要求16所述電阻存儲(chǔ)器，其特征在于，所述金屬硅氧化物是TixSiy0z、 NixSiyOz 或 CoxSiyOz0
18.根據(jù)權(quán)利要求16所述電阻存儲(chǔ)器，其特征在于，所述電阻可變存儲(chǔ)介質(zhì)層的厚度 為80埃 800埃。
19.根據(jù)權(quán)利要求16所述電阻存儲(chǔ)器，其特征在于，所述第一互連結(jié)構(gòu)的材料為 TixSiy、NixSiy 或 CoxSiy。
20.根據(jù)權(quán)利要求16所述電阻存儲(chǔ)器，其特征在于，所述上電極的材料為鈦、氮化鈦、 鉭或氮化鉭。
21.根據(jù)權(quán)利要求20所述電阻存儲(chǔ)器，其特征在于，所述上電極的厚度為100埃 500埃。
全文摘要
一種電阻存儲(chǔ)器、及含有電阻存儲(chǔ)器的集成電路的制作方法。其中電阻存儲(chǔ)器，包括，半導(dǎo)體襯底；位于半導(dǎo)體襯底上作為下電極的第一互連結(jié)構(gòu)；位于第一互連結(jié)構(gòu)和半導(dǎo)體襯底上的介質(zhì)層，所述介質(zhì)層內(nèi)形成有露出第一互連結(jié)構(gòu)的第一接觸孔；位于第一互連結(jié)構(gòu)中與第一接觸孔位置對(duì)應(yīng)的電阻可變存儲(chǔ)介質(zhì)層，所述電阻可變存儲(chǔ)介質(zhì)層的材料為金屬硅氧化物；位于第一接觸孔側(cè)壁及電阻可變存儲(chǔ)介質(zhì)層上的上電極。本發(fā)明尺寸可以根據(jù)需要調(diào)節(jié)，并且可以滿足集成度增高的需要，工藝簡(jiǎn)單。
文檔編號(hào)G11C11/56GK101924068SQ20091005294
公開日2010年12月22日 申請(qǐng)日期2009年6月11日 優(yōu)先權(quán)日2009年6月11日
發(fā)明者吳金剛, 季明華, 宋立軍, 黃曉輝 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司