專利名稱：使用針對(duì)改進(jìn)感測(cè)的不同參考電平的非易失性存儲(chǔ)器中的粗略/精細(xì)編程驗(yàn)證的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在非易失性存儲(chǔ)器中的編程。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器器件已經(jīng)變得在各種電子器件中更廣為使用。例如，非易失性半導(dǎo) 體存儲(chǔ)器被用在蜂窩電話、數(shù)字相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算設(shè)備、非移動(dòng)計(jì)算設(shè)備和其 他設(shè)備中。包括閃速EEPROM的電可擦除可編程只讀存儲(chǔ)器(EEPR0M)和電可編程只讀存儲(chǔ) 器(EPR0M)是最流行的非易失性半導(dǎo)體存儲(chǔ)器之中的。 EEPR0M和EPR0M存儲(chǔ)器利用位于半導(dǎo)體襯底中的溝道區(qū)域上方且與其絕緣的浮 置柵極。該浮置柵極位于源極和漏極區(qū)域之間。在浮置柵極上方且與其絕緣地提供控制柵 極。通過(guò)在浮置柵極上保持的電荷量來(lái)控制晶體管的閾值電壓。在導(dǎo)通晶體管以允許在其 源極和漏極之間導(dǎo)電之前必須施加到控制柵極的電壓的最小量由浮置柵極上的電荷水平 控制。 當(dāng)編程閃存器件時(shí)，典型地將編程電壓施加到控制柵極，且位線接地。來(lái)自溝道的 電子被注入浮置柵極。當(dāng)電子累積在浮置柵極中時(shí)，該浮置柵極變?yōu)槌湄?fù)電(negatively charged)，且存儲(chǔ)器單元的閾值電壓升高，使得該存儲(chǔ)器單元處于編程狀態(tài)。
—些EEPROM和閃存器件具有被用于存儲(chǔ)兩個(gè)范圍的電荷的浮置柵極，因此，可以 在兩個(gè)狀態(tài)(擦除狀態(tài)和編程狀態(tài))之間編程/擦除存儲(chǔ)器單元。例如，圖1示出了繪出 兩個(gè)閾值電壓分布的圖形。x軸描繪了閾值電壓，且y軸描繪了存儲(chǔ)器單元的數(shù)量。分布2 中的閾值電壓小于0伏。在一個(gè)實(shí)施例中，閾值電壓分布2對(duì)應(yīng)于存儲(chǔ)數(shù)據(jù)"1"的被擦除 的存儲(chǔ)器單元。分布4中的閾值電壓大于0伏。在一個(gè)實(shí)施例中，閾值電壓分布4對(duì)應(yīng)于 存儲(chǔ)數(shù)據(jù)"0"的被編程的存儲(chǔ)器單元。 通過(guò)標(biāo)識(shí)由禁止的電壓范圍分離的多個(gè)不同的允許的閾值電壓范圍來(lái)實(shí)現(xiàn)多狀 態(tài)閃存單元。每個(gè)不同的閾值電壓范圍對(duì)應(yīng)于該組數(shù)據(jù)位的預(yù)定值。圖2圖示了通過(guò)使用 四個(gè)數(shù)據(jù)狀態(tài)來(lái)存儲(chǔ)兩位數(shù)據(jù)的存儲(chǔ)器單元的閾值電壓分布。在一個(gè)實(shí)施例中，閾值電壓 分布2表示處于擦除狀態(tài)(例如，存儲(chǔ)"11")、具有負(fù)閾值電壓電平的存儲(chǔ)器單元。閾值 電壓分布10表示存儲(chǔ)數(shù)據(jù)"10"、具有正閾值電壓電平的存儲(chǔ)器單元。閾值電壓分布12表 示存儲(chǔ)數(shù)據(jù)"OO"的存儲(chǔ)器單元。閾值電壓分布14表示存儲(chǔ)"01"的存儲(chǔ)器單元。在一些 實(shí)施方式(如上例示)中，使用格雷碼(gray code)分配將這些數(shù)據(jù)值(例如，邏輯狀態(tài)) 分配到各閾值范圍，以便如果浮置柵極的閾值電壓錯(cuò)誤地偏移(shift)到其相鄰的物理狀 態(tài)，則將僅影響一個(gè)邏輯位。在其他實(shí)施例中，每個(gè)分布可以對(duì)應(yīng)于與上述不同的數(shù)據(jù)狀 態(tài)。被編程到存儲(chǔ)器單元中的數(shù)據(jù)與該單元的閾值電壓范圍之間的具體關(guān)系取決于這些存 儲(chǔ)器單元采用的數(shù)據(jù)編碼方案。例如，美國(guó)專利No.6222762和在2003年6月13日提交的 美國(guó)專利申請(qǐng)No. 10/461244， "Tracking Cells For A Memory System(追蹤存儲(chǔ)器系統(tǒng) 的單元)"描述了用于多狀態(tài)閃存單元的各種數(shù)據(jù)編碼方案，這兩者被全部引用附于此。另
5外，根據(jù)本公開的實(shí)施例可應(yīng)用于存儲(chǔ)多于兩位數(shù)據(jù)的存儲(chǔ)器單元。 閾值電壓分布2和4示出了當(dāng)不使用驗(yàn)證操作時(shí)的被擦除和被編程的電壓分布。 可以通過(guò)用單獨(dú)一個(gè)編程或擦除脈沖編程或擦除存儲(chǔ)器單元來(lái)獲得這些分布。取決于存儲(chǔ) 器陣列大小和生產(chǎn)工藝中的變化，閾值電壓分布4將具有確定寬度，已知為原本(natural) Vth寬度。 如從圖2可見(jiàn)，分布10、12、14(對(duì)應(yīng)于編程多狀態(tài)器件)需要比分布4的原本Vth
窄得多。為了實(shí)現(xiàn)更窄的閾值電壓分布，可以使用如下處理該處理使用多個(gè)編程脈沖和驗(yàn) 證操作，比如圖3A、3B和3C描述的。 圖3A描述了被應(yīng)用于控制柵極作為一系列脈沖的編程電壓信號(hào)V，。該脈沖的 幅度隨每個(gè)連續(xù)的脈沖增加預(yù)定步長(zhǎng)(例如，0.2V-0.4V)，在圖3A中繪為AVpgm。在這些 脈沖之間的時(shí)間段中，實(shí)行驗(yàn)證操作。隨著可編程狀態(tài)的數(shù)量增加，驗(yàn)證操作的數(shù)量增加， 且需要更多時(shí)間。用于減少時(shí)間負(fù)擔(dān)的一個(gè)手段是更有效的驗(yàn)證處理，諸如在2002年12 月5日提交的題為"SmartVerify For Multi-State Memories"的美國(guó)專利申請(qǐng)序列號(hào) No. 10/314055中公開的處理，其全部被引用附于此。實(shí)際上，圖3A的脈沖彼此隔開一個(gè)時(shí) 間段在該時(shí)間段期間進(jìn)行驗(yàn)證。但是，為了使得圖3更易懂，從圖中省略了用于驗(yàn)證的時(shí) 間段。 圖3B描繪了施加到被編程的相關(guān)存儲(chǔ)器單元的位線的電壓信號(hào)。圖3C描繪了被 編程的存儲(chǔ)器單元的閾值電壓。注意，在3C中的圖形被平滑以使得其更容易理解。在每個(gè) 編程脈沖之后，實(shí)行驗(yàn)證操作(未示出)。在驗(yàn)證操作期間，檢查要被編程的存儲(chǔ)器單元的 閾值電壓。如果該存儲(chǔ)器單元的閾值電壓大于目標(biāo)值(例如，V^ify)，則通過(guò)將位線電壓從 OV升高到V^bit(例如，在時(shí)間t4)來(lái)禁止在下一周期中對(duì)于該存儲(chǔ)器單元的編程。
如其他電子器件那樣，存在消費(fèi)者對(duì)于存儲(chǔ)器器件盡可能快地編程的需求。例如， 在閃存卡上存儲(chǔ)圖像的數(shù)字相機(jī)的用戶不想要在圖片之間等待不必要的長(zhǎng)時(shí)間段。除了用 合理的速度編程以外，為了實(shí)現(xiàn)對(duì)于多狀態(tài)存儲(chǔ)器單元的適當(dāng)數(shù)據(jù)存儲(chǔ)，多狀態(tài)存儲(chǔ)器單 元的閾值電壓的多個(gè)范圍應(yīng)該彼此隔開足夠的余量(margin)，以便可以以明確的方式編程 和讀取存儲(chǔ)器單元的電平。推薦緊密的閾值電壓分布。為了實(shí)現(xiàn)緊密的閾值電壓分布，典 型地使用了小的編程步長(zhǎng)，由此更慢地編程這些單元的閾值電壓。所期望的閾值電壓分布 越緊密，則步長(zhǎng)越小，且編程處理越慢。 用于實(shí)現(xiàn)緊密的閾值電壓分布而不會(huì)不合理地減慢編程處理的一個(gè)解決方案包 括使用兩階段的編程處理。第一階段，粗略編程階段，包括試圖以更快的方式升高閾值電 壓，而更少關(guān)注實(shí)現(xiàn)緊密的閾值電壓分布。第二階段，精細(xì)編程階段，試圖以較慢的方式升 高閾值電壓，以便達(dá)到目標(biāo)閾值電壓，從而實(shí)現(xiàn)更緊密的閾值電壓分布?？梢栽谌勘灰?附于此的美國(guó)專利6643188中找到粗略/精細(xì)編程方法的一個(gè)例子。 圖4和圖5提供了粗略/精細(xì)編程方法的一個(gè)例子的更多細(xì)節(jié)。圖4A和圖5A描 繪了施加到控制柵極的編程脈沖Vpgm。圖4B和圖5B描繪了針對(duì)被編程的存儲(chǔ)器單元的位 線電壓。圖4C和圖5C描繪了被編程的存儲(chǔ)器單元的閾值電壓。圖4和圖5的例子描繪了 使用圖中示為V^和V^的兩個(gè)驗(yàn)證電平來(lái)將存儲(chǔ)器單元編程到狀態(tài)A。最終目標(biāo)電平是 VvA2。當(dāng)存儲(chǔ)器單元的閾值電壓達(dá)到VvA2時(shí)，將通過(guò)向?qū)?yīng)于該存儲(chǔ)器單元的位線施加禁止 電壓來(lái)禁止對(duì)該存儲(chǔ)器單元進(jìn)一步編程。例如，可以將位線電壓升高到V^ibit(見(jiàn)圖4B和
6圖5B)。但是，當(dāng)存儲(chǔ)器單元達(dá)到接近于(但不低于)目標(biāo)值V^的閾值電壓時(shí)，通過(guò)向該 位線施加某個(gè)偏壓，典型地類似于0. 3V到0. 8V，來(lái)減慢在隨后的編程脈沖期間存儲(chǔ)器單元 的閾值電壓偏移。由于在接下來(lái)幾個(gè)編程脈沖期間降低了閾值電壓偏移率，因此，最終的閾 值電壓分布可以比用圖3所示的方法的更窄。為了實(shí)現(xiàn)該方法，使用低于VvA2的第二驗(yàn)證 電平。該第二驗(yàn)證電平在圖4和5中描繪為V^。當(dāng)該存儲(chǔ)器單元的閾值電壓大于V^但 仍然低于VvA2時(shí)，將通過(guò)施加位線偏壓Vs而對(duì)隨后的編程脈沖減少對(duì)存儲(chǔ)器單元的閾值電 壓偏移(圖5B)。注意，在這種情況下，對(duì)于每個(gè)狀態(tài)需要兩個(gè)驗(yàn)證操作。 一個(gè)驗(yàn)證操作是 在應(yīng)用了粗略/精細(xì)編程方法的對(duì)于每個(gè)狀態(tài)的相應(yīng)最終驗(yàn)證電平(例如，V^)時(shí)，一個(gè)驗(yàn) 證操作是在對(duì)于每個(gè)狀態(tài)的相應(yīng)第二驗(yàn)證電平(例如，V^)時(shí)。這可能增加對(duì)這些存儲(chǔ)器 單元編程所需要的總時(shí)間。但是，可以使用更大的AV，步長(zhǎng)來(lái)加速該處理。
圖4A、4B和4C示出了閾值電壓在一個(gè)編程脈沖中移動(dòng)超過(guò)VvA1和VvA2的存儲(chǔ)器單 元的行為。例如，在圖4C中描繪了閾值電壓在^和t3之間超過(guò)V^和V^。因此，在^之 前，該存儲(chǔ)器單元處于粗略階段。在t3之后，該存儲(chǔ)器單元處于禁止模式。
圖5A、5B和5C描繪了進(jìn)入粗略和精細(xì)編程階段這兩者的存儲(chǔ)器單元。該存儲(chǔ)器 單元的閾值電壓在時(shí)間t2和時(shí)間^之間穿過(guò)V^。在^之前，該存儲(chǔ)器單元處于粗略階段。 在t3之后，位線電壓被升高到Vs以將存儲(chǔ)器單元置于精細(xì)階段。在t3和t4之間，該存儲(chǔ)器 單元的閾值電壓穿過(guò)V^。因此，通過(guò)將位線電壓升高到Vinhibit禁止對(duì)該存儲(chǔ)器單元進(jìn)一步 編程 典型地，為了維持合理的編程時(shí)間，不將粗略/精細(xì)編程算法應(yīng)用于最高存儲(chǔ)器 狀態(tài)(對(duì)應(yīng)于最大正閾值電壓范圍的狀態(tài))。諸如由圖2中的分布14表示的狀態(tài)C之類的 最高狀態(tài)不需要與更高狀態(tài)相區(qū)分。典型地，對(duì)于該狀態(tài)僅需要將單元編程為在最小閾值 電平之上，以與次最低狀態(tài)(例如，由分布12表示的狀態(tài)B)相區(qū)分。因此，這些單元的分 布可以占據(jù)更寬的閾值電壓范圍，而不對(duì)器件性能產(chǎn)生不良影響。但是， 一些實(shí)施方式將在 編程最高電平狀態(tài)時(shí)也利用粗略/精細(xì)編程技術(shù)。

發(fā)明內(nèi)容
在此描述的技術(shù)試圖在利用粗略/精細(xì)編程時(shí)提供在編程驗(yàn)證期間對(duì)非易失性 存儲(chǔ)元件的閾值電壓的更準(zhǔn)確的感測(cè)。 提供非易失性存儲(chǔ)器的粗略/精細(xì)編程，其中，在到達(dá)其意圖的狀態(tài)的粗略驗(yàn)證 電平之前的第一級(jí)編程時(shí)以及在到達(dá)粗略驗(yàn)證電平之后但在到達(dá)其意圖的狀態(tài)的最終驗(yàn) 證電平之前的第二級(jí)編程時(shí)，編程存儲(chǔ)器單元。與較小的存儲(chǔ)器單元相關(guān)的大的子閾值擺 動(dòng)因子可以影響感測(cè)操作的準(zhǔn)確性，特別是當(dāng)以粗略驗(yàn)證電平感測(cè)之后以精細(xì)驗(yàn)證電平感 測(cè)、而不在不同感測(cè)之間對(duì)位線預(yù)充電時(shí)。當(dāng)以粗略驗(yàn)證電平和最終驗(yàn)證電平感測(cè)時(shí)，利用 不同的參考電勢(shì)。在參考電勢(shì)之間的差可以補(bǔ)償在粗略電平感測(cè)期間的位線的任何放電。
—個(gè)實(shí)施例包括編程非易失性存儲(chǔ)器的方法。該方法包括向一組非易失性存儲(chǔ) 元件施加一個(gè)或多個(gè)編程脈沖，以將該組的一個(gè)或多個(gè)存儲(chǔ)元件編程到具體狀態(tài)。在施加 每個(gè)編程脈沖之后，通過(guò)向該組存儲(chǔ)元件施加第一電壓并將所述一個(gè)或多個(gè)存儲(chǔ)元件的每 個(gè)的位線電壓與第一參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一個(gè)或多個(gè)存儲(chǔ)元件編程到與該具體 狀態(tài)對(duì)應(yīng)的中間驗(yàn)證電平。在施加每個(gè)編程脈沖之后，通過(guò)向該組存儲(chǔ)元件施加第二電壓
7并將所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓與第二參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一 個(gè)或多個(gè)存儲(chǔ)元件編程到與該具體狀態(tài)對(duì)應(yīng)的最終驗(yàn)證電平，所述第二參考電勢(shì)補(bǔ)償由于 驗(yàn)證編程到中間驗(yàn)證電平而引起的所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓的降低。
在另一實(shí)施例中，提供了驗(yàn)證非易失性存儲(chǔ)裝置的編程的方法，該方法包括對(duì)與 非易失性存儲(chǔ)元件對(duì)應(yīng)的位線充電，向該非易失性存儲(chǔ)元件施加與非易失性存儲(chǔ)元件的目 標(biāo)狀態(tài)對(duì)應(yīng)的中間驗(yàn)證電壓，在施加中間驗(yàn)證電壓時(shí)感測(cè)該位線的電壓，將該位線的電壓 與第一參考電勢(shì)比較，向非易失性存儲(chǔ)元件施加與該非易失性存儲(chǔ)元件的目標(biāo)狀態(tài)對(duì)應(yīng)的 最終驗(yàn)證電壓，在施加最終驗(yàn)證電壓時(shí)且在該位線從該充電完全放電之前感測(cè)該位線的電 壓，并比較在施加最終驗(yàn)證電壓時(shí)的該位線的電壓與第二參考電勢(shì)。 —個(gè)示例實(shí)施方式包括一組非易失性存儲(chǔ)元件和與該組非易失性存儲(chǔ)元件通信 的一個(gè)或多個(gè)管理電路。所述一個(gè)或多個(gè)管理電路可以進(jìn)行上述處理。


圖1是描繪兩個(gè)閾值電壓分布的圖。
圖2是描繪四個(gè)閾值電壓分布的圖。 圖3A、3B和3C描繪編程處理。圖3A描繪施加到非易失性存儲(chǔ)元件的控制柵極的 編程電壓信號(hào)。圖3B描繪施加到NAND串的位線的電壓信號(hào)。圖3C描繪被編程的非易失 性存儲(chǔ)元件的閾值電壓。 圖4A、4B和4C描繪作為粗略/精細(xì)編程的一部分而執(zhí)行的編程處理的一個(gè)實(shí)施 例。 圖5A、5B和5C描繪作為粗略/精細(xì)編程的一部分而執(zhí)行的編程處理的一個(gè)實(shí)施 例。 圖6是NAND串的頂視圖。 圖7是圖6的NAND串的等效電路圖。 圖8是非易失性存儲(chǔ)器系統(tǒng)的一個(gè)實(shí)施例的方塊圖。 圖9圖示存儲(chǔ)器陣列的組織的一個(gè)例子。 圖10描繪根據(jù)一個(gè)實(shí)施例可以使用的包括驗(yàn)證脈沖的編程電壓信號(hào)。 圖11是描述根據(jù)一個(gè)實(shí)施例的編程非易失性存儲(chǔ)器的方法的流程圖。 圖12描繪示例的一組閾值電壓分布和全部順序編程處理。 圖13描繪示例的一組閾值電壓分布和兩遍編程處理。 圖14A-14C描繪示例的一組閾值電壓分布和另一兩遍編程處理。 圖15是描述可以在編程和編程驗(yàn)證操作期間施加到存儲(chǔ)器器件的各種信號(hào)的時(shí)序圖。 圖16是描述在存儲(chǔ)器單元具有小的子閾值擺動(dòng)因子的情況下在驗(yàn)證操作期間不 同存儲(chǔ)器單元的位線電勢(shì)的圖。 圖17是描述在存儲(chǔ)器單元具有較大的子閾值擺動(dòng)因子的情況下在驗(yàn)證操作期間 不同存儲(chǔ)器單元的位線電勢(shì)的圖。 圖18是描述根據(jù)一個(gè)實(shí)施例在驗(yàn)證處理期間不同存儲(chǔ)器單元的位線電勢(shì)的圖。
圖19是描述根據(jù)一個(gè)實(shí)施例在粗略/精細(xì)編程期間對(duì)存儲(chǔ)器單元的驗(yàn)證的流程圖。 圖20是根據(jù)一個(gè)實(shí)施例可以使用的存儲(chǔ)器器件的列控制電路的一部分。
具體實(shí)施例方式
適用于實(shí)現(xiàn)本公開的實(shí)施例的閃存系統(tǒng)的一個(gè)例子使用NAND結(jié)構(gòu)，其包括在兩 個(gè)選擇柵極之間串聯(lián)排列的多個(gè)晶體管。串聯(lián)的晶體管和選擇柵極被稱為NAND串。圖6 是示出一個(gè)NAND串的頂視圖。圖7是其等效電路。圖5和6中所繪的NAND串包括串聯(lián)的 且?jiàn)A在選擇柵極120和第二選擇柵極122之間的四個(gè)晶體管100、 102、 104和106。選擇柵 極120將NAND串連接到位線接觸126。選擇柵極122將NAND串連接到源極線接觸128。 通過(guò)向控制柵極120CG施加適當(dāng)?shù)碾妷簛?lái)控制選擇柵極120。通過(guò)向控制柵極122CG施加 適當(dāng)?shù)碾妷簛?lái)控制選擇柵極122。每個(gè)晶體管100、102、104和106具有控制柵極和浮置柵 極。晶體管100具有控制柵極100CG和浮置柵極IOOFG。晶體管102包括控制柵極102CG 和浮置柵極102FG。晶體管104包括控制柵極104CG和浮置柵極104FG。晶體管106包括 控制柵極106CG和浮置柵極106FG?？刂茤艠O100CG連接到字線WL3，控制柵極102CG連接 到字線WL2，控制柵極104CG連接到字線WL1，且控制柵極106CG連接到字線WLO。在一個(gè)實(shí) 施例中，晶體管100、102、104和106每個(gè)是存儲(chǔ)器單元。在其他實(shí)施例中，存儲(chǔ)器單元可以 包括多個(gè)晶體管，或可以與圖6和圖7所示的存儲(chǔ)器單元不同。選擇柵極120連接到選擇 線SGD，且選擇柵極122連接到選擇線SGS。 注意，雖然圖6和圖7示出在NAND串中的四個(gè)存儲(chǔ)器單元，但是四個(gè)晶體管的使 用僅作為例子而提供。NAND串可以具有少于四個(gè)存儲(chǔ)器單元或多于四個(gè)存儲(chǔ)器單元。例 如，一些NAND串將包括8個(gè)存儲(chǔ)器單元、16個(gè)存儲(chǔ)器單元、32個(gè)存儲(chǔ)器單元等。在此的討 論不限于在NAND串中的任何具體數(shù)目的存儲(chǔ)器單元。 在以下美國(guó)專利/專利申請(qǐng)中提供了NAND型閃存及其操作的相關(guān)例子美國(guó)專利 No. 5570315 ;美國(guó)專利No. 5774397 ;美國(guó)專利No. 6046935 ;美國(guó)專利No. 5386422 ;美國(guó)專 利No. 6456528 ;以及美國(guó)專利申請(qǐng)序號(hào)No. 09/893277 (公開號(hào)No. US2003/0002348)，通過(guò) 全部引用將其合并于此?？梢栽?003年3月5日提交的題為"SelfBoosting Technique(自 升壓技術(shù))"的美國(guó)專利申請(qǐng)10/379608以及在2003年7月29日提交的題為"Detecting OverProgrammed Memory (對(duì)被編程的存儲(chǔ)器單元的檢測(cè))"的美國(guó)專利申請(qǐng)10/629068中 找到包括自升壓在內(nèi)的關(guān)于編程N(yùn)AND閃存的信息，通過(guò)全部引用將這兩個(gè)申請(qǐng)合并于此。 還可以在本發(fā)明中使用其他類型的閃存器件。例如，以下專利描述了 NOR型閃存，且其通過(guò) 全部引用而被合并于此美國(guó)專利Nos. 5095344 ;5172338 ;5890192和6151248。在美國(guó)專 利No. 6151248中找到閃存型的另一例子，通過(guò)全部引用將其合并于此。
在此描述的技術(shù)不限于浮置柵極型的存儲(chǔ)器。例如，可以在使用在控制柵極(或 字線)和襯底之間的各種類型的電荷存儲(chǔ)區(qū)域/層、比如非導(dǎo)電的介電電荷存儲(chǔ)區(qū)域或多 被已知為毫微-晶體(nano-crystal)的小硅島(siliconisland)的存儲(chǔ)器器件中使用在 此描述的技術(shù)。 圖8是可以用于實(shí)現(xiàn)本公開的一個(gè)或多個(gè)實(shí)施例的閃存系統(tǒng)的一個(gè)實(shí)施例的方 塊圖。圖8是示例性的，因?yàn)榭梢允褂闷渌到y(tǒng)和實(shí)施方式。由列控制電路304、行控制電 路306、 c-源極控制電路310和p井控制電路308來(lái)控制存儲(chǔ)器單元陣列302。列控制電
9路304連接到存儲(chǔ)器單元陣列302的位線，用于讀取在存儲(chǔ)器單元中存儲(chǔ)的數(shù)據(jù)，用于確定 在編程操作期間的存儲(chǔ)器單元的狀態(tài)，并用于控制這些位線的電勢(shì)電平來(lái)促進(jìn)或禁止編程 和擦除。行控制電路306連接到字線以選擇這些字線之一，以施加讀取電壓，施加與由列控 制電路304控制的位線電勢(shì)電平相結(jié)合的編程電壓，以及施加擦除電壓。C-源極控制電路 310控制連接到存儲(chǔ)器單元的公共源極線(在圖9中被標(biāo)為"C-源極")。P井控制電路308 控制P井電壓。 在存儲(chǔ)器單元中存儲(chǔ)的數(shù)據(jù)由列控制電路304讀出，且經(jīng)由數(shù)據(jù)輸入/輸出緩沖 器312被輸出到外部1/0線。要被存儲(chǔ)在存儲(chǔ)器單元中的編程數(shù)據(jù)經(jīng)由外部1/0線被輸入 到數(shù)據(jù)輸入/輸出緩沖器312，且被傳送到列控制電路304。外部I/O線連接到控制器318。
用于控制閃存器件的命令數(shù)據(jù)被輸入到控制器318。該命令數(shù)據(jù)向閃存通知請(qǐng)求 了什么操作。該輸入命令被傳送到作為控制電路315的一部分的狀態(tài)機(jī)316。狀態(tài)機(jī)316 控制列控制電路304、行控制電路306、c-源極控制310、p井控制電路308和數(shù)據(jù)輸入/輸 出緩沖器312。狀態(tài)機(jī)316還可以輸出閃存的狀態(tài)數(shù)據(jù)，比如READY/BUSY(準(zhǔn)備好/繁忙) 或PASS/FAIL (通過(guò)/失敗)。 控制器318連接到或者可連接諸如個(gè)人計(jì)算機(jī)、數(shù)字相機(jī)或個(gè)人數(shù)字助理等的主 機(jī)系統(tǒng)。其與發(fā)出諸如向存儲(chǔ)器陣列302存儲(chǔ)或從存儲(chǔ)器陣列302讀取數(shù)據(jù)的命令、并提 供或接收這種數(shù)據(jù)的主機(jī)通信?？刂破?18將這種命令轉(zhuǎn)換為可以被作為控制電路315的 一部分的命令電路314翻譯和執(zhí)行的命令信號(hào)。命令電路314與狀態(tài)機(jī)316通信。控制器 318典型地包含針對(duì)被寫到存儲(chǔ)器陣列或從存儲(chǔ)器陣列讀出的用戶數(shù)據(jù)的緩沖器存儲(chǔ)器。
—個(gè)示例存儲(chǔ)器系統(tǒng)包括一個(gè)集成電路以及一個(gè)或多個(gè)集成電路芯片，該集成電 路包括控制器318，每個(gè)集成電路芯片包含存儲(chǔ)器陣列和相關(guān)的控制、輸入/輸出和狀態(tài)機(jī) 電路。存在將系統(tǒng)的存儲(chǔ)器陣列和控制器電路一起集成在一個(gè)或多個(gè)集成電路芯片上的趨 勢(shì)。存儲(chǔ)器系統(tǒng)可以被嵌入作為主機(jī)系統(tǒng)的一部分，或可以被包括在可移除地插入主機(jī)系 統(tǒng)中的存儲(chǔ)卡(或其他包裝)中。這種卡可以包括整個(gè)存儲(chǔ)器系統(tǒng)(例如，包括控制器)， 或僅包括與外圍電路相關(guān)的(一個(gè)或多個(gè))存儲(chǔ)器陣列(控制器或控制功能被嵌入到主機(jī) 中)。因此，控制器可以被嵌入到主機(jī)中，或被包括在可移除存儲(chǔ)器系統(tǒng)內(nèi)。
在一些實(shí)施方式中，可以組合圖8的一些組件。在各種設(shè)計(jì)中，可以考慮除了存 儲(chǔ)器單元陣列302以外的、圖8的一個(gè)或多個(gè)組件中作為用于該存儲(chǔ)器系統(tǒng)的管理電路。 例如，一個(gè)或多個(gè)管理電路可以包括命令電路、狀態(tài)機(jī)、行控制電路、列控制電路、井控制電 路、源極控制電路、數(shù)據(jù)I/O電路或控制器中的任何一個(gè)或組合。 參考圖9，描述了存儲(chǔ)器單元陣列302的示例結(jié)構(gòu)。在該例子中，描述了被分區(qū)為 1024個(gè)塊的NAND閃速EEPROM。同時(shí)擦除在每個(gè)塊中存儲(chǔ)的數(shù)據(jù)。在一個(gè)實(shí)施例中，塊是 同時(shí)被擦除的單元的最小單位。每個(gè)塊被典型地劃分為多個(gè)可以作為編程單位的頁(yè)。用于 編程的其他數(shù)據(jù)單位也是可能并可構(gòu)思的。在一個(gè)實(shí)施例中，各個(gè)頁(yè)可以被劃分為段，且這 些段可以包括作為基本編程操作一次所寫的最少數(shù)量的單元。 一頁(yè)或多頁(yè)數(shù)據(jù)典型地被存 儲(chǔ)在一行存儲(chǔ)器單元中。 在圖9中的例子的每個(gè)塊中，存在被劃分為偶數(shù)列和奇數(shù)列的8512列。位線也被 劃分為偶數(shù)位線(BLe)和奇數(shù)位線(BLo)。在奇數(shù)/偶數(shù)位線架構(gòu)中，沿著公共字線且連接 到奇數(shù)位線的存儲(chǔ)器單元在一次被編程，而沿著公共字線且連接到偶數(shù)位線的存儲(chǔ)器單元
10在另一次被編程。雖然，在圖9中示出了四個(gè)單元被包括在每個(gè)NAND串中，但是可以使用 多于或少于四個(gè)存儲(chǔ)器單元。NAND串的一端經(jīng)由連接到漏極選擇柵極控制線SGD的第一選 擇晶體管而連接到對(duì)應(yīng)的位線，且另一端經(jīng)由連接到源極選擇柵極控制線SGS的第二選擇 晶體管而連接到C-源極。 在其他實(shí)施例中，不將位線劃分為奇數(shù)和偶數(shù)位線。這種架構(gòu)通常被稱為全位線 架構(gòu)。在全位線架構(gòu)中，在讀取和編程操作期間同時(shí)選擇塊的所有位線。沿著公共字線且 連接到任意位線的存儲(chǔ)器單元同時(shí)被編程。 在奇數(shù)/偶數(shù)位線架構(gòu)中的讀取和編程操作的一個(gè)實(shí)施例期間，同時(shí)選擇4256個(gè) 存儲(chǔ)器單元。所選存儲(chǔ)器單元具有相同字線和同種位線(例如，偶數(shù)位線或奇數(shù)位線)。因 此，可以同時(shí)讀取或編程532字節(jié)的數(shù)據(jù)。同時(shí)被讀取或編程的這532字節(jié)的數(shù)據(jù)形成邏 輯頁(yè)。因此，一個(gè)塊至少可以存儲(chǔ)八個(gè)邏輯頁(yè)(四個(gè)字線，每個(gè)具有奇數(shù)頁(yè)和偶數(shù)頁(yè))。當(dāng) 每個(gè)存儲(chǔ)器單元存儲(chǔ)兩位數(shù)據(jù)時(shí)(例如，多狀態(tài)存儲(chǔ)器單元)，其中，這兩位的每位被存儲(chǔ) 在不同的頁(yè)中，一個(gè)塊存儲(chǔ)16個(gè)邏輯頁(yè)。在本發(fā)明中還可以使用其他尺寸的塊和頁(yè)。另外， 還可以將與圖8和9的那些不同的架構(gòu)用于本公開的實(shí)施例。 通過(guò)將p井升高到擦除電壓(例如，20伏)且將所選塊的字線接地來(lái)擦除存儲(chǔ)器 單元。源極和位線浮置。可以對(duì)整個(gè)存儲(chǔ)器陣列、分離的塊或另一單位的單元來(lái)進(jìn)行擦除。 電子從浮置柵極傳送到P井區(qū)域，且閾值電壓變?yōu)樨?fù)(在一個(gè)實(shí)施例中)。
當(dāng)在一個(gè)例子中編程存儲(chǔ)器單元時(shí)，漏極和p井接收0V，而控制柵極接收具有增 加的幅度的一系列編程脈沖。在一個(gè)實(shí)施例中，在該系列中的脈沖幅度的范圍從12V到 24V。在其他實(shí)施例中，在系列中的脈沖的范圍可以不同，例如，具有高于12V的起始電平。 在存儲(chǔ)器單元的編程期間，在編程脈沖之間的時(shí)間段中進(jìn)行驗(yàn)證操作。也就是說(shuō)，在每個(gè)編 程脈沖之間讀取被并行編程的一組單元的每個(gè)單元的編程電平，以確定其是否達(dá)到或超過(guò) 了其被編程到的驗(yàn)證電平。驗(yàn)證編程的一個(gè)手段是測(cè)試具體比較點(diǎn)處的導(dǎo)電性。通過(guò)對(duì)于 所有隨后的編程脈沖將位線電壓從0升高到VDD(例如2. 5V)，將被驗(yàn)證為充分編程的單元 鎖在例如NAND單元中，以終止對(duì)于那些單元的編程處理。在一些情況下，將限制脈沖的數(shù) 量(例如，20個(gè)脈沖)，且如果通過(guò)最后的脈沖還沒(méi)有充分編程給定的存儲(chǔ)器單元，則假定 為故障。在一些實(shí)施方式中，在編程之前(以塊或其他單位)擦除存儲(chǔ)器單元。
圖10描繪了根據(jù)一個(gè)實(shí)施例的編程電壓信號(hào)。該信號(hào)具有幅度增加的一組脈沖。 該幅度隨每個(gè)脈沖而增加預(yù)定步長(zhǎng)。在包括存儲(chǔ)多位數(shù)據(jù)的存儲(chǔ)器單元的一個(gè)實(shí)施例中， 示例的步長(zhǎng)是0. 2V(或0. 4V)。在每個(gè)編程脈沖之間的是驗(yàn)證脈沖。圖10的信號(hào)假定四 個(gè)狀態(tài)的存儲(chǔ)器單元，因此，其包括三個(gè)驗(yàn)證脈沖。例如，在編程脈沖330和332之間的是 三個(gè)連續(xù)的驗(yàn)證脈沖。第一驗(yàn)證脈沖334被描繪為處于0伏特驗(yàn)證電壓電平。第二驗(yàn)證 脈沖336跟隨第一驗(yàn)證脈沖處于第二驗(yàn)證電壓電平。第三驗(yàn)證脈沖338跟隨第二驗(yàn)證脈 沖336處于第三驗(yàn)證電壓電平。能夠在八個(gè)狀態(tài)中存儲(chǔ)數(shù)據(jù)的多狀態(tài)存儲(chǔ)器單元需要在七 個(gè)比較點(diǎn)處進(jìn)行驗(yàn)證操作。因此，依次施加七個(gè)驗(yàn)證脈沖以在兩個(gè)連續(xù)的編程脈沖之間的 七個(gè)驗(yàn)證電平處進(jìn)行七次驗(yàn)證操作?；谶@七個(gè)驗(yàn)證操作，系統(tǒng)可以確定存儲(chǔ)器單元的狀 態(tài)。用于降低驗(yàn)證的時(shí)間負(fù)擔(dān)的一個(gè)手段是使用更有效的驗(yàn)證處理，例如以下中所公開的 2002年12月5日提交的題為"Smart Verify For Multi-State Memories (針對(duì)多狀態(tài)存 儲(chǔ)器的智能驗(yàn)證)"的美國(guó)專利申請(qǐng)序號(hào)No. 10/314055 ;在2005年10月27日提交的題為
11of Multi-State Non_Volatile Memory Using SmartVerify，， 的美國(guó)專利申請(qǐng)序號(hào)No. 11/259799 ;以及在2005年10月27日提交的題為"Apparatus for Programming of Multi-State Non_Volatile Memory UsingSmart Verify (用于使用智會(huì)g 驗(yàn)證對(duì)多狀態(tài)非易失性存儲(chǔ)器編程的裝置)"的美國(guó)專利申請(qǐng)序號(hào)No. 11/260658，通過(guò)全 部引用將其所有合并于此。 圖11是描述用于編程非易失性存儲(chǔ)器的方法的一個(gè)實(shí)施例的流程圖。在步驟 340，擦除要被編程的存儲(chǔ)器單元。步驟340可以包括(例如以塊或其他單位)擦除比要被 編程的存儲(chǔ)器單元更多的存儲(chǔ)器單元。在步驟342，進(jìn)行軟編程以使被擦除的存儲(chǔ)器單元的 擦除閾值電壓的分布變窄。由于擦除處理，一些存儲(chǔ)器單元可以處于比必要的更深的擦除 狀態(tài)。軟件編程可以應(yīng)用小的編程脈沖來(lái)將被擦除的存儲(chǔ)器單元的閾值電壓移動(dòng)得更接近 于擦除驗(yàn)證電平。在圖11的步驟350，由控制器318發(fā)出"數(shù)據(jù)加載"命令，并且該命令被 輸入到命令電路314，允許數(shù)據(jù)被輸入到數(shù)據(jù)輸入/輸出緩沖器312。輸入的數(shù)據(jù)被識(shí)別為 命令，且經(jīng)由被輸入到命令電路314的命令鎖存信號(hào)(未示出)而被狀態(tài)機(jī)316鎖存。在 步驟352，指定頁(yè)地址的地址數(shù)據(jù)從控制器或主機(jī)被輸入到行控制器或解碼器306。輸入 的數(shù)據(jù)被識(shí)別為頁(yè)地址，且經(jīng)由受到被輸入到命令電路314的地址鎖存信號(hào)影響的狀態(tài)機(jī) 316而被鎖存。在步驟354，針對(duì)被尋址的頁(yè)的一頁(yè)編程數(shù)據(jù)被輸入到數(shù)據(jù)輸入/輸出緩沖 器312，用于編程。例如，在一個(gè)實(shí)施例中可以輸入532字節(jié)的數(shù)據(jù)。該數(shù)據(jù)被鎖存在針對(duì) 所選位線的適當(dāng)?shù)募拇嫫髦小Ｔ谝恍?shí)施例中，該數(shù)據(jù)還被鎖存在針對(duì)所選位線的第二寄 存器中以用于驗(yàn)證操作。在步驟356，由控制器發(fā)出"編程"命令，并且該命令被輸入到數(shù)據(jù) 輸入/輸出緩沖器312。由狀態(tài)機(jī)316經(jīng)由被輸入到命令電路314的命令鎖存信號(hào)來(lái)鎖存 該命令。 由"編程"命令觸發(fā)，使用施加到適當(dāng)字線的圖6的階梯脈沖，在步驟354中鎖存 的數(shù)據(jù)將被編程到由狀態(tài)機(jī)316控制的所選存儲(chǔ)器單元中。在步驟358，V，、即施加到所選 字線的編程脈沖電壓電平被初始化到起始脈沖(例如12V)，且由狀態(tài)機(jī)316維持的編程計(jì) 數(shù)器PC被初始化為0。在步驟360，第一V，脈沖被施加到所選字線。如果邏輯"0"被存 儲(chǔ)在具體數(shù)據(jù)鎖存器中，表明對(duì)應(yīng)的存儲(chǔ)器單元應(yīng)該被編程，則將對(duì)應(yīng)的位線接地。另一方 面，如果邏輯"1 "被存儲(chǔ)在具體鎖存器中，表明對(duì)應(yīng)的存儲(chǔ)器單元應(yīng)該維持在其當(dāng)前數(shù)據(jù)狀 態(tài)，則對(duì)應(yīng)的位線連接到VDD以禁止編程。 在步驟362，驗(yàn)證所選存儲(chǔ)器單元的狀態(tài)。如果檢測(cè)到所選單元的目標(biāo)閾值電壓達(dá) 到了適當(dāng)?shù)碾娖?，則在對(duì)應(yīng)的數(shù)據(jù)鎖存器中存儲(chǔ)的數(shù)據(jù)被改變?yōu)檫壿?1"。如果檢測(cè)到該閾 值電壓還沒(méi)有達(dá)到適當(dāng)?shù)碾娖?，則不改變?cè)趯?duì)應(yīng)的數(shù)據(jù)鎖存器中存儲(chǔ)的數(shù)據(jù)。以此方式，不 需要對(duì)具有被存儲(chǔ)在其對(duì)應(yīng)的數(shù)據(jù)鎖存器中的邏輯"l"的位線編程。當(dāng)所有數(shù)據(jù)鎖存器都 存儲(chǔ)邏輯"1"時(shí)，狀態(tài)機(jī)知道所有的所選單元都已經(jīng)被編程了 。在步驟364，檢查是否所有 的數(shù)據(jù)鎖存器都存儲(chǔ)了邏輯"l"。如果是，則編程處理完成且成功，因?yàn)樗械乃x存儲(chǔ)器 單元都被編程且被驗(yàn)證為其目標(biāo)狀態(tài)。在步驟366，報(bào)告"PASS (通過(guò))"'的狀態(tài)。
如果在步驟364確定不是所有數(shù)據(jù)鎖存器都存儲(chǔ)邏輯"1 "，則編程處理繼續(xù)。在步 驟368，針對(duì)編程極限值來(lái)檢查編程計(jì)數(shù)器PC。編程極限值的一個(gè)例子是20，但是，可以在 各種實(shí)施方式中使用其他值。如果編程計(jì)數(shù)器PC不小于20，則在步驟369確定還沒(méi)有被 成功編程的位的數(shù)量是否等于或小于預(yù)定數(shù)量。如果未被成功編程的位的數(shù)量等于或小于
12預(yù)定數(shù)量，則編程處理被標(biāo)記為通過(guò)，且在步驟371報(bào)告通過(guò)的狀態(tài)?？梢栽谧x取處理期間 使用誤差校正來(lái)校正沒(méi)有被成功編程的位。但是，如果未被成功編程的位的數(shù)量大于預(yù)定 數(shù)量，則編程處理被標(biāo)記為失敗，且在步驟370報(bào)告失敗的狀態(tài)。如果編程計(jì)數(shù)器PC小于 20，則在步驟372，將V，電平增加步長(zhǎng)，且遞增該編程計(jì)數(shù)器PC。在步驟372之后，該處理 循環(huán)回到步驟360來(lái)施加下一 Vpgm脈沖。 在成功編程處理結(jié)束時(shí)，存儲(chǔ)器單元的閾值電壓應(yīng)該合適地在被編程的存儲(chǔ)器單 元的閾值電壓的一個(gè)或多個(gè)分布內(nèi)，或者在被擦除的存儲(chǔ)器單元的閾值電壓的分布內(nèi)。圖 12圖示了當(dāng)每個(gè)存儲(chǔ)器單元存儲(chǔ)兩位數(shù)據(jù)時(shí)對(duì)于存儲(chǔ)器單元陣列的閾值電壓分布。圖12 示出了對(duì)于被擦除的存儲(chǔ)器單元的第一閾值電壓分布E。還描繪了對(duì)于被編程的存儲(chǔ)器單 元的三個(gè)閾值電壓分布A、B和C。在一個(gè)實(shí)施例中，在E分布中的閾值電壓是負(fù)的，且在A、 B和C分布中的閾值電壓是正的。 圖12的每個(gè)不同的閾值電壓范圍對(duì)應(yīng)于該組數(shù)據(jù)位的預(yù)定值。在被編程到存儲(chǔ) 器單元中的數(shù)據(jù)和該單元的閾值電壓電平之間的具體關(guān)系取決于這些單元采用的數(shù)據(jù)編 碼方案。在一個(gè)實(shí)施例中，使用格雷碼分配將數(shù)據(jù)值分配到各閾值電壓范圍，以便如果浮置 柵極的閾值電壓錯(cuò)誤地偏移到其相鄰的物理狀態(tài)，則將僅影響一位。但是，在其他實(shí)施例 中，不使用格雷編碼。 一個(gè)例子將"11"分配給閾值電壓范圍E (狀態(tài)E)，將"10"分配給閾 值電壓范圍A(狀態(tài)A)，將"OO"分配給閾值電壓范圍B(狀態(tài)B)，且將"01"分配給閾值電 壓范圍C(狀態(tài)C)。雖然圖12示出了四個(gè)狀態(tài)，但是根據(jù)本公開的實(shí)施例可以包括其他多 狀態(tài)結(jié)構(gòu)，這包括包含了多于或少于四個(gè)狀態(tài)的結(jié)構(gòu)。 圖12還描繪了利用全順序編程的實(shí)施例。在全順序編程中，可以將存儲(chǔ)器單元從 擦除狀態(tài)E直接編程到編程狀態(tài)A、 B或C中的任意一個(gè)。例如，要被編程的一群存儲(chǔ)器單 元可以首先被擦除，以便在該群中的所有存儲(chǔ)器單元都處于擦除狀態(tài)E。將使用在圖11中 描述的、使用被施加到所選存儲(chǔ)器單元的控制柵極的一系列編程電壓脈沖的處理來(lái)將存儲(chǔ) 器單元直接編程到狀態(tài)A、 B或C。在一些存儲(chǔ)器單元從狀態(tài)E被編程到狀態(tài)A時(shí)，其他存 儲(chǔ)器單元從狀態(tài)E被編程到狀態(tài)B和/或從狀態(tài)E被編程到狀態(tài)C。 圖13圖示了編程存儲(chǔ)兩個(gè)不同的頁(yè)的數(shù)據(jù)的多狀態(tài)存儲(chǔ)器單元的兩遍技術(shù)的 例子，兩個(gè)不同的頁(yè)是下部頁(yè)和上部頁(yè)。描繪了四個(gè)狀態(tài)狀態(tài)E(11)、狀態(tài)A(10)、狀態(tài) B(OO)和狀態(tài)C(Ol)。對(duì)于狀態(tài)E，兩頁(yè)都存儲(chǔ)"1"。對(duì)于狀態(tài)A，下部頁(yè)存儲(chǔ)"O"，且上部頁(yè) 存儲(chǔ)"1"。對(duì)于狀態(tài)B，兩頁(yè)都存儲(chǔ)"O"。對(duì)于狀態(tài)C，下部頁(yè)存儲(chǔ)"1"，且上部頁(yè)存儲(chǔ)"0"。 注意，雖然已經(jīng)向每個(gè)狀態(tài)分配了具體位樣式，但是還可以分配不同的位樣式。在第一遍編 程中，根據(jù)要被編程到下部邏輯頁(yè)中的位來(lái)設(shè)置該單元的閾值電壓電平。如果該位是邏輯 "1"，則不改變閾值電壓，這是因?yàn)槠溆捎谠缜氨徊脸幱谶m當(dāng)?shù)臓顟B(tài)。但是，如果要被編 程的位是邏輯"0"，則該單元的閾值電平被增加到狀態(tài)A，如箭頭402所示。這結(jié)束了第一 遍編程。 在第二遍編程中，根據(jù)被編程到上部邏輯頁(yè)中的位來(lái)設(shè)置該單元的閾值電壓電 平。如果上部邏輯頁(yè)位要存儲(chǔ)邏輯"l"，則不發(fā)生編程，這是由于取決于下部頁(yè)位的編程， 該單元處于狀態(tài)E或A之一，兩狀態(tài)都攜帶上部頁(yè)位"1 "。如果該上部頁(yè)位將是邏輯"0"， 則閾值電壓偏移。如果第一遍導(dǎo)致該單元維持在擦除狀態(tài)E中，則在第二階段，該單元被編 程以便將閾值電壓增加為在狀態(tài)C內(nèi)，如箭頭406所示。如果由于第一遍編程，該單元已經(jīng)被編程到狀態(tài)A中，則在第二遍中對(duì)該存儲(chǔ)器單元進(jìn)一步編程，以便閾值電壓增加為在狀 態(tài)B內(nèi)，如箭頭404所示。第二遍的結(jié)果是將該單元編程到被指定為對(duì)于上部頁(yè)存儲(chǔ)邏輯 "O"而不改變下部頁(yè)的數(shù)據(jù)的狀態(tài)中。在兩遍編程方法中，可以在圖ll描述的方法的單次 重復(fù)(single iteration)中使用多個(gè)編程或驗(yàn)證步驟?？梢詫?duì)于每遍編程操作進(jìn)行步驟 358-372。在第一遍中，可以施加一個(gè)或多個(gè)編程脈沖，且可以驗(yàn)證其結(jié)果以確定單元是否 處于適當(dāng)?shù)闹虚g狀態(tài)。在第二遍中，可以施加一個(gè)或多個(gè)編程脈沖，且可以驗(yàn)證其結(jié)果以確 定該單元是否處于適當(dāng)?shù)淖罱K狀態(tài)。在一些實(shí)施例中，該技術(shù)可以包括分離的數(shù)據(jù)加載和 編程命令、以及地址和編程數(shù)據(jù)的分離的輸入，如在步驟350-356中所示。
圖14A-14C公開了用于通過(guò)在針對(duì)先前頁(yè)向相鄰存儲(chǔ)單元寫入后、關(guān)于具體頁(yè)向 任意具體的存儲(chǔ)器單元寫入來(lái)編程非易失性存儲(chǔ)器的另一處理，該處理降低了針對(duì)該具體 存儲(chǔ)器單元的浮置柵極到浮置柵極耦合。在由圖13A-13C教導(dǎo)的處理的實(shí)施方式的一個(gè)例 子中，非易失性存儲(chǔ)器單元使用四個(gè)數(shù)據(jù)狀態(tài)每個(gè)存儲(chǔ)器單元存儲(chǔ)兩位數(shù)據(jù)。例如，假設(shè)狀 態(tài)E是擦除狀態(tài)，且狀態(tài)A、B、C是編程狀態(tài)。狀態(tài)E存儲(chǔ)數(shù)據(jù)ll。狀態(tài)A存儲(chǔ)數(shù)據(jù)Ol。狀 態(tài)B存儲(chǔ)數(shù)據(jù)IO。狀態(tài)C存儲(chǔ)數(shù)據(jù)OO。還可以使用將數(shù)據(jù)編碼為物理數(shù)據(jù)狀態(tài)的其他編 碼。每個(gè)存儲(chǔ)器單元存儲(chǔ)兩頁(yè)的數(shù)據(jù)。為了參考目的，數(shù)據(jù)的這些頁(yè)將被稱為上部頁(yè)和下 部頁(yè)，但是，可以為它們給出其他標(biāo)記。參考圖14A-14C的處理的狀態(tài)A，上部頁(yè)存儲(chǔ)位0， 且下部頁(yè)存儲(chǔ)位l。參考狀態(tài)B，上部頁(yè)存儲(chǔ)位1，且下部頁(yè)存儲(chǔ)位0。參考狀態(tài)C，兩頁(yè)都存 儲(chǔ)位數(shù)據(jù)0。圖14A-14C的編程處理是兩步處理。在第一步中，編程下部頁(yè)。如果該下部頁(yè) 要保持?jǐn)?shù)據(jù)l，則該存儲(chǔ)器單元狀態(tài)保持在狀態(tài)E。如果該數(shù)據(jù)要被編程為O，則該存儲(chǔ)器單 元的電壓的閾值升高，以便該存儲(chǔ)器單元被編程為中間狀態(tài)B'。圖14B示出了將存儲(chǔ)器單 元從狀態(tài)E編程到狀態(tài)B'。圖14A中示出的狀態(tài)B'是中間狀態(tài)B'。因此，該驗(yàn)證點(diǎn)被描 繪為Vve'，其低于Vf 在一個(gè)實(shí)施例中，在將存儲(chǔ)器單元從狀態(tài)E編程到狀態(tài)B之后，將相對(duì)于NAND串 中的該存儲(chǔ)器單元的相鄰存儲(chǔ)器單元的下部頁(yè)來(lái)編程該相鄰的存儲(chǔ)器單元。例如，返回看 圖7，在編程了存儲(chǔ)器單元106的下部頁(yè)之后，將編程存儲(chǔ)器單元104的下部頁(yè)。在編程了 存儲(chǔ)器單元104之后，如果存儲(chǔ)器單元104具有從狀態(tài)E升高到狀態(tài)B的閾值電壓，則浮 置柵極到浮置柵極耦合效應(yīng)將升高存儲(chǔ)器單元106的直觀閾值電壓(a卯a(chǎn)rent threshold voltage)。這將具有將狀態(tài)B的閾值電壓分布加寬為如圖14B的閾值電壓分布320所示的 效果。當(dāng)編程上部頁(yè)時(shí)，將糾正該閾值電壓分布的這種明顯加寬。 圖14C描繪了編程上部頁(yè)的處理。如果存儲(chǔ)器單元處于擦除狀態(tài)E，且上部頁(yè)要保 持在l，則存儲(chǔ)器單元將保持在狀態(tài)E。如果該存儲(chǔ)器單元處于狀態(tài)E且其上部頁(yè)數(shù)據(jù)要被 編程為O，則將升高該存儲(chǔ)器單元的閾值電壓，使得該存儲(chǔ)器單元處于狀態(tài)A。如果該存儲(chǔ) 器單元處于中間閾值電壓分布320，且上部頁(yè)要保持在l，則該存儲(chǔ)器單元將被編程到最終 狀態(tài)B。如果該存儲(chǔ)器單元處于中間閾值電壓分布320，且該上部頁(yè)數(shù)據(jù)要變?yōu)閿?shù)據(jù)0，則將 升高該存儲(chǔ)器單元的閾值電壓，使得該存儲(chǔ)器單元處于狀態(tài)C。由圖14A-14C描繪的處理降 低了浮置柵極到浮置柵極耦合的影響，因?yàn)閮H相鄰存儲(chǔ)器單元的上部頁(yè)編程將對(duì)給定存儲(chǔ) 器單元的直觀閾值電壓具有影響。 雖然圖14A-14C提供了關(guān)于四個(gè)數(shù)據(jù)狀態(tài)和兩頁(yè)數(shù)據(jù)的例子，但是由圖14A-14C 教導(dǎo)的概念可以應(yīng)用于具有多于或少于四個(gè)狀態(tài)和不同數(shù)量的頁(yè)的其他實(shí)施方式。
圖12、13和14A-14C示出了用于從存儲(chǔ)器單元讀取數(shù)據(jù)的讀取參考電壓Vrd和
Vrc，。通過(guò)測(cè)試給定的存儲(chǔ)器單元的閾值電壓是在Vri、VrB和Vrt以上還是以下，該系統(tǒng)可以
確定該存儲(chǔ)器單元處于何狀態(tài)。通過(guò)施加U勺控制柵極電壓(v。g)而導(dǎo)電的單元處于狀態(tài)
E，在VrB處導(dǎo)電而在Vri處不導(dǎo)電的單元處于狀態(tài)A，在Vrt處導(dǎo)電而在VrB處不導(dǎo)電的單元 處于狀態(tài)B，在Vri、 VrB或Vrt處都不導(dǎo)電的單元處于狀態(tài)C。 在讀取和驗(yàn)證操作中，所選塊的選擇柵極被升高到一個(gè)或多個(gè)選擇電壓，且未選 字線(例如，WL0、WL2和WL3)被升高到讀選通(pass)電壓Vread (例如4. 5伏特)以使晶體 管操作為選通柵極。源極和P井處于O伏特。所選位線(BLe)被預(yù)充電到例如0.7V的電 平。所選字線(例如WL1)連接到讀取或驗(yàn)證電壓，對(duì)于每個(gè)讀取和驗(yàn)證操作規(guī)定該讀取或 驗(yàn)證電壓的電平以便確定所關(guān)心的存儲(chǔ)器單元的閾值電壓是在這樣的電平以上還是以下。 如果該閾值電壓高于字線上的讀取或驗(yàn)證電平，則與感興趣的單元相關(guān)的位線(BLe)的電 勢(shì)電平由于非導(dǎo)電的存儲(chǔ)器單元而維持高電平。另一方面，如果該閾值電壓低于讀取或驗(yàn) 證電平，則所關(guān)心的位線(BLe)的電勢(shì)電平由于對(duì)位線放電的導(dǎo)電的存儲(chǔ)器單元而降低到 例如小于O. 5V的低電平。由此，通過(guò)連接到該位線的電壓比較器感測(cè)放大器感測(cè)得到的位 線電壓來(lái)檢測(cè)該存儲(chǔ)器單元的狀態(tài)。 根據(jù)現(xiàn)有技術(shù)中已知的技術(shù)來(lái)進(jìn)行上述擦除、讀取和驗(yàn)證操作。因此，本領(lǐng)域技術(shù) 人員可以改變所述的許多細(xì)節(jié)。還可以使用本領(lǐng)域中已知的其他擦除、讀取和驗(yàn)證技術(shù)。
圖12、 13和14A-14C還示出了包括VvA2、 VvB2和VvC2的驗(yàn)證電壓。當(dāng)將存儲(chǔ)器單元 編程到狀態(tài)A時(shí)，系統(tǒng)將測(cè)試那些存儲(chǔ)器單元是否具有大于或等于V^的閾值電壓，以驗(yàn)證 它們是否達(dá)到了最終目標(biāo)電平。當(dāng)將存儲(chǔ)器單元編程到狀態(tài)B時(shí)，系統(tǒng)將測(cè)試存儲(chǔ)器單元 是否具有大于或等于V^的閾值電壓，以驗(yàn)證它們是否達(dá)到了其最終目標(biāo)電平。當(dāng)將存儲(chǔ) 器單元編程到狀態(tài)C時(shí)，系統(tǒng)將確定存儲(chǔ)器單元是否具有大于或等于VvC2的閾值電壓，以驗(yàn) 證它們是否達(dá)到了其最終目標(biāo)電平。 如前所述，粗略/精細(xì)編程對(duì)于一個(gè)或多個(gè)可編程狀態(tài)使用兩組驗(yàn)證電壓來(lái)驗(yàn)證 針對(duì)存儲(chǔ)器單元的編程的最終電平、以及另外當(dāng)該單元變?yōu)榻咏€沒(méi)有達(dá)到其意圖的狀 態(tài)的最終驗(yàn)證電平時(shí)將該單元從粗略編程階段切換到精細(xì)編程階段。在圖12、13、14A-14C 中，繪出了對(duì)于每個(gè)編程的狀態(tài)兩組驗(yàn)證電平。使用驗(yàn)證電平VvA1、VvB1和Vvei來(lái)驗(yàn)證存儲(chǔ)器 單元達(dá)到粗略驗(yàn)證電平，而使用驗(yàn)證電平V^、V^和V^來(lái)驗(yàn)證存儲(chǔ)器單元達(dá)到其意圖的狀 態(tài)的最終驗(yàn)證電平。還沒(méi)有達(dá)到其意圖的狀態(tài)的任一驗(yàn)證電平的單元在編程處理的下一次 重復(fù)期間經(jīng)歷全部或粗略編程。達(dá)到了粗略驗(yàn)證電平但沒(méi)達(dá)到其意圖的狀態(tài)的最終驗(yàn)證電 平的單元在下一編程重復(fù)期間經(jīng)歷減少的或精細(xì)的電平編程。達(dá)到了其意圖的狀態(tài)的最終 驗(yàn)證電平的單元在下一編程重復(fù)期間被禁止編程。雖然在圖12、13、14A-14C中對(duì)于每個(gè)可 編程狀態(tài)繪出了兩組驗(yàn)證電平，但是一些實(shí)施例可以不對(duì)一個(gè)或多個(gè)狀態(tài)使用粗略驗(yàn)證電 平。例如，一些實(shí)施方式對(duì)于最高可編程狀態(tài)將不使用粗略驗(yàn)證電平，因?yàn)椴淮嬖谠谧x取期 間必須與其相區(qū)分的更高狀態(tài)。這種實(shí)施例是預(yù)料到的。 圖15是描繪在包括粗略/精細(xì)編程在內(nèi)的示例編程處理的一部分期間施加到非 易失性存儲(chǔ)器器件的各種信號(hào)的時(shí)序圖。標(biāo)為"編程"的第一時(shí)間段包括被施加以編程所選 字線WL—sel的一個(gè)或多個(gè)存儲(chǔ)器單元的信號(hào)。該編程時(shí)間段被一般化，并同樣可以對(duì)應(yīng)于 施加到該字線的第一編程脈沖或者對(duì)應(yīng)于第二或稍后的編程脈沖。該時(shí)段對(duì)應(yīng)于圖11中
15的步驟360。該編程時(shí)段通過(guò)將源極線升高到類似于大約1V的低正電壓而開始。接下來(lái)， 通過(guò)向漏極選擇柵極線SGD施加Vse(例如3. 5V)來(lái)接通(open)(或?qū)?turn on))漏極 選擇柵極。在接通漏極選擇柵極之后，向任意未選擇的字線施加禁止電壓V^ibit。在圖15 中，假定奇/偶編程方法或架構(gòu)。位線BLn表示所選位線。因此，該塊的相鄰的位線BL^、 BL^等和BLn—pBL『3等將在整個(gè)編程操作中都未被選擇。典型地，所有類似的位線(例如， 奇數(shù)或偶數(shù)位線)被同時(shí)讀取和編程，以便所有位線BLn、 BLn+2等將接收被施加到BLn的相 同信號(hào)。 未選位線被升高到它們?cè)诘谝痪幊虝r(shí)間段期間始終保持的禁止電壓Vinhibit。根據(jù) 要被編程到在該具體位線處的所選字線的存儲(chǔ)器單元中的數(shù)據(jù)，設(shè)置或偏壓所選位線BLn。 如果該位線BLn的存儲(chǔ)器單元要被禁止編程，則BLn被升高到電壓電平Vinhibit。在一個(gè)實(shí)施 例中，Vinhibit等于VDD(例如，1. 8V-3. 3V)。如果位線BLn的存儲(chǔ)器單元將被使能用于全部或 粗略編程，則BLn被升高到使能電壓V^bk。在一個(gè)實(shí)施例中，V^^等于地或0V。如果位 線BLn的存儲(chǔ)器單元達(dá)到了其要被編程到的狀態(tài)的粗略驗(yàn)證電平，但還沒(méi)有達(dá)到該狀態(tài)的 最終驗(yàn)證電平，則其位線被升高到中間電平Vs。在一個(gè)實(shí)施例中，Vs等于大約2.0V。 l的 值可以隨著實(shí)施例而改變，且取決于V^ibit的電平和其他器件特征。在圖15中的實(shí)線450 表示位線BLn被升高到Vinhibit以禁止對(duì)在所選字線處的存儲(chǔ)器單元編程的情況。虛線452 表示位線BLn被升高到Vs以允許對(duì)在所選字線處的存儲(chǔ)器單元的部分或精細(xì)電平編程的情 況。虛線454表示位線BLn接收V abk電壓以允許對(duì)在所選字線處的存儲(chǔ)器單元的全部或 粗略電平編程的情況。 在根據(jù)要被施加到每個(gè)所選位線的存儲(chǔ)器單元的編程量來(lái)偏壓每個(gè)所選位線之 后，偏壓字線。標(biāo)記為WL_imSel的未選字線被升高到選通電壓Vpass。電壓Vpass使能對(duì)于具 有要被禁止在該編程時(shí)間段期間編程的存儲(chǔ)器單元的那些NAND串的NAND串溝道的升壓。 所選字線WL_sel也被升高到電壓Vpass，以使能對(duì)于包含不將經(jīng)歷編程的在WLn處的存儲(chǔ)器 單元的那些NAND串的溝道的升壓。在將每個(gè)字線升高到Vpass電平之后，所選字線被升高到 編程電壓脈沖電平Vp^。在向所選字線施加編程脈沖之后，所有字線被降低到OV。在將字 線降低到OV之后，未選和所選位線每個(gè)被降低到0V。然后，通過(guò)向漏極選擇柵極線SGD施 加OV來(lái)截止漏極側(cè)選擇柵極。通過(guò)將源極線電壓從IV降低到OV來(lái)結(jié)束編程時(shí)段。
圖15中隨第一編程時(shí)間段之后的驗(yàn)證操作在施加電壓脈沖Vpgml之后開始。該驗(yàn) 證操作被劃分為粗略電平驗(yàn)證和精細(xì)電平驗(yàn)證，如圖15所示。粗略電平驗(yàn)證通過(guò)將所選 位線BLn(與每個(gè)其他的所選位線一起)預(yù)充電到預(yù)定電壓電平Vd，而開始。在一個(gè)實(shí)施 例中，V。^p等于大約0.7V。 一旦位線被預(yù)充電，字線就被偏壓用于粗略電平感測(cè)。為未選 字線提供讀選通電壓Vread。 Vread是無(wú)論未選存儲(chǔ)器單元要被編程到的狀態(tài)如何都確保該未 選存儲(chǔ)器單元在驗(yàn)證處理期間將導(dǎo)通或?qū)щ姷倪x通電壓。這允許僅對(duì)在字線WL_sel處的 存儲(chǔ)器單元的驗(yàn)證。在向未選字線施加V，d的同時(shí)，為所選字線被提供粗略電平驗(yàn)證電壓 Vvl。在向每個(gè)字線應(yīng)用適當(dāng)?shù)钠珘簵l件之后，通過(guò)向漏極選擇柵極線SGD和源極選擇柵極 線SGS施加Vse來(lái)導(dǎo)通漏極側(cè)選擇柵極和源極側(cè)選擇柵極兩者。應(yīng)該注意，在圖15中，提供 了一般化的描述，而不考慮任何具體的狀態(tài)。因此，Vw可以對(duì)應(yīng)于針對(duì)狀態(tài)A、狀態(tài)B、狀態(tài) C或其他狀態(tài)的粗略驗(yàn)證電平。 在對(duì)所選位線預(yù)充電、偏壓字線并導(dǎo)通選擇柵極之后，所選字線根據(jù)也連接到所選字線WL—sel的位線的存儲(chǔ)器單元的狀態(tài)自由放電。虛線454表示閾值電壓Vth低于粗略 驗(yàn)證電平Vvl的存儲(chǔ)器單元。由于該存儲(chǔ)器單元具有低于粗略驗(yàn)證電平的閾值電壓，因此其 將在施加了驗(yàn)證電平的情況下導(dǎo)通，以允許通過(guò)NAND串在位線和源極線之間導(dǎo)電。因此， 這樣的存儲(chǔ)器單元的位線將從預(yù)充電電平Vriamp放電到大約0. 5V或更低，這取決于實(shí)施方 式。在圖15中，描繪了放電到0V。實(shí)線450表示具有在粗略驗(yàn)證電平、以上的閾值電壓 的在BLn處的存儲(chǔ)器單元。具有在粗略驗(yàn)證電平、以上的閾值電壓的存儲(chǔ)器單元將不導(dǎo) 通，且位線電壓將基本保持在Vd，。在漏極側(cè)選擇柵極接通之后的預(yù)定時(shí)間段之后，對(duì)所選 位線進(jìn)行感測(cè)。該感測(cè)操作感測(cè)在該位線上的電壓，并將其與參考電勢(shì)V，^進(jìn)行比較。針 對(duì)每個(gè)所選位線的感測(cè)放大器基于該比較，確定在WL—sel處的存儲(chǔ)器單元的閾值電壓是 否在驗(yàn)證電平Vw以上。如果位線電壓放電到Vs,以下，則這表明存儲(chǔ)器單元具有在、以 下的閾值電壓。如果位線電壓不放電到V，^以下，則這表明存儲(chǔ)器單元具有在、以上的 閾值電壓。在感測(cè)該位線電壓并將其與V，M比較之后，完成粗略電平驗(yàn)證處理。
在圖15的實(shí)施例中，在粗略電平驗(yàn)證之后，不再對(duì)位線預(yù)充電。所選字線直接從 粗略驗(yàn)證電平升高到最終或精細(xì)驗(yàn)證電平Vv2。如粗略驗(yàn)證電平那樣，給出Vv2用于一般化 的描述，且Vv2可以包括針對(duì)狀態(tài)A、狀態(tài)B等的最終驗(yàn)證電平。該技術(shù)使能夠通過(guò)消除對(duì) 所選位線預(yù)充電所需的時(shí)間進(jìn)行有效驗(yàn)證。它還消除了產(chǎn)生用于再次對(duì)位線充電的能量的 需要。在向所選字線施加最終驗(yàn)證電平V"之后，所選位線將根據(jù)在字線WL_sel處的存儲(chǔ) 器單元的狀態(tài)來(lái)放電。圖15中的虛線452表示具有在最終驗(yàn)證電平Vv2以下但在粗略驗(yàn)證 電平、以上的閾值電壓的存儲(chǔ)器單元。這種存儲(chǔ)器單元將不會(huì)導(dǎo)致隨著施加粗略驗(yàn)證電 平而放電，但是當(dāng)施加最終驗(yàn)證電平時(shí)將對(duì)位線放電。這些存儲(chǔ)器單元的位線電壓將在精 細(xì)電平驗(yàn)證期間從預(yù)充電電平放電到大約0. 5V或更低。實(shí)線450繼續(xù)表示具有在粗略驗(yàn) 證電平以及最終驗(yàn)證電平L以下的閾值電壓的存儲(chǔ)器單元。 在施加V"之后的預(yù)定時(shí)間量之后，再次感測(cè)位線電壓。該預(yù)定時(shí)間量可以被表示 或設(shè)置為在粗略電平感測(cè)期間在接通選擇柵極之后的時(shí)間段，或在施加最終驗(yàn)證電平之后 的時(shí)間段。將感測(cè)的電壓與參考電勢(shì)V^，相比較。如果位線電壓不放電到V，^以下，則 確定該存儲(chǔ)器單元具有在最終驗(yàn)證電平V"以上的閾值電壓。如果位線電壓放電到Vsmse以 下，則確定該存儲(chǔ)器單元具有在最終驗(yàn)證電平V"以下的閾值電壓。在感測(cè)后，所選位線被 降低到0V，隨后字線被降低到0V。然后，漏極和源極選擇柵極線被降低到0V以完成精細(xì)驗(yàn) 證處理。 注意，如果使用多狀態(tài)存儲(chǔ)器器件，則粗略電平驗(yàn)證和精細(xì)電平驗(yàn)證處理將重復(fù) 如相應(yīng)狀態(tài)所需的那樣多次。例如，四狀態(tài)的器件可能需要進(jìn)行粗略和精細(xì)電平驗(yàn)證三 次——在A狀態(tài)驗(yàn)證電平一次、在B狀態(tài)驗(yàn)證電平一次，和在C狀態(tài)驗(yàn)證電平一次。在完成 對(duì)于A狀態(tài)的精細(xì)電平驗(yàn)證之后，位線將再次被預(yù)充電，且重復(fù)該處理。在完成對(duì)于B狀態(tài) 的精細(xì)電平驗(yàn)證之后，位線將再次被預(yù)充電以開始對(duì)于狀態(tài)C的粗略電平驗(yàn)證。 一些實(shí)施 例可以不在每個(gè)處理期間的每個(gè)狀態(tài)驗(yàn)證電平處感測(cè)。例如，如圖13所示只讀取存儲(chǔ)器單 元的上部頁(yè)數(shù)據(jù)僅需要在狀態(tài)B驗(yàn)證電平處感測(cè)。 圖15示出了可以用于對(duì)在將源極電勢(shì)升高到1V之后還沒(méi)有達(dá)到其最終驗(yàn)證電平 的存儲(chǔ)器單元進(jìn)一步編程的編程處理的另一重復(fù)。通過(guò)向漏極源極選擇柵極線SGD施加V^ 來(lái)導(dǎo)通漏極側(cè)選擇柵極。未選位線BL^/BLn—j皮升高到V^ibit。然后，根據(jù)先前的驗(yàn)證操作的結(jié)果和要被編程到所選位線BLn的數(shù)據(jù)來(lái)偏壓所選位線BLn。圖15中所示的箭頭圖示了 在該下一編程重復(fù)期間施加的相應(yīng)位線電壓電平。為在施加了粗略驗(yàn)證電平的情況下對(duì)其 位線放電的存儲(chǔ)器單元(虛線454)提供了使能電壓V^^，以便該存儲(chǔ)器單元可以在下一 重復(fù)期間經(jīng)歷全部編程。在粗略驗(yàn)證電平或精細(xì)驗(yàn)證電平的情況下都不對(duì)其位線放電的存 儲(chǔ)器單元(實(shí)線450)表示達(dá)到了其最終驗(yàn)證電平的存儲(chǔ)器單元。因此，該存儲(chǔ)器單元的位 線被偏壓到Vinhibit。在粗略驗(yàn)證電平的情況下不對(duì)其相應(yīng)位線放電但在最終驗(yàn)證電平的情 況下對(duì)該位線放電的那些存儲(chǔ)器單元(虛線452)被升高到中間電壓電平Vs，以便它們可以 在下一編程重復(fù)期間經(jīng)歷精細(xì)編程。 在偏壓每個(gè)所選位線之后，未選和所選字線被升高到其選通電壓電平Vpass。然后， 所選字線被傾斜(ramp)到第二編程電壓脈沖電平Vpgm2。第二脈沖典型地在先前脈沖之上 增加了步長(zhǎng)V，。在施加了 Vp-之后，字線被降回到OV。所選和未選位線也被降回到OV， 且漏極選擇柵極截止。然后，源極線電勢(shì)被降低到OV。再次注意，圖15所示的實(shí)施例可以 僅表示在典型的實(shí)施方式中的編程和驗(yàn)證處理的一部分?？梢允┘右粋€(gè)或多個(gè)編程電壓脈 沖以通過(guò)在施加每個(gè)脈沖之間進(jìn)行的在適當(dāng)?shù)碾娖教幍拇致院途?xì)電平驗(yàn)證，來(lái)將每個(gè)所 選存儲(chǔ)器單元編程到其目標(biāo)電平。 圖16是示出可以在圖15中以及在圖11的步驟362期間進(jìn)行的對(duì)于具體狀態(tài)的 粗略電平和精細(xì)電平感測(cè)操作的更多細(xì)節(jié)的曲線圖。圖16中的曲線圖描繪了作為時(shí)間的 函數(shù)的位線電壓V^。在圖16的時(shí)序圖中表示了兩個(gè)不同的存儲(chǔ)器單元。實(shí)線460表示如 下存儲(chǔ)器單元該存儲(chǔ)器單元具有正好在對(duì)于在感測(cè)操作之前其要被編程到的狀態(tài)的最終 驗(yàn)證電平以上的閾值電壓。參考圖12，例如，實(shí)線可以表示目標(biāo)為狀態(tài)B的、具有正好在最 終驗(yàn)證電平VvB2以上的閾值電壓的存儲(chǔ)器單元。虛線462表示如下存儲(chǔ)器單元該存儲(chǔ)器 單元具有正好在其要被編程到的狀態(tài)的最終驗(yàn)證電平以下的閾值電壓。例如，虛線可以表 示具有正好在最終驗(yàn)證電平V^以下的閾值電壓的存儲(chǔ)器單元。所示的兩個(gè)存儲(chǔ)器單元都 具有在對(duì)于其被編程到的狀態(tài)的粗略驗(yàn)證電平以上的閾值電壓。 兩個(gè)存儲(chǔ)器單元的位線被預(yù)充電到預(yù)定電平llamp。然后向所選字線施加粗略驗(yàn) 證電平Vw(例如，Veg二 VvB1)。然后，導(dǎo)通漏極選擇柵極以將每個(gè)NAND串連接到其位線。如 圖16所示，即使每個(gè)存儲(chǔ)器單元都具有在粗略驗(yàn)證電平以上的閾值電壓，這些位線也將經(jīng) 歷某種放電。盡管施加了低于其閾值電壓的控制柵極電壓(V?！罚腔诰w管的存儲(chǔ)器 單元仍將在其源極和漏極之間傳導(dǎo)某個(gè)量的電流。存儲(chǔ)器單元、尤其是以現(xiàn)今器件的小尺 寸制造的那些存儲(chǔ)器單元在施加了正的柵極偏壓的情況下并不總是被置于絕對(duì)截止的條 件。晶體管在其被施加的低于其閾值電壓的柵極電壓下將傳導(dǎo)電流的程度被稱為該器件的 子閾值擺動(dòng)因子(s-因子)。 傳統(tǒng)上，商業(yè)制造的存儲(chǔ)器單元表現(xiàn)出低的子閾值擺動(dòng)因子。圖16表示具有低子 閾值擺動(dòng)因子的存儲(chǔ)器單元，使得該存儲(chǔ)器單元在施加的小于其閾值電壓的控制柵極電壓 下不傳導(dǎo)顯著的電流量。即使當(dāng)柵極電壓在該閾值電壓以下時(shí)，該存儲(chǔ)器單元的閾值電壓 也將自然地影響導(dǎo)電的水平。因此，圖16的具有正好在最終驗(yàn)證電平以上的閾值電壓的存 儲(chǔ)器單元(實(shí)線460)放電比具有正好在最終驗(yàn)證電平以下的閾值電壓的存儲(chǔ)器單元(虛 線462)更小的量。 在漏極選擇柵極被接通之后的預(yù)定時(shí)間量之后，以粗略驗(yàn)證電平進(jìn)行感測(cè)操作。感測(cè)位線電壓并將其與參考電勢(shì)V^，相比較。對(duì)于圖16所示的兩個(gè)單元，確定在粗略電 平感測(cè)期間位線電壓大于感測(cè)電壓Vsra^。因此，感測(cè)放大器確定每個(gè)存儲(chǔ)器單元具有 在粗略驗(yàn)證電平、以上的閾值電壓。 在以粗略驗(yàn)證電平感測(cè)之后，向所選字線施加最終驗(yàn)證電平。為每個(gè)存儲(chǔ)器單元 的控制柵極提供了最終驗(yàn)證電壓V"(例如，V。g = VvB2)。具有在最終驗(yàn)證電平以上的閾值電 壓的存儲(chǔ)器單元不導(dǎo)通，因此，該單元的位線電壓在施加了該最終驗(yàn)證電平的情況下不放 電顯著的量。再次，該位線電壓將由于子閾值擺動(dòng)因子而放電到某種程度，但是該放電沒(méi)有 大到影響了感測(cè)的準(zhǔn)確性。具有在最終驗(yàn)證電平V"以下的閾值電壓的存儲(chǔ)器單元在施加 了最終驗(yàn)證電平的情況下導(dǎo)通且導(dǎo)電。因此，該存儲(chǔ)器單元的位線在施加的最終驗(yàn)證電平 的情況下放電顯著的量。 在施加了最終驗(yàn)證電平之后的預(yù)定時(shí)間量之后，感測(cè)每個(gè)存儲(chǔ)器單元的位線電 壓。再次，可以相對(duì)于為了粗略電平感測(cè)而對(duì)漏極選擇柵極的接通或相對(duì)于最終驗(yàn)證電壓 的施加來(lái)建立該預(yù)定時(shí)間。由實(shí)線460表示的存儲(chǔ)器單元具有被確定為大于Vsmse的位線 電壓。因此，感測(cè)放大器確定該單元的閾值電壓大于最終驗(yàn)證電平V"?？梢栽谄渌麊卧?需的任意隨后的編程重復(fù)期間禁止這樣的單元被進(jìn)一步編程。由虛線462表示的存儲(chǔ)器單 元在預(yù)定時(shí)間量之后具有在參考電勢(shì)V，M以下的相應(yīng)位線電壓。該單元的感測(cè)放大器將 確定該位線電壓在參考電勢(shì)Vsra_以下，因此，該存儲(chǔ)器單元的閾值電壓在最終驗(yàn)證電平Vv2 以下。 圖17是表示具有大的子閾值擺動(dòng)因子的存儲(chǔ)器器件的曲線圖。再次，由實(shí)線460 表示具有正好在最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元，而由虛線462表示具有正好 在最終驗(yàn)證電平以下的閾值電壓的存儲(chǔ)器單元。每個(gè)存儲(chǔ)器單元的位線電壓被預(yù)充電，且 向所選字線施加粗略驗(yàn)證電平。在施加了粗略驗(yàn)證電平之后，漏極側(cè)選擇柵極被導(dǎo)通以將 位線連接到該單元的NAND串。由于圖17的器件的S-因子大，因此即使這兩個(gè)存儲(chǔ)器單元 的閾值電壓都在粗略驗(yàn)證電平、以上，這兩個(gè)存儲(chǔ)器單元也導(dǎo)致其位線電壓的顯著降低。 在預(yù)定時(shí)間量之后，感測(cè)該位線電壓，并將其與參考電勢(shì)V，^相比較。每個(gè)單元的感測(cè)放 大器確定這兩個(gè)存儲(chǔ)器單元具有在粗略驗(yàn)證電平Vvl以上的閾值電壓，因?yàn)檫@些位線不放 電到V，化以下。 在粗略電平感測(cè)之后，為所選字線提供了最終驗(yàn)證電平Vv2。具有正好在最終驗(yàn) 證電平以上的閾值電壓的存儲(chǔ)器單元(實(shí)線460)不像具有正好在最終驗(yàn)證電平以下的閾 值電壓的存儲(chǔ)器單元(虛線462) —樣導(dǎo)電。但是，如圖17所示，與該存儲(chǔ)器相關(guān)的大的 s-因子使得具有在最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元的位線電壓放電到Vsmse以 下。如預(yù)期的，具有在最終驗(yàn)證電平以下的閾值電壓的存儲(chǔ)器單元也將其位線放電到Vsra_ 以下。在精細(xì)電平感測(cè)期間，具有在最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元的感測(cè)放 大器確定該單元的位線已經(jīng)放電到V，M以下。因此，該感測(cè)放大器確定該存儲(chǔ)器單元具有 在最終驗(yàn)證電平以下的閾值電壓。這表示在感測(cè)操作中有錯(cuò)誤。該感測(cè)電路將不正確地確 定該存儲(chǔ)器單元還沒(méi)有被編程到其最終目標(biāo)電平，且將致使該單元經(jīng)歷進(jìn)一步的編程。由 虛線表示的存儲(chǔ)器單元也具有在V，^以下的感測(cè)位線電壓。該單元的感測(cè)放大器正確地 確定該單元的閾值電壓在最終驗(yàn)證電平Vv2以下。 圖18是可以解決由于大的S-因子器件而引起的位線放電的、根據(jù)本公開的一個(gè)實(shí)施例的粗略和精細(xì)驗(yàn)證及感測(cè)方法的曲線圖。實(shí)線460再次表示具有正好在最終驗(yàn)證電 平(例如V^)以上的閾值電壓的存儲(chǔ)器單元。虛線462呈現(xiàn)了具有正好在最終驗(yàn)證電平 以下的閾值電壓的存儲(chǔ)器單元。每個(gè)存儲(chǔ)器單元的位線電壓被預(yù)充電到預(yù)定電平Vd，。在 預(yù)充電兩個(gè)位線之后，為所選字線提供了粗略驗(yàn)證電平Vvl (例如，V。g = VvA1)。然后，導(dǎo)通漏 極側(cè)選擇柵極以允許該位線放電。具有在最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元將由 于大的s-因子而再次經(jīng)歷位線電壓的有些顯著的降低。類似地，具有在最終驗(yàn)證電平以下 的閾值電壓的存儲(chǔ)器單元也經(jīng)歷位線電壓的有些顯著的降低。在預(yù)定時(shí)間量之后，感測(cè)每 個(gè)存儲(chǔ)器單元的位線電壓，并將其與參考電勢(shì)相比較。在粗略電平感測(cè)期間，將感測(cè)的位線 電壓與中間參考電勢(shì)V，^相比較。兩個(gè)存儲(chǔ)器單元的感測(cè)放大器將確定該位線電壓大于 粗略驗(yàn)證電平V，^。因此，感測(cè)放大器正確地確定每個(gè)存儲(chǔ)器單元的閾值電壓大于粗略驗(yàn) 證電平Vvl。 在以粗略驗(yàn)證電平感測(cè)之后，為所選字線提供了最終驗(yàn)證電平Vv2 。再次，具有在 最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元將由于該器件的大的S-因子而傳導(dǎo)顯著的電 流量。如期望的，具有在最終驗(yàn)證電平以下的閾值電壓的存儲(chǔ)器單元甚至更具導(dǎo)電性，且將 其位線放電顯著的量。 在預(yù)定時(shí)間量之后，感測(cè)每個(gè)存儲(chǔ)器單元的位線電壓，且將其與參考電勢(shì)相比較。 在精細(xì)電平感測(cè)期間，使用不同的參考電勢(shì)。將感測(cè)的位線電壓與最終參考電勢(shì)V，^相 比較。V，^低于V，^。較低的參考電勢(shì)補(bǔ)償在施加了粗略驗(yàn)證電平的情況下發(fā)生的位線 放電。該補(bǔ)償考慮到如下與存儲(chǔ)器器件相關(guān)的大的S-因子即使當(dāng)存儲(chǔ)器單元具有在該驗(yàn) 證電平以上的閾值電壓時(shí)，該大的S-因子也致使存儲(chǔ)器單元將其位線放電有些顯著的量。 在圖18中，具有正好在最終驗(yàn)證電平以上的閾值電壓的存儲(chǔ)器單元將其感測(cè)的位線電壓 與入，2相比較。在該情況下，感測(cè)放大器將確定位線電壓大于最終參考電勢(shì)V，^。因此， 感測(cè)放大器將正確地確定該存儲(chǔ)器單元的閾值電壓大于最終驗(yàn)證電平Vv2。對(duì)于具有正好 在最終驗(yàn)證電平以下的閾值電壓的存儲(chǔ)器單元，感測(cè)放大器將感測(cè)的位線電壓與最終參考 電勢(shì)V，w相比較。針對(duì)該單元的位線的感測(cè)放大器將確定該位線電壓小于最終參考電勢(shì) Vsmse2。該感測(cè)放大器將再次正確地確定該存儲(chǔ)器單元具有在最終驗(yàn)證電平V^以下的閾值 電壓。因此，通過(guò)當(dāng)在每個(gè)感測(cè)操作之間不再對(duì)該位線預(yù)充電時(shí)調(diào)整在粗略電平感測(cè)和精 細(xì)電平感測(cè)之間的參考電勢(shì)的電平，實(shí)現(xiàn)了對(duì)存儲(chǔ)器單元的狀態(tài)的更準(zhǔn)確的感測(cè)。參考電 勢(shì)電平的不同提供了對(duì)在粗略電平感測(cè)期間的放電量的補(bǔ)償。 在一個(gè)實(shí)施例中，最終參考電勢(shì)Vsense2比中間參考電勢(shì)Vsmsel小了近似等于當(dāng)在 粗略電平感測(cè)期間將、施加到具有在粗略驗(yàn)證電平、以上的閾值電壓的存儲(chǔ)器單元的 字線時(shí)該存儲(chǔ)器單元的位線電壓的預(yù)期放電的量。在施加了驗(yàn)證電平的情況下理論上不 導(dǎo)電的存儲(chǔ)器單元將由于該器件的大的s-因子而使相關(guān)的位線電壓放電?？梢詫⒅虚g和 最終V，m電平之間的差設(shè)置為近似于在位線預(yù)充電電平和當(dāng)向字線施加粗略驗(yàn)證電平時(shí)
得到的位線電壓之間的差。以此方式，最終參考電勢(shì)v，^補(bǔ)償了由于大的s-因子器件而
導(dǎo)致的位線放電。可以根據(jù)給定實(shí)施方式的需求來(lái)使用中間參考電勢(shì)V，^和最終參考 電勢(shì)V，^的其他值。例如，V，^可以被設(shè)置為比V，^低了小于當(dāng)向字線施加粗略驗(yàn)證 電平時(shí)存儲(chǔ)器單元的位線的預(yù)期放電的量。Vsa_2相對(duì)于V，w的較小偏移仍然可以應(yīng)對(duì) (accommodate)在粗略電平感測(cè)期間的位線放電的水平。在一個(gè)實(shí)施例中，中間參考電勢(shì)
20Vsmsel近似等于當(dāng)器件具有正?；蜉^低s-因子時(shí)將使用的典型的Vsra_電平。在這種情況 下，相對(duì)V，w將最終參考電勢(shì)V，w調(diào)整了可以補(bǔ)償在粗略電平感測(cè)期間位線電壓的降低 的量。 在一個(gè)實(shí)施例中，存儲(chǔ)器陣列在制造過(guò)程期間經(jīng)過(guò)了測(cè)試。該測(cè)試可以包括存儲(chǔ) 器陣列的性能的特征化。例如，可以測(cè)量存儲(chǔ)器陣列以確定當(dāng)向字線施加粗略驗(yàn)證電平且 存儲(chǔ)器單元的閾值電壓在該粗略驗(yàn)證電平以上時(shí)位線將放電的量。在一個(gè)實(shí)施例中，與該 器件的多個(gè)位線相關(guān)的放電量可以被平均為達(dá)到適當(dāng)?shù)牧?。在制造過(guò)程期間，1，2相對(duì)于 Vsmsel的值可以被設(shè)置為應(yīng)對(duì)在施加粗略驗(yàn)證電平的情況下所測(cè)量的位線電壓的降低。另 外，中間參考電勢(shì)V，^可以基于存儲(chǔ)器器件的特征化。在一些實(shí)施例中，可以測(cè)試存儲(chǔ)器 器件的所選子集并將其特征化，且特征化的結(jié)果用于對(duì)包括該子集的器件的更大組的器件 設(shè)置V，^和V，^電平。在其他實(shí)施例中，制造過(guò)程可以基于對(duì)該具體存儲(chǔ)器器件的測(cè)試 和特征化來(lái)對(duì)每個(gè)存儲(chǔ)器器件設(shè)置Vs sel和Vsmse2的電平。還能夠設(shè)置在導(dǎo)通選擇柵極和 進(jìn)行粗略電平感測(cè)之間的時(shí)間段，以優(yōu)化粗略電平感測(cè)的準(zhǔn)確度。同樣，可以基于測(cè)試和特 征化來(lái)選擇在向所選字線施加最終驗(yàn)證電平和以該電平進(jìn)行感測(cè)之間的時(shí)間段，以進(jìn)一步 提供在這兩個(gè)電平處的準(zhǔn)確感測(cè)。如前所述，可以相對(duì)于在粗略電平感測(cè)期間導(dǎo)通選擇柵 極的時(shí)間、或相對(duì)于向所選字線施加精細(xì)驗(yàn)證電平的時(shí)間，建立在精細(xì)電平感測(cè)期間的感 測(cè)之前的時(shí)間?？梢允褂酶鞣N技術(shù)來(lái)在特征化之后設(shè)置這些值。例如，可以在存儲(chǔ)器器件 內(nèi)提供一組反熔絲(anti-fuse)、電可編程熔絲等，來(lái)存儲(chǔ)關(guān)于該器件的操作的數(shù)據(jù)?？梢?設(shè)置這些熔絲來(lái)存儲(chǔ)指示Vsra_的值和/或用于感測(cè)的時(shí)間段的數(shù)據(jù)。
圖19是描述用于驗(yàn)證一個(gè)或多個(gè)存儲(chǔ)器單元的編程的處理的流程圖。在一個(gè)實(shí) 施例中，在圖11的步驟360施加每個(gè)編程脈沖之后，在步驟362進(jìn)行圖19的處理。在步驟 402開始，所選位線被預(yù)充電。在不同的時(shí)間對(duì)于奇數(shù)位線和偶數(shù)位線進(jìn)行驗(yàn)證和編程的奇 偶架構(gòu)中，步驟402的預(yù)充電可以包括對(duì)奇數(shù)位線或偶數(shù)位線預(yù)充電?？商鎿Q地，一些架構(gòu) 將使用全位線系統(tǒng)，以便步驟502將包括對(duì)存儲(chǔ)器單元的所選塊的每個(gè)位線充電。在將位 線預(yù)充電到預(yù)定電平之后，在步驟504向每個(gè)未選字線施加讀選通電壓V，d。步驟404確 保在驗(yàn)證處理期間每個(gè)未選存儲(chǔ)器單元導(dǎo)電，以便將僅驗(yàn)證連接到所選字線的那些存儲(chǔ)器 單元。在步驟506，向所選字線施加粗略編程驗(yàn)證電壓。步驟506可以包括取決于被編程的 存儲(chǔ)器器件的狀態(tài)的數(shù)量而施加諸如VvA1、VvB1或Vvei的粗略驗(yàn)證電平。在步驟510，通過(guò)對(duì) SGD施加正電壓來(lái)接通或?qū)O側(cè)選擇柵極。隨著漏極側(cè)選擇柵極被接通，所選位線連接 到其NAND串以根據(jù)在連接到所選字線的位線上的存儲(chǔ)器單元的編程狀態(tài)而允許放電。在 預(yù)定時(shí)間量之后，在步驟510感測(cè)所選位線的電壓。步驟510表示對(duì)于存儲(chǔ)器器件的粗略 電平感測(cè)。在感測(cè)每個(gè)所選位線的位線電壓之后，在步驟512，將位線電壓與中間參考電勢(shì) Vsmsel相比較。在步驟514，取決于被驗(yàn)證的一個(gè)狀態(tài)或多個(gè)狀態(tài)，為所選字線提供諸如VvA2、 V^或V^的最終驗(yàn)證電壓。在步驟516，感測(cè)每個(gè)所選位線的電壓。在步驟516的感測(cè)表 示最終或精細(xì)電平感測(cè)。在步驟518，將所感測(cè)的位線電壓與最終參考電勢(shì)Vsa_2相比較。
在步驟520，每個(gè)所選位線的感測(cè)放大器將使用在步驟518的比較結(jié)果來(lái)確定所 感測(cè)的位線電壓是否大于中間參考電勢(shì)V，^。如果所感測(cè)的位線電壓小于中間參考電 平，表明該存儲(chǔ)器單元的閾值電壓還沒(méi)有達(dá)到粗略驗(yàn)證電平，則對(duì)于編程處理的下一重復(fù)， 在步驟522使存儲(chǔ)器單元能夠用于全編程。步驟522可以包括在下一編程脈沖期間向這樣的存儲(chǔ)器單元的位線施加V,^電壓(例如，地)。如果在步驟520確定位線電壓大于V，w， 則處理在步驟524繼續(xù)。將來(lái)自步驟516的精細(xì)電平感測(cè)的所感測(cè)的位線電壓與最終參考 電勢(shì)V，w相比較。如果位線的感測(cè)放大器確定該位線電壓小于最終參考電勢(shì)V，^，則對(duì) 于下一編程重復(fù)，在步驟526向該存儲(chǔ)器單元的位線施加中間電壓Vs。如果感測(cè)放大器確 定在精細(xì)電平感測(cè)期間的位線電壓大于最終參考電勢(shì)Vsra_2，則對(duì)于下一編程重復(fù)，感測(cè)放 大器使得在步驟528向位線施加Vinihibit。 注意，圖19的步驟502到528可以重復(fù)根據(jù)存儲(chǔ)器器件的潛在狀態(tài)的數(shù)量而需要 進(jìn)行的驗(yàn)證操作的次數(shù)。在存儲(chǔ)兩位數(shù)據(jù)的四狀態(tài)存儲(chǔ)器器件中，在步驟362的驗(yàn)證可以 包括圖19的方法的三次重復(fù)。粗略和精細(xì)驗(yàn)證操作將以狀態(tài)A驗(yàn)證電平進(jìn)行一次、以狀態(tài) B驗(yàn)證電平進(jìn)行一次、且以狀態(tài)C驗(yàn)證電平進(jìn)行一次。還注意，對(duì)于被編程到與當(dāng)前被驗(yàn)證 的狀態(tài)不同的狀態(tài)的那些所選位線，可以忽略在具體狀態(tài)的驗(yàn)證電平處感測(cè)的結(jié)果。
圖20描繪了包括感測(cè)放大器的圖8的列控制電路304的一部分。每對(duì)位線(例 如，BLe和BLo)被耦合到感測(cè)放大器600。該感測(cè)放大器連接到三個(gè)數(shù)據(jù)鎖存器第一數(shù)據(jù) 鎖存器602、第二數(shù)據(jù)鎖存器604和第三數(shù)據(jù)鎖存器606。三個(gè)數(shù)據(jù)鎖存器的每個(gè)能夠存儲(chǔ) 一位數(shù)據(jù)。感測(cè)放大器在讀取或驗(yàn)證操作期間感測(cè)所選位線的電勢(shì)電平，以二進(jìn)制方式存 儲(chǔ)所感測(cè)的數(shù)據(jù)，并在編程操作期間控制位線電壓。通過(guò)選擇"偶數(shù)BL"和"奇數(shù)BL"的信 號(hào)之一來(lái)選擇性地將感測(cè)放大器連接到所選位線。數(shù)據(jù)鎖存器602、604、606被耦合到1/0 線608以輸出讀取的數(shù)據(jù)并存儲(chǔ)編程數(shù)據(jù)。1/0線608被連接到圖8的數(shù)據(jù)輸入/輸出緩 沖器312。數(shù)據(jù)鎖存器602、604和606也被耦合到( 一個(gè)或多個(gè))狀況線610來(lái)接收和發(fā) 送狀況信息。在一個(gè)實(shí)施例中，存在對(duì)于每對(duì)(偶數(shù)和奇數(shù))位線的感測(cè)放大器、第一數(shù)據(jù) 鎖存器602、第二數(shù)據(jù)鎖存器604和第三數(shù)據(jù)鎖存器606。除了存儲(chǔ)讀取的數(shù)據(jù)和編程數(shù)據(jù) 以外，數(shù)據(jù)鎖存器還可以存儲(chǔ)感測(cè)的結(jié)果，以便根據(jù)存儲(chǔ)元件相對(duì)于其目標(biāo)狀態(tài)的所感測(cè) 狀態(tài)而向位線提供使能電壓、禁止電壓或中間電壓，包括粗略驗(yàn)證電平和最終驗(yàn)證電平。在 存儲(chǔ)2位數(shù)據(jù)的一個(gè)實(shí)施例中，可以使用兩個(gè)數(shù)據(jù)鎖存器來(lái)存儲(chǔ)要被編程到存儲(chǔ)器單元中 的數(shù)據(jù)，且使用剩余的數(shù)據(jù)鎖存器來(lái)存儲(chǔ)對(duì)單元當(dāng)前是處于精細(xì)編程階段還是粗略編程階 段的指示。感測(cè)放大器600可以接收在對(duì)于粗略電平驗(yàn)證操作(Vsensel)和精細(xì)電平驗(yàn)證操 作(VsmsJ的比較期間要使用的參考電勢(shì)的不同值?？梢曰诖鎯?chǔ)在剩余的數(shù)據(jù)鎖存器中 的數(shù)據(jù)來(lái)選擇適當(dāng)?shù)谋容^電平。 已經(jīng)為了圖示和描述的目的給出了前述詳細(xì)的描述。不意圖窮舉或?qū)⒈景l(fā)明局限 于公開的精確形式。根據(jù)以上教導(dǎo)，可以進(jìn)行許多修改和變化。選擇所描述的實(shí)施例以便 最佳地說(shuō)明本發(fā)明的原理和其實(shí)際應(yīng)用，從而使得本領(lǐng)域技術(shù)人員在各種實(shí)施例中以及利 用適用于構(gòu)思的具體使用的各種修改最佳地利用本發(fā)明。意圖本發(fā)明的范圍由所附權(quán)利要 求來(lái)限定。
權(quán)利要求
一種編程非易失性存儲(chǔ)器的方法，包括向一組非易失性存儲(chǔ)元件施加一個(gè)或多個(gè)編程脈沖，以將該組的一個(gè)或多個(gè)存儲(chǔ)元件編程到具體狀態(tài)；在施加每個(gè)編程脈沖之后，通過(guò)向該組存儲(chǔ)元件施加第一電壓并將所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓與第一參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一個(gè)或多個(gè)存儲(chǔ)元件編程到與該具體狀態(tài)對(duì)應(yīng)的中間驗(yàn)證電平；在施加每個(gè)編程脈沖之后，通過(guò)向該組存儲(chǔ)元件施加第二電壓并將所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓與第二參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一個(gè)或多個(gè)存儲(chǔ)元件編程到與該具體狀態(tài)對(duì)應(yīng)的最終驗(yàn)證電平，所述第二參考電勢(shì)補(bǔ)償由于驗(yàn)證編程到中間驗(yàn)證電平而引起的所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓的降低。
2. 根據(jù)權(quán)利要求l的方法，其中當(dāng)所述一個(gè)或多個(gè)存儲(chǔ)元件處于中間驗(yàn)證電平或中間驗(yàn)證電平以上時(shí)，所述第二參考 電勢(shì)被提供為處于對(duì)由于驗(yàn)證編程到中間驗(yàn)證電平而引起的所述一個(gè)或多個(gè)存儲(chǔ)元件的 每個(gè)的位線電壓的降低進(jìn)行補(bǔ)償?shù)碾娖健?br> 3. 根據(jù)權(quán)利要求l的方法，其中，所述第二參考電勢(shì)比所述第一參考電勢(shì)低了與當(dāng)施 加所述第一電壓且所述一個(gè)或多個(gè)存儲(chǔ)元件處于中間驗(yàn)證電平或在中間驗(yàn)證電平以上時(shí) 所述一個(gè)或多個(gè)非易失性存儲(chǔ)元件的位線將放電的量基本相等的量。
4. 根據(jù)權(quán)利要求l的方法，其中，所述第二參考電勢(shì)比所述第一參考電勢(shì)低了與當(dāng)施 加所述第一電壓時(shí)處于中間驗(yàn)證電平或在中間驗(yàn)證電平以上的存儲(chǔ)元件的位線放電的量 基本相等的量。
5. 根據(jù)權(quán)利要求1的方法，還包括在施加每個(gè)編程脈沖之后且在驗(yàn)證編程到中間驗(yàn)證電平之前，對(duì)與所述一個(gè)或多個(gè)存 儲(chǔ)元件通信的一組位線預(yù)充電；其中，驗(yàn)證編程到中間驗(yàn)證電平包括接通與該組位線以及所述一個(gè)或多個(gè)存儲(chǔ)元件通信的一組選擇柵極， 在接通該組選擇柵極之后的預(yù)定時(shí)間量，感測(cè)所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線 電壓；以及其中，驗(yàn)證編程到最終驗(yàn)證電平包括在接通該組選擇柵極之后的不同的預(yù)定時(shí)間量，感測(cè)所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè) 的位線電壓。
6. 根據(jù)權(quán)利要求5的方法，其中 該組非易失性存儲(chǔ)元件與第一字線通信；以及 該組位線包括在一群位線中的每隔一條位線。
7. 根據(jù)權(quán)利要求1的方法，還包括在施加每個(gè)編程脈沖之后且在驗(yàn)證編程到中間驗(yàn)證電平之前，對(duì)與所述一個(gè)或多個(gè)存 儲(chǔ)元件通信的一組位線預(yù)充電；其中，在驗(yàn)證編程到中間驗(yàn)證電平之后，驗(yàn)證編程到最終驗(yàn)證電平不包括對(duì)該組位線 預(yù)充電。
8. 根據(jù)權(quán)利要求7的方法，其中該組位線包括在一群位線中的每隔一條位線。
9. 根據(jù)權(quán)利要求1的方法，還包括向該組施加一個(gè)或多個(gè)另外的編程脈沖，以將該組的不同的一個(gè)或多個(gè)存儲(chǔ)元件編程 到不同狀態(tài)；以及在施加每個(gè)另外的編程脈沖之后，驗(yàn)證將所述一個(gè)或多個(gè)存儲(chǔ)元件編程到與該不同狀 態(tài)對(duì)應(yīng)的不同的最終驗(yàn)證電平，所述不同的最終驗(yàn)證電平高于該具體狀態(tài)的中間驗(yàn)證電平 和最終驗(yàn)證電平。
10. 根據(jù)權(quán)利要求1的方法，其中 所述中間驗(yàn)證電平是粗略驗(yàn)證電壓。
11. 一種非易失性存儲(chǔ)器系統(tǒng)，包括 一組非易失性存儲(chǔ)元件；與該組存儲(chǔ)元件通信的管理電路，所述管理電路向該組施加一個(gè)或多個(gè)編程脈沖，以 將該組的一個(gè)或多個(gè)存儲(chǔ)元件編程到具體狀態(tài)；在施加每個(gè)編程脈沖之后，所述管理電路通過(guò)向該組存儲(chǔ)元件施加第一 電壓并將所述 一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓與第一參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一個(gè)或多個(gè) 存儲(chǔ)元件編程到與該具體狀態(tài)對(duì)應(yīng)的中間驗(yàn)證電平；在施加每個(gè)編程脈沖之后，所述管理電路通過(guò)向該組存儲(chǔ)元件施加第二電壓并將所述 一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓與第二參考電勢(shì)相比較，來(lái)驗(yàn)證將所述一個(gè)或多個(gè) 存儲(chǔ)元件編程到與該具體狀態(tài)對(duì)應(yīng)的最終驗(yàn)證電平，所述第二參考電勢(shì)補(bǔ)償由于驗(yàn)證編程 到中間驗(yàn)證電平而引起的所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓的降低。
12. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，其中當(dāng)一個(gè)或多個(gè)存儲(chǔ)元件處于中間驗(yàn)證電平或中間驗(yàn)證電平以上時(shí)，所述管理電路提供 處于對(duì)由于驗(yàn)證編程到中間驗(yàn)證電平而引起的一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓的 降低進(jìn)行補(bǔ)償?shù)碾娖降乃龅诙⒖茧妱?shì)。
13. 根據(jù)權(quán)利要求ll的非易失性存儲(chǔ)器系統(tǒng)，其中，所述第二參考電勢(shì)比所述第一參 考電勢(shì)低了與當(dāng)施加所述第一 電壓且所述一個(gè)或多個(gè)存儲(chǔ)元件處于中間驗(yàn)證電平或在中 間驗(yàn)證電平以上時(shí)所述一個(gè)或多個(gè)非易失性存儲(chǔ)元件的位線將放電的量基本相等的量。
14. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，其中，所述第二參考電勢(shì)比所述第一參 考電勢(shì)低了與當(dāng)施加所述第一電壓時(shí)處于中間驗(yàn)證電平或在中間驗(yàn)證電平以上的存儲(chǔ)元 件的位線放電的量基本相等的量。
15. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，還包括 與所述一個(gè)或多個(gè)存儲(chǔ)元件以及所述管理電路通信的一組位線；以及 與該組位線以及所述一個(gè)或多個(gè)存儲(chǔ)元件通信的一組選擇柵極；其中，所述管理電路在施加每個(gè)編程脈沖之后且在驗(yàn)證編程到中間驗(yàn)證電平之前，對(duì) 該組位線預(yù)充電；其中，所述管理電路通過(guò)接通該組選擇柵極，在接通該組選擇柵極之后預(yù)定時(shí)間量、感 測(cè)所述一個(gè)或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓，來(lái)驗(yàn)證編程到中間驗(yàn)證電平；以及其中，所述管理電路通過(guò)在接通該組選擇柵極之后不同的預(yù)定時(shí)間量、感測(cè)所述一個(gè) 或多個(gè)存儲(chǔ)元件的每個(gè)的位線電壓，來(lái)驗(yàn)證編程到最終驗(yàn)證電平。
16. 根據(jù)權(quán)利要求15的非易失性存儲(chǔ)器系統(tǒng)，還包括 與該組非易失性存儲(chǔ)元件通信的第一字線；以及 其中，該組位線包括在一群位線中的每隔一條位線。
17. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，還包括 與所述一個(gè)或多個(gè)存儲(chǔ)元件通信的一組位線；以及其中，所述管理電路在施加每個(gè)編程脈沖之后且在驗(yàn)證編程到中間驗(yàn)證電平之前，對(duì) 該組位線預(yù)充電；其中，所述管理電路在驗(yàn)證編程到中間驗(yàn)證電平之后不對(duì)該組位線預(yù)充電以便驗(yàn)證編 程到最終驗(yàn)證電平。
18. 根據(jù)權(quán)利要求17的非易失性存儲(chǔ)器系統(tǒng)，其中 該組位線包括在一群位線中的每隔一條位線。
19. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，還包括 該組非易失性存儲(chǔ)元件是一組NAND閃存單元。
20. 根據(jù)權(quán)利要求11的非易失性存儲(chǔ)器系統(tǒng)，其中 所述中間驗(yàn)證電平是粗略驗(yàn)證電壓。
全文摘要
提供非易失性存儲(chǔ)器的粗略/精細(xì)編程，其中，存儲(chǔ)器單元在到達(dá)其意圖的狀態(tài)的粗略驗(yàn)證電平之前的第一級(jí)編程中編程，且在到達(dá)粗略驗(yàn)證電平之后但在到達(dá)其意圖的狀態(tài)的最終驗(yàn)證電平之前的第二級(jí)編程中編程。與較小的存儲(chǔ)器單元相關(guān)的大的子閾值擺動(dòng)因子可以影響感測(cè)操作的準(zhǔn)確性，尤其是當(dāng)在粗略驗(yàn)證電平處感測(cè)之后在精細(xì)驗(yàn)證電平處感測(cè)、而在不同的感測(cè)之間不對(duì)位線進(jìn)行預(yù)充電時(shí)。當(dāng)在粗略驗(yàn)證電平和最終驗(yàn)證電平處感測(cè)時(shí)使用不同的參考電勢(shì)。在這些參考電勢(shì)之間的差異可以補(bǔ)償在粗略電平感測(cè)期間位線的任何放電。
文檔編號(hào)G11C16/34GK101796591SQ200880105358
公開日2010年8月4日 申請(qǐng)日期2008年7月2日 優(yōu)先權(quán)日2007年7月3日
發(fā)明者李世俊 申請(qǐng)人:桑迪士克公司