專利名稱：存儲器裝置架構(gòu)和操作的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及半導(dǎo)體存儲器裝置，且更明確來說，本發(fā)明涉及具有各種塊大小 的非易失性存儲器裝置架構(gòu)。
背景技術(shù)：
存儲器裝置通常在計算機或其它電子裝置中是作為內(nèi)部、半導(dǎo)體、集成電路提供。 存在許多不同類型的存儲器，包含隨機存取存儲器(RAM)、只讀存儲器(ROM)、動 態(tài)隨機存取存儲器(DRAM)、同步動態(tài)隨機存取存儲器(SDRAM)和快閃存儲器?？扉W存儲器裝置已發(fā)展成流行的用于廣范圍的電子應(yīng)用的非易失性存儲器來源?？?閃存儲器裝置通常使用允許高存儲器密度、高可靠性和低功率消耗的單晶體管存儲器單 元。通過對電荷存儲裝置或捕集層的編程或其它物理現(xiàn)象而引起的單元的閾值電壓改變 決定了每一單元的數(shù)據(jù)值。快閃存儲器和其它非易失性存儲器的常見使用包含個人計算 機、個人數(shù)字助理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、 交通工具、無線裝置、蜂窩式電話和可移除式存儲器模塊，且非易失性存儲器的使用持 續(xù)擴展。快閃存儲器通常利用兩個基本架構(gòu)，稱為NOR快閃和NAND快閃。所述設(shè)計是從 用于對裝置進(jìn)行讀取的邏輯衍生而來。在NOR快閃架構(gòu)中，存儲器單元列與耦合到位 線的每一存儲器單元并聯(lián)耦合。在NAND快閃架構(gòu)中，存儲器單元列與耦合到位線的列 的僅第一存儲器單元串聯(lián)耦合。快閃存儲器和其它非易失性存儲器常被分組為稱為"擦除塊"的區(qū)段?？赏ㄟ^將個 別單元的閾值電壓從初始狀態(tài)進(jìn)行更改來對擦除塊內(nèi)的每一單元選擇性地電編程。然 而，擦除塊的單元大體上是在整個塊上在單個操作中被擦除或回復(fù)到其初始狀態(tài)。擦除 塊中的需要由存儲器裝置保持的任何數(shù)據(jù)必須在執(zhí)行擦除操作之前首先被復(fù)制到另一 位置或緩沖器。部分是由于其較大的塊大小，NAND裝置主要是用于存儲數(shù)據(jù)，例如音頻、視頻或 圖像文件。此些文件被頻繁讀取，但大體上不會被頻繁修改。然而，NAND裝置逐漸被 設(shè)計為嵌入式系統(tǒng)。此些系統(tǒng)具有代碼和臨時參數(shù)存儲以及數(shù)據(jù)存儲的需要。然而，代 碼和參數(shù)數(shù)據(jù)要求相對頻繁的修改，從而要求對塊中將要保持的數(shù)據(jù)的頻繁且密集的移動或緩沖。隨著存儲器密度持續(xù)增加，塊大小也趨于增加，因此加劇了此問題。出于上文所述的原因，且出于所屬領(lǐng)域的技術(shù)人員在閱讀和理解本說明書之后將明 白的下文所述的其它原因，此項技術(shù)中需要替代的存儲器架構(gòu)及其操作。 發(fā)明內(nèi)容


圖1是具有至少一個根據(jù)本發(fā)明實施例的存儲器裝置的電子系統(tǒng)的功能框圖。 圖2是現(xiàn)有技術(shù)的實例性NAND存儲器陣列的一部分的示意圖。 圖3是展示可能用于本發(fā)明實施例的物理塊架構(gòu)的NAND存儲器陣列的一部分的示意圖。圖4是展示根據(jù)本發(fā)明實施例的物理塊選擇的存儲器裝置的一部分的框圖。 圖5是展示根據(jù)本發(fā)明實施例的用于選擇多個物理塊進(jìn)行擦除操作且選擇個別物理 塊進(jìn)行其它操作的邏輯的一個實例的框圖。圖6是具有至少一個根據(jù)本發(fā)明實施例的存儲器裝置的存儲器模塊的功能框圖。
具體實施方式
在本發(fā)明實施例的以下詳細(xì)描述中，參考形成本發(fā)明一部分的附圖，且其中借助于 圖解而展示可實踐本發(fā)明的具體實施例。充分詳細(xì)地描述這些實施例以使得所屬領(lǐng)域的 技術(shù)人員能夠?qū)嵺`本發(fā)明，且將理解，可利用其它實施例，且在不脫離本發(fā)明范圍的情 況下可做出過程、電的或機械的改變。因此，不是以限制意義做出以下詳細(xì)描述，且本 發(fā)明的范圍僅由所附權(quán)利要求書及其等效物界定。各種實施例的存儲器裝置包含邏輯上組織為一個或一個以上具有第一大小的第一 存儲器擦除塊和一個或一個以上具有大于第一大小的第二大小的第二存儲器擦除塊的 存儲器陣列。塊大小可由裝置的用戶或在制造或測試期間界定或預(yù)定。以此方式，預(yù)期要求頻繁更新的數(shù)據(jù)可存儲在對應(yīng)于第一存儲器擦除塊的位置，而預(yù)期要求相對不頻繁 的更新的數(shù)據(jù)可存儲在對應(yīng)于第二存儲器擦除塊的位置。將預(yù)期要求相對較頻繁更新的 數(shù)據(jù)存儲在較小的存儲器塊中促進(jìn)對存儲器單元的不必要的擦除的減少。另外，通過提 供較大的存儲器塊用于存儲預(yù)期要求相對較不頻繁更新的數(shù)據(jù)，在同時擦除較大量的存 儲器單元的過程中可獲得效率。圖1是根據(jù)本發(fā)明實施例的作為電子系統(tǒng)的部分耦合到處理器130的NAND快閃存 儲器裝置100的簡化框圖。電子系統(tǒng)的一些實例包含個人計算機、個人數(shù)字助理(PDA)、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、交通工具、無線裝置、蜂窩式 電話和類似物。處理器130可為存儲器控制器或其它外部存儲器。存儲器裝置IOO包含以行和列布置的存儲器單元陣列104。提供行解碼電路108和 列解碼電路110以對地址信號進(jìn)行解碼。地址信號經(jīng)接收和解碼以存取存儲器陣列104。 存儲器裝置100還包含輸入/輸出(I/O)控制電路112，用以管理去往存儲器裝置100 的命令、地址和數(shù)據(jù)的輸入以及來自存儲器裝置IOO的數(shù)據(jù)和狀態(tài)信息的輸出。地址寄 存器114耦合在1/0控制電路112與行解碼電路108和列解碼電路110之間，用以在解 碼之前鎖存地址信號。命令寄存器124耦合在I/0控制電路112與控制邏輯116之間， 用以鎖存?zhèn)魅氲拿?。控制邏?16響應(yīng)于命令而控制對存儲器陣列104的存取，且產(chǎn) 生外部處理器130的狀態(tài)信息?？刂七壿?16耦合到行解碼電路108和列解碼電路110， 以響應(yīng)于地址而控制行解碼電路108和列解碼電路110。行解碼電路108根據(jù)本發(fā)明實 施例而經(jīng)配置以促進(jìn)選擇多個存儲器單元物理塊進(jìn)行正常擦除操作，同時準(zhǔn)許個別地選 擇單個存儲器單元物理塊進(jìn)行其它存取操作。將正常擦除操作定義為在存儲器裝置的使 用期間當(dāng)其正在接收其既定操作輸入時執(zhí)行的擦除操作?？刂七壿?16也耦合到高速緩沖存儲器寄存器118。高速緩沖存儲器寄存器118在 控制邏輯116的引導(dǎo)下鎖存?zhèn)魅牖騻鞒龅臄?shù)據(jù)以在存儲器陣列104正忙于分別寫入或讀 取其它數(shù)據(jù)的同時臨時存儲數(shù)據(jù)。在寫入操作期間，將數(shù)據(jù)從高速緩沖存儲器寄存器118 傳送到數(shù)據(jù)寄存器120以傳遞到存儲器陣列104，隨后將新數(shù)據(jù)從I/O控制電路112鎖 存于高速緩沖存儲器寄存器118中。在讀取操作期間，將數(shù)據(jù)從高速緩沖存儲器寄存器 118傳送到I/O控制電路112以輸出到外部處理器130，隨后將新數(shù)據(jù)從數(shù)據(jù)寄存器120 傳送到高速緩沖存儲器寄存器118。狀態(tài)寄存器122耦合在I/O控制電路112與控制邏 輯116之間以鎖存用于輸出到處理器130的狀態(tài)信息。存儲器裝置IOO在控制邏輯116處經(jīng)由控制鏈路132從處理器130接收控制信號。 根據(jù)本發(fā)明，控制信號可包含芯片啟用CE#、命令鎖存啟用CLE、地址鎖存啟用ALE 以及寫入啟用WE弁。存儲器裝置100經(jīng)由多路復(fù)用輸入/輸出(I/O)總線134從處理器 130接收命令信號(或命令)、地址信號(或地址)以及數(shù)據(jù)信號(或數(shù)據(jù))，且經(jīng)由I/0 總線134向處理器130輸出數(shù)據(jù)。具體來說，在I/O控制電路112處經(jīng)由I/O總線134的輸入/輸出(I/O)引腳
接收命令，且將其寫入到命令寄存器124中。在1/0控制電路112處經(jīng)由總線134的輸 入/輸出(I/O)引腳
接收地址，且將其寫入到地址寄存器114中。在I/O控制電路 112處經(jīng)由用于8位裝置的輸入/輸出(I/O)引腳
或用于16位裝置的輸入/輸出(I/O)高速緩沖存儲器寄存器118中。數(shù)據(jù)隨后被寫入到 數(shù)據(jù)寄存器120中以用于對存儲器陣列104進(jìn)行編程。對于另一實施例，可省略高速緩 沖存儲器寄存器118，且將數(shù)據(jù)直接寫入數(shù)據(jù)寄存器120中。還經(jīng)由用于8位裝置的輸 入/輸出(I/O)引腳
或用于16位裝置的輸入/輸出(I/O)引腳
輸出數(shù)據(jù)。所屬 領(lǐng)域的技術(shù)人員將了解，可提供額外的電路和控制信號，且圖1的存儲器裝置已經(jīng)簡化 以有助于著重于本發(fā)明。另外，雖然已根據(jù)流行慣例針對各種信號的接收和輸出而描述 圖1的存儲器裝置，但應(yīng)注意，各種實施例不受所描述的特定信號和/或I/O配置的限制， 除非本文明確說明?？刂萍拇嫫?26可耦合到控制邏輯116以存儲一個或一個以上地址。存儲在控制寄 存器126中的地址可用于界定存儲器陣列104的具有不同邏輯擦除塊大小的部分。舉例 來說，控制寄存器126可界定各與一個物理塊的第一邏輯擦除塊相關(guān)聯(lián)的物理塊的開始 和結(jié)束地址，以及各與兩個物理塊的第二邏輯擦除塊相關(guān)聯(lián)的物理塊的開始和結(jié)束地 址。將明白，界定開始和結(jié)束地址將不要求存儲兩個地址。舉例來說，對于具有兩組邏 輯擦除塊的裝置，控制寄存器可存儲僅一個地址以界定兩組邏輯擦除塊，即，第一組的 開始地址可為存儲器裝置的默認(rèn)的第一地址，所存儲的地址可為第一組的結(jié)束地址，第 二組的開始地址可為所存儲的地址加1，且第二組的結(jié)束地址可為存儲器裝置的默認(rèn)的 最后地址。控制寄存器126可響應(yīng)于在控制鏈路132上接收到的命令而被加載其地址值。 控制寄存器126可由將在斷電時復(fù)位的鎖存器形成?；蛘撸刂萍拇嫫?26可進(jìn)一步包 含具有在存儲器陣列104或硬編程裝置中使用的類型的存儲器單元的非易失性寄存器 (例如熔絲)，以準(zhǔn)許在斷電時保持所述定義。軟件驅(qū)動程序可作為計算機可讀指令包含在處理器130中，以致使處理器130管理 對存儲器陣列104的對應(yīng)于各種邏輯擦除塊大小的不同部分的數(shù)據(jù)存儲。處理器130可 進(jìn)一步經(jīng)配置以基于數(shù)據(jù)的特性將數(shù)據(jù)引導(dǎo)到不同的邏輯擦除塊。舉例來說，處理器130 可基于正在保存的文件類型、待保存的文件的大小、待保存的數(shù)據(jù)的來源或某個其它標(biāo) 準(zhǔn)將數(shù)據(jù)引導(dǎo)到邏輯擦除塊。圖2是可能在圖1的存儲器陣列104中找到的實例性NAND存儲器陣列200的一部 分的示意圖。如圖2所示，存儲器陣列200包含字線202!到202N和交叉的位線204,到 204M。為了便于在數(shù)字環(huán)境中尋址，字線202的數(shù)目和位線204的數(shù)目各自大體上是2 的某個冪。存儲器陣列200包含NAND串206!到206M。每一NAND串包含晶體管2081到208n， 其各自位于字線202與位線204的交叉處。在圖2中描繪為浮動?xùn)艠O晶體管的晶體管208表示用于數(shù)據(jù)存儲的非易失性存儲器單元。每一 NAND串206的浮動?xùn)艠O晶體管208 以源極到漏極串聯(lián)連接在一個或一個以上源極選擇柵極210(例如，場效晶體管(FET)) 與一個或一個以上漏極選擇柵極212 (例如，F(xiàn)ET)之間。每一源極選擇柵極210位于 局部位線204與源極選擇線214的交叉處，而每一漏極選擇柵極212位于局部位線204 與漏極選擇線215的交叉處。每一源極選擇柵極210的源極連接到共同源極線216。每一源極選擇柵極210的漏 極連接到對應(yīng)NAND串206的第一浮動?xùn)艠O晶體管208的源極。舉例來說，源極選擇柵 極210!的漏極連接到對應(yīng)NAND串2061的浮動?xùn)艠O晶體管208,的源極。每一源極選擇 柵極210的控制柵極220連接到源極選擇線214。如果利用多個源極選擇柵極210用于 給定NAND串206,那么其將串聯(lián)耦合在共同源極線216與所述NAND串206的第一 浮動?xùn)艠O晶體管208之間。每一漏極選擇柵極212的漏極在漏極觸點228處連接到用于對應(yīng)NAND串的局部位 線204。舉例來說，漏極選擇柵極212t的漏極在漏極觸點228,處連接到用于對應(yīng)NAND 串206!的局部位線204,。每一漏極選擇柵極212的源極連接到對應(yīng)NAND串206的最 后一個浮動?xùn)艠O晶體管208的漏極。舉例來說，漏極選擇柵極212,的源極連接到對應(yīng) NAND串206,的浮動?xùn)艠O晶體管208n的漏板。如果利用多個漏極選擇柵極212用于給 定NAND串206，那么其將串聯(lián)耦合在對應(yīng)位線204與所述NAND串206的最后一個 浮動?xùn)艠O晶體管208N之間。浮動?xùn)艠O晶體管208的典型構(gòu)造包含源極230和漏極232、浮動?xùn)艠O234以及控制 柵極236，如圖2所示。浮動?xùn)艠O晶體管208的控制柵極236耦合到字線202。浮動?xùn)?極晶體管208的列是耦合到給定局部位線204的那些NAND串206。浮動?xùn)艠O晶體管208 的行是共同耦合到給定字線202的那些晶體管。其它形式的晶體管208也可用于本發(fā)明 實施例，例如NROM、磁性或鐵電晶體管，和能夠經(jīng)編程以呈現(xiàn)兩個或兩個以上數(shù)據(jù)狀 態(tài)之一的其它晶體管。雖然NAND存儲器陣列200是NAND架構(gòu)的典型，但此項技術(shù) 中理解非易失性存儲器的其它配置。然而，本文描述的各種實施例不受存儲器陣列的架 構(gòu)的限制。圖3是作為圖1的存儲器陣列104的一部分的NAND存儲器陣列300的一部分的示 意圖，其展示可能用于本發(fā)明實施例的物理塊架構(gòu)。陣列300的存儲器單元308大體上 如參看圖2所描述。如圖3展示，存儲器陣列300被組織成存儲器單元物理塊340。對 于各種實施例，每一擦除塊可含有一個或一個以上物理塊340。圖3中描繪四個存儲器單元物理塊，B卩，3400、 340,、 3402和3403。雖然可界定較少的物理塊，但所要的配置可含有大體上較大數(shù)目的物理塊。每一物理塊340被描繪為 包含三個位線304。、 304!和3042。雖然可界定較少的位線，但所要的配置可含有大體上 較大數(shù)目的位線。每一物理塊340包含耦合到其位線304中的每一者的一個存儲器單元 串308，且其中存儲器單元串中的每一者耦合到源極線316。盡管不作要求，但鄰近的 塊340可共享一源極線316。舉例來說，物理塊340。和340!可共享源極線316(M，物理 塊3402和3403可共享源極線3162.3，依此類推。每一源極選擇柵極310或SGS位于位 線304與源極選擇線314的交叉處，而每一漏極選擇柵極312或SGD位于位線304與 漏極選擇線315的交叉處。盡管被描繪為包含僅一個源極選擇柵極310和一個漏極選擇 柵極312，但每一存儲器單元串308可包含多個選擇柵極，如參看圖2所述。圖4是展示根據(jù)本發(fā)明實施例的物理塊選擇的存儲器裝置的一部分的框圖。為了創(chuàng) 建含有一個以上物理塊340的邏輯擦除塊，存儲器裝置將適于促進(jìn)在擦除操作期間選擇 多個物理塊340作為每位線含有多個串的單個擦除塊，但在讀取和編程操作期間個別地 選擇那些相同的物理塊340以使得每次讀取或編程每位線僅一個串。舉例來說，在偶數(shù) 和奇數(shù)物理塊340共享源極線的情況下，可能需要對于任何一個源極線僅一個物理塊340 有效。在此情況下，多串擦除塊可能含有兩個或兩個以上偶數(shù)物理塊，例如，物理塊3400 和3402。在擦除操作期間，將通過行解碼電路108選擇物理塊340o和3402兩者，艮P , 將激活物理塊340q和3402兩者中的字線302。但在讀取和編程操作期間，將通過行解碼 電路108選擇物理塊340o或3402中的僅一者，S卩，將用通過電壓或讀取電壓驅(qū)動物理 塊340o或3402中的僅一者中的字線302。或者，鄰近的或多個鄰接的物理塊340可形成 多串擦除塊。類似于先前實例，在擦除操作期間，多串擦除塊的所有物理塊340將被選 定，但在讀取和編程操作期間，鄰接的物理塊340中的僅一者將被激活。且雖然上述實 例著重于構(gòu)成多串擦除塊的偶數(shù)/奇數(shù)、鄰近的和鄰接的物理塊340，但此些邏輯擦除塊 可使用物理塊340的任何組合，如本文中將明白。對于各種實施例，邏輯擦除塊具有至少兩個不同大小，即， 一個或一個以上第一擦 除塊含有X個物理塊340，且一個或一個以上第二擦除塊含有Y個物理塊340，其中X 是等于或大于一的整數(shù)值，Y是等于或大于二的整數(shù)值，且X不等于Y。作為實例，存 儲器裝置可具有第一擦除塊，其中每第一擦除塊含有一個物理塊340，使得對第一擦除 塊的擦除操作每位線擦除一個存儲器單元串，且具有第二擦除塊，其中每第二擦除塊含 有四個物理塊340，使得對第二擦除塊的擦除操作每位線擦除四個存儲器單元串。應(yīng)明 白，電荷泵或其它用于產(chǎn)生內(nèi)部電壓的電路的大小將必須經(jīng)設(shè)計以提供足夠的電流來用 于每位線擦除多個存儲器單元串。圖5是展示用以促進(jìn)選擇多個物理塊340進(jìn)行擦除操作且選擇個別物理塊340進(jìn)行 讀取和編程操作的邏輯的一個實例的框圖。圖1和圖3的行解碼電路108大體上包含對 應(yīng)于每一物理塊的匹配電路，其分析傳入的地址信號，且在地址信號匹配于物理塊的地 址的情況下激活其對應(yīng)的物理塊。舉例來說，如果地址信號Addr匹配于物理塊340的 地址，則匹配電路508的輸出將為邏輯高，如果地址信號Addr匹配于物理塊340'的地 址，則匹配電路508'的輸出將為邏輯高，且如果地址信號Addr匹配于物理塊340"的地 址，則匹配電路508"的輸出將為邏輯高。通過添加適當(dāng)?shù)倪壿?，第一或主匹配電路的輸出可用于選擇其對應(yīng)物理塊和對應(yīng)于 第二或從屬匹配電路的一個或一個以上物理塊。圖5僅展示這可如何完成的一個實例。 在圖5中，將匹配電路508的輸出提供到AND門510的第一輸入，且將AND門510 的輸出提供到OR門515的第一輸入。將匹配電路508'的輸出提供到OR門515的第二 輸入，且OR門515的輸出提供對物理塊340'的選擇?？刂菩盘朇mbBlk指示組合多個 物理塊以供選擇的期望。舉例來說，如果控制信號CmbBlk具有邏輯低值，那么AND 門510的輸出為邏輯低，且OR門515具有響應(yīng)于匹配電路508'的輸出的輸出。然而， 如果控制信號CmbBlk具有邏輯高值，則AND門510的輸出響應(yīng)于主匹配電路508的 輸出，從而允許在地址信號Addr匹配于物理塊508的地址的情況下選擇物理塊508'。 因此，存儲器裝置的控制邏輯將在需要選擇多個物理塊340以供擦除的情況下將控制信 號CmbBlk設(shè)定為邏輯高值，且在需要選擇個別物理塊340以供讀取或編程的情況下將 控制信號CmbBlk設(shè)定為邏輯低值。為了將兩個以上物理塊組合為邏輯擦除塊，主匹配 電路508可以類似于匹配電路508耦合到物理塊340'的方式耦合到額外的物理塊。注意 到，這僅是可如何同時選擇多個物理塊340以供作為一邏輯擦除塊進(jìn)行擦除，同時準(zhǔn)許 個別地選擇物理塊340進(jìn)行其它操作的一個實例。匹配電路508'，不是主匹配電路，也不是從屬匹配電路，且響應(yīng)于地址信號Addr以 專門選擇其對應(yīng)的物理塊340"。以此方式，物理塊340和340'可形成一個具有兩個物理 塊的邏輯擦除塊，而物理塊340"可形成僅具有物理塊340"的不同邏輯擦除塊。雖然圖5 描繪具有一個物理塊的第一擦除塊和具有兩個物理塊的第二擦除塊，但各種實施例可提供額外或替代的邏輯擦除塊大小。盡管圖5的實例描繪用于同時選擇共享相同位線的多個物理塊的硬件配置，但存取 電路可以編程方式響應(yīng)于單個邏輯塊地址而激活多個物理塊。以所述方式，物理塊的任 何組合可用于界定邏輯擦除塊。在實踐中，存儲器陣列的對應(yīng)于較小邏輯擦除塊的第一部分可貯存系統(tǒng)數(shù)據(jù)，例如操作代碼和臨時參數(shù)數(shù)據(jù)，而存儲器陣列的對應(yīng)于較大邏輯擦除塊的第二部分可忙存相 對靜態(tài)的數(shù)據(jù)存儲，例如用戶數(shù)據(jù)。貯存的部分可例如通過可熔元件的使用被硬編碼到 存儲器裝置中，或者其可例如通過設(shè)定為每一部分界定邏輯地址范圍的易失性或非易失 性寄存器而可編程?？删幊碳拇嫫鞒Ｓ糜跒榇鎯ζ餮b置界定時序特性、電壓電平和其它 操作參數(shù)。也可界定存儲器陣列的對應(yīng)于不同邏輯塊大小的額外部分。作為僅一個實例， 每邏輯擦除塊具有一個物理塊的第一部分可貯存臨時參數(shù)值，每邏輯擦除塊具有兩個物理塊的第二部分可貯存操作代碼，每邏輯擦除塊具有四個物理塊的第三部分可t:存用戶數(shù)據(jù)，且每邏輯擦除塊具有八個物理塊的第四部分可貯存檔案數(shù)據(jù)。在擦除不同的邏輯 擦除塊時，存儲器裝置可經(jīng)配置以使得可響應(yīng)于對應(yīng)于邏輯擦除塊的物理塊中的任一者 的地址而擦除邏輯擦除塊的所有物理塊。或者，存儲器裝置可經(jīng)配置以使得可響應(yīng)于對 應(yīng)于邏輯擦除塊的物理塊中的第一者的地址而擦除擦除塊的所有物理塊，但可響應(yīng)于對 應(yīng)于邏輯擦除塊的其它物理塊中的任一者的地址而個別地擦除物理塊。圖6是根據(jù)本發(fā)明實施例的存儲器模塊600的圖解。將存儲器模塊600說明為存儲 卡，但參照存儲器模塊600所論述的概念適用于其它類型的可移除或便攜式存儲器(例 如，USB快閃驅(qū)動器)，且希望在本文使用的"存儲器模塊"的范圍內(nèi)。另外，盡管圖 6中描繪一個實例性形狀因數(shù)，但這些概念同樣適用于其它形狀因數(shù)。在一些實施例中，存儲器模塊600將包含外殼605 (如所描繪)，其用以封閉一個或 一個以上存儲器裝置610，但此外殼并非對于所有裝置或裝置應(yīng)用來說都是重要的。根 據(jù)本發(fā)明實施例，至少一個存儲器裝置610是非易失性存儲器。在存在的情況下，外殼 605包含一個或一個以上觸點615以用于與主機裝置通信。主機裝置的實例包含個人計 算機、PDA、數(shù)碼相機、數(shù)字媒體播放器、數(shù)字記錄器、游戲、電器、交通工具、無線 裝置、蜂窩式電話、存儲卡讀取器、接口集線器和類似物。對于一些實施例，觸點615 呈標(biāo)準(zhǔn)化接口的形式。舉例來說，在USB快閃驅(qū)動器的情況下，觸點615可能呈USB 類型A插入連接器的形式。 一般來說，觸點615提供用于在存儲器模塊600與具有用于 觸點615的相容受體的主機之間傳遞控制、地址和/或數(shù)據(jù)信號的接口。存儲器模塊600可任選地包含額外電路620，其可為一個或一個以上集成電路和/ 或離散組件。對于一些實施例，額外電路620可包含用于控制在多個存儲器裝置610上 的存取和/或用于在外部主機與存儲器裝置610之間提供翻譯層的存儲器控制器。舉例來 說，在一定數(shù)目的觸點615與到一個或一個以上存儲器裝置610的一定數(shù)目的I/O連接 之間可能不存在一一對應(yīng)關(guān)系。因此，存儲器控制器可選擇性地耦合存儲器裝置610的 I/O連接(圖6中未示)以在適當(dāng)時間在適當(dāng)在適當(dāng)觸點615處提供適當(dāng)信號。類似地，主機與存儲器模塊600之間的通信協(xié)議可與 存儲器裝置610的存取所要求的通信協(xié)議不同。存儲器控制器隨后可將從主機接收的命 令序列翻譯為適當(dāng)?shù)拿钚蛄?，以實現(xiàn)對存儲器裝置610的所要存取。此翻譯除了命令 序列之外可進(jìn)一步包含信號電壓電平的改變。額外電路620可進(jìn)一步包含與存儲器裝置610的控制無關(guān)的功能性，例如可能由專 用集成電路(ASIC)執(zhí)行的邏輯功能。而且，額外電路620可包含用以限制對存儲器模 塊600的讀取或?qū)懭氪嫒〉碾娐罚缑艽a保護(hù)、生物計量學(xué)或類似物。額外電路620 可包含用以指示存儲器模塊600的狀態(tài)的電路。舉例來說，額外電路620可包含用以確 定是否正在向存儲器模塊600供應(yīng)功率以及是否當(dāng)前正在存取存儲器模塊600，且顯示 其狀態(tài)的指示(例如，在供電時的穩(wěn)定光和在存取時的閃爍光)的功能性。額外電路620 可進(jìn)一步包含例如去耦電容器等無源裝置以幫助調(diào)節(jié)存儲器模塊600內(nèi)的功率要求。結(jié)論各種實施例的存儲器裝置包含邏輯上組織為具有至少兩個不同大小的擦除塊的非 易失性存儲器陣列。各種實施例進(jìn)一步提供對多個存儲器單元物理塊的同時擦除，同時 提供對所述物理塊的個別選擇以用于讀取和編程操作。以此方式，預(yù)期要求頻繁更新的 數(shù)據(jù)可存儲在對應(yīng)于具有第一大小的第一擦除塊的位置，而預(yù)期要求相對不頻繁的更新 的數(shù)據(jù)可存儲在對應(yīng)于大于第一擦除塊的第二擦除塊的位置。將預(yù)期要求相對較頻繁更 新的數(shù)據(jù)存儲在較小的存儲器塊中促進(jìn)了對存儲器單元的不必要的擦除的減少。另外， 通過提供較大的存儲器塊來用于存儲預(yù)期要求相對較不頻繁更新的數(shù)據(jù)，在同時擦除較 大量的存儲器單元的過程中可獲得效率。雖然本文已說明和描述特定實施例，但所屬領(lǐng)域的技術(shù)人員將了解，經(jīng)計算以實現(xiàn) 相同目的的任何布置可代替所展示的特定實施例。所屬領(lǐng)域的技術(shù)人員將明白對本發(fā)明 的許多改編。因此，本申請案希望涵蓋對本發(fā)明的任何改編或變化。
權(quán)利要求
1.一種存儲器裝置(100、610)，其包括非易失性存儲器單元(208、308)陣列(104、300)，其被組織為多個可擦除的物理塊(340)；及電路(108、110、116)，其用于控制和/或存取所述非易失性存儲器單元(208、308)陣列(104、300)；其中所述用于控制和/或存取的電路(108、110、116)適于界定具有預(yù)定數(shù)目的一個或一個以上物理塊(340)的第一邏輯擦除塊和具有預(yù)定數(shù)目的兩個或兩個以上物理塊(340)的第二邏輯擦除塊；且其中所述第二邏輯擦除塊具有與所述第一邏輯擦除塊不同數(shù)目的物理塊(340)。
2. 根據(jù)權(quán)利要求1所述的存儲器裝置(100、 610)，其進(jìn)一步包括其中所述用于控制和/或存取的電路(108、 110、 116)進(jìn)一步適于界定具有預(yù)定數(shù)目的三個或三個以上物理塊(340)的第三邏輯擦除塊；且其中所述第三邏輯擦除塊具有與所述第一邏輯擦除塊和所述第二邏輯擦除塊兩者不同數(shù)目的物理塊(340)。
3. 根據(jù)權(quán)利要求1所述的存儲器裝置(100、 610)，其中所述第二邏輯擦除塊的一個或一個以上物理塊(340)是可響應(yīng)于一個以上地址信號而選擇的。
4. 根據(jù)權(quán)利要求3所述的存儲器裝置(100、 610)，其中第二邏輯擦除塊的第一物理塊G40)是可當(dāng)?shù)谝豢刂菩盘柧哂械谝贿壿嬛禃r響應(yīng)于第一地址信號而選擇的，且是可當(dāng)所述第一控制信號具有第二邏輯值時響應(yīng)于第二地址信號而選擇的。
5. 根據(jù)權(quán)利要求l、 3或4中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述用于控制和/或存取的電路(108、 110、 116)進(jìn)一步適于在擦除命令伴隨有對應(yīng)于第二邏輯擦除塊的第一物理塊(340)的塊地址的情況下擦除所述第二邏輯擦除塊的每一物理塊(340),且在檫除命令伴隨有對應(yīng)于所述第二邏輯擦除塊的任何其它物理塊(340)的塊地址的情況下擦除所述第二邏輯擦除塊的僅一個物理塊(340)。
6. 根據(jù)權(quán)利要求1、 3或4中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述用于控制和/或存取的電路(108、 110、 116)進(jìn)一步適于響應(yīng)于第二邏輯擦除塊的物理塊(340)中的任一者的地址而準(zhǔn)許擦除所述第二邏輯擦除塊的每一物理塊(340)。
7. 根據(jù)權(quán)利要求1或5中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述用于控制和/或存取的電路(108、 110、 116)進(jìn)一步適于在擦除命令伴隨有對應(yīng)于第 一邏輯擦除塊的第一物理塊(340)的塊地址的情況下擦除所述第一邏輯擦除塊的 每一物理塊(340)，且在擦除命令伴隨有對應(yīng)于所述第一邏輯擦除塊的任何其它物 理塊(340)的塊地址的情況下擦除所述第一邏輯擦除塊的僅一個物理塊(340)。
8. 根據(jù)權(quán)利要求l、 3、 5或6中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中 每一邏輯擦除塊包含一組鄰接的物理塊(340)。
9. 根據(jù)權(quán)利要求l、 3、 5或6中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中 所述用于控制和/或存取的電路(108、 110、 116)進(jìn)一步適于在正常擦除操作期間 響應(yīng)于對應(yīng)于所述物理塊(340)中的一者的單個地址信號而同時選擇邏輯擦除塊 的所述物理塊(340)中的兩者或兩者以上，且在其它存取操作期間響應(yīng)于對應(yīng)于 選定塊中的每 一 者的地址信號而個別地選擇相同物理塊(3 4 0 )。
10. 根據(jù)權(quán)利要求l、 3、 5或6中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中 所述非易失性存儲器單元(208、 308)陣列(104、 300)是以行和列布置，其中多 個位線選擇性地耦合到所述存儲器單元(208、 308)的列且多個字線耦合到所述存 儲器單元(208、 308)的行，其中所述存儲器單元(208、 308)的所述列進(jìn)一步被 分組為存儲器單元(208、 308)串(206)，每一串(206)包括以串聯(lián)方式耦合的 多個存儲器單元(208、 308)。
11. 根據(jù)權(quán)利要求10所述的存儲器裝置(100、 610)，其中所述用于控制和/或存取所 述非易失性存儲器單元(208、 308)陣列(104、 300)的電路(108、 110、 116) 進(jìn)一步適于響應(yīng)于單個地址信號而同時擦除與相同位線相關(guān)聯(lián)的一個以上存儲器 單元(208、 308)串(206)。
12. 根據(jù)權(quán)利要求10所述的存儲器裝置(100、 610),其中所述用于控制和/或存取所 述非易失性存儲器單元(208、 308)陣列(104、 300)的電路(108、 110、 116) 進(jìn)一步適于同時驅(qū)動與所述相同位線相關(guān)聯(lián)的一個以上存儲器單元(208、 308)串 (206)的字線。
13. 根據(jù)權(quán)利要求12所述的存儲器裝置(100、 610)，其中所述用于控制和/或存取所 述非易失性存儲器單元(208、 308)陣列(104、 300)的電路(108、 110、 116) 進(jìn)一步適于響應(yīng)于所述單個地址信號而同時驅(qū)動與所述相同位線相關(guān)聯(lián)的一個以 上存儲器單元(208、 308)串(206)的字線。
14. 根據(jù)權(quán)利要求1到13中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述存 儲器裝置(100、 610)是存儲器模塊(600)的組件，所述存儲器模塊(600)包括選擇性地耦合到兩個或兩個以上存儲器裝置O00、610)的存取線的多個觸點(615)。
15. 根據(jù)權(quán)利要求1到13中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述存 儲器裝置(100、 610)是存儲器模塊(600)的組件，所述存儲器模塊(600)包括 具有多個觸點(615)的外殼(605)以及封閉在所述外殼(605)中且選擇性地耦 合到所述多個觸點(615)的一個或一個以上存儲器裝置(100、 610)。
16. 根據(jù)權(quán)利要求1到13中任一權(quán)利要求所述的存儲器裝置(100、 610)，其中所述存 儲器裝置(100、 610)是電子系統(tǒng)的組件，所述電子系統(tǒng)包括一處理器和耦合到所 述處理器的一個或一個以上存儲器裝置(100、 610)。
17. —種操作存儲器裝置(100、 610)的方法，所述存儲器裝置(100、 610)具有以可 擦除物理塊(340)布置的非易失性存儲器單元(208、 308)陣列(104、 300)，所 述方法包括確定將存儲在所述非易失性存儲器單元(208、 308)陣列(104、 300)中的數(shù)據(jù) 的特性；及基于所述數(shù)據(jù)的所述特性將所述數(shù)據(jù)存儲在所述非易失性存儲器單元(208、308) 陣列(104、 300)的多個預(yù)定義部分中的一者中；其中所述陣列(104、 300)的所述預(yù)定義部分中的每一者包括若干組邏輯擦除塊， 每一邏輯擦除塊包括一個或一個以上物理塊(340)且每一組邏輯擦除塊包括具有 相同數(shù)目的物理塊(340)的邏輯擦除塊；且其中所述預(yù)定義部分中的每一者在其對應(yīng)組邏輯擦除塊的所述邏輯擦除塊中具 有不同數(shù)目的物理塊(340)。
18. 根據(jù)權(quán)利要求17所述的方法，其中確定數(shù)據(jù)的特性包括確定所述數(shù)據(jù)的文件類型、 所述數(shù)據(jù)的大小和所述數(shù)據(jù)的來源中的至少一者。
19. 根據(jù)權(quán)利要求17或18中任一權(quán)利要求所述的方法，其中將所述數(shù)據(jù)存儲在所述非 易失性存儲器單元(208、 308)陣列(104、 300)的多個預(yù)定義部分中的一者中包 括將所述數(shù)據(jù)存儲在所述非易失性存儲器單元(208、 308)陣列(104、 300)的多 個預(yù)定義部分中的包括一組邏輯擦除塊的一者中，其中所述邏輯擦除塊中的每一者 包括一組鄰接的物理塊(340)。
20. — 種操作存儲器裝置(100、 610)的方法，所述存儲器裝置(100、 610)具有以可 擦除物理塊(340)布置的非易失性存儲器單元(208、 308)陣列(104、 300)，所.述方法包括響應(yīng)于對應(yīng)于第一物理塊(340)的存儲器單元(208、 308)的地址而選擇所述第一物理塊(340)，且將所述第一物理塊(340)的所述存儲器單元(208、 308) 置于初始狀態(tài)；響應(yīng)于對應(yīng)于所述第一物理塊(340)的存儲器單元(208、 308)的所述地址而 選擇至少第二物理塊(340)，且將至少所述第二物理塊(340)的所述存儲器單元 (208、308)置于所述初始狀態(tài)同時將所述第一物理塊(340)的所述存儲器單元(208、 308)置于所述初始狀態(tài)；及以與將所述第二物理塊(340)的所述存儲器單元(208、 308)中的任一者置于 第二狀態(tài)無關(guān)的方式將所述第一物理塊(340)的存儲器單元置于所述第二狀態(tài)。
21. 根據(jù)權(quán)利要求20所述的方法，其進(jìn)一步包括響應(yīng)于對應(yīng)于所述第一物理塊(340)的存儲器單元(208、 308)的所述地址而 選擇所述第一物理塊(340)，以將所述第一物理塊(340)的所述存儲器單元(208、 308)中的任一者置于所述第二狀態(tài)；及響應(yīng)于對應(yīng)于所述第二物理塊(340)的存儲器單元(208、 308)的地址而選擇 所述第二物理塊(340)，以將所述第二物理塊(340)的所述存儲器單元(208、 308) 中的任一者置于所述第二狀態(tài)。
22. 根據(jù)權(quán)利要求20或21中任一權(quán)利要求所述的方法，其中將至少所述第二物理塊 (340)的所述存儲器單元(208、308)置于所述初始狀態(tài)同時將所述第一物理塊(340) 的所述存儲器單元(208、 308)置于所述初始狀態(tài)包括在單個擦除操作期間擦除 所述第一和第二物理塊(340)的所述存儲器單元(208、 308)。
23. 根據(jù)權(quán)利要求20所述的方法，其進(jìn)一步包括針對所述物理塊(340)的第一部分，在單個擦除操作期間擦除第一數(shù)目的物理 塊(340)，其中所述第一數(shù)目是等于或大于一的整數(shù)值；以及針對所述物理塊(340)的第二部分，在單個擦除操作期間擦除第二數(shù)目的物理 塊(340)，其中所述第二數(shù)目是等于或大于二的整數(shù)值，且所述第二數(shù)目不等于所 述第一數(shù)目。
24. 根據(jù)權(quán)利要求23所述的方法，其進(jìn)一步包括個別地讀取或編程所述第一和第二部分的所述物理塊(340)。
25. 根據(jù)權(quán)利要求23所述的方法，其進(jìn)一步包括針對所述物理塊(340)的第三部分，在單個擦除操作期間擦除第三數(shù)目的物理 塊(340)，其中所述第三數(shù)目是等于或大于三的整數(shù)值，且所述第三數(shù)目不等于所 述第一數(shù)目或所述第二數(shù)目。
26. 根據(jù)權(quán)利要求23所述的方法，其中針對所述物理塊(340)的第一部分在單個擦除 操作期間擦除第一數(shù)目的物理塊(340)包括響應(yīng)于對應(yīng)于選擇性地耦合到第一位線的第一串聯(lián)連接非易失性存儲器單元 (208、308)串(206)的第一地址而擦除所述第一串聯(lián)連接非易失性存儲器單元(208、 308)串(206);及在擦除所述第一串聯(lián)連接非易失性存儲器單元(208、 308)串(206)的同時， 響應(yīng)于所述第一地址而擦除選擇性地耦合到所述第一位線的第二串聯(lián)連接非易失 性存儲器單元(208、 308)串(206)。
27. 根據(jù)權(quán)利要求26所述的方法，其進(jìn)一步包括-以與對所述第二串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行編程 無關(guān)的方式對所述第一串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行 編程。
28. 根據(jù)權(quán)利要求26所述的方法，其進(jìn)一步包括在擦除所述第一串聯(lián)連接非易失性存儲器單元(208、 308)串(206)的同時， 響應(yīng)于所述第一地址而擦除選擇性地耦合到所述第一位線的第三串聯(lián)連接非易失 性存儲器單元(208、 308)串(206);以與對所述第三串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行編程 無關(guān)的方式對所述第一串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行 編程；及以與對所述第三串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行編程 無關(guān)的方式對所述第二串聯(lián)連接非易失性存儲器單元(208、 308)串(206)進(jìn)行編程。
全文摘要
邏輯上組織為具有至少兩個不同大小的擦除塊的非易失性存儲器裝置(100、610)提供對存儲器單元(208、308)的多個物理塊(340)的同時擦除，同時提供對所述物理塊(340)的個別選擇以用于讀取和編程操作，以此方式，預(yù)期要求頻繁更新的數(shù)據(jù)可存儲在對應(yīng)于具有第一大小的第一擦除塊的位置，而預(yù)期要求相對不頻繁的更新的數(shù)據(jù)可存儲在對應(yīng)于大于所述第一擦除塊的第二擦除塊的位置。將預(yù)期要求相對較頻繁更新的數(shù)據(jù)存儲在較小的邏輯存儲器塊中促進(jìn)了對存儲器單元(208、308)的不必要的擦除的減少。另外，通過提供較大的邏輯存儲器塊用于存儲預(yù)期要求相對較不頻繁更新的數(shù)據(jù)，可在同時擦除較大量的存儲器單元(208、308)的過程中獲得效率。
文檔編號G11C16/16GK101595528SQ200880003512
公開日2009年12月2日 申請日期2008年1月29日 優(yōu)先權(quán)日2007年1月30日
發(fā)明者弗朗姬·F·魯帕爾瓦爾 申請人:美光科技公司