專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，該半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)單元、連接至 該存儲(chǔ)單元的位線、將位線的電壓逐步升高到電源電壓的預(yù)充電電路以及在 從存儲(chǔ)單元中讀數(shù)據(jù)之前將位線的電壓逐步降低到低于電源電壓的電壓電 平的降壓電路。
背景技術(shù)：
在半導(dǎo)體存儲(chǔ)裝置的領(lǐng)域中，存在用于改進(jìn)數(shù)據(jù)讀取速度的常規(guī)技術(shù)， 該常規(guī)技術(shù)通過(guò)在讀數(shù)據(jù)之前將預(yù)充電以電源電壓的位線逐步降低到低于 電源電壓的電壓電平，使得位線中的電源電壓電平能夠更快變?yōu)榈仉娖?。?br> 線中從電源電壓電平至地電平的改變由隨后柵極處的PMOS晶體管進(jìn)行檢 測(cè)。然而，當(dāng)位線中降低電平低于用來(lái)檢測(cè)的晶體管的工作區(qū)域時(shí)，直通電 流以及數(shù)據(jù)讀誤差就會(huì)發(fā)生。在將讀出放大器或PMOS交叉驅(qū)動(dòng)器連接到位 線的情況下，也會(huì)發(fā)生類似的數(shù)據(jù)讀誤差。因此，需要將位線的降低電平保 持在PMOS晶體管的閾值電壓附近。
在位線被預(yù)充電以電源電壓的SRAM電路中， 一旦字線;故激活，在讀 或?qū)懻诒粓?zhí)行的非選擇的列中，位線的電源電壓電平的電荷就流動(dòng)到 SRAM的"L"數(shù)據(jù)被保留的節(jié)點(diǎn)中。此時(shí)太多電荷的流入導(dǎo)致數(shù)據(jù)寫(xiě)誤差 的產(chǎn)生。稱作靜態(tài)噪聲裕量的指示表明防止數(shù)據(jù)寫(xiě)誤差的水平。由于半導(dǎo)體 被日益小型化，因此近年來(lái)靜態(tài)噪聲裕量已被降低，而發(fā)生數(shù)據(jù)寫(xiě)誤差的可 能性更大。為了跟隨最近的趨勢(shì)，有這樣一種技術(shù)，該技術(shù)中，當(dāng)字線被激 活時(shí)，位線的電源電壓電平的電勢(shì)被逐步降低，從而降低流入"L"數(shù)據(jù)被 存儲(chǔ)的存儲(chǔ)單元的節(jié)點(diǎn)中的電流。當(dāng)此時(shí)位線中電壓降低電平不足時(shí)，就會(huì)
由于以上所述的原因而發(fā)生數(shù)據(jù)寫(xiě)誤差。當(dāng)位線中電壓降低電平過(guò)大時(shí)，數(shù)
據(jù)寫(xiě)誤差就會(huì)由流進(jìn)SRAM的"H"數(shù)據(jù)被保留的節(jié)點(diǎn)中的位線"L，，電平的 電荷產(chǎn)生。因此，需要將位線的電壓逐步降低到能夠保證靜態(tài)噪聲裕量的電 壓電平。
以下參考圖7A和圖7B來(lái)描述在常規(guī)半導(dǎo)體存儲(chǔ)裝置中用于逐步降低 位線電壓的技術(shù)。圖7A是示出常規(guī)半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路圖，圖7B 是示出該半導(dǎo)體存儲(chǔ)裝置的操作的時(shí)序圖。在圖7A中，ll表示SRAM存 儲(chǔ)單元，12表示預(yù)充電電路，13表示補(bǔ)償電路，14表示讀電路，15表示降 壓電路，BL和^Z是互補(bǔ)的位線，WL表示字線，PC表示預(yù)充電控制信號(hào)， DEC表示降壓/補(bǔ)償控制信號(hào)，QP31、 QP32和QP33表示構(gòu)成預(yù)充電電路 12的PMOS晶體管，QP34表示構(gòu)成補(bǔ)償電路13的PMOS晶體管，QN31 和QN32表示構(gòu)成降壓電路15的NOMS晶體管，InvO表示反相器。
為了在字線WL激活之前逐步降低位線BL和瓦的電壓，額外提供包括 降壓晶體管QN31和QN32的降壓電路15。降壓晶體管QN31和QN32的源 極被連接至地，降壓晶體管QN31和QN32的漏;f及直接被連接至位線BL和 E,并且降壓晶體管QN31和QN32的柵極通過(guò)反相器Inv0 ^皮連接至補(bǔ)償 晶體管QP34的柵極。降壓晶體管QN31和QN32的柵極由降壓/補(bǔ)償控制信 號(hào)DEC來(lái)驅(qū)動(dòng)。
如圖7B所示，在字線WL激活之前，預(yù)充電控制信號(hào)PC無(wú)效，并在 時(shí)序t31轉(zhuǎn)變?yōu)?H (高)"電平，預(yù)充電晶體管QP31和QP32以及補(bǔ)償晶 體管QP33截止，這使得位線BL和^Z處于浮動(dòng)狀態(tài)。
在時(shí)序t32，降壓/補(bǔ)償控制信號(hào)DEC被確定并轉(zhuǎn)變?yōu)?H"電平，降壓 電路15中的降壓晶體管QN31和QN32導(dǎo)通。另外，補(bǔ)償電路13中的補(bǔ)償 晶體管QP34導(dǎo)通，然后位線BL和瓦的電荷被放電，并且位線BL和瓦的 電勢(shì)被逐步降低到預(yù)定的電壓電平。預(yù)定的電壓電平的可能例子是 VDD-Vth。 VDD是用于預(yù)充電的電源電壓，Vth是MOS晶體管的閾值電壓。
當(dāng)降壓/補(bǔ)償控制信號(hào)DEC無(wú)效，并在時(shí)序t33轉(zhuǎn)變?yōu)?L (低)"電
平時(shí)，降壓晶體管QN31和QN32截止，并且補(bǔ)償晶體管QP34截止。結(jié)果， 位線BL和瓦的降壓和補(bǔ)償操作被停止。
在時(shí)序t34,字線被確定，且從存儲(chǔ)單元11中讀數(shù)據(jù)。在存儲(chǔ)單元11 存儲(chǔ)"0"的情況下，電流從位線BL流進(jìn)存儲(chǔ)單元li中，且位線BL的電 勢(shì)被降低；然而，互補(bǔ)位線瓦的電勢(shì)不會(huì)被逐步降低。位線BL= "L"電 平且互補(bǔ)位線^= "H"電平的狀態(tài)由讀電路14判定為"0"數(shù)據(jù)。在存儲(chǔ) 單元ll存儲(chǔ)"1"的情況下，電流從互補(bǔ)位線瓦流進(jìn)存儲(chǔ)單元11中，且互 補(bǔ)位線5Z的電勢(shì)被降低；然而，位線BL電勢(shì)不會(huì)被逐步降低。位線BL-"H"電平且互補(bǔ)位線^= "L"電平由讀電路14判定為"1"數(shù)據(jù)。表示 位線BL和E的電勢(shì)的虛線示出電勢(shì)下降，而不考慮這種下降是發(fā)生在位線 BL中還是互補(bǔ)位線^Z中。
在時(shí)序t35,字線WL為"L"電平，且數(shù)據(jù)讀操作終止。在時(shí)序t36， 預(yù)充電控制信號(hào)PC被確定，并轉(zhuǎn)變?yōu)?L"電平，且預(yù)充電晶體管QP31 和QP32以及補(bǔ)償晶體管QP33導(dǎo)通。然后，位線BL和被預(yù)充電以電源 電壓。
在前面的描述中，位線BL和的降低電平根據(jù)降壓/補(bǔ)償控制信號(hào)DEC 的脈寬來(lái)調(diào)節(jié)。假設(shè)降低電平為AV,且降壓/補(bǔ)償控制信號(hào)DEC的脈寬是 Tw，則AV^Tw，這意味著降低電平AV基本與降壓/補(bǔ)償控制信號(hào)DEC的 月永寬Tw成比例。
在常規(guī)的技術(shù)中，由于降壓電路15的降壓晶體管QN31和QN32直接 被連接至位線BL和^Z，因此位線BL和^Z的負(fù)載電容被增加，從而導(dǎo)致從 存儲(chǔ)單元讀數(shù)據(jù)的數(shù)據(jù)周期中的讀時(shí)間的惡化。
另外，當(dāng)位線BL和^Z的負(fù)載電容被增加時(shí)，降壓控制的終止時(shí)序可能 會(huì)變化。結(jié)果，位線BL和^I的降低電平也會(huì)變化，從而導(dǎo)致數(shù)據(jù)讀誤差。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種半導(dǎo)體存儲(chǔ)裝置，該半導(dǎo)體存儲(chǔ)
裝置能夠通過(guò)提供利用降壓電路的位線來(lái)可靠地防止從存儲(chǔ)單元讀數(shù)據(jù)時(shí) 的時(shí)刻的讀速度的惡化，而不會(huì)使位線的負(fù)載電容有任何增加，并且該半導(dǎo) 體存儲(chǔ)裝置能夠通過(guò)執(zhí)行穩(wěn)定的降壓控制來(lái)可靠地防止數(shù)據(jù)讀誤差。
為了解決前述問(wèn)題，根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置包括 存儲(chǔ)單元；
位線，被連接至所述存儲(chǔ)單元；
預(yù)充電電路，用于將所述位線的電壓逐步升高到電源電壓；
降壓電路，用于在數(shù)據(jù)從所述存儲(chǔ)單元中被讀取之前，將所述位線的電
壓逐步降低到低于所述電源電壓的電壓電平；
高電勢(shì)側(cè)電源和低電勢(shì)側(cè)電源，分別被連接至所述預(yù)充電電路；以及 預(yù)充電開(kāi)關(guān)元件，用于控制所述高電勢(shì)側(cè)電源與所述預(yù)充電電路之間的
連接和所述低電勢(shì)側(cè)電源與所述預(yù)充電電路之間的連接，其中
電源連接電路被提供在所述預(yù)充電開(kāi)關(guān)元件與所述高電勢(shì)側(cè)電源之間，
并且
地連接電路被提供所述預(yù)充電開(kāi)關(guān)元件連接至所述電源連接電路的連接點(diǎn)與所述低電勢(shì)側(cè)電源之間。
本發(fā)明帶來(lái)了如下效果。當(dāng)預(yù)充電電^各處于確定狀態(tài)(assert state )時(shí)， 降壓電路處于無(wú)效狀態(tài)。當(dāng)降壓電路處于確定狀態(tài)時(shí)，預(yù)充電電路處于無(wú)效 狀態(tài)。這樣，預(yù)充電電路和降壓電路的操作狀態(tài)是權(quán)衡(trade-off)關(guān)系。 在使用這種關(guān)系的本發(fā)明中，當(dāng)降壓電路被連接至位線時(shí)，預(yù)充電電路介于 降壓電路與位線之間。更具體地，在預(yù)充電電路中提供有在預(yù)充電時(shí)刻導(dǎo)通 的預(yù)充電開(kāi)關(guān)元件，且預(yù)充電開(kāi)關(guān)元件一端被連接至位線，而另一端被連接 至高電勢(shì)側(cè)電源。然后，電源連接電路介于預(yù)充電開(kāi)關(guān)元件與高電勢(shì)側(cè)電源 之間，使得預(yù)充電開(kāi)關(guān)元件與高電勢(shì)側(cè)電源并不一直互相連接。另外，預(yù)充 電開(kāi)關(guān)元件和電源連接電路互相被連接的連接點(diǎn)用作控制節(jié)點(diǎn)，且地連接電 路介于該控制節(jié)點(diǎn)與低電勢(shì)側(cè)電源之間。因此，控制節(jié)點(diǎn)與低電勢(shì)側(cè)電源并 不一直互相連接。電源連接電路介于控制節(jié)點(diǎn)與高電勢(shì)側(cè)電源之間。地連接
電路介于控制節(jié)點(diǎn)與低電勢(shì)側(cè)電源之間，使得高電勢(shì)側(cè)電源與低電勢(shì)側(cè)電源 不會(huì)彼此電短路。電源連接電路和地連接電路以權(quán)衡方式導(dǎo)通和斷開(kāi)。
在預(yù)充電的時(shí)刻，電源連接電路導(dǎo)通，而地連接電路處于斷開(kāi)位置。因 此，位線通過(guò)控制節(jié)點(diǎn)和電源連接電路被連接至高電勢(shì)側(cè)電源，由此位線被 預(yù)充電。此時(shí)，預(yù)充電開(kāi)關(guān)元件為導(dǎo)通。
在降壓操作中，電源連接電路被斷開(kāi)，而地連接電路被導(dǎo)通。因此，位 線通過(guò)控制節(jié)點(diǎn)和地連接電路被連接至低電勢(shì)側(cè)電源，并且位線的電壓被逐 步降低。此時(shí)，預(yù)充電開(kāi)關(guān)元件為導(dǎo)通。
如上所述，構(gòu)成降壓電路的地連接電路被連接至高電勢(shì)側(cè)電源側(cè)(電源 連接電路側(cè))的預(yù)充電開(kāi)關(guān)元件的節(jié)點(diǎn)(控制節(jié)點(diǎn))上。地連接電路并不直 接被連接至位線。預(yù)充電開(kāi)關(guān)元件介于地連接電路與位線之間。因此，可防 止位線的負(fù)載電容的增加。結(jié)果，可以減小在數(shù)據(jù)讀取時(shí)刻需要用于執(zhí)行位 線的充電和放電的時(shí)間。從而，提高數(shù)據(jù)讀取速度。
在如此構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，所述電源連接電路和所述地連接電路 一起被構(gòu)成為反相器，所述反相器由公共的預(yù)充電/降壓控制信號(hào)來(lái)導(dǎo)通和 斷開(kāi)。由于預(yù)充電/降壓控制信號(hào)用作電源連接電路的控制信號(hào)和地連接電
路的控制信號(hào)，因此面積減小得到改善。另外，存在如下優(yōu)點(diǎn)電源連接電 路的導(dǎo)通-斷開(kāi)控制和地連接電路的導(dǎo)通-斷開(kāi)控制能夠同時(shí)被執(zhí)行，這使 得直通電路很難流動(dòng)；且由于預(yù)充電/降壓控制信號(hào)用作預(yù)充電電路的控制
信號(hào)和降壓電路的控制信號(hào)，因此預(yù)充電電路和降壓電路中輸入信號(hào)設(shè)置的
影響能夠得到減小。
在如此構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，所述電源連接電路和所述地連接電路 被同等地連接至與多列的存儲(chǔ)單元對(duì)應(yīng)的多列的 一組位線。這樣構(gòu)成能夠?qū)?現(xiàn)構(gòu)成元件的共享，并且能夠大大減小布局尺寸。
根據(jù)本發(fā)明，能夠防止位線的負(fù)載電容的增加。另外，能夠防止從存儲(chǔ) 單元讀數(shù)據(jù)的速度的惡化，并且能夠可靠地防止數(shù)據(jù)讀誤差的發(fā)生。
根據(jù)本發(fā)明的技術(shù)能夠控制位線的負(fù)載電容的增加，并能夠防止從存儲(chǔ)
單元讀數(shù)據(jù)的速度的惡化。因此，該技術(shù)被有利地應(yīng)用于諸如極需更高讀取
速度的SRAM之類的半導(dǎo)體存儲(chǔ)裝置。


通過(guò)對(duì)本發(fā)明優(yōu)選實(shí)施例的以下描述，本發(fā)明的這些和其它目的以及優(yōu) 點(diǎn)將變得清晰，并在所附的權(quán)利要求書(shū)中得到明確說(shuō)明。 一些在該申請(qǐng)文件 中沒(méi)有敘述的益處將會(huì)在本領(lǐng)域技術(shù)人員實(shí)現(xiàn)本發(fā)明時(shí)引起其注意。
圖1是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路圖。
圖2是具體示出根據(jù)優(yōu)選實(shí)施例1的電源連接電路和地連接電路的電路圖。
圖3是示出根據(jù)優(yōu)選實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置的操作的時(shí)序圖。
圖4A是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路圖。
圖4B是示出根據(jù)優(yōu)選實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置的操作的時(shí)序圖。
圖5是示出根據(jù)優(yōu)選實(shí)施例2的等效電路的電路圖。
圖6是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路圖。
圖7A是示出根據(jù)常規(guī)技術(shù)的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路圖。 圖7B是示出在常規(guī)技術(shù)中使用的操作的時(shí)序圖。
具體實(shí)施例方式
下文中，參考附圖描述本發(fā)明的優(yōu)選實(shí)施例。 優(yōu)選實(shí)施例1
圖1是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例1的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路 圖。位線BL和瓦被連接至SRAM (靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器)的存儲(chǔ)單元1中 由來(lái)自字線WL的存取來(lái)激活的一對(duì)存取晶體管的源極。預(yù)充電電路2、補(bǔ)
償電路3和讀電路4被連接至位線BL和^Z。補(bǔ)償電路3包括補(bǔ)償晶體管 QP3。 PMOS晶體管構(gòu)成補(bǔ)償晶體管QP3。補(bǔ)償晶體管QP3的源極和漏極被 連接至位線BL和豆，補(bǔ)償控制信號(hào)EQ被施加到補(bǔ)償晶體管QP3的柵極。 預(yù)充電電路2包括開(kāi)關(guān)晶體管QP1和QP2和電源連接電路5,開(kāi)關(guān)晶體管 QP1和QP2是用作預(yù)充電開(kāi)關(guān)元件的PMOS晶體管。地連接電路6作為降 壓電路，利用介于位線BL和M與地連接電路6之間的預(yù)充電電路2被連接 至位線BL和E。預(yù)充電晶體管QP1的源極被連接至位線BL,預(yù)充電晶體 管QP2的源極被連接至位線瓦。預(yù)充電晶體管QP1的柵極和預(yù)充電晶體管 QP2的柵極互相連接，并進(jìn)一步被連接至補(bǔ)償晶體管QP3的柵極。預(yù)充電 晶體管QP1的漏極和預(yù)充電晶體管QP2的漏極互相連接，從而用作控制節(jié) 點(diǎn)Nc。控制節(jié)點(diǎn)Nc通過(guò)電源連接電路5被連接至高電勢(shì)側(cè)電源(VDD ), 并進(jìn)一步通過(guò)地連接電路6連接至低電勢(shì)側(cè)電源(GND)。電源連接電路5 由預(yù)充電控制信號(hào)PC導(dǎo)通和斷開(kāi)，從而連接/斷開(kāi)控制節(jié)點(diǎn)Nc與高電勢(shì)側(cè) 電源。地連接電路6由降壓控制信號(hào)DC導(dǎo)通和斷開(kāi)，從而連接/斷開(kāi)控制節(jié) 點(diǎn)Nc與低電勢(shì)側(cè)電源。電源連接電路5的導(dǎo)通-斷開(kāi)控制和地連接電路6 的導(dǎo)通-斷開(kāi)控制以權(quán)衡方式彼此相關(guān)。
地連接電路6構(gòu)成降壓功能的主要組成部分。降壓功能的主要組成部分 并不直接;故連接至位線BL和瓦，而是利用介于該主要組成部分與位線BL 和豆之間的開(kāi)關(guān)晶體管QP1和QP2被連接至位線BL和豆。本發(fā)明的特征 在于，降壓功能的主要組成部分是利用介于該主要組成部分與位線BL和^Z 之間的開(kāi)關(guān)晶體管QP1和QP2而被提供在位線BL和^Z中的。由于如此描 述的構(gòu)成，因此能夠防止位線BL和豆的負(fù)載電容的增加。
圖2是具體示出圖1中所示的電源連接電路5和地連接電路6的電路圖。 PMOS預(yù)充電晶體管QP0構(gòu)成電源連接電路5 ， NMOS降壓晶體管QN0構(gòu) 成地連接電路6。電源連接電路5中的預(yù)充電晶體管QPO的源極被連接至高 電勢(shì)側(cè)電源，預(yù)充電晶體管QP0的漏極被連接至控制節(jié)點(diǎn)Nc,預(yù)充電控制 信號(hào)PC被施加到預(yù)充電晶體管QP0的柵極。地連接電路6中的降壓晶體管
QN0的源極被連接至低電勢(shì)側(cè)電源，降壓晶體管QN0的漏極被連接至控制 節(jié)點(diǎn)Nc,降壓控制信號(hào)DC被施加到降壓晶體管QN0的柵極。
參考圖3中所示的時(shí)序圖來(lái)描述根據(jù)本優(yōu)選實(shí)施例的如此構(gòu)成的半導(dǎo) 體存儲(chǔ)裝置的操作。在時(shí)序tO,低有效的預(yù)充電控制信號(hào)PC處于確定狀態(tài)， 降壓控制信號(hào)DC處于無(wú)效狀態(tài)，低有效的補(bǔ)償控制信號(hào)EQ處于確定狀態(tài)。 因?yàn)轭A(yù)充電控制信號(hào)PC處于"L"電平，因此預(yù)充電晶體管QPO處于導(dǎo)通 狀態(tài)，控制節(jié)點(diǎn)Nc的電勢(shì)為電源電壓VDD。另外，補(bǔ)償控制信號(hào)EQ處于 "L"電平；因此開(kāi)關(guān)晶體管QP1和QP2以及補(bǔ)償晶體管QP3處于導(dǎo)通狀 態(tài)。因此，控制節(jié)點(diǎn)Nc的電源電壓VDD ^皮施加到位線BL和瓦，從而位 線BL和瓦4皮預(yù)充電。
在字線WL激活(t3)之前，在時(shí)序tl，預(yù)充電控制信號(hào)PC被反向變 為"H"電平，從而預(yù)充電晶體管QP0截止。然后，控制節(jié)點(diǎn)Nc從電源電 壓VDD斷開(kāi)，這使得位線BL和瓦處于浮動(dòng)狀態(tài)。此時(shí)，開(kāi)關(guān)晶體管QPl 和QP2保持在導(dǎo)通狀態(tài)。
在時(shí)序t2，降壓控制信號(hào)DC被確定以轉(zhuǎn)變?yōu)?H"電平。然后，迄今 為止處于截止?fàn)顟B(tài)的降壓晶體管QN0被導(dǎo)通，且控制節(jié)點(diǎn)Nc的電勢(shì)逐步降 低為地電平。因?yàn)殚_(kāi)關(guān)晶體管QP1和QP2此時(shí)處于導(dǎo)通狀態(tài)，因此位線BL 和瓦的電壓響應(yīng)于控制節(jié)點(diǎn)Nc的電勢(shì)下降而逐步降低。位線BL和豆的電 勢(shì)以一定的時(shí)間常數(shù)逐步降低直到預(yù)定的電壓電平。預(yù)定的電壓電平的可能 例子是VDD-Vth。 Vth是MOS晶體管的閾值電壓。此時(shí)，隨著電壓接近預(yù) 定電壓，位線中的降壓速度越來(lái)越低。因此，從降壓晶體管QNO導(dǎo)通的時(shí) 刻到開(kāi)關(guān)晶體管QP1和QP2導(dǎo)通的時(shí)刻的時(shí)間長(zhǎng)度的變化以及由降壓晶體 管QNO的特性變化所導(dǎo)致的降低電平的變化能夠得到控制。
在時(shí)序t3，補(bǔ)償控制信號(hào)EQ被反向以變?yōu)?H"電平。此時(shí)，開(kāi)關(guān)晶 體管QP1和QP2截止，從而使降壓晶體管QNO從位線上完全斷開(kāi)。之后， 字線WL立即被激活以變?yōu)?H"電平。當(dāng)補(bǔ)償控制信號(hào)EQ變?yōu)?H"電 平時(shí)，開(kāi)關(guān)晶體管QP1和QP2截止，從而與地?cái)嚅_(kāi)，以停止位線BL和豆的
降壓操作。另外，補(bǔ)償晶體管QP3截止，從而停止位線BL和^Z的補(bǔ)償操 作。由于字線WL處于"H"電平，因此從存儲(chǔ)單元1中讀數(shù)據(jù)。此時(shí)的讀 操作類似于常規(guī)技術(shù)的讀操作。
根據(jù)本優(yōu)選實(shí)施例，作為降壓功能主要組成部分的降壓晶體管QN0并 不直接被連接至位線BL和^Z,而是有開(kāi)關(guān)晶體管QP1和QP2介于降壓晶 體管QN0與位線BL和瓦之間。因此，能夠防止位線BL和瓦的負(fù)載電容 的增加。另外，在讀操作期間，位線BL和瓦從電源電壓VDD變?yōu)榈仉娖?時(shí)所使用的時(shí)間常數(shù)得到了減小，使得數(shù)據(jù)能夠以高速進(jìn)行讀取。假設(shè)在常 規(guī)技術(shù)中數(shù)據(jù)讀取所需的時(shí)間量為Tu，而根據(jù)本發(fā)明的數(shù)據(jù)讀取所需的時(shí) 間量為Ta,則Ta〈Tu。
PMOS晶體管用作開(kāi)關(guān)晶體管QP1和QP2。因此，在降壓操作期間， 當(dāng)位線BL和冗的電壓逐步降<氐時(shí)，開(kāi)關(guān)晶體管QP1和QP2的源極-漏極電 壓得到減小，且PM0S晶體管QP1和QP2的降壓電容得到減小。結(jié)果，在 終止降壓控制的時(shí)序變化的情況下，位線中降低電平的變化能夠得到有效減 輕。
優(yōu)選實(shí)施例2
圖4A是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例2的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路 圖。圖5是示出圖4A中所示的等效電路的電路圖。預(yù)充電晶體管QPO的柵 極和降壓晶體管QN0的柵極互相連接，且這些晶體管QP0和QN0構(gòu)成反相 器Inv。預(yù)充電晶體管QP0和降壓晶體管QN0由預(yù)充電/降壓控制信號(hào)PDC 來(lái)控制，該預(yù)充電/降壓控制信號(hào)PDC是預(yù)充電晶體管QP0和降壓晶體管 QN0的 >共控制信號(hào)。
參考圖4B中所示的時(shí)序圖來(lái)描述根據(jù)本優(yōu)選實(shí)施例的如此構(gòu)成的半導(dǎo) 體存儲(chǔ)裝置的操作。在時(shí)序t10，預(yù)充電/降壓控制信號(hào)PDC為"L"電平， 且低有效的補(bǔ)償控制信號(hào)EQ處于確定狀態(tài)。因?yàn)轭A(yù)充電/降壓控制信號(hào)PDC 為"L"電平，因此預(yù)充電晶體管QP0處于導(dǎo)通狀態(tài)，而降壓晶體管QN0 處于截止?fàn)顟B(tài)，因此控制節(jié)點(diǎn)Nc的電勢(shì)為電源電壓VDD。由于補(bǔ)償控制信
號(hào)EQ為"L"電平，因此開(kāi)關(guān)晶體管QP1和QP2以及補(bǔ)償晶體管QP3處 于導(dǎo)通狀態(tài)。因此，控制節(jié)點(diǎn)Nc的電源電壓VDD ^皮施加到位線BL和瓦， 并且位線BL和瓦#皮預(yù)充電。
在字線WL激活(tl2)之前，在時(shí)序tll,預(yù)充電/降壓控制4言號(hào)PDC 轉(zhuǎn)變?yōu)?H，，電平，并且一旦預(yù)充電晶體管QPO截止，降壓晶體管QNO就 導(dǎo)通。因此，控制節(jié)點(diǎn)Nc從電源電壓VDD斷開(kāi)，并同時(shí)^皮連接到地。此 時(shí)，開(kāi)關(guān)晶體管QP1和QP2處于導(dǎo)通狀態(tài)；因此，位線BL和瓦的電壓響 應(yīng)于控制節(jié)點(diǎn)Nc的電勢(shì)下降而逐步降低。位線BL和^Z的電勢(shì)以一定的時(shí) 間常數(shù)逐步降低直到預(yù)定的電壓電平(VDD-Vth)。
在時(shí)序tl2，補(bǔ)償控制信號(hào)EQ被反向以變?yōu)?H"電平，字線WL被激 活以變?yōu)?H"電平。當(dāng)補(bǔ)償控制信號(hào)EQ為"H"電平時(shí)，開(kāi)關(guān)晶體管QP1 和QP2截止，從而與地?cái)嚅_(kāi)，以停止位線BL和瓦的降壓才喿作。另外，由 于補(bǔ)償晶體管QP3截止，位線BL和E的補(bǔ)償操作也停止。由于字線WL 為"H"電平，因此從存儲(chǔ)單元1中讀數(shù)據(jù)。
在時(shí)序tl3,字線WL為"L"電平，數(shù)據(jù)讀操作被終止。在時(shí)序tl4, 預(yù)充電/降壓控制信號(hào)PDC變?yōu)?L"電平，控制節(jié)點(diǎn)Nc被預(yù)充電以電源電 壓。同時(shí)，補(bǔ)償控制信號(hào)EQ被確定，且開(kāi)關(guān)晶體管QP1和QP2以及補(bǔ)償 晶體管QP3導(dǎo)通。因此位線BL和亙被預(yù)充電以電源電壓。
根據(jù)本優(yōu)選實(shí)施例，預(yù)充電/降壓控制信號(hào)PDC由電源連接電路5 (預(yù) 充電晶體管QPO)的控制信號(hào)和地連接電路6 (降壓晶體管QNO)的控制信 號(hào)所共享，從而改善了面積減小。另外，電源連接電路5和地連接電路6的 導(dǎo)通-斷開(kāi)控制同時(shí)被執(zhí)行。因此，即使在電源連接電路5的斷開(kāi)與地連接 電路6的導(dǎo)通之間或者電源連接電路5的導(dǎo)通與地連接電路6的斷開(kāi)之間的 時(shí)序上有變化時(shí)，降低電平和直通電流的變化也能夠得到控制。
在優(yōu)選實(shí)施例1中，預(yù)充電電路2的控制信號(hào)是預(yù)充電控制信號(hào)PC和 降壓控制信號(hào)DC。然而，在本優(yōu)選實(shí)施例中，僅使用預(yù)充電/降壓控制信號(hào) PDC。結(jié)果，在預(yù)充電電路2中，輸入信號(hào)設(shè)置的影響得到減小。
優(yōu)選實(shí)施例3
圖6是示出根據(jù)本發(fā)明優(yōu)選實(shí)施例3的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的電路 圖。反相器Inv被同等地連接至預(yù)充電電路2中的控制節(jié)點(diǎn)Nc，預(yù)充電電 路2被提供有在以列方向并行排列的多個(gè)存儲(chǔ)單元1的 一組位線BL和冗中 提供的降壓功能。更具體地描述該構(gòu)成，電源連接電路5 (預(yù)充電晶體管 QP0)、地連接電路6 (降壓晶體管QN0)以及預(yù)充電/降壓控制信號(hào)PDC 在該組位線BL和i中被共享。根據(jù)本優(yōu)選實(shí)施例的操作類似于優(yōu)選實(shí)施例 2的操作。根據(jù)其中的構(gòu)成元件被共享的本優(yōu)選實(shí)施例，布局尺寸能夠得到 大大減小。
盡管已經(jīng)描述了目前認(rèn)為的本發(fā)明的優(yōu)選實(shí)施例，但應(yīng)該理解可以對(duì)這 些優(yōu)選實(shí)施例進(jìn)行各種修改，并且旨在將所有落在本發(fā)明的基本精神和范圍 之內(nèi)的這類修改涵蓋在所附的權(quán)利要求書(shū)中。
權(quán)利要求
1、一種半導(dǎo)體存儲(chǔ)裝置，包括:存儲(chǔ)單元；位線，被連接至所述存儲(chǔ)單元；預(yù)充電電路，用于將所述位線的電壓逐步升高到電源電壓；降壓電路，用于在數(shù)據(jù)從所述存儲(chǔ)單元中被讀取之前，將所述位線的電壓逐步降低到低于所述電源電壓的電壓電平；高電勢(shì)側(cè)電源和低電勢(shì)側(cè)電源，分別被連接至所述預(yù)充電電路；以及預(yù)充電開(kāi)關(guān)元件，用于控制所述高電勢(shì)側(cè)電源與所述預(yù)充電電路之間的連接和所述低電勢(shì)側(cè)電源與所述預(yù)充電電路之間的連接，其中:在所述預(yù)充電開(kāi)關(guān)元件與所述高電勢(shì)側(cè)電源之間提供有電源連接電路，并且在所述預(yù)充電開(kāi)關(guān)元件連接至所述電源連接電路的連接點(diǎn)與所述低電勢(shì)側(cè)電源之間提供有地連接電路。
2、 如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中PMOS晶體管構(gòu)成所述電源連接電路，預(yù)充電控制信號(hào)被施加到所述 PMOS晶體管的柵極，電源被施加到所述PMOS晶體管的源極，所述PMOS 晶體管的漏極被連接至所述位線，并且NMOS晶體管構(gòu)成所述地連接電路，降壓控制信號(hào)被施加到所述NMOS 晶體管的柵極，所述NMOS晶體管的源才及被連接至地，并且所述位線;故連 接至所述NMOS晶體管的漏極。
3、 如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其中所述電源連接電路和所 述地連接電路一起被構(gòu)成為反相器，所述反相器由公共的預(yù)充電/降壓控制信號(hào)來(lái)導(dǎo)通和斷開(kāi)。
4、 如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)裝置，其中所述電源連接電路和所 述地連接電路被同等地連接至多列的一組位線，所述多列的 一組位線對(duì)應(yīng)于 多列的存儲(chǔ)單元。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲(chǔ)裝置。在該半導(dǎo)體存儲(chǔ)裝置中，連接至存儲(chǔ)單元的位線的電壓由預(yù)充電電路逐步升高到電源電壓。在數(shù)據(jù)從存儲(chǔ)單元中被讀取之前，位線的電壓由降壓電路逐步降低到低于電源電壓的電壓電平。預(yù)充電開(kāi)關(guān)元件控制高電勢(shì)側(cè)電源與預(yù)充電電路之間的連接和低電勢(shì)側(cè)電源與預(yù)充電電路之間的連接。電源連接電路被提供在預(yù)充電開(kāi)關(guān)元件與高電勢(shì)側(cè)電源之間。地連接電路被提供在預(yù)充電開(kāi)關(guān)元件連接至電源連接電路的連接點(diǎn)與低電勢(shì)側(cè)電源之間。
文檔編號(hào)G11C11/417GK101383182SQ20081021394
公開(kāi)日2009年3月11日 申請(qǐng)日期2008年8月28日 優(yōu)先權(quán)日2007年9月6日
發(fā)明者小池剛, 金原旭成 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社