專利名稱：電壓轉(zhuǎn)換器電路和具有該電路的快閃存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃存儲(chǔ)器件，更具體地，涉及一種電壓轉(zhuǎn)換器電路， 其用于將工作電壓提供給電路面積被減少的快閃存儲(chǔ)器件。
背景技術(shù)：
最近，隨著對(duì)移動(dòng)設(shè)備(如攝錄一體機(jī)、數(shù)碼照相機(jī)、蜂窩電話、 MP3 (MPEG-1層三)播放器等)的需求的增加，人們努力改善移動(dòng)設(shè) 備的工作性能。
因?yàn)橐苿?dòng)設(shè)備本身的移動(dòng)性是非常重要的，所以移動(dòng)設(shè)備被制作成便 攜的，且因而通過電池等來給它們供電。因此，為了改善移動(dòng)設(shè)備的便攜 性，趨向于將它們設(shè)計(jì)得更輕并且消耗更少的功率，以使延長它們的工作 時(shí)間段。由移動(dòng)設(shè)備提供的外部電壓(VCC)被輸入到快閃存儲(chǔ)器件中， 所述存儲(chǔ)器件具有降壓轉(zhuǎn)換器(VDC)和快閃存儲(chǔ)芯片。VDC降低外部 電壓(VCC)，并將其轉(zhuǎn)換為適于操作快閃存儲(chǔ)芯片的電壓。
圖1A示出快閃存儲(chǔ)器件的框圖。
參考圖1A，快閃存儲(chǔ)器100包括降壓轉(zhuǎn)換器(VDC) 110，用于降低 從外部源(例如移動(dòng)電話)輸入的外部電壓VCC。降低的電壓被提供給 快閃存儲(chǔ)芯片130,用于其操作。
圖1B是圖1A的VDC 110的框圖。
參考圖1B，降壓轉(zhuǎn)換器110包括基準(zhǔn)電壓生成單元lll，其利用外 部電壓VCC來輸出基準(zhǔn)電壓，該基準(zhǔn)電壓具有大體上恒定的電平；以及 驅(qū)動(dòng)器單元U2，其利用由基準(zhǔn)電壓生成單元lll輸出的基準(zhǔn)電壓、根據(jù)
工作模式來4^供電壓。
由基準(zhǔn)電壓生成單元111輸出的基準(zhǔn)電壓大體上恒定，而不受外部電
壓VCC變化的影響。驅(qū)動(dòng)器單元112利用由基準(zhǔn)電壓生成單元111輸出 的基準(zhǔn)電壓來生成并輸出用于操作快閃存儲(chǔ)芯片的電壓。
為了輸出恒定電平(或均勻電平)的基準(zhǔn)電壓，基準(zhǔn)電壓生成單元 111 ^Li殳i十成針對(duì)工藝、電壓和5顯度(Process, Voltage and Temperature, PVT )保證穩(wěn)定性。
圖1C示出更詳細(xì)的基準(zhǔn)電壓生成單元111和驅(qū)動(dòng)器單元112的電路 圖?；鶞?zhǔn)電壓生成單元111包括:運(yùn)行(active)基準(zhǔn)電壓生成單元114， 其用于提供運(yùn)行模式(active mode)的運(yùn)行基準(zhǔn)電壓；以及待命(standby) 基準(zhǔn)電壓生成單元115，其用于提供待命模式(standby mode)的待命基 準(zhǔn)電壓。運(yùn)行基準(zhǔn)電壓生成單元114包括第一比較器COM1和電壓驅(qū)動(dòng) 器113。
驅(qū)動(dòng)器單元112包括運(yùn)行電壓提供單元116，其用于根據(jù)由運(yùn)行基 準(zhǔn)電壓生成單元114所提供的運(yùn)行基準(zhǔn)電壓VINT_REF來輸出電壓 VDC;以及待命電壓提供單元117其用于在待命模式—一期間使用由待命基 準(zhǔn)電壓生成單元115輸出的待命基準(zhǔn)電壓STBY—REF來輸出電壓VDC。 運(yùn)行電壓提供單元116包括第二比較器COM2、 PMOS晶體管P以及第 一和第二二極管Dl和D2。
由快閃存儲(chǔ)芯片提供的基底電壓(background voltage) VBG被輸入 到運(yùn)行基準(zhǔn)電壓生成單元114的第一比較器COM1的反相端子(-)。從 電壓驅(qū)動(dòng)器113輸入的反饋電壓Vfb被輸入到第一比較器COM1的非反 相端子(+ )。第一比較器COM1基于輸入電壓的差來輸出控制電壓 VREG?？刂齐妷篤REG輸入到電壓驅(qū)動(dòng)器113。
電壓驅(qū)動(dòng)器113接收由第一比較器COM1提供的控制電壓VREG， 并且輸出運(yùn)行模式所需要的運(yùn)行基準(zhǔn)電壓VINT_REF。在這種情況下， 電壓驅(qū)動(dòng)器113將運(yùn)行基準(zhǔn)電壓作為反饋電壓Vfb輸出到第一比較器 COM1以輸出控制電壓VREG，以《更輸出均勻的基準(zhǔn)電壓。
測試位解碼器118提供測試位，用于基于快閃存儲(chǔ)器件100的特性和 外圍環(huán)境對(duì)輸出到基準(zhǔn)電壓驅(qū)動(dòng)器113的基準(zhǔn)電壓進(jìn)行控制。
待命基準(zhǔn)電壓生成單元U5根據(jù)用于啟動(dòng)快閃存儲(chǔ)器件100的操作的 上電復(fù)位(Power On Reset, POR)信號(hào)而開始工作，并且輸出在待命模
式中提供的待命基準(zhǔn)電壓STBY_REF。在這種情況下，待命模式指的是 電源接通而芯片在實(shí)質(zhì)操作開始^T等待操作的狀態(tài)。待命基準(zhǔn)電壓生成單 元115包括與運(yùn)行基準(zhǔn)電壓生成單元114的那些電路類似的電路。因?yàn)檫\(yùn) 行模式和待命模式所需要的電壓量值是彼此不同的，所以針對(duì)所述模式的 規(guī)范(specification)是不同的，從而使用具有不同特性的器件來單獨(dú)配 置待命和運(yùn)行基準(zhǔn)電壓生成單元。
即，待命基準(zhǔn)電壓生成單元115被設(shè)計(jì)成具有快速響應(yīng)時(shí)間和低電流 消耗的電路，如Widlar基準(zhǔn)電路，而運(yùn)行基準(zhǔn)電壓生成單元114被設(shè)計(jì) 成受PVT環(huán)境(而不是電流消耗)的影響較小的電路。
快閃存儲(chǔ)器件100在待命狀態(tài)中需要小電流(例如大約10fiA )，因?yàn)?沒有操作該器件。在運(yùn)行狀態(tài)中，消耗幾百pA至幾十mA的電流。在這 種情況下，操作指的是在快閃存儲(chǔ)器件上執(zhí)行的操作，例如對(duì)快閃存儲(chǔ)器 件100中的數(shù)據(jù)進(jìn)行編程、讀取該數(shù)據(jù)等。
由運(yùn)行基準(zhǔn)電壓生成單元114輸出的運(yùn)行基準(zhǔn)電壓VINT一REF被輸 入到運(yùn)行電壓提供單元116的第二比較器COM2的非反相端子(+ )。在 節(jié)點(diǎn)K2處的信號(hào)被輸入到第二比較器COM2的反相端子(-)。
第二比較器COM2基于輸入到反相和非反相端子的信號(hào)之間的電壓 差來輸出控制信號(hào)。由第二比較器COM2輸出的控制信號(hào)被輸入到 PMOS晶體管P的柵極。PMOS晶體管P耦合在電源電壓和節(jié)點(diǎn)Kl之 間，并且根據(jù)輸入到其柵極的控制信號(hào)的電壓電平來輸出電源電壓。
在節(jié)點(diǎn)Kl和地節(jié)點(diǎn)之間提供第一二極管Dl和第二二極管D2，并且 第一二極管Dl和第二二極管D2在節(jié)點(diǎn)K2處彼此連接。節(jié)點(diǎn)K2耦合到 第二比較器COM2的反相端子(-)。通過節(jié)點(diǎn)K1輸出運(yùn)行電壓VDC。
在這種情況下，通過運(yùn)行使能控制信號(hào)ENABLE_ACT來操作第二 比較器COM2。當(dāng)運(yùn)行模式開始時(shí)，通過接收運(yùn)行使能控制信號(hào) ENABLE—ACT來^Mt運(yùn)行電壓提供單元116，從而提供運(yùn)行電壓。
待命電壓提供單元117包括與運(yùn)行電壓提供單元116的那些電路類似 的電路，并且被配置成使用適合于依賴輸出電壓的量值的特性的器件。當(dāng) 接收到待命使能信號(hào)ENABLE—STBY時(shí)，待命電壓提供單元117工作。
圖1D是圖1B的工作時(shí)序圖。
下面描述圖1B的VDC 110的操作。當(dāng)運(yùn)行使能控制信號(hào) ENABLE_ACT為低電平并且待命使能控制信號(hào)ENABLE_STBY為高電
平時(shí)，待命電壓提供單元117工作，
另外，當(dāng)待命使能控制信號(hào)ENABLE—STBY為低電平并JLi^行使能 控制信號(hào)ENABLE—ACT為高電平時(shí)，運(yùn)行電壓提供單元116工作。
如上所述，運(yùn)行模式和待命模式所需要的電流的量值是彼此不同的， 從而根據(jù)規(guī)范來提供不同的基準(zhǔn)電壓提供電路。因此，對(duì)運(yùn)行基準(zhǔn)電壓生 成單元114和待命基準(zhǔn)電壓生成單元115進(jìn)行單獨(dú)地配置，這需JH吏用更 多的面積。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種電壓轉(zhuǎn)換電路，其由用于生成基準(zhǔn)電壓的集 成電路來配置，以便減小快閃存儲(chǔ)器件的芯片尺寸。
為了達(dá)到上述目的，根據(jù)本發(fā)明一實(shí)施例的電壓轉(zhuǎn)換電路包括基準(zhǔn) 電壓生成單元，用于生成基準(zhǔn)電壓，該基準(zhǔn)電壓具有均勻的電平，而與輸 入電壓的電平根據(jù)工作模式的改變無關(guān)；以及驅(qū)動(dòng)器單元，其根據(jù)控制信 號(hào)，利用由基準(zhǔn)電壓生成單元輸出的基準(zhǔn)電壓來生成和輸出運(yùn)行電壓或待 命電壓。
基準(zhǔn)電壓生成單元包括第一基準(zhǔn)電壓生成單元，用于輸出第一基準(zhǔn) 電壓，該第一基準(zhǔn)電壓具有均勻的電平，而不受根據(jù)工作模式和外部溫度 而改變的電壓電平的影響；以及第二基準(zhǔn)電壓生成單元，用于分割第一基 準(zhǔn)電壓，并且輸出經(jīng)過分割的電壓作為第二基準(zhǔn)電壓。
第一基準(zhǔn)電壓生成單元由上電復(fù)位(POR)信號(hào)來操作，并且將從 外部輸入的外部電壓轉(zhuǎn)換成具有預(yù)定的量值的第一電壓，并輸出該第一電 壓。
第一基準(zhǔn)電壓生成單元包括用于高電壓的帶隙晶體管(band-gap transistor )。
第二基準(zhǔn)電壓生成單元包括電壓輸出單元，用于根據(jù)第一基準(zhǔn)電壓 和控制電壓之間的電壓差來輸出具有均勻量值的第二基準(zhǔn)電壓；電壓分割 裝置，用于基于預(yù)定的電阻比來分割第二基準(zhǔn)電壓，并且將經(jīng)過分割的電 壓作為控制電壓反饋到電壓輸出單元。
驅(qū)動(dòng)器單元包括運(yùn)行電壓提供單元，其根據(jù)控制信號(hào)的輸入電平利 用第二基準(zhǔn)電壓來輸出用于運(yùn)行操作的運(yùn)行電壓；以及待命電壓提供單 元，用于根據(jù)控制信號(hào)的輸入電平利用第二基準(zhǔn)電壓來輸出用于待命操作 的待命電壓。
當(dāng)控制信號(hào)為第一電平時(shí)，輸出由運(yùn)行電壓提供單元輸出的運(yùn)行電 壓，而當(dāng)控制信號(hào)為第二電平時(shí)，輸出由待命電壓提供單元輸出的待命電 壓。
另夕卜，根據(jù)本發(fā)明的一種快閃存儲(chǔ)器件包括存儲(chǔ)單元(memory cell) 陣列，該存儲(chǔ)單元陣列具有各自耦合到多個(gè)位線對(duì)(bit line pair)和多個(gè) 字線(word line)的多個(gè)多電平單元;外圍電路單元，用于對(duì)存儲(chǔ)單元陣 列中的數(shù)據(jù)進(jìn)行編程或者讀取在存儲(chǔ)單元陣列中存儲(chǔ)的數(shù)據(jù)；以及電壓轉(zhuǎn) 換電路，用于將從外部輸入的外部電壓轉(zhuǎn)換成一個(gè)電壓，該電壓具有均勻 的電平，而與工作模式無關(guān)，以便生成基準(zhǔn)電壓，并且利用基準(zhǔn)電壓根據(jù) 工作模式將電壓提供給存儲(chǔ)單元陣列和外圍電路單元。
電壓轉(zhuǎn)換電路包括基準(zhǔn)電壓生成單元，該基準(zhǔn)電壓生成單元包括第 一基準(zhǔn)電壓生成單元和第二基準(zhǔn)電壓生成單元，所述第一基準(zhǔn)電壓生成單 元用于輸出第一基準(zhǔn)電壓，第一基準(zhǔn)電壓具有均勻的電平，而不受隨工作 模式和外部溫度而改變的電壓電平的影響，所述第二基準(zhǔn)電壓生成單元用 于將第一基準(zhǔn)電壓分割并且輸出經(jīng)過分割的電壓，作為操作所需要的第二 基準(zhǔn)電壓；以及驅(qū)動(dòng)器單元，其利用由基準(zhǔn)電壓生成單元輸出的第二基準(zhǔn) 電壓、根據(jù)工作模式來生成和輸出不同的電壓。
通過上電復(fù)位(POR)信號(hào)來操作第一基準(zhǔn)電壓生成單元，并且第 一基準(zhǔn)電壓生成單元將從外部輸入的外部電壓轉(zhuǎn)換為具有預(yù)定量值的第 一電壓并且輸出該第一電壓。
第一基準(zhǔn)電壓生成單元包括用于高電壓的帶隙晶體管。
第二基準(zhǔn)電壓生成單元包括電壓輸出單元，其根據(jù)第一基準(zhǔn)電壓和 控制電壓之間的電壓差來輸出具有均勻量值的第二基準(zhǔn)電壓;以及電壓分 割裝置，其基于預(yù)定的電阻比分割第二基準(zhǔn)電壓，并將經(jīng)過分割的電壓反 饋到電壓輸出單元，作為控制電壓。
驅(qū)動(dòng)器單元包括運(yùn)行電壓提供單元，其根據(jù)控制信號(hào)的輸入電平利 用第二基準(zhǔn)電壓來輸出用于運(yùn)行操作的運(yùn)行電壓；以及待命電壓提供單 元，其根據(jù)控制信號(hào)的輸入電平利用第二基準(zhǔn)電壓輸出用于待命操作的待 命電壓。
當(dāng)控制信號(hào)為第一電平時(shí)，輸出由運(yùn)行電壓提供單元輸出的運(yùn)行電
壓，而當(dāng)控制信號(hào)為第二電平時(shí)，輸出由待命電壓提供單元輸出的待命電 壓。


圖1A是示出提供快閃存儲(chǔ)芯片的電壓的結(jié)構(gòu)的框圖； 圖IB是圖1A的VDC的框圖； 圖1C是圖1B的詳細(xì)電路圖； 圖1D是圖IB的操作時(shí)序圖2A是示出根據(jù)本發(fā)明一實(shí)施例的降壓轉(zhuǎn)換器(VDC)的結(jié)構(gòu)的框
圖2B是圖2A的詳細(xì)電路圖；以及 圖2C是圖2A的操作時(shí)序圖。
具體實(shí)施例方式
下文將參考附圖來詳細(xì)描述本發(fā)明的具體實(shí)施例。然而，本發(fā)明不限 于在此所提出的實(shí)施例，而是可以以不同的方式來實(shí)現(xiàn)。相反地，提供這 些具體實(shí)施例僅僅是為了在此對(duì)本發(fā)明進(jìn)行完整的描述，并向本領(lǐng)域技術(shù) 人員完全地傳達(dá)本發(fā)明的范圍。
圖2A是示出根據(jù)本發(fā)明一個(gè)實(shí)施例的降壓轉(zhuǎn)換器(VDC )的結(jié)構(gòu)的 框圖。
參考圖2A，根據(jù)本發(fā)明實(shí)施例的VDC 200包括基準(zhǔn)電壓生成單元 210,其用于將外部電壓VCC降低到基準(zhǔn)電壓REF。
驅(qū)動(dòng)器單元230包括運(yùn)行電壓提供單元231，用于提供運(yùn)行模式所 需要的運(yùn)行電壓；以及待命電壓提供單元233,用于提供待命模式所需要 的待命電壓?；鶞?zhǔn)電壓生成單元210輸出基準(zhǔn)電壓REF，基準(zhǔn)電壓REF 是根據(jù)由測試位解碼器250所輸入的測試位、針對(duì)快閃存儲(chǔ)器件的周圍環(huán) 境而優(yōu)化的。
通iti^行使能信號(hào)ACTIVE—ENV來使能運(yùn)行電壓提供單元231。運(yùn) 行電壓提供單元231利用由基準(zhǔn)l壓生成單元210輸出的基準(zhǔn)電壓REF 來輸出運(yùn)行模式所需要的電壓，以響應(yīng)運(yùn)行使能信號(hào)。當(dāng)運(yùn)行使能信號(hào)
ACTIVE一ENV位于高電平時(shí)，運(yùn)行電壓提供單元231被使能。當(dāng)運(yùn)行使 能信號(hào)ACTIVE—ENV位于低電平時(shí)，待命電壓提供單元233被使能。因 此，基于運(yùn)行使能信號(hào)ACTIVE_ENV來輸出(VDC)運(yùn)行電壓或待命 電壓。
待命電壓提供單元233利用由基準(zhǔn)電壓生成單元210提供的基準(zhǔn)電壓 REF來輸出待命模式所需要的電壓。
圖2B是根據(jù)本發(fā)明一個(gè)實(shí)施例的基準(zhǔn)電壓生成單元210的電路圖。 基準(zhǔn)電壓生成單元210包括基準(zhǔn)電壓電路(或第一電壓生成單元)211， 通過利用帶隙CMOS晶體管，輸出均勻電壓BGOUT，而不受周圍環(huán)境 的影響；以及基準(zhǔn)電壓生成電路(或者第二電壓生成單元)213，通過利 用由基準(zhǔn)電壓電路211輸出的電壓BGOUT來輸出具有均勻電平的基準(zhǔn)電 壓REF，以便操作快閃存儲(chǔ)器件。
基準(zhǔn)電壓電路211具有帶隙CMOS晶體管，從而輸出具有特定量值 的電壓BGOUT，而不受周圍環(huán)境PVT的影響?；鶞?zhǔn)電壓生成電路213 根據(jù)電路中所包括的電阻的比來分割由基準(zhǔn)電壓電路211輸出的電壓 BGOUT,并將其作為基準(zhǔn)電壓REF輸出?；鶞?zhǔn)電壓生成電路213緩沖基 準(zhǔn)電壓電路211的輸出電壓BGOUT，并將其作為基準(zhǔn)電壓REF輸出。
基準(zhǔn)電壓電路211包括笫一至第三PMOS晶體管Pl至P3、笫一至 第三CMOS晶體管Cl至C3、第一至第三雙極晶體管Ql至Q3以及第 一和第二電阻器Rl和R2。
基準(zhǔn)電壓生成電路213包括比較器COM以及第三和第四電阻器R3 和R4。
基準(zhǔn)電壓電路211的第一 PMOS晶體管Pl耦合在電源電壓和第二節(jié) 點(diǎn)a2之間，而第二 PMOS晶體管P2耦合在電源電壓和第一節(jié)點(diǎn)al之間。
第一和第二 PMOS晶體管Pl和P2的柵極共同耦合到第一節(jié)點(diǎn)al。 而且，第一CMOS晶體管Cl耦合在第一節(jié)點(diǎn)al和地節(jié)點(diǎn)之間，并且上 電復(fù)位(POR)輸入到笫一 CMOS晶體管Cl的柵極。
第二 CMOS晶體管C2耦合在第二節(jié)點(diǎn)a2和第三節(jié)點(diǎn)a3之間，而 第三CMOS晶體管C3和第一電阻器Rl在第一節(jié)點(diǎn)al和第四節(jié)點(diǎn)a4之 間彼此串聯(lián)耦合。第二和第三CMOS晶體管C2和C3的柵極共同耦合到 第二節(jié)點(diǎn)a2'
第一雙極晶體管Ql耦合在第三節(jié)點(diǎn)a3和地電壓之間，并且第一雙
極晶體管Ql的基極和集電極共同耦合到第三節(jié)點(diǎn)a3。另夕卜第二雙極晶 體管Q2耦合在第四節(jié)點(diǎn)a4和地電壓之間，并且其J^和集電極共同耦 合到第四節(jié)點(diǎn)a4。
第三晶體管PMOS晶體管P3耦合在電源電壓和第五節(jié)點(diǎn)a5之間， 并且第三PMOS晶體管P3的柵^合到第一節(jié)點(diǎn)al。
第二電阻器R2是可變電阻器，其耦合在第五節(jié)點(diǎn)a5和第六節(jié)點(diǎn)a6 之間，并且第三雙極晶體管Q3耦合在第六節(jié)點(diǎn)a6和地電壓之間。第三 雙極晶體管Q3的集電極和基極共同耦合到第六節(jié)點(diǎn)a6。
基準(zhǔn)電壓電路211被配置成使得第一和第二 PMOS晶體管Pl和 P2形成電流鏡。另外，第二和第三CMOS晶體管C2和C3形成電流鏡。
當(dāng)給決閃存儲(chǔ)器件供電并且在特定間隔內(nèi)以高電平來施加POR信號(hào) 時(shí)，快閃存儲(chǔ)器件工作于待命模式，直到接收到操作命令為止。
通過最初以高電平施加的POR信號(hào)，第一 CMOS晶體管Cl被導(dǎo)通。 因此，第一節(jié)點(diǎn)al被耦合到地節(jié)點(diǎn)，從而變?yōu)榈碗娖?而且當(dāng)?shù)谝还?jié)點(diǎn) al變?yōu)榈碗娖綍r(shí)，第一和第二 PMOS晶體管Pl和P2被導(dǎo)通，從而將電 源電壓分別傳送到第二節(jié)點(diǎn)a2和第一節(jié)點(diǎn)al。在這種情況下，第三晶體 管P3也被導(dǎo)通，從而將電源電壓施加到第五節(jié)點(diǎn)a5。
當(dāng)?shù)谝籔MOS晶體管Pl被導(dǎo)通時(shí)，第二節(jié)點(diǎn)a2變?yōu)楦唠娖剑⒁?此導(dǎo)通第二和第三CMOS晶體管C2和C3。而且，當(dāng)?shù)诙?PMOS晶體管 P2被導(dǎo)通時(shí)，第一節(jié)點(diǎn)al逐漸變?yōu)楦唠娖?。因此，第三PMOS晶體管 P3逐漸關(guān)斷，從而使施加到第五節(jié)點(diǎn)a5的電壓降低。
當(dāng)?shù)谌鼵MOS晶體管C3導(dǎo)通時(shí)，施加到第一節(jié)點(diǎn)a2的電壓通過第 一電阻器R1和第二雙極晶體管Q2流到地，從而再次具有低電平。當(dāng)該 電壓為低電平時(shí)，第二 PMOS晶體管P2和第三PMOS晶體管P3凈皮導(dǎo)通， 并且逐漸被關(guān)斷。因此，具有均勻電平的電壓BGOUT在特定間隔之后被 施加到第五節(jié)點(diǎn)a5。
在如上配置的基準(zhǔn)電壓電路211中，第一至第三CMOS晶體管Cl 至C3是帶隙晶體管，其配置成處理高電壓，從而在運(yùn)行模式和待命模式 中都穩(wěn)定地工作。而且，通過利用第一至第三*晶體管Ql至Q3，改 善了溫度特性，從而輸出均勻電壓BGOUT,而不受周圍環(huán)境的影響.即， 電壓BGOUT大體上恒定，且不受周圍環(huán)境的明顯影響。
第五節(jié)點(diǎn)a5的電壓BGOUT輸入到基準(zhǔn)電壓生成電路213。
基準(zhǔn)電壓生成電路213的比較器COM基于對(duì)輸入到反相端子(-) 的電壓BGOUT與輸入到非反相端子(+ )的第八節(jié)點(diǎn)a8的電壓的比較 的結(jié)果來輸出基準(zhǔn)電壓REF。
笫三電阻器R3和第四電阻器R4在第七節(jié)點(diǎn)a7和地節(jié)點(diǎn)之間彼此串 聯(lián)耦合。根據(jù)第三和第四電阻器R3和R4的電阻比來分割第七節(jié)點(diǎn)a7處 的電壓。經(jīng)過分割的電壓被輸入到比較器COM的非反相端子。
因此，根據(jù)第三和第四電阻器的電阻比以及電壓BGOUT，在第七節(jié) 點(diǎn)處輸出具有均勻電平的基準(zhǔn)電壓。
下面描述根據(jù)本發(fā)明實(shí)施例的基準(zhǔn)電壓生成單元210的上述操作的 時(shí)序圖。
圖2C是圖2A的操作時(shí)序圖。
參考圖2C，笫五節(jié)點(diǎn)a5處的電壓BGOUT保持均勻電平，并且才艮據(jù) POR信號(hào)將第五節(jié)點(diǎn)a5處的電壓BGOUT輸出，從而可以知逸基準(zhǔn)電壓 REF保持在均勻電平并被輸出。這樣，不管是待命模式還是運(yùn)行模式， 都可均勻地保持基準(zhǔn)電壓REF的電壓電平。
因此，不管工作模式如何，具有包括根據(jù)本發(fā)明實(shí)施例的基準(zhǔn)電壓生 成單元210的VDC的快閃存儲(chǔ)器件通過利用由一個(gè)基準(zhǔn)電壓生成單元 210所提供的基準(zhǔn)電壓來工作，從而減小基準(zhǔn)電壓生成單元210所占據(jù)的 面積，由此在小型化方面具有優(yōu)勢。
雖然參考優(yōu)選實(shí)施例描述了本發(fā)明，但是并非意欲將本發(fā)明限制于 此。本領(lǐng)域技術(shù)人員仍然可以做出各種改變和修改而不背離本發(fā)明的范圍
和精神。
權(quán)利要求
1.一種電壓轉(zhuǎn)換電路，包括基準(zhǔn)電壓生成單元，用于生成基準(zhǔn)電壓，該基準(zhǔn)電壓具有大體均勻的電平，而與根據(jù)工作模式的輸入電壓的電平的改變無關(guān)；以及驅(qū)動(dòng)器單元，用于根據(jù)控制信號(hào)、通過利用由所述基準(zhǔn)電壓生成單元輸出的基準(zhǔn)電壓來生成和輸出運(yùn)行電壓或待命電壓。
2. 根據(jù)權(quán)利要求l所述的電壓轉(zhuǎn)換電路，其中所述基準(zhǔn)電壓生成單 元包括第一電壓生成單元，用于輸出第一基準(zhǔn)電壓，該第一基準(zhǔn)電壓具有大 體均勻的電平，而不受才艮據(jù)工作模式和外部溫度變化的電壓電平的改變的 影響；以及第二電壓生成單元，用于分割第一基準(zhǔn)電壓，并且輸出經(jīng)過分割的電 壓，作為第二基準(zhǔn)電壓。
3. 根據(jù)權(quán)利要求2所述的電壓轉(zhuǎn)換電路，其中所述第一電壓生成單 元通過上電復(fù)位(POR)信號(hào)來操作，并且將從外部源輸入的電壓轉(zhuǎn)換成 具有預(yù)定量值的第一電壓，且輸出所述第一電壓。
4. 根據(jù)權(quán)利要求2所述的電壓轉(zhuǎn)換電路，其中所述第一電壓生成單 元包括用于高電壓的帶隙晶體管。
5. 根據(jù)權(quán)利要求2所述的電壓轉(zhuǎn)換電路，其中所述第二電壓生成單 元包括電壓輸出單元，用于根據(jù)所述第一基準(zhǔn)電壓和所述控制信號(hào)之間的電 壓差來輸出具有大體均勻的量值的第二基準(zhǔn)電壓；電壓分割單元，用于基于預(yù)定比率來分割所述第二基準(zhǔn)電壓，并將經(jīng) 過分割的電壓反饋到所述電壓輸出單元，作為所述控制信號(hào)。
6. 根據(jù)權(quán)利要求2所述的電壓轉(zhuǎn)換電路，其中驅(qū)動(dòng)器單元包括運(yùn)行電壓提供單元，用于根據(jù)所述控制信號(hào)的輸入電平、通過利用所 述第二基準(zhǔn)電壓來輸出用于運(yùn)行操作的運(yùn)行電壓；以及待命電壓提供單元，用于才艮據(jù)所述控制信號(hào)的輸入電平、通過利用所 述第二基準(zhǔn)電壓來輸出用于待命操作的待命電壓。
7. 根據(jù)權(quán)利要求6所述的電壓轉(zhuǎn)換電路，其中當(dāng)所述控制信號(hào)為第 一電平時(shí)，輸出運(yùn)行電壓，而當(dāng)所述控制信號(hào)為第二電平時(shí)，輸出待命電 壓。
8. —種快閃存儲(chǔ)器件，包括存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列具有多個(gè)多電平單元；外圍電路單元，用于對(duì)所述存儲(chǔ)單元陣列中的數(shù)據(jù)進(jìn)行編程，或者讀 取所述存儲(chǔ)單元陣列中存儲(chǔ)的數(shù)據(jù)；以及電壓轉(zhuǎn)換電路，用于在將從所述快閃存儲(chǔ)器件外的外部源輸入的電壓轉(zhuǎn)換成無論工作模式如何均具有大體均勻的電平的電壓，以生成基準(zhǔn)電壓，并且通過利用所逸基準(zhǔn)電壓將根據(jù)工作模式的電壓提供給所述存儲(chǔ)單 元陣列和所述外圍電路單元。
9. 根據(jù)權(quán)利要求8所述的快閃存儲(chǔ)器件，其中所述電壓轉(zhuǎn)換電路包括基準(zhǔn)電壓生成單元，包括第一電壓生成單元和第二電壓生成單元，所 述第一電壓生成單元輸出第一基準(zhǔn)電壓，該第一基準(zhǔn)電壓具有大體均勻的 電平，而與根據(jù)工作模式和外部溫度的外部電壓的變化無關(guān)，所述第二電 壓生成單元用于分割所述第一基準(zhǔn)電壓，且將經(jīng)過分割的電壓輸出，作為 操作所需要的第二基準(zhǔn)電壓；以及驅(qū)動(dòng)器單元，其通過利用由所述基準(zhǔn)電壓生成單元輸出的第二基準(zhǔn)電 壓、根據(jù)工作模式來生成和輸出不同的電壓。
10. 根據(jù)權(quán)利要求9所述的快閃存儲(chǔ)器件，其中所述第一電壓生成單 元通過上電復(fù)位(POR)信號(hào)來操作，并且將外部電壓轉(zhuǎn)換成具有預(yù)定量 值的第一電壓，且輸出所述第一電壓。
11. 根據(jù)權(quán)利要求9所述的快閃存儲(chǔ)器件，其中所述第一電壓生成單 元包括用于高電壓的帶隙晶體管。
12. 根據(jù)權(quán)利要求9所述的快閃存儲(chǔ)器件，其中所述第二電壓生成單 元包括電壓輸出單元，用于根據(jù)所述第一基準(zhǔn)電壓和控制信號(hào)之間的電壓差 來輸出具有大體均勻的量值的第二基準(zhǔn)電壓；電壓分割單元，基于預(yù)定比率來分割所述第二基準(zhǔn)電壓，并且將經(jīng)過 分割的電壓反饋到所述電壓輸出單元，作為所述控制信號(hào)。
13. 根據(jù)權(quán)利要求9所述的快閃存儲(chǔ)器件，其中所述驅(qū)動(dòng)器單元包括:運(yùn)行電壓拔_供單元，用于根據(jù)控制信號(hào)的輸入電平、通過利用所述第 二基準(zhǔn)電壓來輸出用于運(yùn)行操作的運(yùn)行電壓；以及待命電壓提供單元，用于根據(jù)控制信號(hào)的輸入電平、通過利用所述第 二基準(zhǔn)電壓來輸出用于待命操作的待命電壓。
14. 根據(jù)權(quán)利要求13所述的快閃存儲(chǔ)器件，其中當(dāng)所述控制信號(hào)為 第一電平時(shí)，由所述電壓轉(zhuǎn)換單元輸出所i^it行電壓，而當(dāng)所述控制信號(hào) 為第二電平時(shí)，由所述電壓轉(zhuǎn)換單元輸出所述待命電壓。
15， 一種快閃存儲(chǔ)器件，包括快閃存儲(chǔ)芯片，具有配置成存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元陣列和配置成將數(shù)據(jù) 編程到所述存儲(chǔ)單元陣列中或從所述存儲(chǔ)單元陣列中讀取數(shù)據(jù)的外圍電 路單元；以及單個(gè)基準(zhǔn)電壓生成單元，其配置成根據(jù)測試位輸入來輸出基準(zhǔn)電壓；運(yùn)行電壓提供單元，其配置成接收所述基準(zhǔn)電壓和使能信號(hào)，所i^ 行電壓提供單元配置成在運(yùn)行狀態(tài)期間輸出運(yùn)行電壓；以及待命電壓提供單元，其配置成接收所述基準(zhǔn)電壓和使能信號(hào)，所述待 命電壓提供單元配置成在待命狀態(tài)期間輸出待命電壓，其中所述運(yùn)行電壓和待命電壓凈皮施加到所述快閃存儲(chǔ)芯片。
16.根據(jù)權(quán)利要求15所述的快閃存儲(chǔ)器件，其中所述運(yùn)行電壓提供 單元的使能信號(hào)和所述待命電壓提供單元的使能信號(hào)是相同的使能信號(hào)， 其中當(dāng)所述使能信號(hào)處于第一狀態(tài)時(shí)，所述運(yùn)行電壓提供單元祐 使能，而 當(dāng)所述使能信號(hào)處于第二狀態(tài)時(shí)，所述待命電壓提供單元被使能。
全文摘要
公開了電壓轉(zhuǎn)換器電路和具有該電路的快閃存儲(chǔ)器件。電壓轉(zhuǎn)換電路包括基準(zhǔn)電壓生成單元，用于生成基準(zhǔn)電壓，該基準(zhǔn)電壓具有均勻的電平，而與隨工作模式改變的輸入電壓的電平無關(guān)；以及驅(qū)動(dòng)器單元，用于根據(jù)控制信號(hào)、利用由基準(zhǔn)電壓生成單元輸出的基準(zhǔn)電壓來生成和輸出運(yùn)行電壓(active voltage)或待命電壓(standby voltage)。
文檔編號(hào)G11C16/30GK101354923SQ200810000708
公開日2009年1月28日 申請(qǐng)日期2008年1月14日 優(yōu)先權(quán)日2007年7月25日
發(fā)明者元參規(guī), 白侊虎, 車載元 申請(qǐng)人:海力士半導(dǎo)體有限公司