專利名稱：具有觸發(fā)元件的存儲(chǔ)單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及存儲(chǔ)裝置，尤其涉及被配置為有選擇地存取存 ^諸單元的電^各。
背景技術(shù)：
在常規(guī)存儲(chǔ)裝置尤其是常規(guī)半導(dǎo)體存儲(chǔ)裝置的情況下，在功能存儲(chǔ)裝置(例如，PLA、 PAL等)和表存儲(chǔ)裝置之間進(jìn)行區(qū)分通常 存在共性。例如， 一些表存儲(chǔ)裝置包括諸如PROM、 EPROM、 EEPROM、閃存等的ROM裝置(只讀存儲(chǔ)器)，以及諸如DRAM 和SRAM的RAM裝置(隨機(jī)存取存儲(chǔ)器或讀寫存儲(chǔ)器)。在SRAM (H態(tài)隨才幾存耳又存儲(chǔ)器)的情況下，單個(gè)存儲(chǔ)單元由 例如^皮配置為交叉耦合鎖存器的六個(gè)晶體管組成。在DRAM (動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器)的情況下，通常僅有一個(gè)單個(gè)的、相應(yīng)的控制電 容元件(例如，MOSFET的柵-源電容)被采用，其中電荷被儲(chǔ)存在 該電容中。然而，DRAM中的電荷4叉一皮保留^艮短的時(shí)間，必須沖丸4亍 周期性更新，以維持?jǐn)?shù)據(jù)狀態(tài)。與DRAM相反，SRAM不需要更 新，儲(chǔ)存在存儲(chǔ)單元中的數(shù)據(jù)保留的時(shí)間和供給SRAM的合適的供 電電壓的時(shí)間 一樣長(zhǎng)。SRAM和DRAM均#皮當(dāng)作易失性存儲(chǔ)器， 其中，僅數(shù)據(jù)狀態(tài)被保留的時(shí)間為和供應(yīng)給其的能量的時(shí)間一樣長(zhǎng)。和易失性存儲(chǔ)器相反，非易失性存4諸裝置(NVM)，例如， EPROM、 EEPROM、以及閃存，展示出不同的特性，其中，即l吏當(dāng)與其相關(guān)的供電電壓被切斷時(shí)所存儲(chǔ)的數(shù)據(jù)也能保留。這種類型的 存儲(chǔ)器在用于多種類型的通信裝置(諸如，在移動(dòng)電話的電子rolodex中)方面具有很多優(yōu)勢(shì)，其中，存儲(chǔ)在其中的數(shù)據(jù)即使在移 動(dòng)電話關(guān)閉時(shí)也會(huì)保留。一種類型的非易失性存儲(chǔ)器被稱之為阻抗或電阻開關(guān)存儲(chǔ)裝 置。在這種阻抗存儲(chǔ)器中，位于兩個(gè)合適的電極(例如，正極和負(fù) 極)之間的存儲(chǔ)材料通過合適的開關(guān)處理被放置在或高或低的導(dǎo)電 狀態(tài)，其中，高的導(dǎo)電狀態(tài)對(duì)應(yīng)于邏輯'T，以及低的導(dǎo)電狀態(tài)對(duì)應(yīng) 于邏輯"0"(或者相反)。合適的阻抗存儲(chǔ)器可以是例如4丐鈦礦存儲(chǔ) 器，正如W. W. Zhuamg等人在IEDM 2002的"Novell Colossal Magnetoresistive Thin Film Nonvolatile Resistance Random Access Memory (RRAM)"所描述的，也可以是例如二元氧化物中的阻抗開 關(guān)(OxRAM )，正如I. G. Baek等人在IEDM 2005的"Multi-layer crosspoint binary oxide resistive memory ( OxRAM ) for post-NAND storage application", 還可以是相變存儲(chǔ)器(phase change memory, PCRAM )和導(dǎo)電橋4妄RAM ( conductive bridging RAM, CBRAM )， 正i口 M. Kund等人在IEEE 2005的"Conductive bridging RAM (CBRAM): An emerging non-volatile memory technology scalable to sub 20 nm"。在相變存儲(chǔ)器的情況下，合適的AlL族化合物(例如GeSbTe或 AglnSbTe化合物)可以例如一皮用作位于兩個(gè)相應(yīng)電4及之間的活性材 料。硫族化合物材料可通過合適的開關(guān)處理被置于非晶狀(例如相 當(dāng)弱的導(dǎo)電狀態(tài))或者晶態(tài)(例如相當(dāng)強(qiáng)的導(dǎo)電狀態(tài))，從而變現(xiàn)的 和以上所重點(diǎn)表述的可變電阻元件一樣，可以用作不同的凝:據(jù)狀態(tài)。為了實(shí)現(xiàn)相變材沖牛乂人非晶態(tài)到晶態(tài)的改變，合適的加熱電流凈皮 施加給電極，其中電流加熱相變材料超過其結(jié)晶溫度。這種才喿作通 常被稱作SET操作(設(shè)置操作)。類似地，從晶態(tài)到非晶態(tài)的狀態(tài)改變通過施加適當(dāng)?shù)牧跓犭娏髅}沖來實(shí)現(xiàn)，其中，相變材泮+凈皮加熱 超過其融化溫度，以及在其快速冷卻處理期間獲得非晶態(tài)。這種才喿作通常被稱之為RESET操作(重置操作)。SET操作和RESET操 作的組合是一種將數(shù)據(jù)寫入相變材料單元的手段。傳統(tǒng)上，諸如相變存儲(chǔ)裝置的阻抗開關(guān)存儲(chǔ)器被以存儲(chǔ)裝置的 核心區(qū)域中的一個(gè)或多個(gè)相變單元陣列組織，其中，每個(gè)相變存儲(chǔ) 單元均由耦合至選4奪開關(guān)裝置的相變存儲(chǔ)單元組成。 一種常力見結(jié)構(gòu) 如圖1所示，其中，相變?cè)蘒O被耦合在位線12和單極選擇晶體 管14之間。字線16被耦合至晶體管14的基才及端。通過正確地尋址 位線12和與其關(guān)聯(lián)的字線16，數(shù)據(jù)可被寫入并從其中讀出。以上發(fā)明內(nèi)容下述展示出簡(jiǎn)單的介紹，以提供對(duì)本發(fā)明的一個(gè)或多個(gè)方面的 基本理解。發(fā)明內(nèi)容并非用于對(duì)本發(fā)明的概括性描述，不應(yīng)該-故用 來識(shí)別本發(fā)明的重要或關(guān)鍵元素，也不應(yīng)該被用來描繪其范圍。相 反，本發(fā)明內(nèi)容的首要目的是以簡(jiǎn)單的形式展示本發(fā)明的一些概念， 作為隨后呈現(xiàn)的更詳細(xì)的"i兌明書的前奏。在本發(fā)明的一個(gè)實(shí)施例中，披露了一種存儲(chǔ)裝置，包括多條成 行延伸的字線和多條成列延伸的位線。該存儲(chǔ)裝置還包括耦合在字 線和位線之間的單極存儲(chǔ)單元。該存儲(chǔ)單元包括通過觸發(fā)元件有選 擇地耦合至該位線的存儲(chǔ)元件。在本發(fā)明的另 一個(gè)實(shí)施例中， -坡露了 一種存取單極存儲(chǔ)單元的 方法。存卩諸單元可經(jīng)由耦合至字線的觸發(fā)元件有選^^也井禹合至4立線， 該方法包括將位線升至存取電壓，并脈沖施加給字線，該脈沖的脈 沖持續(xù)時(shí)間小于將所述單極存儲(chǔ)元件的存取的持續(xù)時(shí)間。在另 一個(gè)實(shí)施例中，施加給字線的脈沖的持續(xù)時(shí)間和讀存取的 時(shí)間一才羊長(zhǎng)。在另 一個(gè)實(shí)施例中，施加給字線的脈沖的持續(xù)時(shí)間長(zhǎng)于讀存取 時(shí)間。下面的說明和附圖將詳細(xì)描述本發(fā)明的示范性方面和實(shí)施方 式。這4又示出一些采用了本發(fā)明的原理的變4匕形式。


圖1是示出常規(guī)存儲(chǔ)器結(jié)構(gòu)的示意圖，該常規(guī)性存儲(chǔ)器結(jié)構(gòu)采用對(duì)相互關(guān)聯(lián)的存儲(chǔ)元件進(jìn)行選擇存取的選擇晶體管；圖2是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的，采用對(duì)相互關(guān)聯(lián)的存 儲(chǔ)元件進(jìn)行選擇存取的觸發(fā)元件的存儲(chǔ)器結(jié)構(gòu)的示意圖；圖3和圖4是示出才艮據(jù)本發(fā)明的多個(gè)實(shí)施例的示例性觸發(fā)元件 的示意圖；圖5示出了突出顯示4艮據(jù)本發(fā)明的實(shí)施例的處于多個(gè)偏壓狀態(tài) 的觸發(fā)元件的特性的兩條曲線；的存儲(chǔ)裝置結(jié)構(gòu)的框圖；圖7是示出根據(jù)本發(fā)明的實(shí)施例的采用可控硅裝置作為觸發(fā)元 件的存儲(chǔ)裝置結(jié)構(gòu)的示意圖；圖8是示出根據(jù)本發(fā)明的實(shí)施例的采用垂直可控硅裝置作為觸 發(fā)器元件的存儲(chǔ)陣列的一部分的部分設(shè)計(jì)的平面圖，其中，字線圍 繞垂直可控^l:結(jié)構(gòu)；圖9是示出根據(jù)本發(fā)明的實(shí)施例的具有由圖8中的字線圍繞的 部分的垂直可控^圭裝置的部分透^L圖；圖10是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的采用垂直可控硅裝置 作為觸發(fā)元件的存儲(chǔ)陣列的一部分的部分i殳計(jì)的平面圖，其中字線 基本與垂直可控硅結(jié)構(gòu)鄰接；圖11是示出根據(jù)本發(fā)明的實(shí)施例的具有與圖IO中的字線鄰接 的部分的垂直可控石圭裝置的部分側(cè)一見圖；圖12是示出根據(jù)本發(fā)明的另一實(shí)施例的形成在半導(dǎo)體襯底之 上或之中的橫向可控硅裝置的部分側(cè)視圖；以及圖13是示出根據(jù)本發(fā)明的實(shí)施例的用于存取諸如圖3或圖6 的裝置結(jié)構(gòu)的存儲(chǔ)裝置的方法的流程圖。
具體實(shí)施方式
下面將參照附圖描述本發(fā)明的一個(gè)或多個(gè)實(shí)施方式，其中，相 同的標(biāo)號(hào)通篇被用來表示相同的部件(元素)。本發(fā)明涉及存儲(chǔ)電路 結(jié)構(gòu)和用于尋址這種結(jié)構(gòu)的相關(guān)方法。圖2是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的，采用對(duì)相互關(guān)聯(lián)的存 儲(chǔ)元件進(jìn)行選擇存取的觸發(fā)元件的存儲(chǔ)器結(jié)構(gòu)20的示意圖。在圖2 的實(shí)施例中，NOR類型的存4諸結(jié)構(gòu)具有諸如l禹合至位線22的相變 存儲(chǔ)元件21的單極存儲(chǔ)元件，然而，任意阻抗開關(guān)型存儲(chǔ)元件(電 阻開關(guān)型存儲(chǔ)元件)可一皮采用，并且應(yīng)一皮;現(xiàn)為落入本發(fā)明的范圍。 觸發(fā)元件24被耦合在存儲(chǔ)元件21和字線26之間，可#:才喿作以通過 建立貫通至源線(SL ) 28的導(dǎo)電路徑將存4諸元件有選擇地耦合至位 線22,源線(SL) 28 ,皮耦合至諸如電^各地的預(yù)定電位。觸發(fā)元件24經(jīng)由字線26通過施加給其的脈沖激活。觸發(fā)元件24有利地不需 要字線26在對(duì)存儲(chǔ)單元21的整個(gè)存取期間被維持在高電壓。在本發(fā)明的一個(gè)實(shí)施例中，觸發(fā)元件24包括可控硅裝置，如圖 3所示。在圖3的實(shí)施例中，可控硅元件24具有正極30、負(fù)極32 和才冊(cè)才及(gate) 34。在一個(gè)實(shí)施例中，可控硅元件可^皮當(dāng)作補(bǔ)償再 生式開關(guān)，其中，第一晶體管Ql具有來源于第二晶體管Q2的基電 流，以及其中，第二晶體管具有來源于第一晶體管Ql的基電流。 可控硅元件24可,皮用作開關(guān)，其中基電流一皮施加給棚-極端34 (經(jīng) 由在一個(gè)實(shí)施例中施加給其的電壓)，以及Ql導(dǎo)通，從而使得Q2 導(dǎo)通。兩個(gè)晶體管彼此饋電的方式有時(shí)被稱作再生式開關(guān)或前向饋 電。在可控硅元件24導(dǎo)通后，該裝置保持導(dǎo)電，即使在節(jié)點(diǎn)34處 的柵極驅(qū)動(dòng)電壓被去除。因此，在一個(gè)實(shí)施例中，可控硅元件24 可僅通過一個(gè)短脈沖被激活或觸發(fā)。結(jié)果，在耦合至字線的柵極34 處的激活信號(hào)不必在貫穿整個(gè)存取時(shí)間期間保持為高。可控硅元件 24可通過降低電壓直至低于預(yù)定電壓(通常,皮稱作最小保持電壓) 來關(guān)閉或去;敫活可控石圭元件24。減少電流的一種方式是通過^f吏正^L 端和負(fù)極端(30和32)短路，諸如通過將經(jīng)由存儲(chǔ)元件21可才喿作 地耦合至正才及30的位線22降至源線(SL )電壓(其在一個(gè)實(shí)施例 中是電^各i也)。圖4是經(jīng)常,皮用來表示可控硅元件的觸發(fā)元件的另一示意圖。 應(yīng)當(dāng)理解，盡管在一個(gè)實(shí)施例中示出和說明的傳統(tǒng)的可控石圭元件， 本發(fā)明預(yù)期任意類型的觸發(fā)裝置或電^^,這種變化應(yīng)當(dāng)為理解為落 入本發(fā)明的保護(hù)范圍。圖5示出根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例(諸如圖6中的存儲(chǔ) 裝置結(jié)構(gòu)50)的操作中的可控硅元件的曲線圖。圖6的結(jié)構(gòu)50是"n"列和"m"行(分別包括位線52a-52n和位線54a-54m ) i殳置的存儲(chǔ)器陣列部分。在一個(gè)實(shí)施例中，陣列部分5(H皮以NOR型結(jié) 構(gòu)配置，其中，每個(gè)存儲(chǔ)單位單元56被耦合在相應(yīng)的位線52和共 源線(SL )之間。每個(gè)單位單元56包括單極存儲(chǔ)元件或組件21以 及觸發(fā)元件24。每個(gè)觸發(fā)元件24進(jìn)一步纟皮耦合至相應(yīng)的字線54, 并被配置以基于相應(yīng)的字線54的脈沖狀態(tài)將相應(yīng)的存儲(chǔ)元件21有 選沖奪地電耦合至其相應(yīng)的位線52?，F(xiàn)在參考圖5和圖6，在操作中，觸發(fā)元件24在圖6的架構(gòu)50 中進(jìn)行如下操作。當(dāng)特定位線52b為低時(shí)，圖5的頂部曲線60是 才是供4言息的(informative )。在一個(gè)實(shí)施例中正才及-負(fù)才及電壓小于約2 V的情況下，觸發(fā)元件24起到開路電路的作用，從而從它們的相應(yīng) 位線電隔離與字線相關(guān)聯(lián)的相應(yīng)存儲(chǔ)元件21 。通過將與存儲(chǔ)元件關(guān) 聯(lián)的位線保持在低電壓值(諸如相應(yīng)的源線(SL)處的值)來維持 這一狀態(tài)。在一個(gè)實(shí)施例中，這個(gè)值可以是0V。如果位線電壓上 升至基本比相應(yīng)的源線電壓高2 V,則觸發(fā)元件擊穿，如圖5的62 處的快速恢復(fù)電壓所示出的。結(jié)果，在本發(fā)明的一個(gè)實(shí)施例中，位 線存取電壓被維持在約2V或更小，以防止觸發(fā)元件的不希望擊穿。通過優(yōu)化觸發(fā)元件的一個(gè)或多個(gè)處理參lt,擊穿電壓可^皮控制 在不同于2 V的電壓。仍參考圖5和圖6,當(dāng)存儲(chǔ)單元^皮存^f又時(shí)，字線電壓至少暫時(shí)為 非零，相應(yīng)的位線52被升至存取電壓。如圖5中的曲線66所示， 這樣4吏得觸發(fā)元件24以與其相關(guān)if關(guān)的前向偏置電壓動(dòng)作，在一個(gè)實(shí) 施例中，該前向偏置電壓與傳統(tǒng)的二極管的前向偏置電壓類似。在 觸發(fā)元件動(dòng)作的情況下，所關(guān)聯(lián)的存儲(chǔ)元件21被電耦合至相應(yīng)的位 線52,并且可用于存耳又，諸如讀"t喿作或?qū)?乘作。乂人上述討i侖可以理 解，相應(yīng)的位線54僅需要被升高至足夠的觸發(fā)電壓達(dá)較短時(shí)間，使13得觸發(fā)元件24被激活，此后，位線可被恢復(fù)至低電位，且觸發(fā)元件 24繼續(xù)動(dòng)作。另外，對(duì)于其它未選4奪位線而言，當(dāng)未選4奪位線被保持在4氐電 壓時(shí)，字線上的"永沖不會(huì)^吏得相應(yīng)的觸發(fā)元〗牛動(dòng)作，原因在于，觸 發(fā)元件被有效地短路。另外，通過不在整個(gè)存耳又時(shí)間期間保持相應(yīng) 的字線為高，極大地降低了和未選一奪位線相關(guān)的任何漏電。現(xiàn)在回到圖7，根據(jù)本發(fā)明的另一實(shí)施例披露了另一結(jié)構(gòu)60。 在圖7中，觸發(fā)元件24通過特定類型的觸發(fā)元件替換，也就是可控 硅元件24，，其中，柵極端被耦合至相應(yīng)的字線54。另外，其正極 被耦合至相應(yīng)的存儲(chǔ)元件21，同時(shí)其負(fù)極被耦合至共源線(SL)。 在脈沖一皮施加鄉(xiāng)合字線54時(shí)(當(dāng)相應(yīng)的位線52處于存耳又電壓時(shí))，可 控石圭元件24，一皮激活，并在整個(gè)存耳又時(shí)間期間動(dòng)作，當(dāng)相應(yīng)的^f立線 向源線電壓降j氐時(shí)，其纟冬止。如supra所討i侖的，由于字線4又需要 -故升壓足夠長(zhǎng)的時(shí)間來觸發(fā)可控硅24，，其顯著的短于整個(gè)存耳又時(shí) 間周期，顯著地降低了與未選擇位線相關(guān)的漏電。圖6和圖7的結(jié)構(gòu)50和60可以任意設(shè)計(jì)方式實(shí)現(xiàn)，所有這些 改變均被認(rèn)為落入本發(fā)明的范圍。在一個(gè)實(shí)施例中，可采用一種i殳 計(jì)，其中，觸發(fā)元件24包括半導(dǎo)體SCR型裝置，具有垂直定向的 pnpn配置結(jié)構(gòu)，如圖8和9中參考標(biāo)號(hào)100所示出的。在圖8中， 提供了存儲(chǔ)陣列的一部分的不完整平面圖，其中，字線102成行橫 向延伸，位線104成列在其上垂直延伸。字線102伏在半導(dǎo)體S于底 106 (在一個(gè)實(shí)施例中為n型材料)之上，在一個(gè)實(shí)施例中，絕緣層 (未示出)相互交叉。覆蓋字線102的是絕緣層(未示出)，穿過絕 纟彖層形成垂直延伸的溝道，進(jìn)一步延伸通過相應(yīng)的<立線和底部絕*彖 體。在一個(gè)實(shí)施例中，氧4匕物4于墊(或絕纟彖體)4妄著形成在延伸進(jìn) 字線的孔周圍，接著通過選4奪性外延沉積形成p型半導(dǎo)體材沖牛110(在字線孔中)。后續(xù)在溝道中形成n型材料112和另一 p型材料 114導(dǎo)致形成垂直SCR結(jié)構(gòu)。在一個(gè)實(shí)施例中，另一個(gè)薄絕緣體形 成在其上(未示出)，接著在溝道中形成存儲(chǔ)材料120。傳導(dǎo)位線104 接著形成(在一個(gè)實(shí)施例中是沉積和圖樣化)在其上，形成與存儲(chǔ) 元件材料120的電4妄觸。如從圖8所看到的，設(shè)計(jì)提供了緊湊單位單元130，其中，其區(qū) 域通過控制被首先驅(qū)動(dòng)，其中，設(shè)置字線和位線。字線102和可控 硅24之間的薄絕緣材料提供了其電容耦合。另外，可控硅元件24 和存儲(chǔ)元件材料120之間的絕緣材料還提供了它們之間的電容耦 合。圖10是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的采用垂直可控石圭裝置作 為觸發(fā)元件的存儲(chǔ)陣列部分150的設(shè)計(jì)的部分平面圖。陣列部分150 包括字線102和位線104。參看圖10和圖11，可控硅元件24是通 過存儲(chǔ)元件120電耦合至覆蓋位線104的垂直結(jié)構(gòu)。在一個(gè)實(shí)施例 中，絕緣材料(未示出)介于區(qū)域114和120之間，以提供存儲(chǔ)元 件120和可控娃元件24之間的電容耦合。和圖8和圖9中的設(shè)計(jì)相 反，圖10和圖11的垂直可4空石圭結(jié)構(gòu)不沿相應(yīng)的字線102延伸，而 是沖黃向鄰接字線結(jié)構(gòu)102。在一個(gè)實(shí)施例中，絕緣材料(未示出) 駐留在字線102和可控硅元件24的區(qū)域110之間，以提供到其的電 容耦合。圖10中示出的所產(chǎn)生的單位單元160示出了沿垂直可控硅元件 /存儲(chǔ)元件結(jié)構(gòu)兩旁延伸的字線102。這種設(shè)計(jì)允許字線102盡可能 的薄，而不用考慮由于在區(qū)域變薄的阻抗部，在該區(qū)i或，字線否則 可能環(huán)繞可控^:元件。在本發(fā)明的另一實(shí)施例中，可控硅裝置24可包括圖12所示的 橫向結(jié)構(gòu)，與圖9和圖11所示出的垂直結(jié)構(gòu)相反。每個(gè)可控硅元件 對(duì)24均共享物理共源線(SL),并包4舌可控硅裝置的一部分106。 在一個(gè)實(shí)施例中，可控硅元件24形成在半導(dǎo)體襯底中，或者在另一 個(gè)實(shí)施例中，形成在半導(dǎo)體襯底表面上?？煽厥缭?4經(jīng)由垂直延 伸的導(dǎo)電接觸件182電耦合至其相應(yīng)的存儲(chǔ)元件120,導(dǎo)電4妾觸件 延伸穿過絕緣材料(為了簡(jiǎn)潔起見，未示出)。相應(yīng)的字線102形成 在每個(gè)可控硅元件24的一部分110之上。在一個(gè)實(shí)施例中，絕鄉(xiāng)彖材 料(未示出)介于它們之間，以提供字線和可控硅元件之間的電容 耦合。根據(jù)本發(fā)明的另一實(shí)施例，在圖13中提供了存取單極存儲(chǔ)裝置 的方法，以參考標(biāo)號(hào)200示出。盡管方法200和本發(fā)明的其它方法 如下示出和描述為一系列4亍動(dòng)或事件，應(yīng)當(dāng)理解，本發(fā)明并不限于 這種行動(dòng)或事件的示范性順序。例如， 一些行動(dòng)可以不同順序發(fā)生， 和/或與此處所示出和/或描述的這些內(nèi)容不同的^f亍動(dòng)或時(shí)間同步發(fā) 生。另外，不是所有的示范性行動(dòng)都被需要以用來實(shí)現(xiàn)根據(jù)本發(fā)明 的方法。最初，方法200在202處開始，將位線升至存耳又電壓。在一個(gè) 實(shí)施例中，對(duì)存儲(chǔ)器裝置的陣列部中的一個(gè)或多個(gè)存儲(chǔ)元件的存取 包括讀操作，然而，在另一個(gè)實(shí)施例中，存取包括寫才喿作或編程梯: 作。在讀操作中，可從一個(gè)或多條位線存取一個(gè)存儲(chǔ)元件。使元件 被讀取的每條相應(yīng)位線被升至位線讀取電壓。在一個(gè)實(shí)施例中，位 線讀取電壓小于和此處所采用的觸發(fā)元件24關(guān)聯(lián)的擊穿電壓。這樣在一個(gè)實(shí)施例中，參看圖6，只要位線52已經(jīng)升至合適的存取電壓， 方法200進(jìn)行至204,其中，脈沖施加給與相應(yīng)的存儲(chǔ)單元關(guān)聯(lián)的 相應(yīng)字線54。如上述所強(qiáng)調(diào)的，由于觸發(fā)元〗牛24,字線3永沖不需要 和存取時(shí)間周期一樣長(zhǎng)的時(shí)間。相反，短脈沖激活觸發(fā)元件24，從而將相應(yīng)的存儲(chǔ)元件21電耦合至相應(yīng)的位線52。位線52中流動(dòng)的 電流因此是相應(yīng)的存儲(chǔ)單元21的數(shù)據(jù)狀態(tài)的函數(shù)，且該電流凈皮讀出 以識(shí)別lt據(jù)狀態(tài)。在本發(fā)明的另一實(shí)施例中，存取包括寫操作或編程才喿作。在一 個(gè)存儲(chǔ)元件包括相變存儲(chǔ)元件的實(shí)施例中，存4諸元件基于施加到其 上的電流或電壓的量和持續(xù)時(shí)間被設(shè)置(SET)或重置(RESET )。 在一個(gè)實(shí)施例中，用于SET操作的位線電壓小于用于RESET #:作 的位線電壓。由于脈沖持續(xù)時(shí)間不能通過字線控制，相應(yīng)位線;故恢 復(fù)到低值以去激活觸發(fā)元件的定時(shí)(timing)將指示編程電流脈沖 的持續(xù)時(shí)間。因此，在SET編程操作期間，方法200包括在202處將相應(yīng)的 位線52升至SET電壓(低于RESET電壓)。3妾著，在204處，月永 沖被施加給相應(yīng)的字線54，從而將相應(yīng)的存儲(chǔ)元件電耦合至上升的 位線。由于字線上的脈沖持續(xù)時(shí)間將不能影響觸發(fā)元件的繼續(xù)傳導(dǎo)， 所以采用位線電壓關(guān)閉觸發(fā)元件24。另夕卜，SET脈沖的持續(xù)時(shí)間通 過用來激活觸發(fā)元件的字線的脈沖和當(dāng)位線SET電壓凈皮降低以關(guān)閉 觸發(fā)元件24 (在圖13的206處)的時(shí)間之間的時(shí)間周期示出。在 一個(gè)實(shí)施例中，SET持續(xù)時(shí)間是長(zhǎng)于RESET才喿作持續(xù)時(shí)間的時(shí)間 周期。在一個(gè)實(shí)施例中，SET和RESET脈沖持續(xù)時(shí)間和SET才喿作和 RESET操作通過施加功率來區(qū)分的時(shí)間相同。在一個(gè)實(shí)施例中，SET^喿作以施加給單元的大功率電平初始化， 以擊穿存儲(chǔ)元件，接著通過脈沖傳輸較少能量以使存儲(chǔ)元件結(jié)晶。在RESET期間，在202處，位線一皮才是升至RESET電壓，在一 個(gè)實(shí)施例中大于SET值。字線接著在204處被脈沖，以激活觸發(fā)元件，接著RESET位線電壓在206處以RESET電流脈沖所需要的時(shí) 間-故降j氐，其中，降^f氐位線電壓去激活觸發(fā)元件。在一個(gè)實(shí)施例中， RESET位線電壓被降低的時(shí)間周期小于SET操作的時(shí)間周期，其 中，RESE;T電流脈沖在數(shù)量上大于SET脈沖，在持續(xù)時(shí)間上短于 SET月永沖。盡管已經(jīng)參照 一個(gè)或多個(gè)實(shí)施例說明和描述了本發(fā)明，可以對(duì) 示范性實(shí)施例進(jìn)行各種改變和/或修改，而不脫離所附的權(quán)利要求的 精神和范圍。特別地，在上述元件或結(jié)構(gòu)(組件、裝置、電路、系 統(tǒng)等)所執(zhí)行的各種功能方面，用來描述這種元件的術(shù)語(包括"裝 置(means)"的參考)一皮用來對(duì)應(yīng)于，除非特別示出，4丸4亍所描述 的部件的專用功能的任何元件或結(jié)構(gòu)(例如，功能上等同)，即使沒 有結(jié)構(gòu)上對(duì)應(yīng)于所披露的、用于執(zhí)行本發(fā)明的示范性實(shí)施方式的功 能的結(jié)構(gòu)。另外，盡管已經(jīng)僅參照多個(gè)實(shí)施方式中之一來披露本發(fā) 明的特定特征，這種特征可與其它實(shí)施方式的一個(gè)或多個(gè)其它特征 合并，并且對(duì)于任意給定或特定應(yīng)用是有利的。另外，在某種程度 上，術(shù)i吾"包4舌(including )，，、"包4舌(includes )，，、"具有(having )，，、 "具有(has)"、"具有(with)"或其變換形式—皮用在具體實(shí)施方式
和權(quán)利要求中，這樣的術(shù)語旨在包括與術(shù)語"包括(comprising)" 類似、的方式在內(nèi)。
權(quán)利要求
1.一種存儲(chǔ)裝置，包括多條成行延伸的字線和多條成列延伸的位線；以及耦合在字線和位線之間的存儲(chǔ)單元，所述存儲(chǔ)單元包括通過觸發(fā)元件有選擇地耦合至所述位線的單極存儲(chǔ)元件。
2. 根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其中，所述觸發(fā)元件包括耦 合至所述字線的可控-圭元件。
3. 根據(jù)權(quán)利要求2所述的存儲(chǔ)裝置. 置為在將脈沖施加到其柵極上時(shí):存儲(chǔ)元件耦合至所述位線，其中， 述存儲(chǔ)單元的存取的持續(xù)時(shí)間。
4. 根據(jù)權(quán)利要求2所述的存儲(chǔ)裝置:置為在將脈沖施力口到其柵極上時(shí):存4諸元件耦合至所述位線，其中， 述存儲(chǔ)單元的存取的持續(xù)時(shí)間。
5. 根據(jù)權(quán)利要求2所述的存儲(chǔ)裝置.置為在將"永沖施加到其柵-才及上時(shí):存儲(chǔ)元件耦合至所述位線，其中， 述存儲(chǔ)單元的存取的持續(xù)時(shí)間。其中，所述可控石圭元件-陂配 經(jīng)由相應(yīng)的字線將所述單極 所述"永沖的持續(xù)時(shí)間小于所其中，所述可控石圭元4牛,皮配 經(jīng)由相應(yīng)的字線將所述單極所述^o中的持續(xù)時(shí)間等于所其中，所述可控石圭元件凈皮配 經(jīng)由相應(yīng)的字線將所述單招_ 所述脈沖的持續(xù)時(shí)間大于所
6. 根據(jù)權(quán)利要求1所述的存儲(chǔ)裝置，其中，所述單極存儲(chǔ)元件包括阻抗開關(guān)存儲(chǔ)元件。
7. 根據(jù)權(quán)利要求6所述的存儲(chǔ)裝置，其中，所述阻抗開關(guān)存儲(chǔ)元件包括相變存儲(chǔ)元件。
8. —種存儲(chǔ)單元，包括與位線相關(guān)聯(lián)的單極存儲(chǔ)元件；觸發(fā)元件， 一皮配置為有選4奪地將所述單才及存^f諸元件電耦合 至所述位線，以對(duì)其進(jìn)行存取。
9. 根據(jù)權(quán)利要求8所述的存儲(chǔ)單元，其中，所述觸發(fā)元件包括可 控石圭元件，所述可控石圭元件具有耦合至與相應(yīng)的單才及存4渚元件 相關(guān)聯(lián)的字線的4冊(cè)極。
10. 根據(jù)權(quán)利要求9所述的存儲(chǔ)單元，其中，所述可控硅元件被配 置為在將"永沖施加到其4冊(cè)才及上時(shí)，經(jīng)由相應(yīng)的字線將所述單^L 存儲(chǔ)元件耦合至所述位線。
11. 根據(jù)權(quán)利要求8所述的存儲(chǔ)單元，其中，所述單極存儲(chǔ)元件包 4舌阻抗開關(guān)存j諸元件。
12. 根據(jù)權(quán)利要求11所述的存儲(chǔ)單元，其中，所述阻抗開關(guān)存儲(chǔ) 元件包纟舌相變存^f諸元件。
13. —種存儲(chǔ)裝置，包括多條成行延伸的字線和多條成列延伸的位線；以及耦合裝置，用于有選擇地將單極存4諸元件電耦合至相應(yīng)的 位線，其中，所述耦合裝置在脈沖施加到其上時(shí)被激活，以及 其中，所述脈沖的持續(xù)時(shí)間小于將所述單極存儲(chǔ)元件電耦合至 所述位線的持續(xù)時(shí)間。
14. 根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其中，所述耦合裝置包括 可控硅元件，所述可控硅元件具有耦合至相應(yīng)的字線的柵極 端，其中，所述脈沖經(jīng)由所述相應(yīng)的字線施加給所述4冊(cè)才及端。
15. 根據(jù)權(quán)利要求13所述的存儲(chǔ)裝置，其中，所述單極存儲(chǔ)元件 包括阻抗開關(guān)存^諸元件。
16. 根據(jù)權(quán)利要求15所述的存儲(chǔ)裝置，其中，所述阻抗開關(guān)存儲(chǔ) 元件包纟舌相變存4諸元件。
17. —種存儲(chǔ)裝置，包括單極存儲(chǔ)裝置陣列，以多個(gè)行和列i殳置，分別包括字線和 位線，其中每個(gè)存儲(chǔ)裝置經(jīng)由觸發(fā)裝置有選4奪地電耦合至相應(yīng) 的位線，所述觸發(fā)裝置被配置為通過持續(xù)時(shí)間小于與其相關(guān)的 存取持續(xù)時(shí)間的脈沖激活。
18. 根據(jù)權(quán)利要求17所述的存儲(chǔ)裝置，其中，所述存儲(chǔ)裝置包括 阻抗開關(guān)存儲(chǔ)元件，其中，所述觸發(fā)裝置包括可控硅元件。
19. 根據(jù)權(quán)利要求18所述的存儲(chǔ)裝置，其中，所述可控硅元件包 括形成在半導(dǎo)體襯底上的垂直結(jié)構(gòu)，其中，所述阻抗開關(guān)存儲(chǔ) 元件形成在所述垂直可控硅元件之上。
20. 根據(jù)權(quán)利要求19所述的存儲(chǔ)裝置，其中，所述相應(yīng)的位線在 所述阻抗開關(guān)存儲(chǔ)元件之上延伸，并電耦合至所述阻抗開關(guān)存 儲(chǔ)元件，以及其中，所述相應(yīng)的位線圍繞并電耦合至所述可控 硅元件的柵4及端部分。
21. 4艮據(jù)權(quán)利要求19所述的存儲(chǔ)裝置，其中，所述相應(yīng)的位線在 所述阻抗開關(guān)存儲(chǔ)元件之上延伸，并電耦合至所述阻抗開關(guān)存 儲(chǔ)元件，以及其中，所述相應(yīng)的字線橫向鄰"l妄并電耦合至所述 可控硅元件的柵極端部分。
22. 根據(jù)權(quán)利要求19所述的存儲(chǔ)裝置，其中，所述可控硅元件包 括形成在半導(dǎo)體襯底之中或之上的橫向結(jié)構(gòu)。
23. 根據(jù)權(quán)利要求22所述的存儲(chǔ)裝置，其中，所述相應(yīng)的位線在 所述相應(yīng)的開關(guān)存4諸元件之上延伸，并電并禹合至所述相應(yīng)的開 關(guān)存儲(chǔ)元件，以及所述存儲(chǔ)裝置進(jìn)一步包括垂直延伸傳導(dǎo)接觸 件，用于將所述阻抗開關(guān)存儲(chǔ)元件電耦合至所述可控石圭元件。
24. 4艮據(jù)權(quán)利要求23所述的存儲(chǔ)裝置，其中，所述相應(yīng)的字線在 所述相應(yīng)的位線之下并在所述可控-圭元4牛之上延伸，并與其片冊(cè)極端電接觸。
25. —種存取單極存儲(chǔ)單元的方法，所述單才及存4諸單元經(jīng)由耦合至 字線的觸發(fā)元件有選^^地耦合至位線，包括將所述位線升至存取電壓；以及將脈沖施加給所述字線，所述脈沖的脈沖持續(xù)時(shí)間小于所 述單極存儲(chǔ)單元的存取的持續(xù)時(shí)間。
26. 根據(jù)權(quán)利要求25所述的方法，其中，所述存取包括讀操作， 以及其中，施加所述脈沖激活所述觸發(fā)元件，從而將所述單極 存儲(chǔ)單元電耦合至所述位線。
27. 根據(jù)權(quán)利要求26所述的方法，其中，所述觸發(fā)元件包括可控 硅元件，以及其中，其激活時(shí)間周期大于所述脈沖持續(xù)時(shí)間。
28. 根據(jù)權(quán)利要求26所述的方法，進(jìn)一步包括將所述位線降至去 激活電位，乂人而去激活所述觸發(fā)元件。
29. 根據(jù)權(quán)利要求25所述的方法，其中，所述存取包括寫操作， 以及其中，施加所述脈沖激活所述觸發(fā)元件，從而將所述單招^ 存儲(chǔ)單元電耦合至所述位線。
30. 根據(jù)權(quán)利要求29所述的方法，其中，所述單極存儲(chǔ)單元包括 相變存儲(chǔ)元件，以及其中，所述寫操作包括設(shè)置操作，其中，電平達(dá)與所述設(shè)置操作相關(guān)聯(lián)的預(yù)定時(shí)間段。
31. 根據(jù)權(quán)利要求29所述的方法，其中，所述單極存儲(chǔ)單元包括 相變存儲(chǔ)元件，以及其中，所述寫操作包括重置操作，其中，壓電平高的重置電壓電平達(dá)與所述重置操作相關(guān)聯(lián)的預(yù)定時(shí) 間段，與所述重置操作相關(guān)聯(lián)的所述預(yù)定時(shí)間段短于用于設(shè)置 操作的時(shí)間段。
全文摘要
一種存儲(chǔ)裝置，包括多條成行延伸的字線和多條成列延伸的位線。存儲(chǔ)單元耦合在字線和位線之間，其中存儲(chǔ)單元包括經(jīng)由觸發(fā)元件有選擇地耦合至位線的單極存儲(chǔ)元件。
文檔編號(hào)G11C16/06GK101256834SQ20071018739
公開日2008年9月3日 申請(qǐng)日期2007年11月27日 優(yōu)先權(quán)日2006年11月28日
發(fā)明者托馬斯·哈普, 托馬斯·尼爾希, 揚(yáng)·鮑里斯·菲利普 申請(qǐng)人:奇夢(mèng)達(dá)北美公司