專利名稱：產(chǎn)生具有穩(wěn)定周期的振蕩信號的振蕩器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及振蕩器電路，尤其涉及響應(yīng)于電容器的充電/放電操作而產(chǎn)生具有周期的信號的振蕩器電路。
背景技術(shù)：
在使用存儲電容器存儲數(shù)據(jù)的DRAM中，需要進(jìn)行再存儲操作(即刷新操作)來保存存儲在各單元中的信息。這種再存儲操作包括通過連續(xù)激活字選擇線來讀取單元數(shù)據(jù)、利用讀出放大器(sense amplifier)放大數(shù)據(jù)電壓以及將放大的數(shù)據(jù)再存儲到各單元。針對進(jìn)行刷新操作的存儲陣列或區(qū)塊，以預(yù)定的刷新間隔周期性地進(jìn)行刷新操作。一次刷新操作消耗的電流可表示如下。
IREF＝qREF·NREF/tREF這里，qRFF表示單次刷新操作(即，用于一條字線的一次激活的刷新操作)消耗的電荷量，NREF表示一個周期中(即，在一個刷新周期中)進(jìn)行的刷新操作的次數(shù)(即，每個與一條字線的一次激活相對應(yīng)的刷新操作的次數(shù))，tREF表示刷新周期。
為了減少消耗電流IREF，需要在能夠保持DRAM單元的數(shù)據(jù)的時(shí)間段內(nèi)盡可能延長刷新周期tREF。然而，由于刷新周期tREF在不同電路之間存在差異，因此為了可靠地確保刷新周期tREF總是保持短于數(shù)據(jù)保持周期，應(yīng)該確定刷新周期tREF以提供對上述差異加以考慮的余量(margin)。因此，為了通過盡可能延長刷新周期tREF來減少消耗電流IREF，需要抑制刷新周期tREF的差異，從而以精確的周期進(jìn)行每次刷新操作。
當(dāng)存儲容量增加時(shí)，qREF·NREF變大，從而導(dǎo)致刷新操作所需的電流增加。響應(yīng)于刷新周期tREE的差異，消耗電流IREF的變化量也會增加。在這種情況下，響應(yīng)于刷新周期tREF的差異而產(chǎn)生的消耗電流IREF的變化不容忽視。因此，為了盡可能抑制電流消耗的增加，需要準(zhǔn)確地設(shè)定刷新周期tREF。
在DRAM的自刷新模式下，響應(yīng)于由DRAM中的振蕩器產(chǎn)生的信號的周期，間隔地進(jìn)行刷新操作，而不是響應(yīng)于從外部源提供的刷新指令進(jìn)行刷新操作。圖1為示出上述振蕩器的結(jié)構(gòu)實(shí)例的示意圖(專利文獻(xiàn)1至4)。
圖1所示的振蕩器電路包括比較器11、恒流源12、電容器13、延遲電路14、PMOS晶體管15、NMOS晶體管16以及NAND門17。在無電荷聚集在電容器13(電容C)中的狀態(tài)下，電容器13的電荷存儲節(jié)點(diǎn)處的電位vosc低于參考電壓vref。因此，比較器11的輸出為高(HIGH)，從而導(dǎo)致振蕩器電路的輸出pulsex為HIGH，其中比較器11的反相輸入連接到電容器13的電荷存儲節(jié)點(diǎn)，比較器11的同相輸入連接到參考電壓vref。在這種狀態(tài)下，啟動信號startz變?yōu)镠IGH。相應(yīng)地，NAND門17地輸出變?yōu)榈?LOW)，由此使得NMOS晶體管16不導(dǎo)電。與此相應(yīng)地，與恒流源12的電流量Icmp等量的電流流入電容器13，由此在電容器13中聚集電荷。
當(dāng)電容器13的電荷存儲節(jié)點(diǎn)的電位vosc超過參考電壓vref時(shí)，比較器11的輸出從HIGH變?yōu)長OW。隨后，在由延遲電路14引起的延遲時(shí)間過去之后，振蕩器的輸出pulsex從HIGH變?yōu)長OW。與此相應(yīng)地，NAND門17的輸出變?yōu)镠IGH以使NMOS晶體管16導(dǎo)電，從而電容器13放電而返回到無電荷聚集的初始狀態(tài)。相應(yīng)地，比較器11的輸出返回到HIGH。
此外，在上述操作中，當(dāng)振蕩器的輸出pulsex從HIGH變?yōu)長OW時(shí)，PMOS晶體管15變?yōu)榭蓪?dǎo)電，由此將比較器11的輸出設(shè)定為HIGH。這確保了振蕩器的輸出pulsex變?yōu)槊}沖信號，該脈沖信號在相應(yīng)于延遲電路14的延遲時(shí)間的預(yù)定周期內(nèi)維持其LOW狀態(tài)，而與比較器11的響應(yīng)速度無關(guān)。
上述操作重復(fù)執(zhí)行，使得圖1所示的振蕩器電路以恒定的時(shí)間間隔輸出脈沖。所述脈沖的周期(間隔)在理論上為C·vref/Icmp。
由于電流源、電容、參考電壓、比較器偏移等等的差異，因此由上述振蕩器產(chǎn)生的周期往往也存在差異。因此，需要通過在包含上述振蕩器的電路(例如DRAM)的測試步驟利用測試儀測量振蕩器的振蕩周期來調(diào)節(jié)振蕩器的振蕩周期為想要的周期(參見專利文獻(xiàn)5)。預(yù)先進(jìn)行配置，使得例如通過切斷或保留完整的熔絲來調(diào)節(jié)電流源的電流量，從而可調(diào)節(jié)振蕩周期。然后，基于對由測試儀測量的周期的檢驗(yàn)，適當(dāng)?shù)厍袛嗳劢z以獲得所需的周期。
當(dāng)圖1所示的振蕩器電路以半導(dǎo)體器件來實(shí)施時(shí)，通常采用MOS晶體管作為電容器13。在這種情況下，MOS晶體管的柵極節(jié)點(diǎn)和源極/漏極節(jié)點(diǎn)之間的電容取決于MOS晶體管的閾值電壓Vth。
圖2為示出MOS晶體管的閾值電壓Vth存在差異時(shí)MOS晶體管的電容特性的示意圖。在圖2中，水平軸表示柵極-源極電壓Vgs，垂直軸表示MOS電容Cgg。如圖2所示，當(dāng)施加到柵極節(jié)點(diǎn)的電壓(即柵極-源極電壓Vgs)為低時(shí)，無溝道產(chǎn)生，從而電容Cgg為相對較小值。隨著電壓Vgs變?yōu)樽銐虼?，溝道產(chǎn)生。相應(yīng)地，電容Cgg變?yōu)橄鄬^大值，其與柵極長度和柵極膜寬度相關(guān)。
在圖1所示的振蕩器電路中，電容器13上的電壓具有從0V到超過vref的電壓范圍。也就是說，當(dāng)振蕩器電路振蕩時(shí)，電壓Vgs在某一范圍內(nèi)改變，該范圍包括使電容Cgg產(chǎn)生巨大突變的點(diǎn)，如圖2所示。
對于MOS電容器的閾值電壓Vth的差異，如圖2中實(shí)線所示的相對于電壓Vgs變化的電容變化最終(end up)也具有虛線所示的差異。也就是說，在閾值電壓Vth相對較低的情況下，觀察到在相對較低的電壓Vgs處出現(xiàn)較大電容的電容特性21。此外，在閾值電壓Vth相對較高的情況下觀察到在相對較高的電壓Vgs處出現(xiàn)較大電容的電容特性22。
結(jié)果，電容器13的電荷存儲節(jié)點(diǎn)的電位vosc達(dá)到特定電位所需的電荷量最終改變，從而電容器13的電荷存儲節(jié)點(diǎn)的電位vosc產(chǎn)生差異，如圖3所示。在圖2所示的電容特性21的情況下，周期變得相對較長，從而導(dǎo)致電壓波形23。在圖2所示的電容特性22的情況下，周期變得相對較短，從而導(dǎo)致電壓波形24。
如上所述，響應(yīng)于測試儀的測量對周期的調(diào)節(jié)在某種程度上可以抑制由于閾值電壓Vth的差異引起的周期差異。由于調(diào)節(jié)范圍受到限制，因此差異越小，結(jié)果會越好。此外，閾值電壓Vth不僅隨工藝而改變，而且隨溫度而改變。因此，周期也隨溫度而改變。為了調(diào)節(jié)這種由于溫度變化引起的周期差異，需要提供多種調(diào)節(jié)手段以及測量多個測量點(diǎn)的溫度。這會增加測量成本。
日本專利申請公開No.08-171795[專利文獻(xiàn)2]日本專利申請公開No.11-168358[專利文獻(xiàn)3]日本專利申請公開No.8-279733 日本專利申請公開No.10-289573[專利文獻(xiàn)5]日本專利申請公開No.7-220473因此，需要能夠產(chǎn)生具有預(yù)定周期的振蕩信號的振蕩器電路，該預(yù)定周期不受由于閾值電壓Vth的差異引起的電容特性的差異影響。

發(fā)明內(nèi)容
本發(fā)明的一般目的是提供一種充分消除了由于現(xiàn)有技術(shù)的局限或缺點(diǎn)引起的一個或多個問題的振蕩器電路。
本發(fā)明的特征和優(yōu)點(diǎn)將在以下說明書中闡明，其中一部分可從說明書和附圖中明顯得出，或者通過根據(jù)說明書中提供的教導(dǎo)實(shí)施本發(fā)明而獲知。本發(fā)明的目的以及其它特征和優(yōu)點(diǎn)可通過在說明書中為使得本領(lǐng)域的普通技術(shù)人員能夠?qū)嵤┍景l(fā)明而以完整、清楚、簡明以及準(zhǔn)確的方式特別指出的振蕩器來實(shí)現(xiàn)和獲得。
為根據(jù)本發(fā)明的目標(biāo)實(shí)現(xiàn)這些和其它優(yōu)點(diǎn)，本發(fā)明提供一種振蕩器電路，其特征在于包括電容器；第一恒流源，電連接到該電容器的一端；第二恒流源，電連接到該電容器的該端；控制電路，連接到該電容器的該端、第一參考電位以及第二參考電位，以響應(yīng)于該電容器的該端處的電位與所述第一和第二參考電位的比較在第一操作與第二操作之間切換，該第一操作用于通過將該第一恒流源電連接到該電容器的該端來對該電容器充電，該第二操作用于通過將該第二恒流源電連接到該電容器的該端來對該電容器放電；以及電路，配置為其輸出信號響應(yīng)于該第一操作與該第二操作之間切換的時(shí)刻出現(xiàn)信號轉(zhuǎn)換。
在根據(jù)本發(fā)明至少一個實(shí)施例的振蕩器電路中，設(shè)置用于對電容器充電/放電的兩個恒流源，并且響應(yīng)于電容器上的電壓與第一和第二參考電位的比較控制電容器的充電/放電。進(jìn)一步進(jìn)行設(shè)置，使得電壓范圍(電容器的相反端上的電壓隨著充電/放電而改變)高于MOS晶體管的閾值電壓。換句話說，將電壓范圍(電容器上的電壓隨著充電/放電操作而改變)設(shè)定為不包含MOS晶體管的閾值電壓。通過這樣設(shè)置，可以產(chǎn)生不受閾值電壓Vth的差異影響的周期信號。


從以下結(jié)合附圖的詳細(xì)說明中，本發(fā)明的其它目的和其它特征將變得更為明顯，其中圖1為示出現(xiàn)有技術(shù)振蕩器的結(jié)構(gòu)實(shí)例的示意圖；圖2為示出當(dāng)MOS晶體管的閾值電壓存在差異時(shí)MOS晶體管的電容特性的示意圖；圖3為示出由于閾值電壓的差異引起的電容器的電荷存儲節(jié)點(diǎn)的電壓差異的示意圖。
圖4為示出根據(jù)本發(fā)明的振蕩器電路的第一實(shí)施例的電路結(jié)構(gòu)的示意圖；圖5為示出電荷存儲節(jié)點(diǎn)的電位、脈沖信號輸出以及計(jì)數(shù)器輸出的信號波形的示意圖；圖6為說明利用測試儀測量周期的結(jié)構(gòu)的示意圖；圖7為說明利用測試儀測量振蕩器電路的周期的方法的示意圖；圖8為示出根據(jù)本發(fā)明的振蕩器電路的第二實(shí)施例的電路結(jié)構(gòu)的示意圖；圖9為示出比較器的電路結(jié)構(gòu)實(shí)例的示意圖；圖10為示出具反饋功能比較器的電路結(jié)構(gòu)實(shí)例的示意圖；圖11為示出邏輯電路的輸入/輸出的真值表；圖12為說明測量圖8所示振蕩器電路的周期的方法的示意圖；圖13為示出延遲電路的電路結(jié)構(gòu)實(shí)例的示意圖；以及圖14為示出計(jì)數(shù)器的電路結(jié)構(gòu)實(shí)例的示意圖。
具體實(shí)施例方式
下面，參照附圖描述本發(fā)明的實(shí)施例。
圖4為示出根據(jù)本發(fā)明的振蕩器電路的第一實(shí)施例的電路結(jié)構(gòu)的示意圖。該振蕩器電路用于例如控制半導(dǎo)體存儲器的刷新操作。圖4所示的振蕩器電路30包括比較器31、比較器32、恒流源33、恒流源34、電容器35、延遲電路36、計(jì)數(shù)器37、PMOS晶體管38和39、NMOS晶體管40至42、反相器43至45以及AND門46。
啟動信號startz首先變?yōu)镠IGH。相應(yīng)地，NMOS晶體管42變?yōu)椴粚?dǎo)電，由此開始通過恒流源33(具有電流量Icmp)對電容器35充電，或者通過恒流源34(具有電流量Icmn)對電容器35放電。在初始狀態(tài)下，假定在電容器35(電容C)中聚集預(yù)定電荷量，從而電容器35的電荷存儲節(jié)點(diǎn)處的電位vosc低于參考電壓vrefh且高于參考電壓vrefl。電容器35的反節(jié)點(diǎn)連接到地電位。在這種狀態(tài)下，比較器31的輸出out1為HIGH，其中比較器31的反相輸入連接到電容器35的電荷存儲節(jié)點(diǎn)，比較器31的同相輸入連接到參考電壓vrefh。此外，比較器32的輸出out2為LOW，其中比較器32的反相輸入連接到電容器35的電荷存儲節(jié)點(diǎn)，比較器32的同相輸入連接到參考電壓vrefl。此時(shí)，AND門46的兩個輸入均為HIGH，從而振蕩器電路輸出pulsex為HIGH。
在這種狀態(tài)下，假定計(jì)數(shù)器37的輸出sroscz為HIGH。因此，PMOS晶體管39和NMOS晶體管40分別為不導(dǎo)電和導(dǎo)電，從而出現(xiàn)從電容器35到恒流源34的放電。當(dāng)響應(yīng)于電容器35的電荷減少、電荷存儲節(jié)點(diǎn)的電位vosc降低至低于參考電壓vrefl時(shí)，比較器32的輸出out2從LOW變?yōu)镠IGH。結(jié)果，AND門46的輸出從HIGH變?yōu)長OW，然后，在由延遲電路36引起的延遲時(shí)間過去之后，振蕩器輸出pulsex從HIGH變?yōu)長OW。
相應(yīng)地，計(jì)數(shù)器37的輸出sroscz變?yōu)長OW。然后，反相器45的輸出從LOW變?yōu)镠IGH，從而出現(xiàn)從比較器31的輸出out1被箝位為HIGH的狀態(tài)到比較器32的輸出out2被箝位為LOW的狀態(tài)的轉(zhuǎn)換。相應(yīng)地，AND門46的輸出從LOW返回到HIGH。此時(shí)，計(jì)數(shù)器37的輸出sroscz沒有變化，保持為LOW。
由于計(jì)數(shù)器37的輸出sroscz為LOW，因此，PMOS晶體管39和NMOS晶體管40分別為導(dǎo)電和不導(dǎo)電，從而出現(xiàn)從恒流源33到電容器35的充電。當(dāng)響應(yīng)于電容器35的電荷增加、電荷存儲節(jié)點(diǎn)的電位vosc升高至高于參考電壓vrefh時(shí)，比較器31的輸出out1從HIGH變?yōu)長OW。結(jié)果，AND門46的輸出從HIGH變?yōu)長OW，然后，在由延遲電路36引起的延遲時(shí)間過去之后，振蕩器輸出pulsex從HIGH變?yōu)長OW。
相應(yīng)地，計(jì)數(shù)器37的輸出sroscz變?yōu)镠IGH。然后，反相器45的輸出從HIGH變?yōu)長OW，從而出現(xiàn)從比較器32的輸出out2被箝位為LOW的狀態(tài)到比較器31的輸出out1被箝位為HIGH的狀態(tài)的轉(zhuǎn)換。相應(yīng)地，AND門46的輸出從LOW返回到HIGH。此時(shí)，計(jì)數(shù)器37的輸出sroscz沒有變化，保持為HIGH。
當(dāng)比較器31的輸出out1被箝位為HIGH時(shí)，通過將激活信號sz設(shè)定為LOW，而將比較器31的操作掛起。當(dāng)比較器32的輸出out2被箝位為LOW時(shí)，通過將負(fù)邏輯的激活信號sx設(shè)定為HIGH，而將比較器32的操作掛起。
重復(fù)執(zhí)行上述操作，使得電容器35的電荷存儲節(jié)點(diǎn)的電位vosc在vrefl與vrefh之間重復(fù)地升高和下降，由此相應(yīng)于上述重復(fù)操作而產(chǎn)生脈沖信號輸出pulsex。圖5為示出電荷存儲節(jié)點(diǎn)的電位vosc、脈沖信號輸出pulsex以及計(jì)數(shù)器37輸出sroscz的信號波形的示意圖。如圖5所示，電容器35的電荷存儲節(jié)點(diǎn)的電位vosc在計(jì)數(shù)器輸出sroscz的HIGH周期內(nèi)降低，并且在計(jì)數(shù)器輸出sroscz的LOW周期內(nèi)升高。當(dāng)電位vosc在升高和降低之間切換時(shí)，相應(yīng)于延遲電路36的延遲時(shí)間，脈沖信號輸出pulsex變?yōu)長OW達(dá)預(yù)定持續(xù)時(shí)間。此LOW脈沖的周期tOSC在理論上為C·(vrefh-vrefl)·(1/Icmn+1/Icmp)。
電容器35的電荷存儲節(jié)點(diǎn)的電位vosc在vrefl與vrefh之間(更準(zhǔn)確地說，略低于vrefl的電位與略高于vrefh的電位之間)的電壓范圍內(nèi)工作。因此，如果將參考電壓Vrefl設(shè)定為高于電容器35的MOS晶體管的閾值電壓Vth，則周期tOSC不受閾值電壓Vth的差異影響。通過這種方式，本發(fā)明提供兩個電流源用以對電容器充電和放電，并且進(jìn)行配置，使得電壓范圍(其中在電容器的相反端上出現(xiàn)的電壓隨著充電/放電操作而改變)高于構(gòu)成電容器的MOS晶體管的閾值電壓。換句話說，將電壓范圍(其中電容器上的電壓隨著充電/放電操作而改變)設(shè)定為不包含構(gòu)成電容器的MOS晶體管的閾值電壓。也就是說，例如在圖2中，進(jìn)行設(shè)置，使得vrefl位于電容特性22的閾值電壓Vth的右手側(cè)。通過這樣設(shè)置，可以產(chǎn)生不受閾值電壓Vth的差異影響的周期信號。
下面，描述根據(jù)本發(fā)明的振蕩器電路的第二實(shí)施例。即使構(gòu)造出不受閾值電壓Vth的差異影響的振蕩器電路時(shí)，由于除了閾值電壓Vth之外的因素，電容也不可避免地存在差異。此外，如上所述，電流源、參考電壓、比較器偏移等等存在差異。因此，需要通過在包含上述振蕩器的電路(例如DRAM)的測試步驟利用測試儀測量振蕩器的振蕩周期來將振蕩器的振蕩周期調(diào)節(jié)至所需的周期。預(yù)先進(jìn)行配置，使得例如通過切斷或保留完整的熔絲調(diào)節(jié)電流源的電流量，從而可調(diào)節(jié)振蕩周期。然后，基于對由測試儀測量的周期的檢驗(yàn)，適當(dāng)?shù)厍袛嗳劢z以獲得所需的周期。
圖6為說明利用測試儀測量周期的結(jié)構(gòu)的示意圖。如圖6所示，測試儀43連接到半導(dǎo)體芯片40的焊盤41和42，該半導(dǎo)體芯片40可以是包括振蕩器電路30的半導(dǎo)體存儲器。焊盤41連接到輸入用于控制振蕩器電路30的激活和不激活的啟動信號startz的節(jié)點(diǎn)，并且焊盤42連接到振蕩器電路30的計(jì)數(shù)器37的輸出sroscz。
圖7為說明以圖6所示的結(jié)構(gòu)利用測試儀43測量振蕩器電路30的周期的方法的示意圖。測試儀43首先將從LOW變?yōu)镠IGH的啟動信號startz提供到焊盤41，由此在startz的LOW至HIGH轉(zhuǎn)換時(shí)激活并開始振蕩器電路30的操作。在初始狀態(tài)下，電位vosc(即，電容器35的電荷存儲節(jié)點(diǎn)處的電位)為零。當(dāng)振蕩器電路30開始操作時(shí)，電位vosc升高到vrefh，然后保持在vrefl與vrefh之間升高和降低。焊盤42處出現(xiàn)的輸出sroscz隨著電位vosc的變化而變化，如圖7所示。
針對圖7假定的配置為電位vosc在輸出sroscz的HIGH期間升高，并在輸出sroscz的LOW期間降低，這在輸出sroscz與電位vosc之間的關(guān)系方面不同于圖5所示的結(jié)構(gòu)。這是關(guān)于定義圖4所示電路中的哪個信號表示為sroscz的簡單問題。如果反相器45的輸出表示為sroscz，則獲得圖7所示的輸出sroscz與電位vosc之間的關(guān)系。
如從圖7可知，在開始振蕩器電路30的操作時(shí)電位vosc開始從零升高，從而第一周期tOSC1具有與隨后穩(wěn)定狀態(tài)下出現(xiàn)的周期tOSC不同的長度。測試儀43通過測量參考點(diǎn)與輸出sroscz的變化時(shí)刻之間的時(shí)間長度來測量輸出sroscz的變化時(shí)刻(例如，第一升高時(shí)刻)，其中將啟動信號startz從LOW變?yōu)镠IGH的時(shí)刻用作參考點(diǎn)。因此，如果第一周期tOSC1不同于穩(wěn)定狀態(tài)下的周期，則不能進(jìn)行準(zhǔn)確的周期測量。因此，優(yōu)選使第一周期等于穩(wěn)定狀態(tài)周期tOSC，以在不修改測試儀43的結(jié)構(gòu)并且不使用復(fù)雜的控制操作的情況下進(jìn)行準(zhǔn)確的周期測量。
圖8為示出根據(jù)本發(fā)明的振蕩器電路的第二實(shí)施例的電路結(jié)構(gòu)的示意圖。在圖8中，與圖4所示的相同的元件用相同的標(biāo)號表示，并且省略其說明。
圖8所示的振蕩器電路30A包括比較器31、恒流源33、恒流源34、電容器35、延遲電路36、計(jì)數(shù)器37、PMOS晶體管38和39、NMOS晶體管40和42、AND門46、具反饋功能比較器50以及邏輯電路51。與圖4所示的振蕩器電路30相比，設(shè)置具有反饋功能比較器50來代替比較器32，并且設(shè)置邏輯電路51代替反相器43至45。具反饋功能比較器50在開始操作時(shí)利用比較器進(jìn)行反饋控制，以將電位vosc設(shè)定為參考電壓vrefl。邏輯電路51用于產(chǎn)生用于控制各種部件的控制信號a1至a5。
圖9為示出比較器31的電路結(jié)構(gòu)實(shí)例的示意圖。如圖9所示，通過使用差分放大器來實(shí)現(xiàn)比較器31，包括PMOS晶體管61和62、NMOS晶體管63至65以及恒流源66。通過信號sz來導(dǎo)通和關(guān)斷NMOS晶體管65，以控制比較器31的激活/不激活。
圖10為示出具反饋功能比較器50的電路結(jié)構(gòu)實(shí)例的示意圖。圖10所示的具反饋功能比較器50通過利用差分放大器用于提供比較功能和反饋控制功能，并且包括恒流源71、PMOS晶體管72至78、NMOS晶體管79和87、反相器88已以及NOR門89。由恒流源71、PMOS晶體管72至74以及NMOS晶體管79和80構(gòu)成的部分為用于比較電位vosc與參考電壓vrefl的差分放大器。從NMOS晶體管82(其柵極連接到節(jié)點(diǎn)n2)起延伸、經(jīng)過NMOS晶體管83、到達(dá)PMOS晶體管74的柵極的路徑用作設(shè)定電位vosc的反饋路徑。
圖11為示出邏輯電路51的輸入/輸出的真值表。根據(jù)該真值表，邏輯電路51產(chǎn)生控制信號a1至a5，以在開始操作時(shí)進(jìn)行將電位vosc設(shè)定為參考電壓vrefl的操作以及在穩(wěn)定操作時(shí)進(jìn)行升高和降低電位vosc的操作。
首先描述在開始操作時(shí)進(jìn)行將電位vosc設(shè)定為參考電壓vrefl的操作。為了將電位vosc設(shè)定為參考電壓vrefl，在將啟動信號startz變?yōu)镠IGH之前，將啟動信號startz和準(zhǔn)備信號readyz分別設(shè)定為LOW和HIGH。在這種狀態(tài)下，如圖11的真值表所示，邏輯電路51將控制信號a3和a4分別設(shè)定為LOW和HIGH。
在將圖10所示的控制信號a3和a4分別設(shè)定為LOW和HIGH時(shí)，電路將以如下方式操作。由于將控制信號a4設(shè)定為HIGH，因此，由PMOS晶體管77和NMOS晶體管87構(gòu)成的開關(guān)sw1變?yōu)椴粚?dǎo)電，并且由PMOS晶體管78和NMOS晶體管86構(gòu)成的開關(guān)sw2變?yōu)閷?dǎo)電。因此，節(jié)點(diǎn)n1連接到節(jié)點(diǎn)n3，并且節(jié)點(diǎn)n2用作差分放大器的輸出節(jié)點(diǎn)。此時(shí)，參考電壓vrefl位于反相輸入側(cè)，而電位vosc位于同相輸入側(cè)。由于在這種情況下NMOS晶體管83導(dǎo)電，因此建立反饋路徑，其將PMOS晶體管74的柵極用作輸入節(jié)點(diǎn)，將節(jié)點(diǎn)n2用作輸出節(jié)點(diǎn)。當(dāng)輸入節(jié)點(diǎn)處的電位vosc升高時(shí)，由于差分放大器的操作而使節(jié)點(diǎn)n2處的電位升高，從而導(dǎo)致NMOS晶體管82的導(dǎo)電性提高。NMOS晶體管82的導(dǎo)電性提高用于降低電位vosc。通過上述反饋控制，可將電位vosc調(diào)節(jié)為等于參考電壓vrefl。由于此時(shí)控制信號a3為LOW，因此PMOS晶體管76變?yōu)閷?dǎo)電，由此將具反饋功能比較器50的輸出out2箝位為HIGH。
通過上述反饋控制，將電位vosc調(diào)節(jié)為等于參考電壓vrefl。因此，當(dāng)啟動信號startz變?yōu)镠IGH以開始振蕩器電路30A的操作時(shí)，產(chǎn)生的信號具有等于周期tOSC的第一周期。
圖12為說明測量圖8所示振蕩器電路30A的周期的方法的示意圖。測試儀43連接到半導(dǎo)體芯片的三個焊盤，該半導(dǎo)體芯片包括振蕩器電路30。三個焊盤為用于輸入準(zhǔn)備信號readyz的焊盤、用于輸入啟動信號startz的焊盤以及用于輸出輸出信號sroscz的焊盤。測試儀43將為LOW的啟動信號startz和為HIGH的準(zhǔn)備信號提供至各個焊盤。相應(yīng)地，振蕩器電路30A進(jìn)行上述反饋控制，使得電位vosc(即，電容器35的電荷存儲節(jié)點(diǎn)的電位)從零升高到vrefl，如圖12所示。
之后，當(dāng)啟動信號startz從LOW變?yōu)镠IGH時(shí)，振蕩器電路30A開始振蕩，使得從其初始電位vrefl開始的電位vosc保持在vrefl與vrefh之間升高和降低。輸出sroscz隨著電位vosc的變化而變化，如圖12所示。
如圖12所示，在開始振蕩器電路30的操作時(shí)電位vosc開始從vrefl升高，從而第一周期tOSC1具有與隨后穩(wěn)定狀態(tài)下出現(xiàn)的周期tOSC相同的長度。測試儀通過測量參考點(diǎn)與輸出sroscz的變化時(shí)刻之間的時(shí)間長度來測量輸出sroscz的變化時(shí)刻(例如，第一升高時(shí)刻)，其中將啟動信號startz從LOW變?yōu)镠IGH的時(shí)刻用作參考點(diǎn)。在第二實(shí)施例的振蕩器電路30A中，由于第一周期tOSC1等于穩(wěn)定狀態(tài)下的周期，因此能夠進(jìn)行正確的周期測量。
下面，詳細(xì)描述在將啟動信號startz設(shè)定為HIGH之后振蕩器電路30A的振蕩操作。在將啟動信號startz設(shè)定為HIGH時(shí)，邏輯電路51將控制信號a4設(shè)定為LOW，如圖11的真值表所示。
由于將圖10所示的控制信號a4設(shè)定為LOW，因此由PMOS晶體管77和NMOS晶體管87構(gòu)成的開關(guān)sw1變?yōu)閷?dǎo)電，而由PMOS晶體管78和NMOS晶體管86構(gòu)成的開關(guān)sw2變?yōu)椴粚?dǎo)電。因此，節(jié)點(diǎn)n2連接到節(jié)點(diǎn)n3，并且節(jié)點(diǎn)n1用作差分放大器的輸出節(jié)點(diǎn)。此時(shí)，參考電壓vrefl位于同相輸入側(cè)，而電位vosc位于反相輸入側(cè)。節(jié)點(diǎn)n1處的電位、即差分放大器的輸出被PMOS晶體管75和NMOS晶體管85反相，從而作為比較器50的反相輸出out2而輸出。因此，圖10所示的反相輸出out2變?yōu)樵谶壿嬌系扔谠趫D4所示的第一實(shí)施例中將out2反相的反相器44的輸出。當(dāng)控制信號a3為HIGH時(shí)圖10所示的反相輸出out2變?yōu)橛行?，并且在控制信號a3為LOW時(shí)被箝位為HIGH。
參照圖8，現(xiàn)在假定電路處于電容器35的電荷存儲節(jié)點(diǎn)的電位vosc低于參考電壓vrefh且高于參考電壓vrefl的狀態(tài)。在這種狀態(tài)下，比較器31的輸出out1為HIGH，其中比較器31的反相輸入連接到電容器35的電荷存儲節(jié)點(diǎn)，比較器31的同相輸入連接到參考電壓vrefh。此外，比較器50的反相輸出out2為HIGH，其中比較器50的反相輸入連接到電容器35的電荷存儲節(jié)點(diǎn)，比較器50的同相輸入連接到參考電壓vrefl。此時(shí)，AND門46的兩個輸入均為HIGH，從而振蕩器電路脈沖輸出pulsex為HIGH。
在這種狀態(tài)下，假定計(jì)數(shù)器37的輸出sroscz為LOW。由于啟動信號startz為HIGH且計(jì)數(shù)器輸出sroscz為LOW，因此邏輯電路51將控制信號a2和a3設(shè)定為HIGH，如圖11的真值表所示。因此，PMOS晶體管39和NMOS晶體管40分別為不導(dǎo)電和導(dǎo)電，從而出現(xiàn)從電容器35到恒流源34的放電。當(dāng)響應(yīng)于電容器35的電荷減少、電荷存儲節(jié)點(diǎn)的電位vosc降低至低于參考電壓vrefl時(shí)，比較器50的反相輸出out2從HIGH變?yōu)長OW。因此，AND門46的輸出從HIGH變?yōu)長OW，然后，在由延遲電路36引起的延遲時(shí)間過去之后，振蕩器輸出pulsex從HIGH變?yōu)長OW。
相應(yīng)地，計(jì)數(shù)器37的輸出sroscz變?yōu)镠IGH。如圖11的真值表所示，控制信號a1從LOW變?yōu)镠IGH，從而出現(xiàn)從比較器31的輸出out1被箝位為HIGH的狀態(tài)到不被箝位的狀態(tài)的轉(zhuǎn)換。此外，控制信號a3從HIGH變?yōu)長OW，從而出現(xiàn)從比較器50的反相輸出out2不被箝位的狀態(tài)到被箝位為HIGH的狀態(tài)的轉(zhuǎn)換。相應(yīng)地，AND門46的輸出從LOW返回到HIGH。此時(shí)，計(jì)數(shù)器37的輸出sroscz沒有變化，保持為HIGH。
由于計(jì)數(shù)器37的輸出sroscz為HIGH，因此邏輯電路51將控制信號a2和a3設(shè)定為LOW，如圖11的真值表所示。因此，PMOS晶體管39和NMOS晶體管40分別為導(dǎo)電和不導(dǎo)電，從而出現(xiàn)從恒流源33到電容器35的充電。當(dāng)響應(yīng)于電容器35的電荷增加、電荷存儲節(jié)點(diǎn)的電位vosc升高至高于參考電壓vrefh時(shí)，比較器31的輸出out1從HIGH變?yōu)長OW。結(jié)果，AND門46的輸出從HIGH變?yōu)長OW，然后，在由延遲電路36引起的延遲時(shí)間過去之后，振蕩器輸出pulsex從HIGH變?yōu)長OW。
相應(yīng)地，計(jì)數(shù)器37的輸出sroscz變?yōu)長OW。如圖11的真值表所示，控制信號a1從HIGH變?yōu)長OW，從而出現(xiàn)從比較器31的輸出out1不被箝位的狀態(tài)到被箝位為HIGH的狀態(tài)的轉(zhuǎn)換。此外，控制信號a3從LOW變?yōu)镠IGH，從而出現(xiàn)從比較器50的反相輸出out2被箝位為HIGH的狀態(tài)到不被箝位的狀態(tài)的轉(zhuǎn)換。相應(yīng)地，AND門46的輸出從LOW返回到HIGH。此時(shí)，計(jì)數(shù)器37的輸出sroscz沒有變化，保持為LOW。
當(dāng)比較器31的輸出out1被箝位為HIGH時(shí)，通過將激活信號sz設(shè)定為LOW，而將比較器31的操作掛起。在反相輸出out2被箝位為HIGH的周期內(nèi)，由于控制信號a3和a4都為LOW，因此通過響應(yīng)于NOR門89的HIGH輸出而出現(xiàn)PMOS晶體管72的不導(dǎo)電狀態(tài)，從而將比較器50的操作掛起。
重復(fù)執(zhí)行上述操作，使得電容器35的電荷存儲節(jié)點(diǎn)的電位vosc在vrefl與vrefh之間重復(fù)地升高和下降，由此相應(yīng)于上述重復(fù)操作而產(chǎn)生脈沖信號輸出pulsex。此脈沖的周期tOSC在理論上為C·(vrefh-vrefl)·(1/Icmn+1/Icmp)。
電容器35的電荷存儲節(jié)點(diǎn)的電位vosc在vrefl與vrefh之間(更準(zhǔn)確地說，略低于vrefl的電位與略高于vrefh的電位之間)的電壓范圍內(nèi)運(yùn)轉(zhuǎn)。因此，如果將參考電壓Vrefl設(shè)定為高于電容器35的MOS晶體管的閾值電壓Vth，則周期tOSC不受閾值電壓Vth的差異影響。
在上述第一和第二實(shí)施例中，預(yù)定偏置電壓施加到其柵極節(jié)點(diǎn)的NMOS或PMOS晶體管被用作電流源(即，恒流源33、34、66、71等等)。此外，將延遲電路36作為通過交替連接反相器和電容器而制成的電路來實(shí)現(xiàn)。
圖13為示出延遲電路36的電路結(jié)構(gòu)實(shí)例的示意圖。圖13所示的延遲電路36包括反相器91和92以及電容器93和94。反相器91和92的輸出分別連接到電容器93和94。電容器的電容和反相器的驅(qū)動功率(輸出電流量)被適當(dāng)?shù)卣{(diào)節(jié)，由此提供具有所需延遲時(shí)間的延遲電路。
圖14為示出計(jì)數(shù)器37的電路結(jié)構(gòu)實(shí)例的示意圖。圖14所示的計(jì)數(shù)器為對脈沖信號進(jìn)行分頻的分頻器電路，并且包括NAND門101和102、NOR門103、反相器104至108、PMOS晶體管109和110以及NMOS晶體管111和112。
當(dāng)啟動信號startz為LOW時(shí)，NOR門103的輸出固定為LOW，使得輸出sroscz被固定為HIGH。當(dāng)啟動信號startz為HIGH時(shí)，NAND門101和102以及NOR門103均用作反相器。NAND門101和反相器106構(gòu)成第一鎖存器(latch)，NOR門103和反相器107構(gòu)成第二鎖存器。PMOS晶體管109和NMOS晶體管111共同構(gòu)成第一傳輸門，PMOS晶體管110和NMOS晶體管112共同構(gòu)成第二傳輸門。
假定在初始狀態(tài)下輸出sroscz為HIGH。第一傳輸門處于打開狀態(tài)，從而當(dāng)啟動信號startz為HIGH且脈沖信號pulsex為HIGH時(shí)，將輸出scroscz的HIGH電平存儲在第一鎖存器中。在這種狀態(tài)下，第二傳輸門處于關(guān)閉狀態(tài)。
當(dāng)在啟動信號startz為HIGH的同時(shí)脈沖信號pulsex變?yōu)長OW時(shí)，第二傳輸門打開，由此使得存儲HIGH的第一鎖存器的LOW輸出存儲在第二鎖存器中。當(dāng)?shù)诙i存器存儲LOW時(shí)，產(chǎn)生LOW輸出作為輸出sroscz。
當(dāng)脈沖信號pulsex返回到HIGH時(shí)，第一傳輸門被設(shè)置在打開狀態(tài)，從而將輸出sroscz的LOW電平存儲在第一鎖存器。在這種狀態(tài)下，第二傳輸門處于關(guān)閉狀態(tài)。
之后，當(dāng)脈沖信號pulsex變?yōu)長OW時(shí)，第二傳輸門打開，由此使得存儲LOW的第一鎖存器的HIGH輸出存儲在第二鎖存器。當(dāng)?shù)诙i存器存儲HIGH時(shí)，產(chǎn)生HIGH輸出作為輸出sroscz。
通過這種方式，每次脈沖信號pulsex變?yōu)長OW時(shí)，輸出scroscz從HIGH變?yōu)長OW或者從LOW變?yōu)镠IGH。通過這種設(shè)置，產(chǎn)生響應(yīng)于脈沖信號pulsex的計(jì)數(shù)器輸出sroscz，如圖5所示。
此外，本發(fā)明不限于這些實(shí)施例，在不脫離本發(fā)明范圍的情況下可以進(jìn)行多種變化和修改。
權(quán)利要求
1.一種振蕩器電路，其特征在于包括電容器；第一恒流源，電連接到所述電容器的一端；第二恒流源，電連接到所述電容器的所述端；控制電路，連接到該電容器的所述端、第一參考電位以及第二參考電位，以響應(yīng)于所述電容器的所述端處的電位與所述第一和第二參考電位的比較在第一操作與第二操作之間切換，所述第一操作用于通過將所述第一恒流源電連接到所述電容器的所述端來對所述電容器充電，所述第二操作用于通過將所述第二恒流源電連接到所述電容器的所述端來對所述電容器放電；以及電路，配置為其輸出信號響應(yīng)于所述第一操作與所述第二操作之間切換的時(shí)刻出現(xiàn)信號轉(zhuǎn)換。
2.根據(jù)權(quán)利要求1所述的振蕩器電路，其中所述電容器為MOS晶體管。
3.根據(jù)權(quán)利要求2所述的振蕩器電路，其中所述第一和第二參考電位為使得所述MOS晶體管的閾值電壓不位于所述第一和第二參考電位之間。
4.根據(jù)權(quán)利要求1所述的振蕩器電路，其中所述控制電路配置為響應(yīng)于所述電容器的所述端處的電位與所述第一參考電位的比較，從所述第一操作切換到所述第二操作，以及響應(yīng)于所述電容器的所述端處的電位與所述第二參考電位的比較，從所述第二操作切換到所述第一操作。
5.根據(jù)權(quán)利要求4所述的振蕩器電路，其中所述控制電路包括第一比較器，配置為將所述電容器的所述端處的電位與所述第一參考電位相比較；第二比較器，配置為將所述電容器的所述端處的電位與所述第二參考電位相比較；第一開關(guān)，配置為將所述電容器的所述端連接到所述第一恒流源；第二開關(guān)，配置為將所述電容器的所述端連接到所述第二恒流源；以及邏輯電路，配置為響應(yīng)于所述第一和第二比較器的輸出，控制所述第一和第二開關(guān)的打開/關(guān)閉。
6.根據(jù)權(quán)利要求5所述的振蕩器電路，其中所述控制電路配置為控制所述第一和第二比較器，在第一操作中將所述第一比較器和所述第二比較器分別設(shè)置在激活狀態(tài)和不激活狀態(tài)，在第二操作中將所述第一比較器和所述第二比較器分別設(shè)置在不激活狀態(tài)和激活狀態(tài)。
7.根據(jù)權(quán)利要求4所述的振蕩器電路，其中所述控制電路配置為從外部源接收預(yù)定信號，并且響應(yīng)于所述預(yù)定信號到確定狀態(tài)的變化而開始所述第一操作和所述第二操作，并且配置為能夠在既不進(jìn)行所述第一操作也不進(jìn)行所述第二操作的狀態(tài)下將所述電容器的所述端處的電位設(shè)定為等于所述第二參考電位。
8.根據(jù)權(quán)利要求7所述的振蕩器電路，其中所述控制電路包括第一比較器，其輸入節(jié)點(diǎn)連接到所述電容器的所述端和所述第一參考電位；第二比較器，其輸入節(jié)點(diǎn)連接到所述電容器的所述端和所述第二參考電位；第一開關(guān)，配置為將所述電容器的所述端連接到所述第一恒流源；第二開關(guān)，配置為將所述電容器的所述端連接到所述第二恒流源；邏輯電路，配置為響應(yīng)于所述第一和第二比較器的輸出，控制所述第一和第二開關(guān)的打開/關(guān)閉；以及反饋路徑，配置為響應(yīng)于所述第二比較器的輸出調(diào)節(jié)所述電容器的所述端處的電位，所述第二比較器的所述輸入節(jié)點(diǎn)之一連接到所述電容器的所述端。
9.根據(jù)權(quán)利要求8所述的振蕩器電路，其中所述第二比較器的所述輸入節(jié)點(diǎn)為第一輸入節(jié)點(diǎn)和第二輸入節(jié)點(diǎn)，并且所述第二比較器配置為能夠在第一狀態(tài)與第二狀態(tài)之間切換，在所述第一狀態(tài)下所述第一輸入節(jié)點(diǎn)和所述第二輸入節(jié)點(diǎn)分別用作反相輸入節(jié)點(diǎn)和同相輸入節(jié)點(diǎn)，在所述第二狀態(tài)下所述第一輸入節(jié)點(diǎn)和所述第二輸入節(jié)點(diǎn)分別用作同相輸入節(jié)點(diǎn)和反相輸入節(jié)點(diǎn)。
10.一種半導(dǎo)體存儲器，其特征在于包括權(quán)利要求1所述的振蕩器電路。
全文摘要
一種振蕩器電路，包括電容器；第一恒流源，電連接到該電容器的一端；第二恒流源，電連接到該電容器的該端；控制電路，連接到該電容器的該端、第一參考電位以及第二參考電位，以響應(yīng)于該電容器的該端處的電位與所述第一和第二參考電位的比較在第一操作與第二操作之間切換，該第一操作用于通過將該第一恒流源電連接到該電容器的該端來對該電容器充電，該第二操作用于通過將該第二恒流源電連接到該電容器的該端來對該電容器放電；以及電路，配置為其輸出信號響應(yīng)于該第一操作與該第二操作之間切換的時(shí)刻出現(xiàn)信號轉(zhuǎn)換。
文檔編號G11C11/406GK101079616SQ200710103960
公開日2007年11月28日 申請日期2007年5月17日 優(yōu)先權(quán)日2006年5月17日
發(fā)明者竹內(nèi)淳 申請人:富士通株式會社