專利名稱：移位寄存裝置及其移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種驅(qū)動(dòng)器裝置，并且尤其涉及一驅(qū)動(dòng)器裝置的移位 寄存裝置及其移位寄存器。
背景技術(shù)：
圖1是傳統(tǒng)驅(qū)動(dòng)器裝置內(nèi)的移位寄存器架構(gòu)，即一般所熟知的湯
姆生(Thomson)電路。此移位寄存器包括有麗0S晶體管(N type metal oxide semiconductor transistor) 102~108， 以及電容110、 112。 圖中的IN、 0UT、 RES及C0M分別代表輸入信號(hào)、輸出信號(hào)、重置信 號(hào)及共同電位，而CLK1及CLK2則分別代表兩個(gè)不同的時(shí)鐘信號(hào)。
輸入信號(hào)IN是一個(gè)脈沖信號(hào)，且輸入信號(hào)IN與時(shí)鐘信號(hào)CLK1 二者的脈波致能期間相同，而時(shí)鐘信號(hào)CLK1及CLK2 二者的脈波致能 期間互不相同。在時(shí)鐘信號(hào)CLK1為高電位，而時(shí)鐘信號(hào)CLK2為低電 位的時(shí)候，此移位寄存器需要利用電容110、 112來(lái)保持醒0S晶體管 104的柵極電壓，進(jìn)而使麗0S晶體管104維持導(dǎo)通狀態(tài)，從而使當(dāng) 時(shí)鐘信號(hào)CLK2轉(zhuǎn)變?yōu)楦唠娢粫r(shí)，便能輸出作為此電路的輸出信號(hào) 0UT。
圖2為公知的移位寄存裝置架構(gòu)，此架構(gòu)廣泛地運(yùn)用在液晶熒幕 中，例如液晶熒幕中的柵極驅(qū)動(dòng)器(gate driver)便是采用此種架構(gòu)。 圖中的移位寄存裝置包括有移位寄存器20廣N+1，而這些移位寄存器 均采用圖1所示的移位寄存器架構(gòu)。在圖中，IN表示為輸入信號(hào)， OUT (1) 0UT (N)則分別表示為移位寄存器201 N的輸出信號(hào)，而CLKS1 及CLKS2 —樣是分別代表兩個(gè)不同的時(shí)鐘信號(hào)。至于每一移位寄存器 中的IP表示為圖1電路接收輸入信號(hào)IN的輸入端，RP表示為圖1 電路接收重置信號(hào)RES的輸入端，CK1P表示為圖1電路接收時(shí)鐘信號(hào)CLK1的輸入端，而CK2P表示為圖1電路接收時(shí)鐘信號(hào)CLK2的輸
入端o
此種移位寄存裝置有一個(gè)特色，就是每一級(jí)移位寄存器的重置信 號(hào)皆由其下一級(jí)移位寄存器的輸出信號(hào)來(lái)提供。因此，雖然此移位寄
存裝置只需要提供N個(gè)輸出信號(hào)，但卻需要N+1個(gè)移位寄存器來(lái)操作。 藉由上述可以得知，由于此種移位寄存裝置采用公知的移位寄存 器，且必須額外多采用一個(gè)移位寄存器來(lái)操作，因此其具有較大的電 路尺寸，連帶使得制造移位寄存裝置的成本難以降低。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種移位寄存裝置，其采用本發(fā)明的移位 寄存器，且其不需要額外多采用一個(gè)移位寄存器來(lái)操作，因此其電路
尺寸得以減小，并連帶使得其制造成本得以降低。
基于上述及其它目的，本發(fā)明提出一種移位寄存器，其包括輸入 單元、輸出單元、反饋單元及重置單元。輸入單元用以接收輸入信號(hào) 及第一時(shí)鐘信號(hào)，并依據(jù)第一時(shí)鐘信號(hào)，輸出輸入信號(hào)。輸出單元用 以接收第二時(shí)鐘信號(hào)及從輸入單元接收輸入信號(hào)，并依據(jù)輸入信號(hào)， 輸出第二時(shí)鐘信號(hào)至一輸出端。反饋單元用以接收第二時(shí)鐘信號(hào)及從 輸入單元接收輸入信號(hào)，并依據(jù)第二時(shí)鐘信號(hào)，反饋上述輸出端的信 號(hào)至輸出單元。重置單元用以接收重置信號(hào)，并依據(jù)重置信號(hào)，使上 述輸出端耦接至低電位信號(hào)。
基于上述及其它目的，本發(fā)明提出一種移位寄存器，其包括第一 開(kāi)關(guān)、第二開(kāi)關(guān)、第三開(kāi)關(guān)、第四開(kāi)關(guān)、第五開(kāi)關(guān)、輸入端及輸出端。 上述的每一開(kāi)關(guān)分別具有第一端、第二端與控制端。輸入端連接于第 一開(kāi)關(guān)的第一端。輸出端連接于第二開(kāi)關(guān)的第一端、第四開(kāi)關(guān)的第一 端與第三開(kāi)關(guān)的第二端。其中第一開(kāi)關(guān)的第二端、第二開(kāi)關(guān)的控制端 與第三開(kāi)關(guān)的第一端彼此連接，第二開(kāi)關(guān)的第二端連接至第三開(kāi)關(guān)的 控制端，及第一開(kāi)關(guān)的控制端連接至第四開(kāi)關(guān)的控制端。
基于上述及其它目的，本發(fā)明提出一種移位寄存裝置，其包括第 一移位寄存器及第二移位寄存器。第一移位寄存器包括第一輸入端、第一輸出端、第一重置端、第一控制端及第二控制端。第二移位寄存 器包括第二輸入端、第二輸出端、第二重置端、第三控制端及第四控 制端。其中第一輸出端電連接第二輸入端，第一控制端與第四控制端 共同耦接第一時(shí)鐘信號(hào)，以及第二控制端與第三控制端共同耦接第二 時(shí)鐘信號(hào)。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述第一開(kāi)關(guān)的控制端 與第四開(kāi)關(guān)的控制端耦接第一信號(hào)，以及第二開(kāi)關(guān)的第二端與第三開(kāi) 關(guān)的控制端耦接第二信號(hào)。第四開(kāi)關(guān)的第二端與第五開(kāi)關(guān)的第二端耦 接至低電位信號(hào)，第五開(kāi)關(guān)的第一端連接至輸出端，并且連接于第二 開(kāi)關(guān)的第一端、第四開(kāi)關(guān)的第一端與第三開(kāi)關(guān)的第二端。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述的輸入信號(hào)為脈沖 信號(hào)，此脈沖信號(hào)與第一時(shí)鐘信號(hào)的脈波致能期間相同，而第一時(shí)鐘 信號(hào)與第二時(shí)鐘信號(hào)的脈波致能期間互不相同，且重置信號(hào)的脈波期 間位于第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)二者的脈波期間之間。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述的重置信號(hào)為第一 時(shí)鐘信號(hào)。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述的輸入信號(hào)為脈沖 信號(hào)，此脈沖信號(hào)與第一信號(hào)的脈波致能期間相同，而第一信號(hào)與第 二信號(hào)的脈波致能期間互不相同，且重置信號(hào)的脈波期間位于第一信 號(hào)與第二信號(hào)二者的脈波期間之間。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述的重置信號(hào)為第一 信號(hào)。
依照本發(fā)明一實(shí)施例所述的移位寄存器，上述的輸入單元、輸出 單元、反饋單元、重置單元的構(gòu)成選自一薄膜晶體管、 一麗0S和一
PM0S、 BJT晶體管所組成的群組。而上述第一開(kāi)關(guān)、第二開(kāi)關(guān)、第三 開(kāi)關(guān)、第四開(kāi)關(guān)及第五開(kāi)關(guān)也是如此。
依照本發(fā)明一實(shí)施例所述的移位寄存裝置，上述的第一移位寄存 器為采用上述的移位寄存器。
本發(fā)明采用五個(gè)M0S晶體管來(lái)制作移位寄存器，并利用M0S晶體 管的寄生電容效應(yīng)，搭配兩個(gè)脈波期間互不相同的時(shí)鐘信號(hào)，來(lái)達(dá)成輸入信號(hào)的位移。此外，本發(fā)明的移位寄存裝置采用多個(gè)本發(fā)明的移 位寄存器，并使上述移位寄存器所需要的重置信號(hào)的脈波期間位于上 述二種不同時(shí)鐘信號(hào)的脈波期間之間，或者利用其中 一時(shí)鐘信號(hào)來(lái)作 為重置信號(hào)，因此本發(fā)明的移位寄存裝置只需要使用到與其輸出信號(hào) 相同數(shù)目的移位寄存器，因此其電路尺寸得以減小，并連帶使得其制 造成本得以降低。
為讓本發(fā)明的上述和其它目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文 特舉出優(yōu)選實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下。


圖l是傳統(tǒng)的移位寄存器架構(gòu)；
圖2為公知的移位寄存裝置架構(gòu)；
圖3為依照本發(fā)明的第一實(shí)施例的移位寄存器；
圖4為圖3所示電路的各信號(hào)時(shí)序圖5為依照本發(fā)明的移位寄存裝置架構(gòu)；
圖6為圖3應(yīng)用至圖5所示電路的各信號(hào)時(shí)序圖7為依照本發(fā)明的第二實(shí)施例的移位寄存器；
圖8為依照本發(fā)明的第三實(shí)施例的移位寄存器；
圖9為圖7及圖8所示電路的各信號(hào)時(shí)序圖10為依照本發(fā)明的另一移位寄存裝置架構(gòu)。
具體實(shí)施例方式
圖3為本發(fā)明第一實(shí)施例的移位寄存器。此移位寄存器包括一輸 入單元311、 一反饋單元312、 一重置單元313及一輸出單元314。 在此實(shí)施例中，每一單元由至少一個(gè)開(kāi)關(guān)所組成，如輸入單元311包 括開(kāi)關(guān)301，反饋單元312包括開(kāi)關(guān)302、重置單元313包括開(kāi)關(guān)303 和305，以及輸出單元314包括開(kāi)關(guān)304。開(kāi)關(guān)301~305均具有第一 端、第二端及控制端，且這些開(kāi)關(guān)均依據(jù)其控制端所接收的信號(hào)而決 定是否導(dǎo)通。輸入單元311的開(kāi)關(guān)301的第一端接收一輸入信號(hào)IN，其控制 端接收一時(shí)鐘信號(hào)CLK1(即第一信號(hào))，據(jù)以決定是否將輸入信號(hào)IN 傳導(dǎo)至第二端。輸出單元314的開(kāi)關(guān)304的第一端接收時(shí)鐘信號(hào) CLK2(即第二信號(hào))，其第二端輸出一輸出信號(hào)OUT，其控制端則耦接 開(kāi)關(guān)301的第二端，據(jù)以決定是否將第一端的時(shí)鐘信號(hào)CLK2輸出至 第二端作為輸出信號(hào)0UT。此開(kāi)關(guān)304可保持其控制端的電壓至少維 持至?xí)r鐘信號(hào)CLK2轉(zhuǎn)為高電位之后。反饋單元312的開(kāi)關(guān)302的第 一端耦接開(kāi)關(guān)301的第二端，而其控制端接收一時(shí)鐘信號(hào)CLK2，據(jù) 以決定是否將第二端所連接的輸出信號(hào)OUT反饋回第一端所連接的 輸出單元。重置單元313的開(kāi)關(guān)303的第一端則耦接幵關(guān)302的第二 端，而開(kāi)關(guān)303的第二端耦接系統(tǒng)的一低電位信號(hào)V,，在此實(shí)施例中 此低電位信號(hào)V,不高于CLK2的低電位，控制端則接收時(shí)鐘信號(hào)CLK1， 據(jù)以決定是否重置輸出單元的輸出信號(hào)。開(kāi)關(guān)305第一端耦接開(kāi)關(guān) 304的第二端及開(kāi)關(guān)303的第一端，其第二端亦耦接低電位信號(hào)V,， 其控制端接收重置信號(hào)RES，另外，當(dāng)此移位寄存器應(yīng)用在一液晶顯 示器的驅(qū)動(dòng)裝置時(shí)，重置信號(hào)RES可為0E(Output Enable)信號(hào)，開(kāi) 關(guān)305依據(jù)重置信號(hào)RES以決定是否重置輸出單元的輸出信號(hào)。另外， 當(dāng)此移位寄存器應(yīng)用在一液晶顯示器的驅(qū)動(dòng)裝置時(shí)，低電位信號(hào)W 則可以為一VL信號(hào)。
在此實(shí)施例中，開(kāi)關(guān)301~305可以用麗0S晶體管、PM0S晶體管、 薄膜晶體管、BJT晶體管或其它電子開(kāi)關(guān)元件來(lái)實(shí)現(xiàn)。另外，本實(shí)施 例中輸入單元311、反饋單元312、重置單元313及輸出單元314， 其內(nèi)部實(shí)施方式亦非以圖3所示為限，每一單元亦可由多個(gè)開(kāi)關(guān)所組 成或其它任何可產(chǎn)生如上所述功能的其它電路形式來(lái)實(shí)施。
圖4為依據(jù)圖3所示電路的一信號(hào)時(shí)序控制圖，圖4中的各信號(hào) 名稱分別對(duì)應(yīng)于圖3中的各信號(hào)名稱，其中，輸入信號(hào)IN為一脈沖 信號(hào)，此脈沖信號(hào)與時(shí)鐘信號(hào)CLK1的脈波致能期間相同，而時(shí)鐘信 號(hào)CLK1與時(shí)鐘信號(hào)CLK2的脈波致能期間互不相同，且重置信號(hào)RES 的脈波期間位于時(shí)鐘信號(hào)CLK1與時(shí)鐘信號(hào)CLK2 二者的脈波期間之 間。換句話說(shuō)，時(shí)鐘信號(hào)CLK1與時(shí)鐘信號(hào)CLK2的責(zé)任周期均必須小于50%的系統(tǒng)時(shí)鐘周期，在此實(shí)施例中，CLK1與CLK2的優(yōu)選的責(zé)任 周期小于48.5%，以使重置信號(hào)RES的脈波期間能夠位于時(shí)鐘信號(hào) CLK1與時(shí)鐘信號(hào)CLK2 二者的脈波期間之間。另外，當(dāng)CLK1與CLK2 具有相同的脈波寬度，則RES信號(hào)與CLK1與CLK2的優(yōu)選時(shí)鐘寬度比 小于0.03，在此實(shí)施例當(dāng)中所披露的最佳操作時(shí)序?yàn)镽ES的脈波寬 度為1. 6微秒(us)，而CLK1與CLK2 二者的時(shí)鐘信號(hào)寬度為63. 5微 秒(us)。
參照?qǐng)D3及圖4。在輸入信號(hào)IN與時(shí)鐘信號(hào)CLK1為高電位，而 時(shí)鐘信號(hào)CLK2為低電位的時(shí)候，開(kāi)關(guān)301與開(kāi)關(guān)303為導(dǎo)通狀態(tài)， 因此移位寄存器便能利用時(shí)鐘信號(hào)CLK1打開(kāi)開(kāi)關(guān)301來(lái)取樣輸入信 號(hào)IN，且利用開(kāi)關(guān)303先將移位寄存器的輸出端耦接至系統(tǒng)的低電 位端Vl，以重置輸出端，此低電位端W不高于CLK2的低電位。接著， 時(shí)鐘信號(hào)CLK1轉(zhuǎn)為低電位，而重置信號(hào)RES轉(zhuǎn)為高電位，此時(shí)開(kāi)關(guān) 305導(dǎo)通，將輸出單元的輸出端OUT耦接至系統(tǒng)的低電位端VL，以進(jìn) 一走重置輸出端OUT，此時(shí)時(shí)鐘信號(hào)CLK2繼續(xù)維持低電位，開(kāi)關(guān)304 則利用其本身的寄生電容來(lái)儲(chǔ)存被取樣的輸入信號(hào)IN所供應(yīng)的電
荷，以保持其柵極電壓至少維持至?xí)r鐘信號(hào)CLK2轉(zhuǎn)為高電位之后。 由于此維持時(shí)間由作為開(kāi)關(guān)304的晶體管的尺寸大小來(lái)決定，因此作 為開(kāi)關(guān)304的晶體管的尺寸必須夠大，以使其導(dǎo)通時(shí)間能維持到時(shí)鐘 信號(hào)CLK2轉(zhuǎn)為高電位之后。
再接著，時(shí)鐘信號(hào)CLK2轉(zhuǎn)為高電位，而時(shí)鐘信號(hào)CLK1及重置信 號(hào)RES均呈現(xiàn)低電位，由于開(kāi)關(guān)304仍處于導(dǎo)通狀態(tài)，進(jìn)而得以輸出 輸出信號(hào)OUT。在此同時(shí)，反饋單元的開(kāi)關(guān)302亦呈現(xiàn)導(dǎo)通狀態(tài)，因 此輸出信號(hào)OUT得以反饋至輸出單元的開(kāi)關(guān)304的控制端，以確保輸 出單元的開(kāi)關(guān)304能完整地輸出輸出信號(hào)OUT。
本發(fā)明的移位寄存器可減少或避免使用被動(dòng)元件，因此可縮減電 路的尺寸。甚至，使用者還能利用空間上的余裕，多做一組相同架構(gòu) 的移位寄存器，當(dāng)二組移位寄存器的其中一組發(fā)生問(wèn)題而無(wú)法正常操 作時(shí)，便能利用另一組移位寄存器來(lái)替換。藉由上述實(shí)施例的教示，使用者當(dāng)可運(yùn)用多個(gè)如第一實(shí)施例的移
位寄存器來(lái)建構(gòu)一個(gè)移位寄存裝置，如圖5所示為一個(gè)藉由N個(gè)如圖 3所示的移位寄存器所堆疊成的移位寄存裝置。在圖5中，IN表示為 輸入信號(hào)，0UT(1) 0UT(N)則分別表示為移位寄存器501 N的輸出信 號(hào)，而CLKS1及CLKS2分別代表兩個(gè)不同的時(shí)鐘信號(hào)，并且使用交錯(cuò) 連接的方式連接至每個(gè)移位寄存器的CK1P與CK2P， CK1P表示為圖3 電路接收時(shí)鐘信號(hào)CLK1的控制端，而CK2P表示為圖3電路接收時(shí)鐘 信號(hào)CLK2的控制端。每一移位寄存器中的IP表示為圖3輸入單元接 收輸入信號(hào)IN的輸入端，RP表示為圖3重置單元接收重置信號(hào)RES 的重置端。因此當(dāng)給第(N-l)個(gè)移位寄存器一輸入信號(hào)IN為高電位， 配合上CLKS1與CLKS2不同的時(shí)序信號(hào)，遞延一個(gè)時(shí)鐘信號(hào)時(shí)間后， 則會(huì)在第0UT(N-1)輸出一個(gè)高電位信號(hào)，同時(shí)此第0UT(N-1)信號(hào)也 變成第N個(gè)移位寄存器的輸入信號(hào)，之后第OUT(N-l)則會(huì)被RES信 號(hào)重置回低電位信號(hào)。同理，當(dāng)給第(N)個(gè)移位寄存器一輸入信號(hào)IN 為高電位，遞延一個(gè)時(shí)鐘信號(hào)時(shí)間后，也會(huì)在第OUT(N)輸出一個(gè)高 電位信號(hào)，之后第OUT(N)則會(huì)被RES信號(hào)重置回低電位信號(hào)。
圖6為圖5所示電路的各信號(hào)時(shí)序圖，圖6中的各信號(hào)名稱分別 對(duì)應(yīng)于圖5中的各信號(hào)名稱。在前述文章中提到，時(shí)鐘信號(hào)CLKS1與 時(shí)鐘信號(hào)CLKS2的責(zé)任周期均必須小于50%的系統(tǒng)時(shí)鐘周期，以使重 置信號(hào)RES的脈波期間能夠位于時(shí)鐘信號(hào)CLKS1與時(shí)鐘信號(hào)CLKS2 二 者的脈波期間之間，并且由圖5中可見(jiàn)每一級(jí)移位寄存器均使用同一 個(gè)RES重置信號(hào)。這樣， 一個(gè)N級(jí)移位寄存裝置便只需要N個(gè)移位寄 存器，不再需要第N+1級(jí)的移位寄存器來(lái)提供第N級(jí)的重置信號(hào)。因 此本發(fā)明的移位寄存裝置只需要N個(gè)移位寄存器來(lái)操作。
藉由圖3的相關(guān)說(shuō)明的教示，經(jīng)過(guò)適當(dāng)?shù)匦薷膱D3所示電路，還 可變化出其它型式的移位寄存器，其不需要利用到重置信號(hào)RES也可 以進(jìn)行信號(hào)的位移操作，如圖7所示。圖7為依照本發(fā)明第二實(shí)施例 的移位寄存器。對(duì)照?qǐng)D3及圖7所示的電路可以明顯發(fā)現(xiàn)，圖7電路 僅是改變圖3的開(kāi)關(guān)305的控制端所接收的信號(hào)，亦即由原來(lái)的重置 信號(hào)RES變更為時(shí)鐘信號(hào)CLK1，而形成重置單元714。此外，如圖8所示為本發(fā)明的第三實(shí)施例的移位寄存器。對(duì)照?qǐng)D 7及圖8所示的電路可以明顯發(fā)現(xiàn)，圖8電路則是將圖7電路中的重 置單元714精簡(jiǎn)，舍去開(kāi)關(guān)705的設(shè)置，而形成重置單元814。由于 圖7及圖8所示電路均只采用時(shí)鐘信號(hào)CLK1來(lái)重置其輸出端，因此 這兩個(gè)電路均只需要利用時(shí)鐘信號(hào)CLK1及CLK2即可進(jìn)行信號(hào)位移， 另外對(duì)照本發(fā)明的第一、第二與第三實(shí)施例，也說(shuō)明了重置信號(hào)RES 可以為不同的信號(hào)。同理，根據(jù)上述各實(shí)施例中重置信號(hào)RES的彈性 運(yùn)用方式，在其它實(shí)施例中，本發(fā)明的第一與第二實(shí)施例的重置單元 中的開(kāi)關(guān)305與開(kāi)關(guān)705的控制端亦可耦接另一重置信號(hào)，而不必限 于耦接時(shí)鐘信號(hào)CLK1，其中該另一重置信號(hào)的脈波致能期間可設(shè)計(jì) 同于時(shí)鐘信號(hào)CLK1。圖9為圖7及圖8所示電路的各信號(hào)時(shí)序圖， 圖9中的各信號(hào)名稱分別對(duì)應(yīng)于圖7及圖8中的各信號(hào)名稱。藉由上述圖7及圖8所述電路的教示，使用者當(dāng)可運(yùn)用多個(gè)圖7 或圖8所示的移位寄存器來(lái)建構(gòu)一個(gè)移位寄存裝置，如圖10所示。 圖10中的移位寄存裝置包括有移位寄存器IOO廣K，而這些移位寄存 器均采用圖7或圖8所示的移位寄存器架構(gòu)。在圖中，IN表示為輸 入信號(hào)，0UT(1) 0UT(K)則分別表示為移位寄存器1001~K的輸出信 號(hào)，而CLKS1及CLKS2分別代表兩個(gè)不同的時(shí)鐘信號(hào)。至于每一移位 寄存器中的IP表示為圖7或圖8所示電路接收輸入信號(hào)IN的輸入端， CK1P表示為圖7或圖8所示電路接收時(shí)鐘信號(hào)CLK1的控制端，而CK2P 表示為圖7或圖8所示電路接收時(shí)鐘信號(hào)CLK2的控制端，并且CLKS1 與CLKS2使用交錯(cuò)連接的方式連接至每個(gè)移位寄存器的CK1P與CK2P。如圖10所示，當(dāng)給第(K-l)個(gè)移位寄存器一輸入信號(hào)IN為高電 位，配合上CLKS1與CLKS2不同的時(shí)序信號(hào)，遞延一個(gè)時(shí)鐘信號(hào)時(shí)間 后，則會(huì)在第OUT(K-l)輸出一個(gè)高電位信號(hào)，同時(shí)此第OUT(K-l)信 號(hào)也變成第N個(gè)移位寄存器的輸入信號(hào)，之后第OUT(K-l)則會(huì)被 CLKS1信號(hào)重置回低電位信號(hào)。同理，當(dāng)給第(K)個(gè)移位寄存器一輸 入信號(hào)IN為高電位，遞延一個(gè)時(shí)鐘信號(hào)時(shí)間后，也會(huì)在第OUT(K)輸 出一個(gè)高電位信號(hào)，之后第OUT(K)則會(huì)被CLKS2信號(hào)重置回低電位 信號(hào)。在上述各實(shí)施例中，說(shuō)明了本發(fā)明的移位寄存器主要特征為，具 有一個(gè)輸入單元、 一個(gè)輸出單元、 一個(gè)重置單元與一個(gè)反饋單元，并 且也說(shuō)明了由多組具有此特征的移位寄存器所組成的移位寄存裝置，此移位寄存裝置具有交錯(cuò)的CLKS1與CLKS2連接方式與一個(gè)RES重置信號(hào)等特征，在其它實(shí)施例當(dāng)中，甚至可以將CLKS1作為重置信號(hào)RES的來(lái)源并且可以達(dá)成輸入信號(hào)的位移的功能。另外本發(fā)明由于可以減少或避免使用被動(dòng)元件，因此其電路尺寸與電路所占面積得以縮小，并且由于使用元件的精簡(jiǎn)得以提升良率。本發(fā)明技術(shù)內(nèi)容及技術(shù)特點(diǎn)已披露如上，然而本領(lǐng)域普通技術(shù)人員仍可能基于本發(fā)明的教示及披露而作各種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護(hù)范圍應(yīng)不限于所披露的實(shí)施例，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為所附的權(quán)利要求書(shū)所涵 蘭皿o
權(quán)利要求
1、一種移位寄存器，包括一輸入單元，用以接收一輸入信號(hào)及一第一時(shí)鐘信號(hào)，并依據(jù)該第一時(shí)鐘信號(hào)，輸出該輸入信號(hào)；一輸出單元，用以接收一第二時(shí)鐘信號(hào)及從該輸入單元接收該輸入信號(hào)，并依據(jù)該輸入信號(hào)，輸出該第二時(shí)鐘信號(hào)至一輸出端；一反饋單元，用以接收該第二時(shí)鐘信號(hào)及從該輸入單元接收該輸入信號(hào)，并依據(jù)該第二時(shí)鐘信號(hào)，反饋該輸出端的信號(hào)至該輸出單元；及一重置單元，用以接收一重置信號(hào)，并依據(jù)該重置信號(hào)，使該輸出端耦接至一低電位信號(hào)。
2、 如權(quán)利要求1所述的移位寄存器，其中每一該輸入單元、該 輸出單元、該反饋單元及該重置單元分別包括一第一端、 一第二端及 一控制端，且該輸入單元、該輸出單元、該反饋單元及該重置單元分 別依據(jù)其控制端所接收的信號(hào)而決定是否導(dǎo)通。
3、 如權(quán)利要求1所述的移位寄存器，其中該輸入單元的第一端 耦接該輸入信號(hào)，該輸入單元的第二端耦接該輸出單元的控制端，該 輸入單元的控制端則接收該第一時(shí)鐘信號(hào)。
4、 如權(quán)利要求1所述的移位寄存器，其中該輸出單元的第一端 耦接該第二時(shí)鐘信號(hào)，該輸出單元的第二端耦接該輸出端，該輸出單 元的控制端則耦接該輸入單元的第二端。
5、 如權(quán)利要求1所述的移位寄存器，其中該反饋單元的第一端 耦接該輸出單元的該輸出端，該反饋單元的第二端耦接該輸入單元的 第二端與該輸出單元的控制端，該反饋單元的控制端則耦接該第二時(shí) 鐘信號(hào)。
6、 如權(quán)利要求1所述的移位寄存器，其中該重置單元的第一端 耦接該輸出端，該重置單元的第二端耦接至該低電位信號(hào)，該重置單 元的控制端則耦接該重置信號(hào)。
7、 如權(quán)利要求6所述的移位寄存器，其中該重置單元的控制端 接收該重置信號(hào)，據(jù)以將該輸出端耦接至該低電位信號(hào)。
8、 如權(quán)利要求1所述的移位寄存器，其中該輸入信號(hào)為一脈沖 信號(hào)，該脈沖信號(hào)與該第一時(shí)鐘信號(hào)的脈波致能期間相同，而該第一 時(shí)鐘信號(hào)與該第二時(shí)鐘信號(hào)的脈波致能期間互不相同，且該重置信號(hào) 的脈波期間位于該第一時(shí)鐘信號(hào)與該第二時(shí)鐘信號(hào)二者的脈波期間 之間。
9、 如權(quán)利要求1所述的移位寄存器，其中該輸入單元、該輸出 單元、該反饋單元及該重置單元的構(gòu)成選自一薄膜晶體管、一NMOS 和一PMOS、 BJT晶體管所組成的群組。
10、 一種移位寄存器，包括-一第一開(kāi)關(guān)、 一第二開(kāi)關(guān)、 一第三開(kāi)關(guān)、 一第四開(kāi)關(guān)與一第五開(kāi) 關(guān)，其中每一該開(kāi)關(guān)分別具有一第一端、 一第二端與一控制端；一輸入端，連接于該第一開(kāi)關(guān)的第一端；及一輸出端，連接于該第二開(kāi)關(guān)的第一端、該第四開(kāi)關(guān)的第一端與 該第三開(kāi)關(guān)的第二端，其中該第一開(kāi)關(guān)的第二端、該第二開(kāi)關(guān)的控制 端與該第三開(kāi)關(guān)的第一端彼此連接，該第二開(kāi)關(guān)的第二端連接至該第 三開(kāi)關(guān)的控制端，及該第一開(kāi)關(guān)的控制端連接至該第四開(kāi)關(guān)的控制 端。
11、 如權(quán)利要求IO所述的移位寄存器，其中該第一開(kāi)關(guān)的控制 端與該第四開(kāi)關(guān)的控制端耦接一第一信號(hào)，以及該第二開(kāi)關(guān)的第二端 與該第三開(kāi)關(guān)的控制端耦接一第二信號(hào)。
12、 如權(quán)利要求IO所述的移位寄存器，其中該第四開(kāi)關(guān)的第二 端與該第五開(kāi)關(guān)的第二端耦接至一低電位信號(hào)，該第五開(kāi)關(guān)的第一端 連接至該輸出端，并且連接于該第二開(kāi)關(guān)的第一端、該第四開(kāi)關(guān)的第 一端與該第三開(kāi)關(guān)的第二端。
13、 一種移位寄存裝置，包括一第一移位寄存器，包括一第一輸入端、 一第一輸出端、 一第一重置端、 一第一控制端及一第二控制端；及一第二移位寄存器，包括一第二輸入端、 一第二輸出端、 一第二 重置端、 一第三控制端及一第四控制端，其中該第一輸出端電連接該第二輸入端，該第一控制端與該第四 控制端共同耦接一第一時(shí)鐘信號(hào)，以及該第二控制端與該第三控制端 共同耦接一第二時(shí)鐘信號(hào)。
14、 如權(quán)利要求13所述的移位寄存裝置，其中該第一移位寄存 器包括一輸入單元，用以接收一輸入信號(hào)及一第一時(shí)鐘信號(hào)，并依據(jù)該 第一信號(hào)，輸出該輸入信號(hào)；一輸出單元，用以接收一第二時(shí)鐘信號(hào)及從該輸入單元接收該輸 入信號(hào)，并依據(jù)該輸入信號(hào)，輸出該第二時(shí)鐘信號(hào)至一輸出端；一反饋單元，用以接收該第二時(shí)鐘信號(hào)及從該輸入單元接收該輸 入信號(hào)，并依據(jù)該第二時(shí)鐘信號(hào)，反饋該輸出端的信號(hào)至該輸出單元； 及一重置單元，用以接收一重置信號(hào)，并依據(jù)該重置信號(hào)，使該輸 出端耦接至一低電位信號(hào)。
全文摘要
一種移位寄存裝置及其移位寄存器。此移位寄存器包括輸入單元、反饋單元、輸出單元及重置單元。本發(fā)明的移位寄存器可利用MOS、BJT與其它開(kāi)關(guān)晶體管當(dāng)中選出的任一種開(kāi)關(guān)元件來(lái)構(gòu)成移位寄存器的電路，并利用上述各單元的特殊耦接關(guān)系，搭配兩個(gè)脈波期間互不相同的時(shí)鐘信號(hào)，來(lái)達(dá)成輸入信號(hào)的寄存與位移。
文檔編號(hào)G11C19/00GK101290803SQ20071009665
公開(kāi)日2008年10月22日 申請(qǐng)日期2007年4月19日 優(yōu)先權(quán)日2007年4月19日
發(fā)明者藍(lán)根琪 申請(qǐng)人:瀚宇彩晶股份有限公司