專利名稱：半導(dǎo)體存儲(chǔ)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等半導(dǎo)體存儲(chǔ)器件。
背景技術(shù)：
作為現(xiàn)有的半導(dǎo)體存儲(chǔ)器件，已知具有例如專利文獻(xiàn)1所示的電路的半導(dǎo)體存儲(chǔ)器件。在專利文獻(xiàn)1所示的電路中，全局?jǐn)?shù)據(jù)線(global data line)40A、40B，經(jīng)過(guò)由傳輸門(transfer gate)構(gòu)成的開(kāi)關(guān)部620與局部數(shù)據(jù)線(local data line)相連接，所述局部數(shù)據(jù)線連接于存儲(chǔ)磁芯(memory core)。并且，全局?jǐn)?shù)據(jù)線40A、40B在預(yù)充電時(shí)與外部施加電源電壓VDD的一半電位VDD/2等的預(yù)充電用電源相連接。
日本特開(kāi)2003-151276號(hào)公報(bào)(第0020～0036段，圖4A)[非專利文獻(xiàn)1]伊藤清男著，“超LSI存儲(chǔ)器”，培風(fēng)館，1994年11月5日，p.85-96發(fā)明內(nèi)容但是，在上述現(xiàn)有的結(jié)構(gòu)中，在使讀出時(shí)局部數(shù)據(jù)線的H電平的電位和寫入時(shí)全局?jǐn)?shù)據(jù)線40A、40B的H電平的電位相等時(shí)，將產(chǎn)生以下說(shuō)明的問(wèn)題。
在此，將讀出時(shí)局部數(shù)據(jù)線的H電平的電位和寫入時(shí)全局?jǐn)?shù)據(jù)線40A、40B的H電平的電位取為電壓VDD，將各自的L電平的電位取為電壓GND(0V)。
在讀出動(dòng)作時(shí)，全局?jǐn)?shù)據(jù)線40A、40B的L側(cè)的電位為電壓GND；H側(cè)的電位為僅上升到比電壓VDD低構(gòu)成開(kāi)關(guān)部620的晶體管的閾值電壓Vt的量的電位，即VDD-Vt。因此，將此時(shí)的全局?jǐn)?shù)據(jù)線40A、40B的電位平均后的電位是0.5×(VDD-Vt)。
在寫入動(dòng)作時(shí)，全局?jǐn)?shù)據(jù)線40A、40B的H側(cè)的電位為電壓VDD，L側(cè)的電位為電壓GND。因此，將此時(shí)的全局?jǐn)?shù)據(jù)線40A、40B的電位平均后的電位是0.5×VDD。
在上述那樣的情況下，將讀出動(dòng)作時(shí)全局?jǐn)?shù)據(jù)線40A、40B的電位平均后的電位、和將寫入動(dòng)作時(shí)全局?jǐn)?shù)據(jù)線40A、40B的電位平均后的電位不同。因此，在預(yù)充電時(shí)總是從預(yù)定的電壓源施加恒定電壓的現(xiàn)有結(jié)構(gòu)中，存在如下問(wèn)題在讀出動(dòng)作后進(jìn)行預(yù)充電時(shí)和在寫入動(dòng)作后進(jìn)行預(yù)充電時(shí)的至少一者流過(guò)電流，從而消耗了功率。就是說(shuō)，在預(yù)充電用電源的電位為讀出動(dòng)作時(shí)全局?jǐn)?shù)據(jù)線40A、40B的電位的平均電位、即0.5×(VDD-Vt)的情況下，在寫入動(dòng)作后開(kāi)始進(jìn)行預(yù)充電時(shí)，全局?jǐn)?shù)據(jù)線40A、40B的平均電位是0.5×VDD，因此，產(chǎn)生了電位差，從而流過(guò)了電流。反之，在設(shè)定成預(yù)充電用電源的電位為寫入動(dòng)作時(shí)全局?jǐn)?shù)據(jù)線40A、40B的電位的平均電位、即0.5×VDD的情況下，在讀出動(dòng)作后開(kāi)始進(jìn)行預(yù)充電時(shí)，全局?jǐn)?shù)據(jù)線40A、40B的電位是0.5×(VDD-Vt)，因此，產(chǎn)生了電位差，從而流過(guò)了電流。在半導(dǎo)體存儲(chǔ)器件中安裝例如1000個(gè)左右的預(yù)充電電路，因此，在預(yù)充電時(shí)如上所述地電流流過(guò)，由此半導(dǎo)體器件整體消耗的功率將會(huì)變大。
本發(fā)明鑒于上述問(wèn)題點(diǎn)，其目的在于，使對(duì)半導(dǎo)體存儲(chǔ)器件進(jìn)行預(yù)充電時(shí)的消耗電流降低。
為了解決上述技術(shù)課題，本發(fā)明的第一實(shí)施方式為，一種半導(dǎo)體存儲(chǔ)器件，具有存儲(chǔ)單元；與上述存儲(chǔ)單元相連接的位線對(duì)；經(jīng)由按照列選擇信號(hào)的值進(jìn)行接通/斷開(kāi)的開(kāi)關(guān)元件而連接在上述位線上的數(shù)據(jù)線對(duì)；以及控制上述數(shù)據(jù)線對(duì)的共同的初始電位的預(yù)充電電路；其特征在于，包括預(yù)充電電位控制電路，在預(yù)充電時(shí)，當(dāng)上述數(shù)據(jù)線對(duì)的共同的電位比預(yù)定的第一檢測(cè)電位高時(shí)，對(duì)上述數(shù)據(jù)線對(duì)施加上述第一檢測(cè)電位以下的施加用低電壓；當(dāng)上述數(shù)據(jù)線對(duì)的電位比預(yù)定的第二檢測(cè)電位低時(shí)，對(duì)上述數(shù)據(jù)線對(duì)施加上述第二檢測(cè)電位以上的施加用高電壓；當(dāng)上述數(shù)據(jù)線對(duì)的電位在上述第一檢測(cè)電位以下且在上述第二檢測(cè)電位以上時(shí)，不施加電壓。
根據(jù)第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在預(yù)充電時(shí)，數(shù)據(jù)線對(duì)被維持在第一檢測(cè)電位以下且在第二檢測(cè)電位以上。此外，當(dāng)數(shù)據(jù)線對(duì)的電位在第一檢測(cè)電位以下且在第二檢測(cè)電位以上時(shí)，預(yù)充電電位控制電路，不對(duì)數(shù)據(jù)線對(duì)施加電壓，因此，在預(yù)充電電位控制電路和數(shù)據(jù)線對(duì)之間不會(huì)流過(guò)電流。
此外，本發(fā)明的第二實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路具有檢測(cè)電位輸出電路，對(duì)產(chǎn)生上述施加用低電壓的施加用低電壓源和產(chǎn)生上述施加用高電壓的施加用高電壓源之間的電壓進(jìn)行分壓，輸出上述第一檢測(cè)電位和上述第二檢測(cè)電位。
根據(jù)第二實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，能夠容易地用比較小的電路面積構(gòu)成預(yù)充電電位控制電路。
此外，本發(fā)明的第三實(shí)施方式為，在第二實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述檢測(cè)電位輸出電路具有施加用高電壓源連接N溝道型MOS晶體管，其漏極和柵極連接在上述施加用高電壓源，對(duì)上述施加用高電壓源連接N溝道型MOS晶體管的源極和上述施加用低電壓源之間的電壓進(jìn)行分壓，作為上述第一檢測(cè)電位和上述第二檢測(cè)電位進(jìn)行輸出。
根據(jù)第三實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，由于施加用高電壓源N溝道型MOS晶體管的源極電位對(duì)施加用高電壓的依賴性，接近讀出動(dòng)作時(shí)數(shù)據(jù)線對(duì)的平均電位對(duì)施加用高電壓的依賴性，因此，與僅通過(guò)電阻分壓生成第二檢測(cè)電位時(shí)相比，能夠在較寬的施加用高電壓的范圍內(nèi)使預(yù)充電電位控制電路動(dòng)作。
此外，本發(fā)明的第四實(shí)施方式為，在第三實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述開(kāi)關(guān)元件，由與上述施加用高電壓源連接N溝道型MOS晶體管同樣大小的N溝道型MOS晶體管構(gòu)成。
根據(jù)第四實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，能夠減小由制造工藝偏差造成的影響，易于構(gòu)成動(dòng)作穩(wěn)定的預(yù)充電電位控制電路。
此外，本發(fā)明的第五實(shí)施方式為，在第二實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述檢測(cè)電位輸出電路具有施加用高電壓源連接P溝道型MOS晶體管，其源極連接在上述施加用高電壓源，連接了源極和柵極，對(duì)上述施加用高電壓源連接P溝道型MOS晶體管的漏極和柵極與上述施加用低電壓源之間的電壓進(jìn)行分壓，作為上述第一檢測(cè)電位和上述第二檢測(cè)電位進(jìn)行輸出。
根據(jù)第五實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，由于施加用高電壓源P溝道型MOS晶體管的漏極和源極的電位對(duì)施加用高電壓的依賴性，接近讀出動(dòng)作時(shí)的數(shù)據(jù)線對(duì)的平均電位對(duì)施加用高電壓的依賴性，因此，與僅通過(guò)電阻分壓生成第二檢測(cè)電位時(shí)相比，能夠在較寬的施加用高電壓的范圍內(nèi)使預(yù)充電電位控制電路動(dòng)作。
此外，本發(fā)明的第六實(shí)施方式為，在第二實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述檢測(cè)電位輸出電路，通過(guò)具有調(diào)整電阻值功能的電阻元件，對(duì)上述施加用低電壓源和上述施加用高電壓源的電位差進(jìn)行分壓。
根據(jù)第六實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，即使在晶片上加工出電路圖案時(shí)產(chǎn)生偏差的情況下，也能夠通過(guò)隨后調(diào)整電阻值，使預(yù)充電電位控制電路以所希望的第一檢測(cè)電位和第二檢測(cè)電位進(jìn)行動(dòng)作。
此外，本發(fā)明的第七實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路，包括
N溝道型MOS晶體管，具有連接在上述施加用低電壓源的源極和連接于上述數(shù)據(jù)線對(duì)的漏極；P溝道型MOS晶體管，具有連接在上述施加用高電壓源的源極和連接于上述數(shù)據(jù)線對(duì)的漏極；N溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位高時(shí)，對(duì)上述N溝道型MOS晶體管的柵極輸出使上述N溝道型MOS晶體管導(dǎo)通(on)的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位低時(shí)，對(duì)上述N溝道型MOS晶體管的柵極輸出使上述N溝道型MOS晶體管截止(off)的電壓；以及P溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位低時(shí)，對(duì)上述P溝道型MOS晶體管的柵極輸出使上述P溝道型MOS晶體管導(dǎo)通的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位高時(shí)，對(duì)上述P溝道型MOS晶體管的柵極輸出使上述P溝道型MOS晶體管截止的電壓。
此外，本發(fā)明的第八實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路包括第一差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位的大小關(guān)系的電壓；以及第二差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位的大小關(guān)系的電壓，按照上述第一差動(dòng)放大電路的輸出，控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用低電壓，按照上述第二差動(dòng)放大電路的輸出，控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用高電壓。
根據(jù)第七和第八實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，能夠容易地用比較小的電路面積構(gòu)成預(yù)充電電位控制電路。
此外，本發(fā)明的第九實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述讀出放大器電路的較高驅(qū)動(dòng)用電壓，由與上述施加用高電壓共同的電源提供。
此外，本發(fā)明的第十實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述讀出放大器電路的較低驅(qū)動(dòng)用電壓，由與上述施加用低電壓共同的電源提供。
根據(jù)第九和第十實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，由于讀出放大器電路的驅(qū)動(dòng)電壓和預(yù)充電電路的施加用電壓一致，通過(guò)由讀出放大器電路進(jìn)行的放大動(dòng)作，在位線對(duì)產(chǎn)生的電位依賴于施加用電壓，因此，能夠在較寬的施加用電壓的范圍內(nèi)降低消耗功率。
此外，本發(fā)明的第十一實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述開(kāi)關(guān)元件，由用與上述讀出放大器電路的較高驅(qū)動(dòng)用電壓相同的電壓導(dǎo)通的N溝道型MOS晶體管構(gòu)成。
根據(jù)第十一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，讀出放大器電路和開(kāi)關(guān)元件能夠共有電源，不需要單獨(dú)地設(shè)置電源，因此，能夠容易地用比較小的電路面積構(gòu)成預(yù)充電電位控制電路、開(kāi)關(guān)元件。
此外，本發(fā)明的第十二實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，還包括使上述數(shù)據(jù)線對(duì)的信號(hào)放大的讀取放大器電路，上述讀取放大器電路包括第一N溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接在較低的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接在上述數(shù)據(jù)線對(duì)中的第一數(shù)據(jù)線，柵極連接在與上述第一數(shù)據(jù)線成對(duì)的第二數(shù)據(jù)線的狀態(tài)；第二N溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接在較低的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接在上述第二數(shù)據(jù)線，柵極連接在上述第一數(shù)據(jù)線的狀態(tài)；第一P溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接在較高的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接在上述第一數(shù)據(jù)線，柵極連接在上述第二數(shù)據(jù)線的狀態(tài)；以及第二P溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接在較高的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接在上述第二數(shù)據(jù)線，柵極連接在上述第一數(shù)據(jù)線的狀態(tài)。
根據(jù)第十二實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，能夠用較少的晶體管構(gòu)成讀取放大器電路。此外，由預(yù)充電電路和預(yù)充電電位控制電路，將數(shù)據(jù)線對(duì)預(yù)充電為在第一檢測(cè)電位以下且在第二檢測(cè)電位以上的電位，能夠提高讀取放大器電路的靈敏度。
此外，本發(fā)明的第十三實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電路，在上述數(shù)據(jù)線對(duì)的電位比第三檢測(cè)電位高時(shí)，與在上述第三檢測(cè)電位以下時(shí)相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中，上述第三檢測(cè)電位比上述第一檢測(cè)電位高。
此外，本發(fā)明的第十四實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電路，在上述數(shù)據(jù)線對(duì)的電位比第四檢測(cè)電位低時(shí)，與在上述第四檢測(cè)電位以上時(shí)相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中，上述第四檢測(cè)電位比上述第二檢測(cè)電位低。
此外，本發(fā)明的第十五實(shí)施方式為，在第一實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電路，在上述數(shù)據(jù)線對(duì)的電位比第三檢測(cè)電位高時(shí)，與在上述第三檢測(cè)電位以下時(shí)相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中；在上述數(shù)據(jù)線對(duì)的電位比第四檢測(cè)電位低時(shí)，與在上述第四檢測(cè)電位以上時(shí)相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中，上述第三檢測(cè)電位比上述第一檢測(cè)電位高，上述第四檢測(cè)電位比上述第二檢測(cè)電位低。
根據(jù)第十五實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，在數(shù)據(jù)線對(duì)的電位比第一檢測(cè)電位高且在第三檢測(cè)電位以下時(shí)，與比第三檢測(cè)電位高時(shí)相比，流過(guò)較小的電流，數(shù)據(jù)線對(duì)的電位緩慢下降。同樣地，在數(shù)據(jù)線對(duì)的電位比第二檢測(cè)電位低且在第四檢測(cè)電位以上時(shí)，與比第四檢測(cè)電位低時(shí)相比，流過(guò)較小的電流，數(shù)據(jù)線對(duì)的電位緩慢上升。
此外，本發(fā)明的第十六實(shí)施方式為，在第十五實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路具有檢測(cè)電位輸出電路，該檢測(cè)電位輸出電路對(duì)產(chǎn)生上述施加用低電壓的施加用低電壓源和產(chǎn)生上述施加用高電壓的施加用高電壓源之間的電壓進(jìn)行分壓，作為上述第一檢測(cè)電位、上述第二檢測(cè)電位、上述第三檢測(cè)電位以及上述第四檢測(cè)電位進(jìn)行輸出。
根據(jù)第十六實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，為了輸出4個(gè)檢測(cè)電位，檢測(cè)電位輸出電路被共有，因此，能夠容易地用比較小的電路面積構(gòu)成預(yù)充電電位控制電路。
此外，本發(fā)明的第十七實(shí)施方式為，在第十五實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路，包括第一N溝道型MOS晶體管和第二N溝道型MOS晶體管，具有連接在上述施加用低電壓源的源極和連接于上述數(shù)據(jù)線對(duì)的漏極；第一P溝道型MOS晶體管和第二P溝道型MOS晶體管，具有連接在上述施加用高電壓源的源極和連接于上述數(shù)據(jù)線對(duì)的漏極；第一N溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第三檢測(cè)電位高時(shí)，對(duì)上述第一N溝道型MOS晶體管的柵極輸出使上述第一N溝道型MOS晶體管導(dǎo)通的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第三檢測(cè)電位低時(shí)，對(duì)上述第一N溝道型MOS晶體管的柵極輸出使上述第一N溝道型MOS晶體管截止的電壓；第二N溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位高時(shí)，對(duì)上述第二N溝道型MOS晶體管的柵極輸出使上述第二N溝道型MOS晶體管導(dǎo)通的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位低時(shí)，對(duì)上述第二N溝道型MOS晶體管的柵極輸出使上述第二N溝道型MOS晶體管截止的電壓；第一P溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位低時(shí)，對(duì)上述第一P溝道型MOS晶體管的柵極輸出使上述第一P溝道型MOS晶體管導(dǎo)通的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位高時(shí)，對(duì)上述第一P溝道型MOS晶體管的柵極輸出使上述第一P溝道型MOS晶體管截止的電壓；以及第二P溝道型MOS晶體管控制電路，在上述數(shù)據(jù)線對(duì)的電位比上述第四檢測(cè)電位低時(shí)，對(duì)上述第二P溝道型MOS晶體管的柵極輸出使上述第二P溝道型MOS晶體管導(dǎo)通的電壓，在上述數(shù)據(jù)線對(duì)的電位比上述第四檢測(cè)電位高時(shí)，對(duì)上述第二P溝道型MOS晶體管的柵極輸出使上述第二P溝道型MOS晶體管截止的電壓。
此外，本發(fā)明的第十八實(shí)施方式為，在第十七實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述第一N溝道型MOS晶體管的尺寸比上述第二N溝道型MOS晶體管的尺寸大，并且，上述第二P溝道型MOS晶體管的尺寸比上述第一P溝道型MOS晶體管的尺寸大。
此外，本發(fā)明的第十九實(shí)施方式為，在第十五實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，上述預(yù)充電電位控制電路，包括第一差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第三檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第三檢測(cè)電位的大小關(guān)系的電壓；
第二差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位的大小關(guān)系的電壓；第三差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位的大小關(guān)系的電壓；以及第四差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第四檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第四檢測(cè)電位的大小關(guān)系的電壓；按照上述第二差動(dòng)放大電路的輸出，控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用低電壓；按照上述第三差動(dòng)放大電路的輸出，控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用高電壓；按照上述第一差動(dòng)放大電路和上述第四差動(dòng)放大電路的輸出，流到上述預(yù)充電電路的電流發(fā)生變化。
根據(jù)第十七～第十九實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，能夠容易地用比較小的電路面積構(gòu)成預(yù)充電電位控制電路。
本發(fā)明能夠降低半導(dǎo)體存儲(chǔ)器件的預(yù)充電時(shí)的消耗電流。


圖1是表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)的電路圖。
圖2是表示本發(fā)明實(shí)施方式1所涉及的預(yù)充電電位控制電路106的結(jié)構(gòu)的電路圖。
圖3是表示本發(fā)明實(shí)施方式1所涉及的、如何設(shè)定半導(dǎo)體存儲(chǔ)器件的第一檢測(cè)電位VRN和第二檢測(cè)電位VRP的說(shuō)明圖。
圖4是表示本發(fā)明實(shí)施方式1所涉及的讀取放大器電路107的結(jié)構(gòu)的電路圖。
圖5是表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的讀出動(dòng)作時(shí)的各個(gè)信號(hào)的電壓電平的例子的時(shí)序圖。
圖6是表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的寫入作時(shí)的各個(gè)信號(hào)的電壓電平的例子的時(shí)序圖。
圖7是表示在本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件中，從預(yù)充電電位控制電路106流到預(yù)充電電路105的電流的大小和全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的關(guān)系的曲線圖。
圖8是表示本發(fā)明實(shí)施方式2所涉及的預(yù)充電電位控制電路206的結(jié)構(gòu)的電路圖。
圖9是表示本發(fā)明實(shí)施方式3所涉及的預(yù)充電電位控制電路306的結(jié)構(gòu)的電路圖。
圖10是表示本發(fā)明實(shí)施方式4所涉及的預(yù)充電電位控制電路406的結(jié)構(gòu)的電路圖。
圖11是表示本發(fā)明實(shí)施方式4所涉及的、通過(guò)激光微調(diào)或反熔絲(anti-fuse)調(diào)整電阻值的各個(gè)電阻元件406b～406d的結(jié)構(gòu)例的電路圖。
圖12是表示本發(fā)明實(shí)施方式5所涉及的預(yù)充電電位控制電路506的結(jié)構(gòu)的電路圖。
圖13是表示在本發(fā)明實(shí)施方式5所涉及的半導(dǎo)體存儲(chǔ)器件中，從預(yù)充電電位控制電路506流到預(yù)充電電路105的電流的大小和全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的關(guān)系的曲線圖。
具體實(shí)施例方式
下面，參照

本發(fā)明的實(shí)施方式。在以下的各實(shí)施方式中，對(duì)具有與其它實(shí)施方式相同功能的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，并省略說(shuō)明。
<發(fā)明的實(shí)施方式1>
圖1是表示本發(fā)明實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)的電路圖。
如圖1所示，半導(dǎo)體存儲(chǔ)器件具有存儲(chǔ)單元101、讀出放大器電路(sense amplifier)102、N溝道型MOS晶體管103、104(開(kāi)關(guān)元件)、預(yù)充電電路105、預(yù)充電電位控制電路106、讀取放大器(readamplifier)電路107、寫入緩沖器108、109以及反相器110。
在存儲(chǔ)單元101上，連接有位線BL和位線/BL的任意一條、和字線WL。存儲(chǔ)單元101，當(dāng)激活所連接的字線WL時(shí)，在與所連接的位線BL或位線/BL之間進(jìn)行數(shù)據(jù)的輸入輸出。
讀出放大器電路102，對(duì)位線對(duì)BL、/BL之間的電位差進(jìn)行放大。在此，讀出放大器電路102的較高驅(qū)動(dòng)用電壓是電壓VDD，較低驅(qū)動(dòng)用電壓是電壓GND(0V)。
N溝道型MOS晶體管103，被連接在全局?jǐn)?shù)據(jù)線GDL(數(shù)據(jù)線)和位線BL之間，在柵極輸入列選擇信號(hào)CSL。
N溝道型MOS晶體管104，被連接在全局?jǐn)?shù)據(jù)線/GDL(數(shù)據(jù)線)和位線/BL之間，在柵極輸入列選擇信號(hào)CSL。
在此，列選擇信號(hào)CSL的H電平是電壓VDD，L電平是電壓GND。
N溝道型MOS晶體管103、104，用與讀出放大器電路102的較高驅(qū)動(dòng)用電壓相同的電壓VDD導(dǎo)通。
預(yù)充電電路105具有N溝道型MOS晶體管105a～105c。在N溝道型MOS晶體管105a～105c的柵極輸入全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR，在預(yù)充電時(shí)，N溝道型MOS晶體管105a～105c處于導(dǎo)通狀態(tài)。
預(yù)充電電位控制電路106，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比預(yù)定的第一檢測(cè)電位VRN高時(shí)，對(duì)全局?jǐn)?shù)據(jù)線GDL、/GDL施加電壓GND；當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比預(yù)定的第二檢測(cè)電位VRP低時(shí)，對(duì)全局?jǐn)?shù)據(jù)線GDL、/GDL施加電壓VDD；當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第一檢測(cè)電位VRN以下且在第二檢測(cè)電位VRP以上時(shí)，不施加電壓。該預(yù)充電電位控制電路106的詳細(xì)結(jié)構(gòu)在后面進(jìn)行說(shuō)明。
讀取放大器電路107，對(duì)全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL之間的電位差進(jìn)行放大，輸出輸出數(shù)據(jù)DO。該讀取放大器電路107的詳細(xì)結(jié)構(gòu)也在后面進(jìn)行說(shuō)明。
寫入緩沖器108、109，通過(guò)寫入使能信號(hào)WE被控制為激活狀態(tài)和非激活狀態(tài)的任一個(gè)。寫入緩沖器108，在激活狀態(tài)下，照原樣地將所輸入的輸入數(shù)據(jù)DI輸出到全局?jǐn)?shù)據(jù)線GDL；在非激活狀態(tài)下，不將所輸入的輸入數(shù)據(jù)DI輸出到全局?jǐn)?shù)據(jù)線GDL。對(duì)寫入緩沖器109輸入從反相器110輸出的輸入數(shù)據(jù)DI的反相數(shù)據(jù)/DI。寫入緩沖器109，在激活狀態(tài)下，照原樣地將所輸入的反相數(shù)據(jù)/DI輸出到全局?jǐn)?shù)據(jù)線/GDL；在非激活狀態(tài)下，不將所輸入的反相數(shù)據(jù)/DI輸出到全局?jǐn)?shù)據(jù)線/GDL。
接著，說(shuō)明預(yù)充電電位控制電路106的詳細(xì)結(jié)構(gòu)。
如圖2所示，預(yù)充電電位控制電路106具有施加用高電壓源106a、施加用低電壓源106b、檢測(cè)電位輸出電路106c、差動(dòng)放大電路106g、106h、P溝道型MOS晶體管106i、以及N溝道型MOS晶體管106j。
施加用高電壓源106a產(chǎn)生電壓VDD。施加用高電壓源106a，向讀出放大器電路102提供電壓VDD作為較高驅(qū)動(dòng)用電壓。
施加用低電壓源106b產(chǎn)生電壓GND。施加用低電壓源106b，向讀出放大器電路102提供電壓GND作為較低驅(qū)動(dòng)用電壓。
檢測(cè)電位輸出電路106c具有電阻元件106d～106f，對(duì)施加用高電壓源106a和施加用低電壓源106b之間的電壓進(jìn)行分壓，輸出第一檢測(cè)電位VRN和第二檢測(cè)電位VRP。例如，如圖3所示，作為VRN輸出比0.5×VDD高預(yù)定量的電壓，作為VRP輸出比0.5×(VDD-Vt)低預(yù)定量的電壓。0.5×VDD是寫入動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的平均電位，0.5×(VDD-Vt)是讀出動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的平均電位。寫入動(dòng)作和讀出動(dòng)作的詳細(xì)情況將在后面進(jìn)行說(shuō)明。在此，當(dāng)分別取電阻元件106d～106f的電阻值為R1、R2、R3時(shí)，則檢測(cè)電位和電阻元件的電阻值的關(guān)系用第一檢測(cè)電位VRN＝VDD×(R2+R3)/(R1+R2+R3)、第二檢測(cè)電位VRP＝VDD×R3/(R1+R2+R3)來(lái)表示。根據(jù)上述關(guān)系設(shè)定電阻元件106d～106f的電阻值R1、R2、R3，使得第一檢測(cè)電位VRN為比0.5×VDD大的值，第二檢測(cè)電位VRP為比0.5×(VDD-Vt)小的值。
差動(dòng)放大電路106g，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第一檢測(cè)電位VRN高時(shí)，對(duì)N溝道型MOS晶體管106j的柵極輸出使N溝道型MOS晶體管106j導(dǎo)通的較高的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第一檢測(cè)電位VRN以下時(shí)，對(duì)N溝道型MOS晶體管106j的柵極輸出使N溝道型MOS晶體管106j截止的較低的電壓。
差動(dòng)放大電路106h，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第二檢測(cè)電位VRP低時(shí)，對(duì)P溝道型MOS晶體管106i的柵極輸出使P溝道型MOS晶體管106i導(dǎo)通的較低的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第二檢測(cè)電位VRP以上時(shí)，對(duì)P溝道型MOS晶體管106i的柵極輸出使P溝道型MOS晶體管106i截止的較高的電壓。
根據(jù)上述結(jié)構(gòu)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，被維持在第一檢測(cè)電位VRN以下、且在第二檢測(cè)電位VRP以上的范圍內(nèi)。
接著，說(shuō)明讀取放大器電路107(主放大器電路)的詳細(xì)結(jié)構(gòu)。
如圖4所示，讀取放大器電路107是具有讀取放大器驅(qū)動(dòng)用電壓源107a、107b、N溝道型MOS晶體管107c、107e～107h、P溝道型MOS晶體管107d、107i、107j的交叉耦合(cross coupled)型的放大器。讀取放大器驅(qū)動(dòng)用電壓源107a用于產(chǎn)生電壓VDD。
讀取放大器驅(qū)動(dòng)用電壓源107b用于產(chǎn)生電壓GND。
N溝道型MOS晶體管107c和P溝道型MOS晶體管107d，為了使讀取放大器電路107激活，通過(guò)主放大器啟動(dòng)信號(hào)MSE、/MSE成為導(dǎo)通狀態(tài)。
N溝道型MOS晶體管107e、107f，在要放大全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL之間的電壓時(shí)，通過(guò)輸入到主放大器開(kāi)關(guān)的輸入信號(hào)MASW成為導(dǎo)通狀態(tài)。
接著，參照?qǐng)D5的時(shí)序圖說(shuō)明如上述那樣構(gòu)成的半導(dǎo)體存儲(chǔ)器件的讀出動(dòng)作。
圖5是表示本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的讀出動(dòng)作時(shí)的各個(gè)信號(hào)的電壓電平的例子的時(shí)序圖。
首先，當(dāng)激活連接于某個(gè)存儲(chǔ)單元101的字線WL時(shí)，將存儲(chǔ)在存儲(chǔ)單元101的數(shù)據(jù)輸出到位線BL或位線/BL。然后，由處于激活狀態(tài)的讀出放大器電路102，對(duì)位線BL和位線/BL之間的電壓進(jìn)行放大。其結(jié)果，如圖5所示，放大后的位線BL、/BL的電位例如分別為電壓VDD、電壓GND。
另一方面，在開(kāi)始由讀出放大器電路102對(duì)位線BL和位線/BL之間的電壓進(jìn)行放大時(shí)，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR為H電平。因此，全局?jǐn)?shù)據(jù)線GDL、/GDL，成為由預(yù)充電電路105進(jìn)行了預(yù)充電的狀態(tài)。即，預(yù)充電電路105的N溝道型MOS晶體管105a～105c為導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，如在后面詳細(xì)說(shuō)明的那樣，由預(yù)充電電位控制電路106進(jìn)行控制，成為彼此相等的預(yù)定范圍的電位。
在由讀出放大器電路102將位線BL和位線/BL的電位分別放大到電壓VDD、電壓GND后，列選擇信號(hào)CSL成為H電平。由此，N溝道型MOS晶體管103、104變成導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL和位線BL被連接起來(lái)，全局?jǐn)?shù)據(jù)線/GDL和位線/BL被連接起來(lái)。此外，列選擇信號(hào)CSL成為H電平的同時(shí)，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR成為L(zhǎng)電平。然后，對(duì)全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL傳送位線對(duì)BL、/BL的數(shù)據(jù)。這樣，例如如圖5所示，全局?jǐn)?shù)據(jù)線/GDL的電位成為電壓GND，全局?jǐn)?shù)據(jù)線GDL的電位為僅上升到比電壓VDD低N溝道型MOS晶體管103的閾值電壓Vt的量的電位，即VDD-Vt。
然后，輸入到主放大器開(kāi)關(guān)的輸入信號(hào)MASW成為H電平，讀取放大器電路107的N溝道型MOS晶體管107e、107f成為導(dǎo)通狀態(tài)。由此，全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL的信號(hào)，被輸入到讀取放大器電路107的進(jìn)行放大動(dòng)作的部分。然后，主放大器啟動(dòng)信號(hào)MSE、/MSE分別成為H電平、L電平，讀取放大器電路107處于被激活的狀態(tài)，對(duì)基于存儲(chǔ)單元101的數(shù)據(jù)的全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL的信號(hào)進(jìn)行放大，輸出輸出數(shù)據(jù)DO。
為了在輸出輸出數(shù)據(jù)DO之后準(zhǔn)備接下來(lái)的讀出，輸入到主放大器開(kāi)關(guān)的輸入信號(hào)MASW成為L(zhǎng)電平，主放大器啟動(dòng)信號(hào)MSE、/MSE分別為L(zhǎng)電平、H電平，由此，讀取放大器電路107不被激活。此外，列選擇信號(hào)CSL為L(zhǎng)電平，處于不能對(duì)全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL傳送位線對(duì)BL、/BL的數(shù)據(jù)的狀態(tài)。然后，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR成為H電平。由此，預(yù)充電電路105的N溝道型MOS晶體管105a～105c為導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，為彼此相等的預(yù)定電位，由預(yù)充電電位控制電路106進(jìn)行控制。
接著，參照?qǐng)D6的時(shí)序圖說(shuō)明本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的寫入動(dòng)作。
圖6是表示本發(fā)明的實(shí)施方式1所涉及的半導(dǎo)體存儲(chǔ)器件的寫入動(dòng)作時(shí)的各個(gè)信號(hào)的電壓電平的例子的時(shí)序圖。
首先，當(dāng)激活連接在某個(gè)存儲(chǔ)單元101的字線WL時(shí)，將存儲(chǔ)在存儲(chǔ)單元101的數(shù)據(jù)輸出到位線BL或位線/BL。然后，由處于激活狀態(tài)的讀出放大器電路102，對(duì)位線BL和位線/BL之間的電壓進(jìn)行放大。其結(jié)果，如圖6所示，放大后的位線BL、/BL的電位例如分別為電壓VDD、電壓GND。
另一方面，在開(kāi)始由讀出放大器電路102對(duì)位線BL和位線/BL之間的電壓進(jìn)行放大時(shí)，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR成為H電平。因此，全局?jǐn)?shù)據(jù)線GDL、/GDL，成為由預(yù)充電電路105進(jìn)行了預(yù)充電的狀態(tài)。即，預(yù)充電電路105的N溝道型MOS晶體管105a～105c為導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，如在后面詳細(xì)說(shuō)明的那樣，由預(yù)充電電位控制電路106控制，成為彼此相等的預(yù)定范圍的電位。
在由讀出放大器電路102將位線BL和位線/BL的電位分別放大到電壓VDD、電壓GND后，列選擇信號(hào)CSL成為H電平。由此，N溝道型MOS晶體管103、104變成導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL和位線BL被連接起來(lái)，全局?jǐn)?shù)據(jù)線/GDL和位線/BL被連接起來(lái)。另一方面，列選擇信號(hào)CSL成為H電平的同時(shí)，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR成為L(zhǎng)電平。此外，列選擇信號(hào)CSL成為H電平的同時(shí)，寫入使能信號(hào)WE成為H電平，寫入緩沖器108、109成為激活狀態(tài)。由此，全局?jǐn)?shù)據(jù)線GDL、/GDL，成為基于輸入數(shù)據(jù)DI的電位。如圖6所示，例如全局?jǐn)?shù)據(jù)線GDL的電位為電壓VDD，全局?jǐn)?shù)據(jù)線/GDL的電位為電壓GND。并且，位線BL、/BL的電位分別為電壓VDD-Vt、電壓GND。并且，存儲(chǔ)單元101的數(shù)據(jù)被改寫為對(duì)應(yīng)于輸入數(shù)據(jù)DI的數(shù)據(jù)。
當(dāng)數(shù)據(jù)被寫入后，準(zhǔn)備接下來(lái)的讀出，因此，寫入使能信號(hào)WE變成L電平，寫入緩沖器108、109成為非激活狀態(tài)。此外，列選擇信號(hào)CSL成為L(zhǎng)電平，變成不能向全局?jǐn)?shù)據(jù)線對(duì)GDL、/GDL傳送位線對(duì)BL、/BL的數(shù)據(jù)的狀態(tài)。然后，全局?jǐn)?shù)據(jù)線預(yù)充電信號(hào)GPR成為H電平。由此，預(yù)充電電路105的N溝道型MOS晶體管105a～105c為導(dǎo)通狀態(tài)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，為彼此相等的預(yù)定電位，由預(yù)充電電位控制電路106進(jìn)行控制。
接著，說(shuō)明如上述那樣構(gòu)成的預(yù)充電電位控制電路106在預(yù)充電時(shí)控制全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的動(dòng)作。
圖7是表示在如上述那樣構(gòu)成的半導(dǎo)體存儲(chǔ)器件中，從預(yù)充電電位控制電路106流到預(yù)充電電路105的電流的大小和全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的關(guān)系的曲線圖。
在預(yù)充電電位控制電路106中，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第一檢測(cè)電位VRN以下、且在第二檢測(cè)電位VRP以上時(shí)，P溝道型MOS晶體管106i和N溝道型MOS晶體管106j兩者均成為截止?fàn)顟B(tài)，不從預(yù)充電電位控制電路106對(duì)全局?jǐn)?shù)據(jù)線GDL、/GDL施加電壓，不流過(guò)電流。因此，電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，不管是讀出動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的平均電位0.5×(VDD-Vt)，還是寫入動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的平均電位0.5×VDD，在預(yù)充電時(shí)都不流過(guò)電流。即，在讀出動(dòng)作后進(jìn)行預(yù)充電時(shí)和在寫入動(dòng)作后進(jìn)行預(yù)充電時(shí)的哪種情況下，都不流過(guò)電流，不消耗功率。
此外，在讀出動(dòng)作時(shí)、寫入動(dòng)作時(shí)，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在電壓GND以上且比第二檢測(cè)電位VRP低的情況下，P溝道型MOS晶體管106i導(dǎo)通，電流從預(yù)充電電位控制電路106流到預(yù)充電電路105，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位上升。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第一檢測(cè)電位VRN高且在電壓VDD以下的情況下，N溝道型MOS晶體管106j導(dǎo)通，電流從預(yù)充電電路105流到預(yù)充電電位控制電路106，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位下降。通過(guò)上述動(dòng)作，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，為被維持在第一檢測(cè)電位VRN以下且在第二檢測(cè)電位VRP以上的范圍的電位、即接近0.5×VDD的電位。這樣，通過(guò)將全局?jǐn)?shù)據(jù)線GDL、/GDL的電位被維持在接近0.5×VDD的預(yù)充電電位，讀取放大器電路107適當(dāng)?shù)貏?dòng)作。并且，即便因制造上的缺陷、偏差等在全局?jǐn)?shù)據(jù)線GDL、/GDL產(chǎn)生漏電位時(shí)，只要電流供給能力容許，就能夠?qū)⑷謹(jǐn)?shù)據(jù)線GDL、/GDL的電位維持在第一檢測(cè)電位VRN以下且在第二檢測(cè)電位VRP以上的范圍的電位、即接近0.5×VDD的電位，因此，能夠使讀取放大器電路107適當(dāng)?shù)貏?dòng)作。
在上述的說(shuō)明中，示出了將第一檢測(cè)電位VRN設(shè)定為比0.5×VDD高預(yù)定值的電壓、將第二檢測(cè)電位VRP設(shè)定為比0.5×(VDD-Vt)低預(yù)定值的電壓的例子，但不限于此。只要按照例如讀取放大器電路107的適當(dāng)動(dòng)作可能范圍、容許消耗功率、或者使全局?jǐn)?shù)據(jù)線GDL、/GDL的電位改變的因素等設(shè)定檢測(cè)電位即可。
<發(fā)明的實(shí)施方式2>
本發(fā)明的實(shí)施方式2的半導(dǎo)體存儲(chǔ)器件具有如圖8所示的預(yù)充電電位控制電路206，以取代預(yù)充電電位控制電路106。
本實(shí)施方式的預(yù)充電電位控制電路206，在檢測(cè)電位輸出電路206a除了具有檢測(cè)電位輸出電路106c的結(jié)構(gòu)外還具有施加用高電壓源連接N溝道型MOS晶體管206b這一點(diǎn)上，與預(yù)充電電位控制電路106不同。
施加用高電壓源連接N溝道型MOS晶體管206b，漏極和柵極連接于施加用高電壓源106a，源極連接于電阻元件106d。施加用高電壓源連接N溝道型MOS晶體管206b，也可以由N溝道型MOS晶體管103、和/或與N溝道型MOS晶體管104同樣大小的N溝道型MOS晶體管構(gòu)成。
本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，除了檢測(cè)電位輸出電路206a外，進(jìn)行與實(shí)施方式1的半導(dǎo)體器件相同的動(dòng)作。檢測(cè)電位輸出電路206a，對(duì)施加用高電壓源連接N溝道型MOS晶體管206b的源極和上述施加用低電壓源106b之間的電壓進(jìn)行分壓，作為第一檢測(cè)電位VRN和第二檢測(cè)電位VRP進(jìn)行輸出。
根據(jù)上述結(jié)構(gòu)，除了實(shí)施方式1的效果外，而且，即使在供給電源VDD的電平改變后，預(yù)充電時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL，也為依賴于預(yù)充電前的全局?jǐn)?shù)據(jù)線GDL、/GDL的平均電位的供給電源VDD的電位，即寫入時(shí)為0.5×VDD，讀出時(shí)為0.5×(VDD-Vt)，以使不流過(guò)不需要的電流。因此，與實(shí)施例1相比，能夠在更寬的供給電源VDD的范圍內(nèi)抑制電流的消耗。此外，由于晶體管的面積通常小于電阻元件106d的面積，因此，還能夠減小面積。
<發(fā)明的實(shí)施方式3>
本發(fā)明的實(shí)施方式3的半導(dǎo)體存儲(chǔ)器件具有圖9所示的預(yù)充電電位控制電路306，以取代預(yù)充電電位控制電路106。
本實(shí)施方式的預(yù)充電電位控制電路306，在檢測(cè)電位輸出電路306a除了具有檢測(cè)電位輸出電路106c的結(jié)構(gòu)外還具有施加用高電壓源連接P溝道型MOS晶體管306b這一點(diǎn)上，與預(yù)充電電位控制電路106不同。
施加用高電壓源連接P溝道型MOS晶體管306b，源極連接于施加用高電壓源106a，漏極和柵極連接于電阻元件106d。
本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，除了檢測(cè)電位輸出電路306a外，進(jìn)行與實(shí)施方式1的半導(dǎo)體器件相同的動(dòng)作。檢測(cè)電位輸出電路306a，對(duì)施加用高電壓源連接P溝道型MOS晶體管306b的漏極和柵極與施加用低電壓源106b之間的電壓進(jìn)行分壓，作為第一檢測(cè)電位VRN和第二檢測(cè)電位VRP進(jìn)行輸出。
根據(jù)上述結(jié)構(gòu)，與如實(shí)施方式2那樣將施加用高電壓源連接N溝道型MOS晶體管206b的柵極直接連接在施加用高電壓源106a的情況相比，柵極氧化膜變得難以被破壞。此外，施加用高電壓源連接P溝道型MOS晶體管306b的漏極和柵極的電位對(duì)施加用高電壓源106a的供給電壓的依賴性，接近讀出動(dòng)作時(shí)全局?jǐn)?shù)據(jù)線GDL、/GDL的平均電位對(duì)施加用高電壓源106a的供給電壓的依賴性，因此，與實(shí)施例1相比，能夠在更寬的供給電壓的范圍內(nèi)抑制電流的消耗。
<發(fā)明的實(shí)施方式4>
本發(fā)明的實(shí)施方式4的半導(dǎo)體存儲(chǔ)器件，具有圖10所示的預(yù)充電電位控制電路406，以取代預(yù)充電電位控制電路106。
本實(shí)施方式的預(yù)充電電位控制電路406，在檢測(cè)電位輸出電路406a具有具備調(diào)整電阻值功能的電阻元件406b～406d以取代檢測(cè)電位輸出電路106c的電阻元件106d～106f這一點(diǎn)上，與預(yù)充電電位控制電路106不同。作為調(diào)整電阻值的方法，有在晶片上加工出電路圖案后通過(guò)激光微調(diào)(laser trimming)或反熔絲來(lái)調(diào)整電阻值的方法。
圖11是表示通過(guò)激光微調(diào)或反熔絲調(diào)整電阻值的各個(gè)電阻元件406b～406d的結(jié)構(gòu)例的電路圖。
如圖11所示，各個(gè)電阻元件406b～406d，具有多個(gè)由N溝道型MOS晶體管406e、P溝道型MOS晶體管406f以及電阻元件406g構(gòu)成的電路。
對(duì)N溝道型MOS晶體管406e和P溝道型MOS晶體管406f的柵極，分別輸入熔絲數(shù)據(jù)FDn(k)和/FDn(k)。在此，n是指定為電阻元件406b～406d中的哪個(gè)電阻元件的符號(hào)，m是表示電阻元件406b～406d每一個(gè)所包含的電阻元件406g的個(gè)數(shù)的符號(hào)。此外，括號(hào)內(nèi)的k是指定為多個(gè)406g中的哪個(gè)406g的符號(hào)。熔絲數(shù)據(jù)FDn(k)和/FDn(k)各自的電位，在晶片上加工出電路圖案后，通過(guò)激光微調(diào)或反熔絲來(lái)設(shè)定。
在使用了上述預(yù)充電電位控制電路406時(shí)，能夠通過(guò)激光微調(diào)、反熔絲來(lái)調(diào)整熔絲數(shù)據(jù)FDn(k)和/FDn(k)各自的電位。因此，通過(guò)在晶片上加工出電路圖案后調(diào)整電阻元件406b～406d的電阻值，能夠使檢測(cè)電位輸出電路406a輸出適當(dāng)?shù)牡谝粰z測(cè)電位VRN和第二檢測(cè)電位VRP，使讀取放大器電路107適當(dāng)?shù)貏?dòng)作。
<發(fā)明的實(shí)施方式5>
本發(fā)明的實(shí)施方式5的半導(dǎo)體存儲(chǔ)器件，具有圖12所示的預(yù)充電電位控制電路506，以取代預(yù)充電電位控制電路106。
本實(shí)施方式的預(yù)充電電位控制電路506具有施加用高電壓源106a、施加用低電壓源106b、檢測(cè)電位輸出電路506a、差動(dòng)放大電路506g～506j、P溝道型MOS晶體管506k、506m以及N溝道型MOS晶體管506l、506n。
檢測(cè)電位輸出電路506a具有電阻元件506b～506f，對(duì)施加用高電壓源106a和施加用低電壓源106b之間的電壓進(jìn)行分壓，輸出第一檢測(cè)電位VRN1、第二檢測(cè)電位VRP1、第三檢測(cè)電位VRN2以及第四檢測(cè)電位VRP2。例如，作為VRN1輸出比0.5×VDD低預(yù)定量的電壓，作為VRP1輸出比0.5×(VDD-Vt)高預(yù)定量的電壓，作為VRN2輸出比VRN1高預(yù)定量的電壓，作為VRP2輸出比VRP1低預(yù)定量的電壓。
差動(dòng)放大電路506g，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第三檢測(cè)電位VRN2高時(shí)，對(duì)N溝道型MOS晶體管506n的柵極輸出使N溝道型MOS晶體管506n導(dǎo)通的較高的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第三檢測(cè)電位VRN2以下時(shí)，對(duì)N溝道型MOS晶體管506n的柵極輸出使N溝道型MOS晶體管506n截止的較低的電壓。
差動(dòng)放大電路506h，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第一檢測(cè)電位VRN1高時(shí)，對(duì)N溝道型MOS晶體管506l的柵極輸出使N溝道型MOS晶體管506l導(dǎo)通的較高的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第一檢測(cè)電位VRN1以下時(shí)，對(duì)N溝道型MOS晶體管506l的柵極輸出使N溝道型MOS晶體管506l截止的較低的電壓。
差動(dòng)放大電路506i，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第二檢測(cè)電位VRP1以上時(shí)，對(duì)P溝道型MOS晶體管506k的柵極輸出使P溝道型MOS晶體管506k截止的較高的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第二檢測(cè)電位VRP1低時(shí)，對(duì)P溝道型MOS晶體管506k的柵極輸出使P溝道型MOS晶體管506k導(dǎo)通的較低的電壓。
差動(dòng)放大電路506j，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第四檢測(cè)電位VRP2以上時(shí)，對(duì)P溝道型MOS晶體管506m的柵極輸出使P溝道型MOS晶體管506m截止的較高的電壓。反之，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第四檢測(cè)電位VRP2低時(shí)，對(duì)P溝道型MOS晶體管506m的柵極輸出使P溝道型MOS晶體管506m導(dǎo)通的較低的電壓。
此外，P溝道型MOS晶體管506m的尺寸比P溝道型MOS晶體管506k的尺寸大，N溝道型MOS晶體管506n的尺寸比N溝道型MOS晶體管506l的尺寸大。
本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件，除了預(yù)充電電位控制電路506以外，進(jìn)行與實(shí)施方式1的半導(dǎo)體器件相同的動(dòng)作。
接著，參照?qǐng)D13說(shuō)明由如上述那樣構(gòu)成的預(yù)充電電位控制電路506在預(yù)充電時(shí)控制全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的動(dòng)作。
圖13是表示在本實(shí)施方式的半導(dǎo)體存儲(chǔ)器件中，從預(yù)充電電位控制電路506流到預(yù)充電電路105的電流的大小和全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的關(guān)系的曲線圖。
在預(yù)充電電位控制電路506中，在全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第三檢測(cè)電位VRN2高時(shí)，N溝道型MOS晶體管506l、506n兩者均導(dǎo)通，電流從預(yù)充電電路105流到預(yù)充電電位控制電路506，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位下降。
當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第三檢測(cè)電位VRN2以下且比第一檢測(cè)電位VRN1高時(shí)，僅N溝道型MOS晶體管506l導(dǎo)通，電流從預(yù)充電電路105流到預(yù)充電電位控制電路506，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位下降。此時(shí)，由于僅有N溝道型MOS晶體管506l導(dǎo)通，因此，與N溝道型MOS晶體管506l、506n兩者均導(dǎo)通時(shí)相比，流過(guò)的電流較少，每單位時(shí)間的功率消耗量較少。
當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第四檢測(cè)電位VRP2低時(shí)，P溝道型MOS晶體管506k、506m兩者均導(dǎo)通，電流從預(yù)充電電位控制電路506流到預(yù)充電電路105，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位上升。
當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第四檢測(cè)電位VRP2以上且比第二檢測(cè)電位VRP1低時(shí)，僅P溝道型MOS晶體管506k導(dǎo)通，電流從預(yù)充電電位控制電路506流到預(yù)充電電路105，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位上升。此時(shí)，由于僅有P溝道型MOS晶體管506k導(dǎo)通，因此，與P溝道型MOS晶體管506k、506m兩者均導(dǎo)通時(shí)相比，流過(guò)的電流較少，每單位時(shí)間的功率消耗量也較少。
當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上時(shí)，P溝道型MOS晶體管506k、506m和N溝道型MOS晶體管506l、506n全部成為截止?fàn)顟B(tài)，不從預(yù)充電電位控制電路506對(duì)全局?jǐn)?shù)據(jù)線GDL、/GDL施加電壓，不流過(guò)電流。
根據(jù)上述那樣的動(dòng)作，當(dāng)從開(kāi)始預(yù)充電經(jīng)過(guò)足夠的時(shí)間后，電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位，被維持在第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的電位。這樣，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位被維持在第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的電位、即接近0.5×VDD的電位，因此，讀取放大器電路107適當(dāng)?shù)貏?dòng)作。并且，即便在全局?jǐn)?shù)據(jù)線GDL、/GDL因制造上的缺陷、偏差等產(chǎn)生漏電位時(shí)，只要電流供給能力容許，就能夠?qū)⑷謹(jǐn)?shù)據(jù)線GDL、/GDL的電位維持在第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的范圍、即接近0.5×VDD的電位，因此，能夠使讀取放大器電路107適當(dāng)?shù)貏?dòng)作。
此外，當(dāng)電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在讀出動(dòng)作后變成讀出動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的平均電位0.5×(VDD-Vt)時(shí)，在電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位成為第二檢測(cè)電位VRP1之前流過(guò)電流；但在成為第二檢測(cè)電位VRP1后不流過(guò)電流。另一方面，當(dāng)電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在寫入動(dòng)作后變成寫入動(dòng)作時(shí)的全局?jǐn)?shù)據(jù)線GDL、/GDL的電位的平均電位0.5×VDD時(shí)，在電流全局?jǐn)?shù)據(jù)線GDL、/GDL的電位成為第一檢測(cè)電位VRN1之前流過(guò)電流；但在成為第一檢測(cè)電位VRN1后不流過(guò)電流。這樣，只要電流全局?jǐn)?shù)據(jù)線GDL、/GDL為預(yù)定范圍的電位就不施加電壓，不流過(guò)電流，因此，與成為預(yù)定的一個(gè)電位為止流過(guò)電流的現(xiàn)有技術(shù)相比，各個(gè)預(yù)充電時(shí)流過(guò)的電流量的平均值變小，消耗功率降低。
此外，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第三檢測(cè)電位VRN2高時(shí)，與在第三檢測(cè)電位VRN2以下且比第一檢測(cè)電位VRN1高時(shí)相比，流過(guò)較大的電流，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位更快速地下降。同樣地，當(dāng)全局?jǐn)?shù)據(jù)線GDL、/GDL的電位比第四檢測(cè)電位VRP2低時(shí)，與在第四檢測(cè)電位VRP2以上且比第二檢測(cè)電位VRP1低時(shí)相比，流過(guò)較大的電流，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位更快速地上升。
此外，通過(guò)使預(yù)充電時(shí)間發(fā)生變化，能夠調(diào)整讀取放大器電路107的動(dòng)作穩(wěn)定性和消耗功率。例如，通過(guò)延長(zhǎng)預(yù)充電時(shí)間，使得全局?jǐn)?shù)據(jù)線GDL、/GDL的電位在預(yù)充電結(jié)束時(shí)必須處于第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的范圍，能夠由讀取放大器電路107進(jìn)行穩(wěn)定的動(dòng)作。反之，在只要預(yù)先將全局?jǐn)?shù)據(jù)線GDL、/GDL的電位維持在第三檢測(cè)電位VRN2以下且第四檢測(cè)電位VRP2以上的范圍即可的情況下，通過(guò)將預(yù)充電時(shí)間縮短到某種程度能夠降低消耗功率。即，在預(yù)充電時(shí)間為比全局?jǐn)?shù)據(jù)線GDL、/GDL的電位轉(zhuǎn)變到第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的電位所需要的時(shí)間短的時(shí)間的情況下，在預(yù)充電結(jié)束時(shí)，全局?jǐn)?shù)據(jù)線GDL、/GDL的電位未必在第一檢測(cè)電位VRN1以下且在第二檢測(cè)電位VRP1以上的范圍，但電流流過(guò)的時(shí)間變短，消耗功率降低。
工業(yè)可利用性本發(fā)明的半導(dǎo)體存儲(chǔ)器件具有減少預(yù)充電時(shí)的消耗電流這樣的效果，例如作為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)等半導(dǎo)體存儲(chǔ)器件等是有用的。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器件，包括存儲(chǔ)單元；與上述存儲(chǔ)單元相連接的位線對(duì)；經(jīng)由按照列選擇信號(hào)的值進(jìn)行接通/斷開(kāi)的開(kāi)關(guān)元件而連接著上述位線的數(shù)據(jù)線對(duì)；以及控制上述數(shù)據(jù)線對(duì)的共同的初始電位的預(yù)充電電路；其特征在于，還包括預(yù)充電電位控制電路，在預(yù)充電時(shí)，當(dāng)上述數(shù)據(jù)線對(duì)的共同的電位比預(yù)定的第一檢測(cè)電位高時(shí)，對(duì)上述數(shù)據(jù)線對(duì)施加上述第一檢測(cè)電位以下的施加用低電壓；當(dāng)上述數(shù)據(jù)線對(duì)的電位比預(yù)定的第二檢測(cè)電位低時(shí)，對(duì)上述數(shù)據(jù)線對(duì)施加上述第二檢測(cè)電位以上的施加用高電壓；當(dāng)上述數(shù)據(jù)線對(duì)的電位在上述第一檢測(cè)電位以下且在上述第二檢測(cè)電位以上時(shí)，不施加電壓。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路具有檢測(cè)電位輸出電路，對(duì)產(chǎn)生上述施加用低電壓的施加用低電壓源和產(chǎn)生上述施加用高電壓的施加用高電壓源之間的電壓進(jìn)行分壓，并輸出上述第一檢測(cè)電位和上述第二檢測(cè)電位。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述檢測(cè)電位輸出電路具有施加用高電壓源連接N溝道型MOS晶體管，其漏極和柵極連接著上述施加用高電壓源，對(duì)上述施加用高電壓源連接N溝道型MOS晶體管的源極和上述施加用低電壓源之間的電壓進(jìn)行分壓，并作為上述第一檢測(cè)電位和上述第二檢測(cè)電位進(jìn)行輸出。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述開(kāi)關(guān)元件由與上述施加用高電壓源連接N溝道型MOS晶體管同樣大小的N溝道型MOS晶體管構(gòu)成。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述檢測(cè)電位輸出電路具有施加用高電壓源連接P溝道型MOS晶體管，該晶體管的源極連接著上述施加用高電壓源，其漏極與柵極相連接，對(duì)上述施加用高電壓源連接P溝道型MOS晶體管的漏極和柵極與上述施加用低電壓源之間的電壓進(jìn)行分壓，并作為上述第一檢測(cè)電位和上述第二檢測(cè)電位進(jìn)行輸出。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述檢測(cè)電位輸出電路通過(guò)具有調(diào)整電阻值功能的電阻元件，對(duì)上述施加用低電壓源與上述施加用高電壓源的電位差進(jìn)行分壓。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路包括N溝道型MOS晶體管，具有連接著上述施加用低電壓源的源極和連接著上述數(shù)據(jù)線對(duì)的漏極；P溝道型MOS晶體管，具有連接著上述施加用高電壓源的源極和連接著上述數(shù)據(jù)線對(duì)的漏極；N溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位高時(shí)，對(duì)上述N溝道型MOS晶體管的柵極輸出使上述N溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位低時(shí)，對(duì)上述N溝道型MOS晶體管的柵極輸出使上述N溝道型MOS晶體管截止的電壓；以及P溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位低時(shí)，對(duì)上述P溝道型MOS晶體管的柵極輸出使上述P溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位高時(shí)，對(duì)上述P溝道型MOS晶體管的柵極輸出使上述P溝道型MOS晶體管截止的電壓。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路包括第一差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位的大小關(guān)系的電壓；以及第二差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位的大小關(guān)系的電壓，按照上述第一差動(dòng)放大電路的輸出來(lái)控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用低電壓，按照上述第二差動(dòng)放大電路的輸出來(lái)控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用高電壓。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述讀出放大器電路的較高驅(qū)動(dòng)用電壓由與上述施加用高電壓共同的電源提供。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述讀出放大器電路的較低驅(qū)動(dòng)用電壓由與上述施加用低電壓共同的電源提供。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，還包括使上述位線對(duì)的信號(hào)放大的讀出放大器電路，上述開(kāi)關(guān)元件由用與上述讀出放大器電路的較高驅(qū)動(dòng)用電壓相同的電壓進(jìn)行導(dǎo)通的N溝道型MOS晶體管構(gòu)成。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，還包括使上述數(shù)據(jù)線對(duì)的信號(hào)放大的讀取放大器電路，上述讀取放大器電路包括第一N溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接著較低的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接著上述數(shù)據(jù)線對(duì)中的第一數(shù)據(jù)線，柵極連接著與上述第一數(shù)據(jù)線成對(duì)的第二數(shù)據(jù)線的狀態(tài)；第二N溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接著較低的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接著上述第二數(shù)據(jù)線，柵極連接在上述第一數(shù)據(jù)線的狀態(tài)；第一P溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接著較高的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接著上述第一數(shù)據(jù)線，柵極連接著上述第二數(shù)據(jù)線的狀態(tài)；以及第二P溝道型MOS晶體管，在上述放大動(dòng)作時(shí)，成為源極連接著較高的讀取放大器驅(qū)動(dòng)用電壓源，漏極連接著上述第二數(shù)據(jù)線，柵極連接著上述第一數(shù)據(jù)線的狀態(tài)。
13.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電路在上述數(shù)據(jù)線對(duì)的電位比第三檢測(cè)電位高的情況下，與上述數(shù)據(jù)線對(duì)的電位為上述第三檢測(cè)電位以下的情況相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中上述第三檢測(cè)電位比上述第一檢測(cè)電位高。
14.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電路在上述數(shù)據(jù)線對(duì)的電位比第四檢測(cè)電位低的情況下，與上述數(shù)據(jù)線對(duì)的電位為上述第四檢測(cè)電位以上的情況相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中上述第四檢測(cè)電位比上述第二檢測(cè)電位低。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電路在上述數(shù)據(jù)線對(duì)的電位比第三檢測(cè)電位高的情況下，與上述數(shù)據(jù)線對(duì)的電位為上述第三檢測(cè)電位以下的情況相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，而在上述數(shù)據(jù)線對(duì)的電位比第四檢測(cè)電位低的情況下，與上述數(shù)據(jù)線對(duì)的電位為上述第四檢測(cè)電位以上的情況相比，能使較大的電流從上述預(yù)充電電路流到上述數(shù)據(jù)線對(duì)中，其中，上述第三檢測(cè)電位比上述第一檢測(cè)電位高，上述第四檢測(cè)電位比上述第二檢測(cè)電位低。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路具有檢測(cè)電位輸出電路，該檢測(cè)電位輸出電路對(duì)產(chǎn)生上述施加用低電壓的施加用低電壓源和產(chǎn)生上述施加用高電壓的施加用高電壓源之間的電壓進(jìn)行分壓，并作為上述第一檢測(cè)電位、上述第二檢測(cè)電位、上述第三檢測(cè)電位以及上述第四檢測(cè)電位來(lái)進(jìn)行輸出。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路包括第一N溝道型MOS晶體管和第二N溝道型MOS晶體管，具有連接著上述施加用低電壓源的源極和連接著上述數(shù)據(jù)線對(duì)的漏極；第一P溝道型MOS晶體管和第二P溝道型MOS晶體管，具有連接著上述施加用高電壓源的源極和連接著上述數(shù)據(jù)線對(duì)的漏極；第一N溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第三檢測(cè)電位高時(shí)，對(duì)上述第一N溝道型MOS晶體管的柵極輸出使上述第一N溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第三檢測(cè)電位低時(shí)，對(duì)上述第一N溝道型MOS晶體管的柵極輸出使上述第一N溝道型MOS晶體管截止的電壓；第二N溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位高時(shí)，對(duì)上述第二N溝道型MOS晶體管的柵極輸出使上述第二N溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第一檢測(cè)電位低時(shí)，對(duì)上述第二N溝道型MOS晶體管的柵極輸出使上述第二N溝道型MOS晶體管截止的電壓；第一P溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位低時(shí)，對(duì)上述第一P溝道型MOS晶體管的柵極輸出使上述第一P溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第二檢測(cè)電位高時(shí)，對(duì)上述第一P溝道型MOS晶體管的柵極輸出使上述第一P溝道型MOS晶體管截止的電壓；以及第二P溝道型MOS晶體管控制電路，當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第四檢測(cè)電位低時(shí)，對(duì)上述第二P溝道型MOS晶體管的柵極輸出使上述第二P溝道型MOS晶體管導(dǎo)通的電壓，而當(dāng)上述數(shù)據(jù)線對(duì)的電位比上述第四檢測(cè)電位高時(shí)，對(duì)上述第二P溝道型MOS晶體管的柵極輸出使上述第二P溝道型MOS晶體管截止的電壓。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述第一N溝道型MOS晶體管的尺寸比上述第二N溝道型MOS晶體管的尺寸大，并且上述第二P溝道型MOS晶體管的尺寸比上述第一P溝道型MOS晶體管的尺寸大。
19.根據(jù)權(quán)利要求15所述的半導(dǎo)體存儲(chǔ)器件，其特征在于，上述預(yù)充電電位控制電路包括第一差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第三檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第三檢測(cè)電位的大小關(guān)系的電壓；第二差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第一檢測(cè)電位的大小關(guān)系的電壓；第三差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第二檢測(cè)電位的大小關(guān)系的電壓；以及第四差動(dòng)放大電路，輸入上述數(shù)據(jù)線對(duì)的電位和上述第四檢測(cè)電位，輸出對(duì)應(yīng)于上述數(shù)據(jù)線對(duì)的電位和上述第四檢測(cè)電位的大小關(guān)系的電壓，按照上述第二差動(dòng)放大電路的輸出來(lái)控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用低電壓，按照上述第三差動(dòng)放大電路的輸出來(lái)控制是否對(duì)上述數(shù)據(jù)線對(duì)施加上述施加用高電壓，按照上述第一差動(dòng)放大電路和上述第四差動(dòng)放大電路的輸出，使流入上述預(yù)充電電路的電流發(fā)生變化。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲(chǔ)器件，能降低預(yù)充電時(shí)的消耗電流。預(yù)充電電位控制電路(106)在預(yù)充電時(shí)，當(dāng)全局?jǐn)?shù)據(jù)線對(duì)(GDL、/GDL)共同的電位比預(yù)定的第一檢測(cè)電位高時(shí)，對(duì)全局?jǐn)?shù)據(jù)線對(duì)(GDL、/GDL)施加第一檢測(cè)電位以下的施加用低電壓；當(dāng)全局?jǐn)?shù)據(jù)線對(duì)(GDL、/GDL)共同的電位比預(yù)定的第二檢測(cè)電位低時(shí)，對(duì)全局?jǐn)?shù)據(jù)線對(duì)(GDL、/GDL)施加第二檢測(cè)電位以上的施加用高電壓；當(dāng)上述全局?jǐn)?shù)據(jù)線對(duì)(GDL、/GDL)的電位在第一檢測(cè)電位以下且第二檢測(cè)電位以上時(shí)，不施加電壓。
文檔編號(hào)G11C11/4091GK101047026SQ20071009159
公開(kāi)日2007年10月3日 申請(qǐng)日期2007年3月29日 優(yōu)先權(quán)日2006年3月29日
發(fā)明者折笠憲一 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社