專利名稱：一次可編程存儲(chǔ)器及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半爭(zhēng)本，以;5L^M^地，涉及具有信息存賭能力的半*
跳 背景鉢
半"!^##器的一種形^^^一次可編程(OTP)，器。OTP ，器的 一種形式^SJ^絲(antifuse)。反熔絲的功能與熔^目反^t在于初始是非導(dǎo) 電的。當(dāng)孚皮編禾呈時(shí)，^Jt絲變4f^電。為了編禾l^Jt絲，使介質(zhì)y&^'J如氧化物 經(jīng)受高電場(chǎng)，以產(chǎn)生貫穿介質(zhì)的隧穿電流。隧穿電流導(dǎo)致凈皮稱為硬^h貧擊穿的 現(xiàn)象。在介質(zhì)擊穿后，穿過介質(zhì)形成導(dǎo)電5^圣，因jtM吏得^:絲變^"電。
他人已經(jīng)以具有行和列的陣列實(shí)現(xiàn)A^絲，i)b^皮編程后作為非易失性存 儲(chǔ)器。這種類型的M器用作只讀，器(ROM)，因?yàn)榫幊淌遣豢赡娴?。?常使用電容器結(jié)構(gòu)作為B絲的介質(zhì)材料。需要電 和選擇晶體管來實(shí)現(xiàn)信 息弄賭的單個(gè)比特。需要選棒晶體管i^l擇其相關(guān)的特定電容器以用于編程或 絲辦。在^-比特的^f^需要隔離元件，以便使各比特之間to匕隔離。 因此每比特面積效率很低。隨著電子器件的H需要每比特面積更小的OTP W器。


以示例的方式示出本發(fā)明，iL^發(fā)明并不局P艮于附圖，在附圖中相同的參 考才朽E^示相同的元件。
圖1示出了才娘本發(fā)明的一次可編程(OTP)絲器陣列的部^意圖； 圖2示出了圖2的OTPM器陣列的示范'^^器單元的截面圖； 圖3示出了圖2的示范'I^^器單元的布局圖。
^4頁域技權(quán)員將賄，在圖中的元件被簡(jiǎn)單而清楚地示出，JU殳有必要 按比例畫出。例如，在圖中的一些元件的尺寸可以相對(duì)于其^L件被故大以幫
助增*本發(fā)明實(shí)施例的理解。 M實(shí)施方式
圖1中示出的是以晶體管的4沐列的陣列布置的員器10。，器10是 高效的OTP M器，其被實(shí)現(xiàn)為不具有電容器而具有3個(gè)晶體管以定義兩比 特的編程的信息。賴器10被示出為具有賴器單元14、 ^器單元15、存 儲(chǔ)器單元16和賴器單元17。糊器單元14具有賴器單元14的第-ni^擇 晶體管20， ^Rr有連接到才^i己為BLO的第一位線的漏極。第一選擇晶體管20 的柵極:lfo^接到由字線選擇電路11提供的字線WLO。第一選擇晶體管20的源 極^i^接到編程晶體管22的漏極。編程晶體管22的源極=|^€接到，器單元 14的第二選擇晶體管24的源極。編程晶體管22的柵極凈i^^接到由電流P艮制電 路12提供的4封己為PGL 0/1的編禾線信號(hào)。電流限制電路12 ^fc^接到字線選 擇電路11。第二選擇晶體管24的漏極凈A^接到絲器單元15的第一選擇晶體 管26的漏極以及連接到才斜己為BLO的第一位線。第二選擇晶體管24的柵極被 連接到由字線選擇電路11提供的字線WL1。第一選擇晶體管26的柵極^E^接 到由字線選擇電路ll提供的字線WL2。第一選擇晶體管26的源極4iC^接到編 程晶體管28的漏極。編程晶體管28的柵極,iC^接到由電流P艮制電路13提供的 編程信號(hào)PGL2/3。電流限制電路13連接到字線選擇電路11。編程晶體管28 的源^U^接到第二選擇晶體管30的源極。第^1擇晶體管30的 1^接到由 字線選擇電路11提供的字線WL3。第二選擇晶體管30的漏^€接到才封己為 BLO的第一位線并^J^接到與虛線指示的相同列中的^M^器單元(未示 出)。
絲器單元16的晶體管32具有連接到第^i線BL1的漏極。晶體管32 的 €接到字線WLO。晶體管32的源fe^接到晶體管34的漏極。晶體管 34的柵;fei^接到編程信號(hào)PGL0/1。晶體管34的源^li^^到晶體管36的源l 晶體管36的相J";fe^^到字線信號(hào)WL1。晶體管36的漏^U^接到^^器單元 17內(nèi)的晶體管38的漏極并連4^到貞B(tài)L1。晶體管38的柵^U^^到字線信號(hào) WL2。晶體管38的源核J^接到晶體管40的漏極。晶體管40的 1^接到編 程信號(hào)PGL2/3。晶體管40的源極連接到晶體管42的源極。晶體管42的 1 連接到字線WL3。晶體管42的漏^fei^接到位線BL1以;5L^^器單元17下
方由虛線指示的M電路(未示出)。
在辦中，絲器單元14、 15、 16和17的^個(gè)用作每個(gè)絲器單; L^ 有兩個(gè)務(wù)賭比特的OTP，器ilgj^絲。^->個(gè)，器單元包含3個(gè)晶體管。 為了編禾14^器10的##器單元14的第一比特， BLO、字線WL0和編 程線PGL0/l^f皮斷言(assert)。應(yīng)當(dāng)^的是，斷言信號(hào)的邏g態(tài)^于 晶體管的導(dǎo)電類型，并因此可以是邏輯高或邏彬氐信號(hào)。在一個(gè)實(shí)現(xiàn)方式中， 使BL0信號(hào)和WL0信號(hào)為相同的電壓或不同的電壓，其^—個(gè)相對(duì)于襯底電 壓(在圖1中未示出)都是正的。在一個(gè)實(shí)現(xiàn)方式中，襯底電壓是電氣接地。 使PGL0/1信號(hào)為相對(duì)于襯底電壓為負(fù)的電壓。才Mt應(yīng)用的不同，PGL信號(hào)所
用在-O/H^'j -5伏范圍的編程電壓。例如，可以^^I二氧^^作為介質(zhì)材料， 其厚度范圍從l，3nm到5nm。應(yīng)當(dāng)理解，可以才娥所選#^|工藝#^#合其 他的介質(zhì)厚度或材^fMM的負(fù)電壓。^it合的介質(zhì)材料包括氮^^、氧 氮化珪、或有時(shí)稱為高k介質(zhì)的金屬IU膽層。作為該電壓的結(jié)果，生成用于 電流44的電流SM圣，從位線BL0經(jīng)鄉(xiāng)~~^擇日曰日體管20并到達(dá)編程晶體管22。 在編程晶體管22,電流44流過它的柵極介質(zhì)并導(dǎo)致編程晶體管22的漏;fe/柵極 交迭區(qū),介質(zhì)擊穿。下面將結(jié)合圖2進(jìn)一步描述該交迭區(qū)域。結(jié)果，電流44 繼續(xù)^程晶體管22的柵極^^電流限制電路12的輸入。電流限制電路12 具有限制該擊穿電流的幅度的有源器件。tt介質(zhì)阻抗的減小，電流增加。但
控制的增加。這#^故的好處是防止介質(zhì)^硬擊穿，該硬擊穿將導(dǎo)致引起源i/ 漏#襯底之間結(jié)擊穿的失^^ (runawayeffect)。在編程的最后，跨介質(zhì) 存在絲制氐的阻抗，與絲程的比椒目反，il^L許至少3到4個(gè)數(shù)量級(jí)的更 高讀電流^it^程的比特。
為了讀取如上編程的4^器單元14的第一比特，字線WL0和貞B(tài)L0 被斷言。通it^口為0或者具有相對(duì)于襯底的負(fù)電位的預(yù)定的固定電壓來斷言 編考1^PGL0/1。僅僅作為示例，；^到PGL編^的固定負(fù)電壓可以從0到 負(fù)(0.7)伏，絲于所應(yīng)用的工藝錄。在一個(gè)實(shí)施形式中，使BLO信號(hào)和 WLO信號(hào)為相同的電壓或不同的電壓,其^""個(gè)相對(duì)于襯底電壓(圖1未示出) 都;li的。為了棘，城信號(hào)BLO在幅^L應(yīng)當(dāng)M^它處于編程^t期間的
小。如果斷言了 PGL 0/1,它在幅肚也必須H^它處于編程辦期間的充分 地低。在^怍期間，信號(hào)WL0可以，也可以不，在幅^Ji比它在編程, 期間的低。在^^t期間，襯底電壓##在電^^地。,PGL0/1信"^皮斷 言，PGL 0/1信"fi皮帶到相對(duì)于襯底電壓為負(fù)的電壓'如^L被，的比4W ^f皮編禾呈，存^Mi^BLO經(jīng)it^-i^擇晶體管20到編禾呈晶體管22的電流44， 這導(dǎo)致從位線BLO ^Ut^-H^擇晶體管20和編程晶體管22到編禾lM PGL 0/1 的讀電流。如^4被讀取的比特沒有被預(yù)先編程，則不存在電流44并iU殳有讀 電流流動(dòng)。在一種實(shí)施形式中，感測(cè)讀電^l否流動(dòng)是通itii接到位線BLO的 電路(未示出)感測(cè)的。在^#^期將，信號(hào)WL0和BL0必須》b4編程辦 期間小，以便防ih^讀期間的意外編程。
在圖2中圖示的是圖1中的M器單元14的截面圖，進(jìn)一步圖示了M 兩比特所需的三晶體管的結(jié)構(gòu)實(shí)施方式。在圖示的實(shí)施方式中提供了半"Wt 底45。在半"f^t底45之上以及之中形成3個(gè)晶體管，第一選擇晶體管20、 編程晶體管22和第二選擇晶體管24。第一選擇晶體管20具有用于接收字線信 號(hào)WLO的柵極46。第一選擇晶體管20具有^^覆蓋了柵氧化物58的柵極46 的側(cè)壁隔層52。第一選擇晶體管20還具有漏極64和源極66。編程晶體管22 具有用于接鋒程信號(hào)PGL0/1的柵極48。側(cè)壁隔層54々|5^#極48。 /|^%極 48下面是用作絕緣體的柵極介質(zhì)60。在一種實(shí)現(xiàn)方式中，柵極介質(zhì)60是氧化 物。編程晶體管22和第一選擇晶體管20共享形成源極66的擴(kuò)散區(qū)域。編程晶 體管22還具有形成漏極的擴(kuò)散區(qū)域68。第Jli^擇晶體管24具有用于接收字線 信號(hào)WL1的柵極50。側(cè)墻隔層56 4p# L 50。在柵極50下是柵^/f滿62。 第二選擇晶體管24具有通iiT散區(qū)域68形成的源極，該擴(kuò)散區(qū)域也作為編程 晶體管22的漏極。第二選擇晶體管24還具有通it^半"H^t底45內(nèi)的擴(kuò)散區(qū) 域形成的漏極70。接觸74連接到漏極64和位線BL0。接觸76連接到漏極70 和^BLO。應(yīng)當(dāng)iS^F的是，在圖示的側(cè)壁隔層、位線BL0^^觸74和76之 間的區(qū)^it^Mt^^H口l^^而^皮電隔離。
在編程辦模式中，電流44在位線中^， ^fUt接觸74并^J^^t擇 晶體管20的溝道區(qū)域。電流44經(jīng)過源極66和Wl介質(zhì)60,并凈姚程晶體管 22的柵極48 pAA (sink)。注意，當(dāng)電流44經(jīng)it^"H^擇晶體管20的溝道區(qū) 域時(shí)，電流非常接近柵W/匕物58, ^S^必按比例M'J。電流44在圖2中所
示的區(qū)域72中^t極48和源極66交迭的區(qū)域中^it^i程晶體管22的 1介 質(zhì)。電流44通過電子隧穿機(jī)制例如已知的Fowler-Nordheim隧穿機(jī)制或者直 接隧穿機(jī)制^it，并被P艮制于區(qū)域72中。在編微PGL0/1上的負(fù)電壓偏置幫 助^LA電流44。 ^tt極48處的PGL 0/1信號(hào)的負(fù)電壓趨于^^交迭區(qū)J^t的 電場(chǎng)方向同柵極48上的接地電壓'lf^相Jt^現(xiàn)更多的垂直特性。但是，負(fù)電 壓必需不是負(fù)到引起在區(qū)域72外的柵極介質(zhì)60的全局擊穿(global breakdown)的。換句^ti兌，^fel偏壓的^t值必須充分小以狄WL介質(zhì)60 的全局擊穿以及無意中編禾1^程晶體管22的右手側(cè)上的^比特。結(jié)果， 1 介質(zhì)擊穿成兩^理上區(qū)分的區(qū)域。第一區(qū)分區(qū)域，區(qū)域72，是源極66的擴(kuò) ^p柵極48交迭的區(qū)域。第二區(qū)分區(qū)^|_相比區(qū)域72 x^極48的相對(duì)邊沿上 的擴(kuò)散區(qū)域68和柵極48的交迭區(qū)域中。這兩^理上區(qū)分的區(qū)域允許將與編 程晶體管22相關(guān)的兩個(gè)比特M并獨(dú)立編程。
在讀模禱作中，如果所述比特沒有被預(yù)先編程，將不存在電流44。假 設(shè)與編程晶體管22的左侗湘關(guān)的比4H皮預(yù)先編程。因此，在^ft期間，電流 44將再次出現(xiàn)。已經(jīng)被編程晶體管22的柵極48吸入的電流沿著圖1的編程線 PGL 0/1進(jìn)行絲過傳統(tǒng)的電路(未示出)感測(cè)。感測(cè)電5^#檢測(cè)在編程晶體 管22的柵極的左手側(cè)的比特是否具有相對(duì)高的阻抗?fàn)顟B(tài)或者相對(duì)低的阻皿 態(tài)。
在圖3中圖示的是，器單元14的頂部條見圖。字線WL0、編程信號(hào) PGL0/1和字線WLl通過平^iU的科實(shí)現(xiàn)。應(yīng)當(dāng)理解，可以^^H^f可導(dǎo)電 材料實(shí)皿些導(dǎo)沐，例^^T屬或多晶珪。字線WL0和WL1以;Si^程信號(hào)PGL 0/1在半"!^H"底45內(nèi)的有源區(qū)域78的上面，并表示半^N"底45內(nèi)的擴(kuò)散 區(qū)域。接觸74連接漏極64。在字線WL0和編程信號(hào)PGL 0/1 ^f^J'司是源極 66。在編程信號(hào)PGL 0/1和字線WL1之間是用作編程晶體管22的漏極和第二 選擇晶體管24的源極的擴(kuò)散區(qū)域68。接觸76連接到漏極70。
應(yīng)當(dāng)注意，，器單元14的布圖是簡(jiǎn)練而緊湊的。使用了三*行#, 并JLit^個(gè)平行"f^可以被形成為具有不大于用于給定的設(shè)計(jì)規(guī)則組的最小設(shè) 計(jì)尺寸的M。不需^^^f壬意的這些平^t"!^間或者有源區(qū)域78的圖示部分 內(nèi)實(shí)艦緣隔離結(jié)構(gòu)。易于對(duì)絲器單元14形成到^f^構(gòu)的接觸。應(yīng)當(dāng)注意， i^EM在與a器單元14的布圖相關(guān)的主要對(duì)準(zhǔn)問題。相反fe，當(dāng)需要vW
源區(qū)域78中實(shí)現(xiàn)例如電容器的結(jié)構(gòu)時(shí)，可負(fù)tjfc有源區(qū)域中出,理的不連續(xù)， 其導(dǎo)致必須在*例如字線上的兩段。^it樣的實(shí)施例中，在下面的導(dǎo)沐的寬 度必須制作得較大以-M嘗潛在的樹準(zhǔn)。除了電容變^^卜，還需械大的單元 大小以解決一些預(yù)期的樹準(zhǔn)。利用所/^f的實(shí)施例，狄了與^^J電絲構(gòu) 實(shí)現(xiàn)OTP相關(guān)的對(duì)準(zhǔn)問題。
#應(yīng)當(dāng)理解，i!E提供了 一種具有包含2個(gè)員比特的OTP單元的存 儲(chǔ)器結(jié)構(gòu)以及用于形成半導(dǎo)體OTP ，器的方法。所么Vf的OTP ^#器單元 近似于傳統(tǒng)的只讀存儲(chǔ)器(ROM)和非易失'l!i^儲(chǔ)器(NVM)的一個(gè)單晶體 管單元大小的尺寸。因?yàn)閳D3的布圖在圖示的垂直方向上減小了每單元的節(jié)距 (pitch)而絲減小了每比特所需的電路面積。所/^Hf的絲器單元可以用作 ROM ^^品或者NVM #^品。應(yīng)當(dāng)注意，所公開的電路可以用傳統(tǒng)的晶體 管例如CMOS晶體管來實(shí)現(xiàn)。因?yàn)橥ㄟ^電淹電壓編程來實(shí)現(xiàn)編程，可以4^1 樹半^l封裝，而對(duì)封裝的類型或^H^沒有限制。iUEy^f了一種三晶體管 賴器單元，其中三個(gè)晶體管串^i^接在錄的兩個(gè)接觸之間。在另一個(gè)實(shí)現(xiàn) 方式中，可以實(shí)現(xiàn)每列M器單元兩條位線，但是這樣的實(shí)施例需要更多的布 圖面積。中心的晶體管作為一次可編禾l^ft器單;^者皿絲，
三個(gè)晶體管^其他的兩個(gè)晶體管作為選捧晶體管。、 '''
在前述的說明書中，已經(jīng)參照特定實(shí)施例描迷了本發(fā)明。但是，輛域普 通技權(quán)員可以理解，可以做糾修妙改變而不脫離在下面的^^要求中提 出的本發(fā)明的范圍。例如，可以^^任意類型的晶體管半奪本工藝來實(shí)現(xiàn)所公 開的晶體管(也狄，MOS， BiCMOS)。在jt誠(chéng)述的電路可以被用在多種嵌 入^#器應(yīng)用中。jHW卜，所^Hf的電壓和導(dǎo)電性可以與圖示的相反。而且， 整個(gè)賴器、絲器的部分或者各絲器單元、或晶體管，可以紅在單獨(dú)的、 電隔離的阱擴(kuò)散區(qū)域中。^b^述的務(wù)賭電路可以實(shí)現(xiàn)為獨(dú)立的^器產(chǎn)品實(shí) 現(xiàn)或與M的電5^X^-^。在一種實(shí)旨式中，陣列中的所有晶體管被實(shí) 現(xiàn)為N溝道晶體管。在另一種實(shí)現(xiàn)方式中，所有的編程晶體管是N溝道的而所 有的選擇晶體管是P溝道的。在雞實(shí)現(xiàn)方式中，陣列中的所有晶體管被實(shí)現(xiàn) 為P溝道晶體管。而在另一種實(shí)現(xiàn)方式中，所有的編程晶體管是P溝道的而所 有的選擇晶體管是N溝道的。
ii^提供了一種具有兩比特務(wù)賭器單元的一次可編程(OTP) M器。 所述的兩比特務(wù)賭器單元具有第一選棒晶體管，^^有連接到位線的第一電流 電極、連接到第一字線的控制電極、以^二電流電極。可編程晶體管具有連 接到第一i^擇晶體管的第二電流電極的第一電流電極、連接到編程線的控制電
極、以;^二電流電極。第二選擇晶體管具有連接到位線的笫一電流電極，連 接到第二字線的控制電極、以及連接到可編程晶體管的第二電流電極的第二電 流電極。可編程晶體管具有在第一電流電極和控制電極之間的第一可編程區(qū)域、 以瓦在第二電流電#控制電極之間的第二可編程區(qū)域。第—第二可編程區(qū) 域可以獨(dú)立地從原始阻^#換到相對(duì)低的阻抗。在一種實(shí)現(xiàn)方式中，可編程晶 體管的控制電極是柵^^可編程晶體管具有> ^#極下的柵極介質(zhì)。笫一電流電 極的"^分與柵極介質(zhì)的第一部分交迭，而第二電流電極的-"^分與柵極介質(zhì) 的第二部分交迭。柵極介質(zhì)的第^分^一可編程區(qū)域，而柵極介質(zhì)的第二 部分A^二可編程區(qū)域。在另一個(gè)實(shí)現(xiàn)方式中，第一和第二可編程區(qū)域響應(yīng)于
;^口到可編程晶體管的控制電極的負(fù)電壓的^a,而^^始阻^#換到相對(duì)低 的P且抗。在另一種實(shí)現(xiàn)方式中，第一可編程區(qū)^*第一選擇晶體管的第一 和第二電流電極、可編程晶體管的第一電流電極、以及可編程晶體管的控制電 極流動(dòng)的電流，而從原始阻^# ^目對(duì)低的阻抗。在另一種實(shí)現(xiàn)方式中，第 二可編程區(qū),過經(jīng)第二選擇晶體管的第~~^第二電流電極、可編程晶體管的 第二電流電極、以及可編程晶體管的控制電極流動(dòng)的電流，而從原始阻^#換 ^f目對(duì)低的阻抗。在又一種實(shí)現(xiàn)方式中，所述OTP ，器進(jìn)一步具有字m 擇電路，^^有連接到笫-"^擇晶體管的控制電極的笫一輸出、連接到笫4
擇晶體管的控制電極的第4出、以^Lf三輸出。電流限制電iW"有連接到字 線選擇電路的第三輸出的輸入、以^U^接到可編程晶體管的控制電極的輸出。 在另一種實(shí)現(xiàn)方式中，所述OTP ，器進(jìn)一步包括多個(gè)連接到位線的兩比特 絲器單元。在又一種實(shí)現(xiàn)方式中，多個(gè)兩比特絲器單;^fc^接到第 第 二字線和編禾1^'在另一種實(shí)i^式中，所述OTP ，器包括半^H"底， 其中第-"^擇晶體管的第二電流電#可編程晶體管的第一電流電極共^#底 中的摻雜區(qū)域。在另一種實(shí)現(xiàn)方式中，原始P且抗H^目對(duì)低的阻抗^^過3個(gè)數(shù)量級(jí)。
紐^y^供了一種編程兩比特絲器單元的方法。提供第""^擇晶體管，
Wr有連接到位線的第一電流電極、連接到第一字線的控制電極、以及第二電 流電極。提供可編程晶體管，^^有連接到第-"i4擇晶體管的第二電流電極的
第一電流電極、連接到編程線的控制電極、以;5if 二電流電極。提供第二選擇
晶體管，其具有連接到位線的第一電流電極、連接到第二字線的控制電極、以 ;Sj^接到可編程晶體管的第二電流電極的第二電流電極。為了編程第一比特，
經(jīng)第一選擇晶體管的第一和第二電流電極、可編程晶體管的笫一電流電極、以
及可編程晶體管的控制電;fe^口第一編程電流。為了編程第二比特，經(jīng)第^
擇晶體管的第一和第二電流電極、可編程晶體管的第二電流電極、以及可編程 晶體管的控制電 ^第4程電流。在又一種實(shí)現(xiàn)方式中，編程笫一比特進(jìn)
一步包^fe^H吏能信號(hào)到第一字線和脅禁止(disable)信號(hào)到第二字線。在 另一種實(shí)現(xiàn)方式中，通過使能第""^擇晶體管，禁止第二選擇晶體管，以4 第一選擇晶體管的第一電流電 可編程晶體管的控制電極之間施加電壓差， 而編程第一比特。在另一種實(shí)現(xiàn)方式中，該電壓差引^一編程電流從可編程 晶體管的第一電流電極流到可編程晶體管的控制電極。在另一種實(shí)現(xiàn)方式中，
所述電壓差是施加到可編程晶體管的控制電極的負(fù)電壓以;sj^口到第一選擇晶 體管的第一電流電極的正電壓。在另一種實(shí)現(xiàn)方式中，充*限制第一編程電 流以iat損壞可編程晶體管的第一電流電極。在又一種實(shí)現(xiàn)方式中，第一編程 電流具有充分的幅度和持續(xù)時(shí)間，以使得可編程晶體管的第一電流電極和控制
電^l之間的阻^^久減少。
i^E還提^-種具有在兩個(gè)選擇晶體管之間串聯(lián)的可編程晶體管的兩比 特絲器單元，其中，可編程晶體管包括^t脅第一源^/漏極之間的第一可
編程區(qū)域以及/Wl"極和第二源^漏極之間的第二可編程區(qū)域。在一種實(shí)財(cái)式 中，第一可編程區(qū)域是可編程晶體管的柵極介質(zhì)的第一部分，第二可編程區(qū)域 是柵極介質(zhì)的第二部分，并J^L介質(zhì)的第-^和第二部分可永久'^^^，J具有 降f氐的阻抗的情形。在另一種實(shí)現(xiàn)方式中，所述Wl介質(zhì)的第一和第二部^t ii^其;jM的電流而被轉(zhuǎn)M具有減少的阻抗的情形。
因此，本說明書和附圖被iM;是說明性的而不是P艮制性的，而所有的這樣 的修^改^m皮包^^jM^發(fā)明的范圍之內(nèi)。
已經(jīng)參照M實(shí)施例描述了益處、M優(yōu)點(diǎn)以及解決問題的方案。但是， 這些益處、優(yōu)點(diǎn)、解決問題的方案，以及^^nr能使^^r益處、優(yōu)點(diǎn)或方案出
城變得更加明顯的要素，都不被認(rèn)為是對(duì)于任意或4^權(quán)矛溪求是決定性的、
必需的iU^的特械要素。如x^M^的術(shù)洽'包括"、"包舍，或者它們的任 意M變^^旨^t^非糸N^性的包含，使得包^-列要素的過程、方法、產(chǎn) 品或裝置不是僅僅包^il些要素，而是可以包^^沒有明確列出的或者對(duì)于該過 程、方法、產(chǎn)品或裝置固有的其^"素'在jtt/f吏用的術(shù)發(fā)'一",ic^義為一個(gè)或
者多于一個(gè)。^J/fM的術(shù)洽'多個(gè)"定義為2個(gè)或者多于2個(gè)。iU/f捐的 術(shù)語"另一個(gè)",議義為至少第二個(gè)或更多個(gè)。iU^/KM的術(shù)語"包食，和/或 "具有"凈i^義為包括(也M,開放式語言)。^iil/fM的術(shù)if"連接"定義
為盡管不必;Ol接的但也不必是M的連接。
權(quán)利要求
1.一種一次可編程(OTP)存儲(chǔ)器，具有兩比特存儲(chǔ)器單元，其中所述兩比特存儲(chǔ)器單元包括第一選擇晶體管，具有連接到位線的第一電流電極、連接到第一字線的控制電極、以及第二電流電極；可編程晶體管，具有連接到所述第一選擇晶體管的第二電流電極的第一電流電極、連接到編程線的控制電極、以及第二電流電極；以及第二選擇晶體管，具有連接到所述位線的第一電流電極、連接到第二字線的控制電極、以及連撬到所述可編程晶體管的第二電流電極的第二電流電極，其中所述可編程晶體管具有在第一電流電極和控制電極之間的第一可編程區(qū)域、以及在第二電流電極和控制電極之間的第二可編程區(qū)域，其中所述第一可編程區(qū)域和第二可編程區(qū)域能夠獨(dú)立地從原始阻抗轉(zhuǎn)換到相對(duì)低的阻抗。
2. 如權(quán)利要求1的OTP M器，其中所述可編程晶體管的控制電極包括 柵極，所it可編禾呈晶體管包^^在該^"極下面的Wl^"質(zhì)，所迷可編程晶體管的 第一電流電極的-"^分與該柵極介質(zhì)的第一部分交迭，所述可編程晶體管的第 二電流電極的一^分與該*^介質(zhì)的第二部分交迭，所述柵極介質(zhì)的第一^分 包括所述第一可編程區(qū)域，而所述柵極介質(zhì)的第二部分包括所錄二可編程區(qū) 域。
3. 如 '決求1的OTP，器，其中所述第一和第二可編程區(qū)域響應(yīng)于 ;^ia到所述可編程晶體管的控制電極的負(fù)電壓的;^a，而A^f、始阻^^換到相 對(duì)低的阻抗。
4. 如;M'要求1的OTP務(wù)賭器，其中所鄉(xiāng)一可編程區(qū)m過使電琉經(jīng) 所迷第""it擇晶體管的第一和第二電流電極、所述可編程晶體管的第一電流電 極、以及所述可編程晶體管的控制電極流動(dòng)，而從原始阻^"^U目對(duì)低的阻 抗。
5. 如權(quán)利要求l的OTPM器，其中所^二可編程區(qū)m過使電流經(jīng) 所述第二選擇晶體管的第一和第二電流電極、所述可編程晶體管的第二電流電 極、以及所述可編程晶體管的控制電極流動(dòng)，而從原始阻^# ^目對(duì)低的阻 抗。
6. 如權(quán)利要求l的OTP絲器，進(jìn)一步包括字Mit擇電路，具有連接到所錄一it擇晶體管的控制電極的第一輸出， 連接到所述第二選擇晶體管的控制電極的第1出，以^三輸出；以及電流限制電路,具有連接到所述字線選擇電路的第三輸出的輸入以^i^接 到所述可編程晶體管的控制電極的輸出。
7. 如權(quán)利要求l的OTP務(wù)賭器，進(jìn)一步包括多個(gè)連接到所述位線的兩比 特械器單元。
8. 如權(quán)利要求1的OTP員器，進(jìn)一步包括多個(gè)連接到所^-"^第二 字線以Alfe程線的兩比特M器單元。
9. 如權(quán)利要求l的OTP員器，進(jìn)一步包括半"!^t底，其中所錄一 選棒晶體管的第二電流電^所述可編程晶體管的第一電流電極共享該半"f^ 襯底中的#^區(qū)域。
10. 如;M'J要求1的OTP #器，其中所i^f、始ia^t比所^目對(duì)低的阻抗狄過3個(gè)數(shù)量級(jí)。
11. 一種辦一次可編程(OTP)賴器的方法，包括 提供第""^擇晶體管，^^有連接到位線的第一電流電極、連接到第一字線的控制電極、以^二電流電極；提供可編程晶體管,^"有連接到所^-^擇晶體管的第二電流電極的 第一電流電極、連接到編程線的控制電極、以^二電流電極；提供第二選擇晶體管，^R"有連接到所述城的第一電流電極、連接到第二字線的控制電極、以及連接到所述可編程晶體管的第二電流電極的第二電流 電極，所^""i^擇晶體管、可編程晶體管和第_=^擇晶體管形成兩比特^器單元；通敗所^-"^擇晶體管的第4第二電流電極、所述可編程晶體管的第一電流電極、以;sj斤述可編程晶體管的控制電^i口第一編程電流，4^程第一比特；以及通it^所i^二選擇晶體管的第"^第二電流電極、所述可編程晶體管的 第二電流電極、以;S^斤述可編程晶體管的控制電;felj4加第Ji^程電流，^ 程 第二比特。
12. 如權(quán)利要求11的方法，其中編程第一比特進(jìn)一步包^H吏能信號(hào) 到所^一字線和^o禁止信號(hào)到所^二字線。
13. 如權(quán)利要求11的方法，其中編程第一比特進(jìn)一步包^^吏能所述第一 選擇晶體管，禁止所述第二選擇晶體管，以;5L^所^-s^擇晶體管的第一電流電極和所述可編程晶體管的控制電極之間翻口電壓差。
14. 如權(quán)利要求13的方法，其中所述電壓差使得所i^一編程電沐A^斤 述可編程晶體管的第一電流電極^J'j所述可編程晶體管的控制電極。
15. 如權(quán)利要求14的方法，其中所述電壓差包^^口到所述可編程晶體 管的控制電極的負(fù)電壓以M加到所i^""^擇晶體管的第一電流電極的正電 壓。
16. 如 M'J要求15的方法，進(jìn)一步包括充她限制所鄉(xiāng)一編程電流，以狄損壞所述可編程晶體管的第一電流電極。
17. :H5UM要求11的方法，其中所述第一可編程電沐具有足夠的幅度和 持續(xù)時(shí)間，以使在所述可編程晶體管的第一電流電極和控制電極之間的阻^^久性減少。
18. —種一次可編程(OTP)絲器單元，包括在兩^i^擇晶體管之間串 聯(lián)的可編程晶體管，其中所述可編程晶體管包括在它的柵極和它的第一源擬 漏極之間的第一可編程區(qū)域、以l在它的Wl^第二源^漏極之間的第二可編 程區(qū)域。
19. 如權(quán)利要求18的一次可編考呈(OTP) M器單元，其中所^一可 編程區(qū)J^I^斤述可編程晶體管的柵極介質(zhì)的第,分，所^二可編程區(qū)狄 該柵極介質(zhì)的第二部分，i^斤述Wl介質(zhì)的第一和第二部分可永久性編程為具 有減少的阻抗的情形。
20. 如^5Uf'要求19的一次可編程(OTP) 4#器，其中所述柵^ l介質(zhì)的 第 第二部糾it^其中;組的電流而被轉(zhuǎn)妙具有減少的阻抗的'IW 。
全文摘要
一種一次可編程(OTP)存儲(chǔ)器(10)具有兩比特單元(14)以增加密度。每一單元(14)具有兩個(gè)選擇晶體管(20、24)以及串聯(lián)在這兩個(gè)選擇晶體管之間的可編程晶體管(22)。所述可編程晶體管(22)具有兩個(gè)獨(dú)立的存儲(chǔ)位置(22)。一個(gè)位于柵極(48)和第一源極/漏極區(qū)域(66)之間而第二個(gè)位于柵極(48)和第二源極/漏極區(qū)域(68)之間。所述存儲(chǔ)位置(72)是柵極介質(zhì)(60)的一部分，在那里源極或漏極(66、68)與柵極(48)交迭，以及通過有選擇地使編程電流(44)經(jīng)過它們而將其獨(dú)立編程。編程電流(44)具有充分的幅度和持續(xù)時(shí)間來永久地將要被編程的存儲(chǔ)位置(72)的阻抗減少超過3個(gè)數(shù)量級(jí)。限制編程電流(44)的幅度以避免損害其他電路元件，并優(yōu)選地至少部分通過施加負(fù)電壓到可編程晶體管(22)的柵極(48)而引起所述編程電流(44)。
文檔編號(hào)G11C17/00GK101361139SQ200680028631
公開日2009年2月4日 申請(qǐng)日期2006年7月28日 優(yōu)先權(quán)日2005年8月5日
發(fā)明者A·B·霍夫勒, G·L·辛達(dá)洛里 申請(qǐng)人:飛思卡爾半導(dǎo)體公司