專利名稱：嵌入了mram的集成電路中的3d電感器和變壓器器件的制作方法
技術領域：
本發(fā)明總體上涉及電子器件。更具體而言，本發(fā)明涉及包括形 成在單個基板上的磁性隨機存取存儲器("MRAM，，)結構和電感器/ 變壓器結構的集成電路。
背景技術：
MRAM是一種非易失性存儲器技術，它采用磁性極化來存儲數(shù) 據(jù)，這和老式的RAM技術是不同的，老式的RAM技術采用電子電 荷來存儲數(shù)據(jù)。MRAM的一個主要優(yōu)點在于，它是在沒有施加系統(tǒng) 功率的情況下保存所存儲數(shù)據(jù)的，因此，它是非易失性存儲器。通 常，MRAM包括形成在半導體基板上的多個磁性單元，其中每個單 元表示一個數(shù)據(jù)位。通過改變單元內(nèi)部的磁性元件的磁化方向，從 而將位寫入到該單元，并且通過測量該單元的電阻來讀取位(低電 阻通常表示"0，，位，而高電阻通常表示"l，，位)。MRAM器件通常包括利用編程線、導電位線和導電數(shù)字線(digit line)編程的單元陣列。實際的MRAM器件是利用/>知的半導體加工 技術來制作的。例如，由不同金屬層形成位線和數(shù)字線，其中這些 金屬層被一個或多個絕緣層和/或其它金屬層分隔開。傳統(tǒng)的制作過 程可以在專用基板上容易地制作各不相同的MRAM器件。許多現(xiàn)代應用的小型化使得希望減小電子器件的物理尺寸，將 多個部件或器件集成到單個芯片中，并且/或者改進電路設計效率。 希望獲得一種基于半導體的器件，它包括在單個基板上集成有電感 元件的MRAM結構，其中該MRAM結構和該電感元件利用相同的 加工技術來制作。此外，希望獲得微型制作的電感元件，例如變壓器或電感器，其采用磁性覆層技術以增強性能和效率。而且，通過 下面的詳細描述和所附權利要求，結合附圖和上述技術領域和背景 技術部分，將可以更加清楚地理解本發(fā)明的其它可取的特征和特性。


通過參照具體實施方式
部分和權利要求部分，結合附圖，將能 夠更加完全地理解本發(fā)明，在附圖中，相同的附圖標記始終表示相 似的元件。圖l是簡化的MRAM結構的示意性透視圖； 圖2是根據(jù)本發(fā)明的示例性實施例構造的MRAM單元的示意性 透視圖；圖3是根據(jù)本發(fā)明的示例性實施例構造的集成電路器件的不同 層和元件的簡化圖；圖4是根據(jù)本發(fā)明的示例性實施例由對應于MRAM編程線的金 屬層制作的電感器的頂視圖；圖5是根據(jù)本發(fā)明的示例性實施例由對應于MRAM編程線的金 屬層制作的雙層電感器的截面視圖；以及圖6是根據(jù)本發(fā)明的示例性實施例由對應于MRAM編程線的金屬層制作的變壓器的頂面透視圖。
具體實施方式
下面的具體實施方式
部分從本質(zhì)上講僅僅是闡述性描述，而不 用于限制本發(fā)明或本申請以及本發(fā)明的應用。而且，本發(fā)明不受在前述技術領域、背景技術、發(fā)明內(nèi)容或下面的具體實施方式
部分中 任何具體或隱含理論的限制。為了簡潔起見，這里不詳細描述涉及MRAM設計、MRAM操 作、半導體器件制作以及集成電路器件的其它方面的傳統(tǒng)技術和特 征。而且，在此包含的多幅附圖中所示的電路/部件布局和結構僅用 于表示本發(fā)明的示例性實施例。應當注意，在實際實施例中可以采 用許多可替換的或者其它的電路/部件布局。圖1是簡化的MRAM結構100的示意性透視圖，它利用合適的 半導體制作過程形成在基板上(圖1未示出)。雖然MRAM結構 100僅包括九個單元，但是實際的MRAM器件將通常包括數(shù)百萬個 單元。通常，MRAM結構100包括利用 一個金屬層形成的至少一 個數(shù)字線104、利用另一個金屬層形成的至少一個位線106、以及形 成在這兩個金屬層之間的磁性隧道結("MTJ")芯。該MTJ芯包括 形成用于MRAM結構100的存儲單元陣列的單元102。圖2是根據(jù)本發(fā)明的示例性實施例構造的MRAM單元200的示 意性透^L圖。MRAM結構100中的每個單元可以如圖2所示構造。 MRAM單元200總體上包括上部鐵磁層202、下部鐵磁層204以及 兩個鐵磁層之間的絕緣層206。在該示例中，上部鐵磁層202是自由 》茲性層，因為它的》茲化方向可以切換，從而改變單元200的位狀態(tài)。 然而，下部鐵磁層204是固定磁性層，因為它的磁化方向不會變化。 當上部鐵磁層202的磁化平行于下部鐵磁層204的磁化時，跨單元 200的電阻比較低。當上部鐵磁層202的磁化反平行于下部鐵磁層 204的磁化時，跨單元200的電阻比較高。給定單元200中的數(shù)據(jù)("0" 或"l")通過測量跨該單元200的電阻來讀取。用于讀寫數(shù)據(jù)到 MRAM單元200的技術是本領域技術人員公知的，因此，在此不再 贅述。 ，圖2還示出對應于單元200的位線208和數(shù)字線210(在此單獨 且聯(lián)合稱為"編程線，，)。自由磁化層202中的磁化方向響應于數(shù)字 線210中流過的電流(以及該電流的方向)并且響應于位線208中 流過的電流(以及該電流的方向)而旋轉(zhuǎn)。在典型MRAM中，位的 方向通過反轉(zhuǎn)位線208中電流的極性同時保持數(shù)字線210中電流的 恒定極性來切換。在實際應用中，位線208可以連接到任何數(shù)量的 類似MRAM單元(例如， 一列單元)，以便提供公共寫入電流到每 個所連接的單元。類似地，數(shù)字線210可以與任何數(shù)量的MRAM單 元(例如， 一行單元)相關聯(lián)，以便提供公共數(shù)字電流到每個單元。 該矩陣結構在圖1中示意性示出。在圖2所示的優(yōu)選實施例中，數(shù)字線210包括導電數(shù)字元件212和由軟磁材料形成的透磁(permeable)覆層材料214。在該示例中， 覆層214部分地包圍導電數(shù)字元件212。特別是，覆層214繞導電數(shù) 字元件212的三面而形成，以使得導電數(shù)字元件212的面向內(nèi)部的 表面保持未被包覆。在圖2所示的優(yōu)選實施例中，位線208包括導 電位元件216和由磁性材料形成的覆層218。在該示例中，覆層218 部分地包圍導電位元件216。特別是，覆層218繞導電位元件216 的三面而形成，以使得導電位元件216的面向內(nèi)部的表面保持未被 包覆。覆層214/218可用于向/f茲性隧道結("MTJ")聚集磁通，以 改善編程效率。該覆層具有減小對于相鄰位的寫入干擾的附加優(yōu)點。 在實際實施例中，該磁性覆層是在MRAM工藝中使用的制作銅編程 線時采用的勢壘層的集成部分。在實際實施例中，利用例如銅的導電材料形成導電數(shù)字元件212 和導電位元件216，并且利用軟性透磁磁性材料例如NiFe、鎳鐵鈷 合金、鈷鐵合金、透磁合金等等形成覆層214/218。在一個示例性實 施例中，覆層214/218處于大約100至2000埃厚度范圍內(nèi)，并且厚 度通常為大約200至300埃(覆層214/218的側(cè)壁可以略薄一些)。 雖然這些導電元件和覆層利用不同材料來實現(xiàn)，但是導電數(shù)字元件 212和覆層214被認為是制作在一個公共金屬層上(例如，金屬四 層)，并且導電數(shù)字元件216和覆層218被認為是制作在另一個公 共金屬層上(例如，金屬五層)。圖3是根據(jù)本發(fā)明的示例性實施例構造的集成電路300的不同 層和元件的簡化圖。集成電路器件300的實際實施例可以包括除圖3 所示層之外的其它層(例如，金屬層、電介質(zhì)層和/或接地平面)。 而且，圖3所示的電路拓樸圖已經(jīng)進行過簡化以便進行下面的描述， 并且該電路拓樸圖不需要代表實際操作的實施例。集成電路器件300包括基板302，該基板可以是任何合適的半導 體材料。集成電路器件300還包括至少一個金屬層304、 MTJ芯 "層"306以及另一個金屬層308。實際上，金屬層304是相對低編號 金屬層，而金屬層308是相對高編號金屬層。例如，金屬層304可 以是集成電路器件300中的金屬四層，而金屬層308可以是集成電路器件300中的金屬五層，其中其它金屬層用于圖3未示出的其它 元件、特征或部件。如上參照圖2所述，MTJ芯可以通過多于一個 材料層來實現(xiàn)。然而為了簡便起見，圖3示出MTJ芯為單"層，，306。 術語"第一金屬層，，和"第二金屬層，，在此可以用于區(qū)分任何兩個不同 的金屬層，并且"第一金屬層，，和"第二金屬層"不需要分別表示金屬 一層和金屬二層。換言之，"第一金屬層"表示集成電路器件300內(nèi) 部的任一金屬層，不論采用任何層編號方式，而"第二金屬層"表示 集成電路器件300內(nèi)部的任一其它金屬層，不論釆用任何層編號方 式。在該示例中，利用合適的器件制作過程在基板302上形成下面 的部件MRAM結構310;單層電感器312;以及雙層變壓器314 (對于本說明書而言，電感器、變壓器和變壓器繞組均被認為是電 感元件)。MRAM結構310包括形成在金屬層308上的多個位線316、 形成在金屬層304上的多個數(shù)字線318以及形成在金屬層304和金 屬層308之間的MTJ單元陣列320 ( MTJ芯層306形成MTJ單元 320)。在該示例中，電感器312構造成螺旋電感器，其中該螺旋形 元件和位線316同時形成在金屬層308上。換言之，該螺旋形元件 利用和制造MRAM結構310相同的器件制作過程來制造(在一些實 際實施例中，該螺旋形元件由至少部分被磁性覆層包圍的銅導電跡 線形成)。如下更加詳細的說明，電感器312具有形成在除金屬層 308之外的另一層(或多層)上的一個或多個其它結構元件(feature， 或稱為"特征")或元件。當然，類似的電感器可以和數(shù)字線318同時 形成在金屬層304上。如下更加詳細的說明，還可以由多于一個金 屬層上的螺旋形元件形成多層電感器。在該示例中，變壓器314包括由金屬層308形成的初級繞組322 和由金屬層304形成的次級繞組324(在等同實施例中，"初級，，和"次 級，，限定詞可以互換)。如下更加詳細的說明，初級繞組322和次級 繞組324可以構造為形成兩個平行線圏(從上方或下方觀測)；這 樣的構造對于在初級繞組322和次級繞組324之間獲得良好的電感 耦合是有利的。在該示例中，初級繞組322包括和位線316同時形成在金屬層308上的螺旋形元件。類似地，次級繞組324包括和數(shù) 字線318同時形成在金屬層304上的螺旋形元件。換言之，變壓器 314利用和制造MRAM結構310相同的器件制作過程來制造(在一 些實際實施例中，該繞組由至少部分被相應磁性覆層包圍的銅導電 跡線形成)。如下更加詳細的說明，變壓器314可以具有形成在除 金屬層304/308之外的另 一層(或多層)上的一個或多個其它特征或 元件。雖然圖3中未示出，但是集成電路器件300可以包括在電感器 312和/或變壓器314下面的一個或多個層上制作的其它元件。這些 其它元件可以是有源電路、模擬部件、基于CMOS的數(shù)字邏輯元件、 放大器等等，但不限于此。所述的電感元件與該其它電路的集成可 以節(jié)約大量空間并提高性能。實際上，電感元件可以包括在基板302上單獨由金屬層304形 成的、單獨由金屬層308形成的或者由這兩個金屬層304/308形成的 一個或多個結構元件。該電感元件可以包括其它金屬層(假設它們 都是可用的)和/或MTJ芯層306的導電元件，以提高效率，這主 要是通過減小電感元件的線電阻來實現(xiàn)的。此外，根據(jù)本發(fā)明構造 的集成電路器件可以采用結構不同于圖3所示的簡單拓樸結構的電 感器和/或變壓器。例如，圖4是根據(jù)本發(fā)明的示例性實施例由對應 于MRAM編程線(位線或數(shù)字線)的金屬層制作的電感器400的頂 視圖。電感器400總體上包括螺旋形或線圏部分402，它和相應 MRAM編程線同時構造在相同金屬層上。電感器400可以耦接到導 電跡線404，該導電跡線優(yōu)選制作在不同于螺旋形部分402的金屬層 上。雖然導電跡線404可以形成在其它MRAM編程線層上，但是在 該優(yōu)選實施例中，導電跡線404形成在相對遠離(例如，遠高于或 遠低于)其上形成螺旋形部分402的金屬層的金屬層上。這對于避 免導電跡線中感生的反電動勢與電感器互感發(fā)生千涉是有利的。導 電跡線404可以利用導電通路406耦接到螺旋形部分402 。電感器400所在的器件還可以包括形成在電感器400上方的磁 性屏蔽層408。磁性屏蔽層408示出為圖4中的虛構元件，以便于闡述。磁性屏蔽層408可以由合適的磁性材料形成，例如NiFe、鎳 鐵鈷合金、鈷鐵合金或者透磁合金，但不限于此。在實際實施例中， 磁性屏蔽層408是相對厚的層(大約20 - 40微米厚)，并且用于磁用。磁性屏蔽層408用于保護MRAM結構和電感器400免受不期望 的電磁干擾，這些不期望的電磁干擾可能會降低性能。如下更加詳 細的說明，磁性屏蔽層408可以適當?shù)貥嬙鞛檫€用作電感器400的 散熱元件。螺旋形部分402的布局可以在兩個金屬層(對應于用于位線和 數(shù)字線的金屬層)上復制，以便產(chǎn)生具有和電感器400相同頂視圖 的重疊拓樸結構。從這一點講，圖5是根據(jù)本發(fā)明的示例性實施例 利用對應于MRAM編程線的金屬層制作的雙層電感器500的截面視 圖。為了參考的目的，圖5對應于沿圖4的截面線A-A截面的截 面視圖。實際上，MRAM利用半導體制作過程中的最終金屬層來制 造。因此，為了簡便，圖5沒有示出基板、下部金屬層和下部電介 質(zhì)層，這些部件可能會出現(xiàn)在實際器件中。簡要來說，電感器500包括由一個金屬層(對應于在相同基板 上形成的MRAM結構的數(shù)字線的較低編號金屬層)形成的一個螺旋 形元件、由另一個金屬層(對應于在相同基板上形成的MRAM結構 的位線的較高編號金屬層)形成的另一個螺旋形元件、以及耦接在 兩個螺旋形元件之間的多個導電通路。在圖5中，形成在下部金屬 層上的螺旋形元件的兩段由附圖標記501來表示，形成在上部金屬 層上的螺旋形元件的兩段由附圖標記503來表示，而兩個通路由附 圖標記506來表示。通路506可以利用合適的半導體器件制作技術 來制造，它可以利用任何合適的導電材料來形成，例如銅。實際上， 通路506沿螺旋形元件的路徑來定位，以確保兩個螺旋形元件協(xié)作 而作為單個電感元件。螺旋形元件501可以包括導電電感器線502和至少部分地包圍 導電電感器線502的覆層508。類似地，螺旋形元件503可以包括導 電電感器線504和至少部分地包圍導電電感器線504的覆層510。引人注目的是，導電電感器線502可以和共享該公共基板的MRAM結 構的導電數(shù)字線元件同時(并且采用相同材料)形成，并且導電電 感器線504可以和MRAM結構的導電位線元件同時(并且采用相同 材料)形成。類似地，覆層508可以和用于MRAM結構的導電數(shù)字 線元件的覆層同時(并且采用相同材料)形成，并且覆層510可以 和用于MRAM結構的導電位線元件的覆層同時(并且釆用相同材 料)形成。這種同時制作使得集成電路器件能夠補充 (leverage)MRAM結構的加工技術，從而在原本可能會被浪費的芯片 空間上制造出電感元件。在實際實施例中，形成電感器500可以導致產(chǎn)生第一電介質(zhì)層 512 (例如，氧化硅)、第一等離子體增強型氮化物層514 (它用作 蝕刻停止層)、第二電介質(zhì)層516 (例如，氧化硅)、第二等離子體 增強型氮化物層518以及鈍化層520。如圖5所示，鈍化層520形成 在電感器500之上。可選實施例還釆用形成在覆層510和第二等離 子體增強型氮化物層518之間的金屬罩("MCAP")層(該MCAP 層在圖5中未示出)，例如鋁。該MCAP層對于減小電感器線電阻 并且促進電感器的互感可以是有利的。該MCAP層通常用于銅互連 過程，以提供用于引線接合到焊盤的平臺，因為純銅焊盤對引線接 合提出很大的制造難題。該MCAP層利用厚鋁制成，以在制造過程 中促進引線接合以及探測。MRAM結構通常包括用作應力緩沖器的聚酰亞胺(或合適的等 同材料)層。在實際實施例中，該聚酰亞胺層大約為五微米厚。該 聚酰亞胺層形成在MRAM結構的鈍化層上。圖5示出聚酰亞胺層 522的部分，它可以和與電感器500共享公共基板的MRAM結構的 聚酰亞胺層同時形成。圖5示出如何可以去除螺旋形元件501/503 上方的聚酰亞胺層522的部分，以便能夠形成接觸鈍化層520的磁 性屏蔽層524。如前所述，磁性屏蔽層524大約為20 - 40微米厚， 并且它可以由軟磁材料形成，例如NiFe、鎳鐵鈷合金、鈷鐵合金 或者透磁合金，但不限于此。形成磁性屏蔽層524的材料也可以沉 積在聚酰亞胺層522的剩余部分之上，以形成用于MRAM結構的磁性屏蔽層526和/或集成電路器件的其它部件或特征。希望去除螺旋形元件501/503上方的聚酰亞胺層522,以便磁性 屏蔽層524還可以用作電感器500的散熱器，其中電感器500會在 實際應用中產(chǎn)生大量熱量。因此，在沒有聚酰亞胺層522的情況下， 磁性屏蔽層524可以用作更加有效的傳熱機構。此外，去除螺旋形 元件501/503上方的聚酰亞胺層522促進互感，這是實際應用中希望 看到的。圖6是根據(jù)本發(fā)明的另 一個示例性實施例由對應于MRAM編程 線的金屬層制作的變壓器600的頂視圖。圖6是示出多個層上見到 的元件投影虛構視圖。變壓器600總體上包括形成在一個金屬層上 的初級繞組602以及形成在另一個金屬層上的次級繞組604。如上所 述，這些金屬層對應于用于形成與變壓器600共享公共基板的 MRAM結構的編程線(位線和數(shù)字線)的金屬層。初級繞組602和 次級繞組604與相應金屬層上的相應MRAM編考呈線同時制作而成。 初級繞組602可以耦接到導電跡線606，它優(yōu)選制作在MRAM結構 沒有采用的金屬層上。類似地，次級繞組604可以耦接到導電跡線 608，它優(yōu)選制作在MRAM結構沒有采用的金屬層上。在優(yōu)選實施 例中，導電跡線606/608形成在相對遠離(例如，遠高于或遠低于) 其上形成初級繞組602和次級繞組604的金屬層的金屬層上。這對 于避免導電跡線中感生的反電動勢降低變壓器性能是有利的。導電 跡線606/608可以利用導電通路610分別耦接到初級和次級繞組 602/604。在該示例性實施例中，初級繞組602和次級繞組604設置成平 行關系(從圖6的透視圖可以看到)。在可選實施例中，初級繞組 602和次級繞組604可以部分或者完全相互重疊。當然，變壓器600 的實際實現(xiàn)可以具有任何期望拓樸結構或者布局，這根據(jù)期望的電 磁特性和特征而定。變壓器600所在的器件還可以包括形成在變壓器600上方的磁 性屏蔽層612。磁性屏蔽層612示出為圖6中的虛構元件，以便于闡 述。磁性屏蔽層612可以具有和上述磁性屏蔽層408相同的特性和特征。磁性屏蔽層612可以用于保護MRAM結構和變壓器600免受 不期望的電磁干擾，這些不期望的電磁干擾可能會降低性能。此外， 磁性屏蔽層612可以用作變壓器600的散熱元件。而且，磁性屏蔽 層612可以用作變壓器600的磁性變壓器芯層，因此增強了初級繞 組602和次級繞組604之間的耦合?？商鎿Q的變壓器結構(未示出)可以采用MRAM結構的MTJ 芯"層"作為用于一個或多個變壓器繞組的磁性變壓器芯層，其中該 一個或多個變壓器繞組具有MRAM編程線金屬層上的導電部分。在 該結構中，導電通路用于將一個金屬層上的導電段耦接到另一個金 屬層上的導電段。這些導電段被圖案化，以使得MTJ芯被導電段和 通路纏繞。這里所描述的集成電路器件可以利用現(xiàn)有的半導體制作過程來 制作，特別是利用現(xiàn)有的MRAM制作過程來制作。如前所述，MRAM 通常利用最終金屬層來制作，因此，下面的各層和各部件的形成和 處理將在此不再贅述。圖5所示的雙層電感器500在用于該示例， 假設MRAM編程線形成在金屬四層和金屬五層上。在制作過程的合適點上，MRAM結構的數(shù)字線和螺旋形元件 501同時形成在>^共基板上(在金屬四層上)。實際上，MRAM結 構應當和電感元件物理隔離，以減小電磁干擾和不期望的耦合的可 能性。因此，用于第四金屬層(和下面的第五金屬層)的圖案應當 反映這種期望布局。創(chuàng)建數(shù)字線和螺旋形元件501可以采用熟知的 掩模、反應離子蝕刻、物理'減射、金屬鑲嵌(damascene)圖案化、物 理汽相沉積、電鍍、化學汽相和等離子體增強型化學汽相沉積技術， 以形成導電編程線元件、導電電感器線元件以及相應覆層。最終， 4吏螺旋形元件501位于電介質(zhì)層512內(nèi)部。之后，沉積和蝕刻第一等離子體增強型氮化物層514，并且形成 導電通路506。接著，MRAM結構的位線和螺旋形元件503同時形 成在金屬五層上。創(chuàng)建位線和螺旋形元件503可以采用熟知的掩模、 蝕刻、金屬鑲嵌、沉積和其它技術，以形成導電編程線元件、導電 電感器線元件以及相應覆層。最終，使螺旋形元件503位于電介質(zhì)層516內(nèi)部。之后，在螺旋形元件503和MRAM結構的位線上沉積第二等離 子體增強型氮化物層518，在第二等離子體增強型氮化物層518上沉 積鈍化層520，以及在鈍化層520上沉積聚酰亞胺層522。假設集成 電路器件將包括還用作散熱器的磁性屏蔽層524，則聚酰亞胺層522 將被適當?shù)貓D案化和蝕刻，以在期望位置暴露出鈍化層520。 一旦聚 酰亞胺層522被蝕刻，則可以沉積合適的磁性材料，以在鈍化層520 上創(chuàng)建磁性屏蔽層524以及在聚酰亞胺層522上創(chuàng)建磁性屏蔽層526 (f茲性屏蔽層526優(yōu)選沉積在MRAM結構上)。當然，這里所描述的集成電路器件可以利用不同的加工技術來 制作，只要符合具體器件的需要即可。而且，上述加工技術可以根 據(jù)需要變型，以制作這里所描述的任何電感器和變壓器實施例。概言之，根據(jù)本發(fā)明的示例性實施例構造的電路、器件和方法 涉及一種集成電路器件，包括基板；形成在所述基板上的磁性隨 機存取存儲器("MRAM")結構，所述MRAM結構包括由第一金 屬層形成的至少一個數(shù)字線、由第二金屬層形成的至少一個位線以 及形成在所述第一金屬層和所述第二金屬層之間的磁性隧道結芯； 以及在所述基板上由所述第一金屬層或所述第二金屬層中至少一個 形成的電感元件。所述電感元件可以包括由所述第一金屬層形成的 螺旋電感器。所述電感元件可以包括由所述第二金屬層形成的螺旋 電感器。所述電感元件可以包括雙螺旋電感器，其具有由所述第一 金屬層形成的第一螺旋形元件、由所述第二金屬層形成的第二螺旋 形元件以及耦接在所述第一螺旋形元件和所述第二螺旋形元件之間 的多個導電通路。所述集成電路還可以包括形成在所述電感元件上 的磁性屏蔽層。所述磁性屏蔽層可以包括磁性材料。所述集成電路 還可以包括形成在所述電感元件上的鈍化層，所述磁性屏蔽層接觸 到所述鈍化層以用作散熱器。所述電感元件可以包括變壓器。所述 變壓器可以包括由所述第一金屬層或所述第二金屬層中的一個形成 的初級繞組，以及由所述第一金屬層或所述第二金屬層中的另一個形成的次級繞組。所述集成電路還可以包括形成在所述初級繞組上 以及所述次級繞組上的磁性變壓器芯層。所述集成電路還可以包括 形成在所述初級繞組和所述次級繞組之間的磁性變壓器芯層。每個 數(shù)字線可以包括導電數(shù)字元件和由磁性材料形成的第一覆層，所迷 笫一覆層部分地包圍所述導電數(shù)字元件，每個位線可以包括導電位 元件和由磁性材料形成的第二覆層，所述第二覆層部分地包圍所述 導電位元件，并且所述導電元件可以包括導電電感器線和由磁性材 料形成的第三覆層，所述第三覆層部分地包圍所述導電電感器線。一種形成集成電路器件的方法，該方法包括在基板上由第一 金屬層形成至少一個數(shù)字線；在所述基板上由第二金屬層形成至少 一個位線；在所述基板上在所述第一金屬層和所述第二金屬層之間， 形成磁性隧道結芯，所述至少一個數(shù)字線、所述至少一個位線，所 述磁性隧道結芯包括磁性隨機存取存儲器("MRAM")結構；以及 在所述基板上由所述第一金屬層或所述第二金屬層中至少一個形成 電感元件。形成電感元件的步驟可以包括與所述至少一個數(shù)字線同 時地由所述第一金屬層形成螺旋電感器。形成電感元件的步驟可以 包括與所述至少一個位線同時地由所述第二金屬層形成螺旋電感 器。形成電感元件的步驟可以包括與所述至少一個數(shù)字線同時地 由所迷第一金屬層形成第一螺旋形元件；與所述至少一個位線同時 地由所述第二金屬層形成第二螺旋形元件；以及在所述第一螺旋形 元件和所述第二螺旋形元件之間形成多個導電通路。所述方法還可 以包括在所述電感元件上形成磁性屏蔽層。形成電感元件的步驟可 以包括形成變壓器。形成所述變壓器的步驟可以包括與所述至少 一個數(shù)字線同時地由所述第一金屬層形成初級繞組；以及與所述至 少一個位線同時地由所述第二金屬層形成次級繞組。一種集成電路器件，包括基板；所述基板上的磁性隨機存取 存儲器("MRAM")陣列，所迷MRAM陣列包括由金屬層形成的 編程線；以及所述基板上的電感元件，所述電感元件具有與所述編 程線同時地由所述金屬層形成的結構元件。所述電感元件可以包括 與所述編程線同時地由所述金屬層形成的螺旋電感器。所述電感元件可以包括變壓器，所述變壓器具有與所述編程線同時地由所述金 屬層形成的繞組。每個所述編程線可以包括導電元件和至少部分地 包圍所述導電元件的第 一磁性覆層，并且所述電感元件可以包括導 電電感器線和至少部分地包圍所述導電電感器線的第二磁性覆層， 所述導電電感器線與所述導電元件同時形成，并且所述第二磁性覆 層與所述第 一磁性覆層同時形成。所述集成電路還可以包括所述基 板上的至少一個附加電路部件，所述至少一個附加電路部件形成在 所述電感元件下面。雖然已經(jīng)在前述具體實施方式
部分闡述了至少一個示例性實施 例，但是應當理解的是，存在許多種變化。還應當理解的是，所述 的示例性實施例不用于以任何方式限制本發(fā)明的范圍、適用性或結 構。相反，前述具體實施方式
部分為本領域技術人員提供了實現(xiàn)所 述實施例的便利路線圖。應當理解的是，可以對元件的功能和結構 進行多種變型，而不會脫離本發(fā)明的范圍，本發(fā)明的范圍由所附的 權利要求及其合法等價物來限定。
權利要求
1.一種集成電路器件，包括基板；形成在所述基板上的磁性隨機存取存儲器(“MRAM”)結構，所述MRAM結構包括由第一金屬層形成的至少一個數(shù)字線；由第二金屬層形成的至少一個位線；以及形成在所述第一金屬層和所述第二金屬層之間的磁性隧道結芯；以及在所述基板上由所述第一金屬層或所述第二金屬層中至少一個形成的電感元件。
2. 根據(jù)權利要求1的集成電路，其中所述電感元件包括由所述 第一金屬層或所述第二金屬層中至少一個形成的螺旋電感器。
3. 根據(jù)權利要求1的集成電路，其中所述電感元件包括雙螺旋 電感器，其具有由所述第一金屬層形成的第一螺旋形元件、由所述 第二金屬層形成的第二螺旋形元件以及耦接在所述第 一螺旋形元件 和所述第二螺旋形元件之間的多個導電通路。
4. 根據(jù)權利要求1的集成電路，還包括形成在所述電感元件上 的磁性屏蔽層。
5. 根據(jù)權利要求4的集成電路，還包括形成在所述電感元件上 的鈍化層，所述磁性屏蔽層接觸所述鈍化層以用作散熱器。
6. 根據(jù)權利要求1的集成電路，其中所述電感元件包括變壓器， 所述變壓器包括由所述第一金屬層或所述第二金屬層中的一個形成的初級繞組以及由所述第一金屬層或所述第二金屬層中的另一個形 成的次級繞組。
7. 根據(jù)權利要求6的集成電路，還包括形成在所述初級繞組上 以及所述次級繞組上的磁性變壓器芯層。
8. 根據(jù)權利要求6的集成電路，還包括形成在所述初級繞組和 所述次級繞組之間的磁性變壓器芯層。
9. 根據(jù)權利要求1的集成電路，其中每個數(shù)字線包括導電數(shù)字元件和由磁性材料形成的第 一覆層， 所述第一覆層部分地包圍所述導電數(shù)字元件；每個位線包括導電位元件和由所述磁性材料形成的第二覆層， 所述第二覆層部分地包圍所述導電位元件；并且所述導電元件包括導電電感器線和由所述磁性材料形成的第三 覆層，所述第三覆層部分地包圍所述導電電感器線。
10. —種形成集成電路器件的方法，所述方法包括 在基板上由第一金屬層形成至少一個數(shù)字線； 在所述基板上由第二金屬層形成至少一個位線； 在所述基板上在所述第一金屬層和所述第二金屬層之間形成磁性隧道結芯，所述至少一個數(shù)字線、所述至少一個位線和所述磁性 隧道結芯包括磁性隨機存取存儲器("MRAM")結構；以及在所述基板上由所述第 一金屬層或所述第二金屬層中至少 一個 形成電感元件。
11. 根據(jù)權利要求10的方法，其中形成所述電感元件的步驟包 括與所述至少一個數(shù)字線同時地由所述第一金屬層、或者與所述至 少一個位線同時地由所述第二金屬層形成螺旋電感器。
12. 根據(jù)權利要求10的方法，其中形成所述電感元件的步驟包括與所述至少一個數(shù)字線同時地由所述第一金屬層形成第一螺旋 形元件；與所述至少一個位線同時地由所述第二金屬層形成第二螺旋形 元件；以及在所述第一螺旋形元件和所述第二螺旋形元件之間形成多個導 電通路。
13. 根據(jù)權利要求10的方法，其中形成所述電感元件的步驟包括與所述至少一個數(shù)字線同時地由所述第一金屬層形成第一螺旋 形元件；與所述至少一個位線同時地由所述第二金屬層形成第二螺旋形 元件；由不同于所述第一金屬層和所述第二金屬層的至少一個附加金 屬層形成至少一個附加螺旋形元件；以及在所述第一螺旋形元件、所述第二螺旋形元件和所述至少一個 附加螺旋形元件之間形成多個導電通路。
14. 根據(jù)權利要求10的方法，還包括在所述電感元件上形成磁 性屏蔽層。
15. 根據(jù)權利要求10的方法，其中形成所述電感元件的步驟包括與所述至少一個數(shù)字線同時地由所述第一金屬層形成初級變壓 器繞組；以及與所述至少一個位線同時地由所述第二金屬層形成次級變壓器繞組。
16. —種集成電路器件，包括 基板；所述基板上的磁性隨機存取存儲器("MRAM")陣列，所述 MRAM陣列包括由金屬層形成的編程線；以及所述基板上的電感元件，所述電感元件具有與所述編程線同時 地由所述金屬層形成的結構元件。
17. 根據(jù)權利要求16的集成電路器件，所述電感元件包括與所 述編程線同時地由所述金屬層形成的螺旋電感器。
18. 根據(jù)權利要求16的集成電路器件，所述電感元件包括變壓 器，所述變壓器具有與所述編程線同時地由所述金屬層形成的繞組。
19. 根據(jù)權利要求16的集成電路器件，其中 每個所述編程線包括導電元件和至少部分地包圍所述導電元件的第一^F茲性覆層；并且所述導電元件包括導電電感器線和至少部分地包圍所述導電電 感器線的第二磁性覆層，所述導電電感器線與所述導電元件同時形 成，并且所述第二磁性覆層與所述第一磁性覆層同時形成，
20. 根據(jù)權利要求16的集成電路器件，還包括所述基板上的至 少一個附加電路部件，所述至少一個附加電路部件形成在所述電感 元件之下。
全文摘要
一種集成電路器件(300)，包括磁性隨機存取存儲器(“MRAM”)結構(310)和至少一個電感元件(312，314)，它們利用相同的制作工藝技術形成在相同的基板上。該電感元件可以是電感器或變壓器，它形成在與MRAM結構的編程線相同的金屬層上。除編程線層之外的任何可用金屬層可以添加到電感元件中，以提高效率。MRAM結構(310)和電感元件(312，314)的同時制作有利于有效且低成本地利用基板的有效電路塊上的可用物理空間，從而獲得三維集成。
文檔編號G11C11/14GK101238521SQ200680017817
公開日2008年8月6日 申請日期2006年5月9日 優(yōu)先權日2005年6月7日
發(fā)明者布拉德利·N·恩格, 羅伯特·W·拜爾德, 勇 鄭, 馬克·A.·杜爾萊姆 申請人:飛思卡爾半導體公司