專利名稱：具有金屬絕緣體轉(zhuǎn)換膜電阻器的半導(dǎo)體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及一種存儲數(shù)據(jù)的半導(dǎo)體存儲器件，例如DRAM器件。
背景技術(shù)：
當(dāng)前，半導(dǎo)體存儲器件的數(shù)據(jù)處理量和數(shù)據(jù)處理速度已經(jīng)增加，而且半導(dǎo)體存儲器件已達(dá)到較高容量和較高的集成度。然而，更高集成度半導(dǎo)體存儲器件，例如DRAM器件，牽涉漏電流增加。漏電流增加可能惡化DRAM設(shè)備的可靠性，例如更新特性和保持特性。
例如，更新時(shí)間的增加和保持時(shí)間的減少很有可能大大地浪費(fèi)DRAM器件的電源。同時(shí)，用于更新控制的糾錯代碼(ECC)電路占有的面積大，妨礙了DRAM器件集成度的增加。
圖1是傳統(tǒng)DRAM器件的電路圖。
參照圖1，DRAM器件可以包括晶體管T和電容器C。晶體管T包括柵極G、源極S和漏極D。電容器C包括兩個(gè)電極E1和E2。晶體管T的漏極D連接到位線BL，并且源極連接到電容器C的一個(gè)電極E2。晶體管T的柵極G可以連接到字線WL。位線BL供電，并且字線WL控制晶體管T。
在電容器C內(nèi)存儲的電荷可以由于漏電流而逐漸消逝。例如，所述漏電流可以包括在電容器C的電極E1和E2之間產(chǎn)生的漏電流(第一)，在晶體管T的源極S和漏極D之間的截止電流(第二)，晶體管T的源極S和漏極D的結(jié)漏電流(第三)，和晶體管T柵極的漏電流(第四)。
第一漏電流涉及電容器C，并且第二至第四漏電流涉及晶體管T。在DRAM器件中達(dá)到的高集成度與晶體管T尺寸的減小相關(guān)。晶體管T的尺寸的減小可以增加前述第二至第四漏電流。例如，晶體管T的尺寸的減小可以引起柵極G長度的減小、源極S和漏極D的結(jié)深度的減小、用于絕緣柵極G的柵極絕緣層(未圖示)的厚度的減小。
更具體地，柵極長度的減小導(dǎo)致易于突然增加晶體管T的截止電流的短通道效應(yīng)。源極S和漏極D的結(jié)深度的減小可以引起結(jié)漏電流。柵極絕緣層的減小大大地增加了Fowler-Nordheim(F-N)隧道效應(yīng)，導(dǎo)致明顯地增加了柵極G的漏電流。
因此，為了提供高集成度DRAM器件的可靠性，必須減小在晶體管部的漏電流。

發(fā)明內(nèi)容
本發(fā)明提供了一種半導(dǎo)體存儲器件，具有低漏電流和高可靠性，例如長的保持時(shí)間和短的更新時(shí)間。
根據(jù)本發(fā)明的一個(gè)方面，提供了一種半導(dǎo)體存儲器件，具有包括柵極、源極和漏極的開關(guān)器件。字線電連接到所述開關(guān)器件的柵極，并且位線電連接到開關(guān)器件的漏極。金屬絕緣體轉(zhuǎn)換膜電阻器具有連接到開關(guān)器件的源極的一端，并且根據(jù)施加到其兩端的電壓在絕緣體和導(dǎo)體之間轉(zhuǎn)換。此外，電容器包括一對電極來存儲電荷，并且所述電極對中的任一電極連接到金屬絕緣體轉(zhuǎn)換膜電阻器的另一端。
開關(guān)元件可以是場效應(yīng)晶體管(FET)或金屬氧化硅FET(MOSFET)。在這種情形，金屬絕緣體轉(zhuǎn)換膜可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。
根據(jù)本發(fā)明的另一個(gè)方面，提供了一種半導(dǎo)體存儲器件，具有包括源區(qū)和漏區(qū)的半導(dǎo)體基底。柵電極通過插入柵極絕緣層形成于源區(qū)和漏區(qū)之間的半導(dǎo)體基底的部分上。存儲節(jié)點(diǎn)電極形成于半導(dǎo)體基底的源區(qū)上。此外，金屬絕緣轉(zhuǎn)換膜插入在半導(dǎo)體基底的源區(qū)和存儲節(jié)點(diǎn)電極之間，并且根據(jù)施加的電壓在絕緣體和導(dǎo)體之間轉(zhuǎn)換。
在這種情形，金屬絕緣體轉(zhuǎn)換膜接觸半導(dǎo)體基底的源區(qū)，并且半導(dǎo)體存儲器件還包括存儲節(jié)點(diǎn)插塞，存儲節(jié)點(diǎn)插塞將金屬絕緣體轉(zhuǎn)換膜連接到存儲節(jié)點(diǎn)電極。
此外，金屬絕緣體轉(zhuǎn)換膜可以接觸存儲節(jié)點(diǎn)電極，并且還包括存儲節(jié)點(diǎn)插塞，存儲節(jié)點(diǎn)插塞將金屬絕緣體轉(zhuǎn)換膜連接到半導(dǎo)體基底的源區(qū)。
此外，金屬絕緣體轉(zhuǎn)換膜還接觸存儲節(jié)點(diǎn)電極和半導(dǎo)體基底的源區(qū)。


通過參照附圖詳細(xì)描述典型實(shí)施例，本發(fā)明的上述和其它特征和優(yōu)點(diǎn)將變得更加明顯，其中圖1是傳統(tǒng)DRAM器件的電路圖；圖2是示出根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件的電路圖；圖3是示出根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體存儲器件的電路圖；圖4是示出金屬絕緣體轉(zhuǎn)換膜電阻器的電壓-電流特性的圖；圖5是示出根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件的截面圖；圖6是示出根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體存儲器件的截面圖；圖7是根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件的等效電路圖；以及圖8和9是示出通過模擬圖3中所示的半導(dǎo)體存儲器件獲得的檢測容限(sensing margin)的曲線圖。
具體實(shí)施例方式
現(xiàn)將參照附圖更全面地描述本發(fā)明，其中顯示了本發(fā)明的典型實(shí)施例。然而，本發(fā)明可以以許多不同的形式實(shí)施，并且不應(yīng)解釋為限于這里提出的實(shí)施例；而是提供這些實(shí)施例使得本公開徹底和完整，并且對本領(lǐng)域的技術(shù)人員全面表達(dá)本發(fā)明的構(gòu)思。在附圖中，為清楚起見夸大了層和區(qū)的厚度。
圖2是表示根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件的電路圖。
參照圖2，半導(dǎo)體存儲器件可以包括晶體管T、電容器C、和金屬絕緣體轉(zhuǎn)換(MIT)膜電阻器Rv。例如，半導(dǎo)體存儲器件可以是可以在電容器C中存儲電荷的DRAM器件。
更具體地，電容器C可以存儲電荷，其為由介電膜(未圖示)絕緣的第一電極E1和第二電極E2的對。電容器C的第二電極E2起存儲節(jié)點(diǎn)電極的作用，并且第一電極E2起平板電極的作用。根據(jù)半導(dǎo)體存儲器件的操作，第一電極E1可以被施加以預(yù)定電壓或地電壓。
晶體管T是開關(guān)器件的示例，可以是場效應(yīng)晶體管(FET)或金屬氧化硅(MOS)FET。更詳細(xì)地，晶體管T可以包括柵極G、源極S和漏極D。晶體管T調(diào)整施加到柵極G的電壓以控制在源極S和漏極D之間的開或關(guān)。源極S和漏極D不由指定區(qū)分，而是僅由功能區(qū)分。因此，在本發(fā)明中源極S和漏極D可以互換名稱。
晶體管T的漏極D連接位線BL，并且柵極G可以連接到字線WL。位線B1起供電的作用，字線WL控制晶體管T。MIT膜電阻器RV可以插入在晶體管和電容器之間。更具體地，晶體管T的源極S連接到MIT膜電阻器Rv的一端，并且MIT膜電阻器Rv的另一端可以連接到電容器C的第二電極E2。
MIT膜電阻器Rv可以通過控制施加到其兩端的電壓在導(dǎo)體和絕緣體之間轉(zhuǎn)換。如在圖4中所示，當(dāng)小于閾值電壓Vth(V＜Vth)的電壓V施加到MIT膜電阻器Rv的兩端a和b時(shí)，電流幾乎不能流過MIT膜電阻器Rv。即MIT膜電阻器Rv可以起絕緣體的作用。然而，當(dāng)大于閾值電壓Vth(V)Vth)的電壓V施加到MIT膜電阻器Rv的兩端a和b時(shí)通過MIT膜電阻器Rv的電流突然增加。即MIT膜電阻器Rv也起導(dǎo)體的作用。
MIT膜電阻器Rv可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。對于MIT電阻器Rv的進(jìn)一步的描述可以參照由HyunTak Kim提交的韓國專利公開出版物No.2003-024156中的MOT絕緣體。
當(dāng)半導(dǎo)體存儲器件，例如DRAM器件處于運(yùn)行狀態(tài)，例如寫入、擦除或讀出時(shí)，晶體管T被打開，以允許MIT膜電阻器Rv從位線BL供電。從位線BL提供的電源一般可以大于閾值電壓Vth。因此，當(dāng)DRAM器件處于運(yùn)行狀態(tài)時(shí)，MIT膜電阻器Rv可以起導(dǎo)體的作用。
但是，如果DRAM器件處于待機(jī)狀態(tài)，晶體管T被關(guān)閉。因此，理想上MIT膜電阻器Rv應(yīng)當(dāng)被浮起來，但是就晶體管T的漏電流而言，非常低的電壓，例如比閾值電壓Vth低的電壓V被施加到MIT膜電阻器Rv的兩端a和b。因此，當(dāng)DRAM器件處于待機(jī)狀態(tài)時(shí)，MIT膜電阻器Rv可以起絕緣體的作用。
因此，在理想條件下，MIT膜電阻器Rv的兩端在待機(jī)狀態(tài)是開路的。在這種情形，電容器C與晶體管T分開，以消除通過晶體管T的所有漏電流分量。僅留下通過電容器C的電極E1和E2的漏電流。因而，如果MIT膜電阻器Rv起理想的絕緣體的作用，那么所述半導(dǎo)體存儲器件，例如DRAM器件的漏電流可以比傳統(tǒng)器件明顯減小。
然而，實(shí)際上，MIT膜電阻器Rv自身在待機(jī)狀態(tài)牽涉漏電流。因此，MIT膜電阻器Rv不能夠起理想絕緣體的作用，并且可以存在通過晶體管T的很小的漏電流分量。但是，與在圖1中的傳統(tǒng)器件相比，由于MIT膜電阻器Rv的電阻很大，使得通過晶體管T的漏電流分量極小。
因此，通過晶體管T的漏電流分量被大大減小。通過這樣做，DRAM器件具有減小了的更新時(shí)間和增加了的保持時(shí)間。即可以明顯改善DRAM器件的可靠性。此外，由于更新時(shí)間減小，可以減少用于控制更新的ECC電路的數(shù)量?？紤]到ECC電路占50％或更多的單元區(qū)，ECC電路數(shù)量的減少導(dǎo)致半導(dǎo)體存儲器件的集成度的增加。
根據(jù)本發(fā)明的半導(dǎo)體存儲器件不限于圖2的電路布置。例如，圖2的電路布置是一單元布置，并且所述單元可以被布置為矩陣以構(gòu)成半導(dǎo)體存儲器件的矩陣電路布置。
圖3圖示根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體存儲器件，即布置了兩個(gè)單元。在左側(cè)的第一單元可以參照圖2。
參照圖3，第二單元包括晶體管T’，MIT膜電阻器Rv’，和電容器C’。晶體管T’可以具有漏極D’、源極S’、和柵極G’。字線WL可以被連接到柵極G’。位線條BLB可以連接到晶體管T’的漏極D’。
檢測放大器(未圖示)可以連接到位線BL和位線條BLB之間。檢測放大器讀出位線BL和位線條BLB之間的電壓差。檢測放大器可以具有本領(lǐng)域的技術(shù)人員所熟知的結(jié)構(gòu)。
圖5是表示根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件100的截面圖。例如，半導(dǎo)體存儲器件100可以包括DRAM器件。
參照圖5，半導(dǎo)體基底105可以具有漏區(qū)110和源區(qū)115。漏區(qū)110和源區(qū)115可以通過在半導(dǎo)體基底105中摻雜而形成。柵電極125通過插入柵絕緣層120形成于源區(qū)115和漏區(qū)110之間的半導(dǎo)體基底105上。源區(qū)115、漏區(qū)110和柵極125可以形成MOSFET結(jié)構(gòu)。MOSFET結(jié)構(gòu)是本領(lǐng)域的技術(shù)人員熟知的，因而將省略其詳細(xì)描述。
存儲節(jié)點(diǎn)電極150可以通過插入MIT膜140布置在源區(qū)115上。例如，MIT膜140形成在源區(qū)115上，并且存儲節(jié)點(diǎn)插塞145可以插入在MIT膜140和存儲節(jié)點(diǎn)電極150之間。作為另一實(shí)例，存儲節(jié)點(diǎn)電極150可以接觸MIT膜140而不插入存儲節(jié)點(diǎn)插塞145。
MIT膜140可以參照前述圖4的描述。例如，MIT膜140可以包括VOx、NiOx、CeOx或LTO(LaTiOx)。
介電膜155形成于存儲節(jié)點(diǎn)電極150上，并且平板電極160形成于介電膜155上。存儲節(jié)點(diǎn)電極150、介電膜155和平板電極160可以形成電容結(jié)構(gòu)。這里，存儲節(jié)點(diǎn)電極150、介電膜155和平板電極160的結(jié)構(gòu)僅是示意的。例如，介電膜155和平板電極160還可以沿存儲節(jié)點(diǎn)電極150的外側(cè)壁形成。
位線電極135可以布置在漏區(qū)110上。漏區(qū)110和位線電極135使用位線插塞130連接。
半導(dǎo)體存儲器件100的操作可以參照圖2的描述。在這種情形，MOSFET結(jié)構(gòu)對應(yīng)于晶體管(圖2的T)，并且電容器結(jié)構(gòu)對應(yīng)于電容器(圖2的C)。
如上所述，當(dāng)半導(dǎo)體存儲器件，例如DRAM器件處于運(yùn)行狀態(tài)，MIT膜140起導(dǎo)體的作用。此外，當(dāng)DRAM器件處于待機(jī)狀態(tài)，MIT膜140起理想導(dǎo)體的作用或具有非常高的電阻。因此，在待機(jī)狀態(tài)，通過MIT膜140顯著地減少了存儲在存儲節(jié)點(diǎn)電極150內(nèi)的電荷的漏電流。
圖6是表示根據(jù)本發(fā)明另一實(shí)施例的半導(dǎo)體存儲器件100’的截面圖。半導(dǎo)體存儲器件100’可以參照上述實(shí)施例的描述，將省略其中重復(fù)的描述。在兩個(gè)實(shí)施例中，圖中相同的編號代表相同的元件。
參照圖6，MIT膜140’接觸存儲節(jié)點(diǎn)電極150下面，并且存儲節(jié)點(diǎn)插塞145’可以插入在MIT膜140’和源區(qū)115之間。即MIT膜140’連接或斷開存儲節(jié)點(diǎn)電極150和存儲節(jié)插塞145’。
僅這樣，因?yàn)榇鎯?jié)點(diǎn)插塞145’連接到源區(qū)115，所以半導(dǎo)體存儲器件100’可以類似于根據(jù)上述實(shí)施例的半導(dǎo)體存儲器件(圖3的100)運(yùn)行。
此后，將詳細(xì)描述根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲器件的檢測容限。
圖7是用于計(jì)算半導(dǎo)體存儲器件的檢測容限的等效電路圖。
參照圖7，開關(guān)S可以等效于晶體管(圖2的T)、第一電容器C1可以對應(yīng)于電容器(圖2的C)，并且第二電容器C2可以是圖2的位線BL部的等效電容器。
在數(shù)據(jù)“1”狀態(tài)，檢測容限Vs可以被定義為下列方程1[方程1]Vs＝1/2 VDD/(k+1)-Vth/(k+1)，其中第二節(jié)點(diǎn)b的電勢是VDD-Vth，第一電容器C1的電容是Cs，第二電容器C2的電容是CBL，并且k＝CBL/Cs。
例如，如果最小檢測容限Vs大致是150mV、k大致是2、VDD大致是1.5V，那么閾值電壓Vth必須小于0.3V。作為另一實(shí)例，如果最小檢測界限Vs大致是150mV、k大致是2.5、那么閾值電壓Vth必須小于0.225V。
因此，MIT膜電阻器Rv或MIT膜(圖5的140)的閾值電壓Vth可以大于零并且小于或等于0.3V，并且還可以是大約0.2V左右。
圖8和9是示出通過模擬在圖3中所示的半導(dǎo)體存儲器件而獲得的檢測容限的曲線圖。圖8示出了半導(dǎo)體存儲器件處于數(shù)據(jù)“0”狀態(tài)的檢測容限，圖9表示了處于數(shù)據(jù)“1”狀態(tài)的檢測容限。為了提高模擬的精確度，例如接觸電阻的寄生電阻器(未圖示)可以被加入到圖3中所述的半導(dǎo)體存儲器件中。
參照圖8和9，在數(shù)據(jù)“0”和數(shù)據(jù)“1”狀態(tài)都保證檢測容限Vs。如上所述，通過減小MIT膜電阻器(圖7的Rv)的閾值電壓Vth，可以進(jìn)一步增加檢測容限Vs。
結(jié)果，根據(jù)本發(fā)明的半導(dǎo)體存儲器件可以保證合適的檢測容限并且降低漏電流。
雖然已經(jīng)具體顯示和描述了本發(fā)明參照典型實(shí)施例，但是本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解在不偏離由權(quán)利要求所界定的精神和范圍的情況下，可以以進(jìn)行各種不同的形式和細(xì)節(jié)的變化。
權(quán)利要求
1.一種半導(dǎo)體存儲器件，包括包括柵極、源極和漏極的開關(guān)裝置；電連接到所述開關(guān)裝置柵極的字線；電連接到所述開關(guān)裝置漏極的位線；金屬絕緣體轉(zhuǎn)換膜電阻器，具有連接到所述開關(guān)元件漏極的一端，并且根據(jù)施加到其兩端的電壓在絕緣體和導(dǎo)體之間轉(zhuǎn)換；和電容器，包括電極對來存儲電荷，并且所述電極對的任一電極連接到所述金屬絕緣體轉(zhuǎn)換膜電阻器的另一端。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述開關(guān)裝置是場效應(yīng)晶體管。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲器件，其中所述金屬絕緣體轉(zhuǎn)換膜電阻器當(dāng)在在其兩端施加高于閾值電壓的電壓時(shí)轉(zhuǎn)換為導(dǎo)體，并且所述閾值電壓大于零且小于或等于0.3V。
4.根據(jù)權(quán)利要求1的半導(dǎo)體存儲器件，所述金屬絕緣體轉(zhuǎn)換膜電阻器包括VOx、NiOx、CeOx或LaTiOx。
5.一種半導(dǎo)體存儲器件，包括半導(dǎo)體基底，包括源區(qū)和漏區(qū)；柵電極，通過插入柵極絕緣層，形成于所述源區(qū)和漏區(qū)之間的半導(dǎo)體基底的部分上；存儲節(jié)點(diǎn)電極，在所述半導(dǎo)體基底的源區(qū)上；和金屬絕緣體轉(zhuǎn)換膜，插入在所述半導(dǎo)體基底的源區(qū)和存儲節(jié)點(diǎn)電極之間，并且根據(jù)所施加的電壓在絕緣體和導(dǎo)體之間轉(zhuǎn)換。
6.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，還包括存儲節(jié)點(diǎn)插塞，存儲節(jié)點(diǎn)插塞將所述金屬絕緣體轉(zhuǎn)換膜連接到所述存儲節(jié)點(diǎn)電極，其中所述金屬絕緣體轉(zhuǎn)換膜接觸所述半導(dǎo)體基底的源區(qū)。
7.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，還包括存儲節(jié)點(diǎn)插塞，存儲節(jié)點(diǎn)栓將所述金屬絕緣體轉(zhuǎn)換膜連接到所述半導(dǎo)體基底的源區(qū)，其中所述金屬絕緣體轉(zhuǎn)換膜接觸存儲節(jié)點(diǎn)電極。
8.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其中所述金屬絕緣體轉(zhuǎn)換膜接觸所述存儲節(jié)點(diǎn)電極和所述半導(dǎo)體基底的源區(qū)。
9.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，還包括在存儲節(jié)點(diǎn)電極上的介電膜，和在所述介電膜上的平板電極。
10.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，還包括連接到所述半導(dǎo)體基底的漏區(qū)的位線電極。
11.根據(jù)權(quán)利要求5的半導(dǎo)體存儲器件，其中當(dāng)在其兩端施加高于閾值電壓的電壓時(shí)，所述金屬絕緣體轉(zhuǎn)換膜電阻器轉(zhuǎn)換為導(dǎo)體，并且所述閾值電壓大于零且小于或等于0.3V。
12.根據(jù)權(quán)利要求5至11的半導(dǎo)體存儲器件，其中所述金屬絕緣體轉(zhuǎn)換膜包括VOx、NiOx、CeOx或LaTiOx。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲設(shè)備，其具有低漏電流和高可靠性，例如長保持時(shí)間和短更新時(shí)間。所述裝置包括開關(guān)裝置和電容器。開關(guān)裝置的源極連接到金屬絕緣體轉(zhuǎn)換膜電阻器的一端，而電容器的一個(gè)電極連接到金屬絕緣體轉(zhuǎn)換膜電阻器的另一端。這里，所述金屬絕緣體轉(zhuǎn)換膜電阻器根據(jù)施加到其兩端的電壓在絕緣體和導(dǎo)體之間轉(zhuǎn)換。
文檔編號G11C11/401GK1949391SQ20061009268
公開日2007年4月18日 申請日期2006年6月13日 優(yōu)先權(quán)日2005年10月13日
發(fā)明者玄在雄, 柳寅儆, 樸允童, 趙重來, 趙成逸 申請人:三星電子株式會社