專利名稱：具有電子印刷電路板和多個同類型半導(dǎo)體芯片的存儲模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有電子印刷電路板和安裝在印刷電路板至少一個表面上的多個同類型半導(dǎo)體芯片的存儲模塊。
背景技術(shù)：
存儲模塊被用于同時啟動多個半導(dǎo)體芯片，例如DRAM(動態(tài)隨機存取存儲器)被彼此并行地操作并且全部同時接收電信號。為了分配電信號，使用了電子印刷電路板，該印刷電路板具有芯片連接觸點和插接邊，所述插接邊用來將印刷電路板連接至其上級電子裝置(例如連接至母板)。插接邊可以在印刷電路板的一個或兩個表面上形成并且具有相應(yīng)的、沿印刷電路板的第一邊緣在第一方向上排列的多個連接觸點。
在印刷電路板內(nèi)或其上的印制導(dǎo)線在插接邊的觸點和芯片連接觸點以及另外的部件(如寄存器、PLL(鎖相環(huán)路)等)之間延伸。通常，在當前的存儲模塊中的印制導(dǎo)線在多元電子印刷電路板內(nèi)的多個平面上形成。印制導(dǎo)線可分別地在印刷電路板上的導(dǎo)線板內(nèi)延伸，或者可在通過適當?shù)膶?dǎo)電接觸孔填充物而相互連接的不同印制導(dǎo)線板上分段延伸。
目前，存儲模塊的存儲容量在日益增大，因為首先半導(dǎo)體芯片本身的存儲容量在不斷增大，其次印刷電路板上被安裝越來越多的半導(dǎo)體芯片。而這時印刷電路板的面積卻不得增加或最多有一點增加。
許多存儲模塊具有電子印刷電路板，通常相對于插接邊的中心鏡像對稱地且因此相對于存儲模塊的中心鏡像對稱地在電子印刷電路板上裝配DRAM或相同類型的其他半導(dǎo)體存儲器。作為實例，相同類型的九個半導(dǎo)體芯片可被彼此相鄰地安裝在存儲模塊的中心和沿著與插接邊垂直的第二方向延伸的印刷電路板的各第二邊緣之間。位于印刷電路板各半個表面上的其中八個半導(dǎo)體芯片用來存儲實際的存儲數(shù)據(jù)，而第九個半導(dǎo)體芯片用作ECC(糾錯碼)芯片，該芯片通過比較來自其余八個存儲器芯片的信號以阻止存儲錯誤或讀出錯誤。
作為實例，當相同類型的九個半導(dǎo)體芯片布置在印刷電路板各半個表面上時(例如，在所有情形下，在印刷電路板前表面的兩半上)，問題是要找到一種存儲器芯片的布置方式，可滿足盡可能最均勻的信號傳輸時間以及盡可能最均等的印制導(dǎo)線長度的需求。除此之外就是設(shè)法在沿印制導(dǎo)線沒有任何信號驅(qū)動器的情形下來滿足要求，因為信號驅(qū)動器要占據(jù)印制導(dǎo)線上的額外空間。

發(fā)明內(nèi)容
本發(fā)明的目的是提供這樣的存儲模塊，該存儲模塊允許存儲模塊內(nèi)所有半導(dǎo)體芯片被盡可能無干擾的驅(qū)動。具體地說，使得存儲模塊內(nèi)所有半導(dǎo)體芯片能夠盡可能幾乎沒有信號傳輸時間差異發(fā)生地被驅(qū)動，而信號傳輸時間差異會使得同時驅(qū)動多個半導(dǎo)體芯片變得困難或不得不附加驅(qū)動元件。最后，本發(fā)明的目的是提供存儲模塊，其中布置非正方形半導(dǎo)體芯片，使它們能以最簡單的方式被驅(qū)動，不管在印刷電路板面積的不同區(qū)域內(nèi)它們的幾何形狀和它們的布置如何。
本發(fā)明通過具有電子印刷電路板和安裝在印刷電路板至少一個表面上的多個同類型半導(dǎo)體芯片的存儲模塊來實現(xiàn)這個目的，-其中，印刷電路板具有插接邊，所述插接邊在至少一個表面的第一邊緣處沿著第一方向延伸并具有沿著第一方向排列的多個電觸點，
-其中，印刷電路板沿著第一方向在兩個相對的第二邊緣之間延伸，-其中，至少九個同類型半導(dǎo)體芯片分別彼此相鄰地安裝在印刷電路板的中心和印刷電路板的各第二邊緣之間的印刷電路板表面上，-其中，同類型半導(dǎo)體芯片分別具有短邊和在與短邊垂直的方向上的大于短邊的長邊，-其中，各第一組的四個同類型半導(dǎo)體芯片被定向成具有平行于插接邊的短邊，所述第一組的四個同類型半導(dǎo)體芯片布置在印刷電路板的各第二邊緣處，以及-第二組的五個同類型半導(dǎo)體芯片分別布置在第一組半導(dǎo)體芯片和印刷電路板中心之間，以及-其中第一組半導(dǎo)體芯片和第二組半導(dǎo)體芯片由兩條分離的總線驅(qū)動，它們的印制導(dǎo)線向各組的所有半導(dǎo)體芯片分支。
本發(fā)明推薦具有矩形、非正方形半導(dǎo)體芯片的特定布置的存儲模塊，這些半導(dǎo)體芯片被適當?shù)夭贾貌⑼ㄟ^印制導(dǎo)線連接，以使其可在沒有顯著的信號傳輸時間波動的情形下被驅(qū)動。本發(fā)明提供電子印刷電路板的至少一個表面，其上設(shè)置至少九個半導(dǎo)體芯片，所述至少九個半導(dǎo)體芯片布置在印刷電路板的邊緣和印刷電路板中心之間。另外九個相同設(shè)計的半導(dǎo)體芯片可布置在相對印刷電路板中心的另一側(cè)上，也就是說在印刷電路板的中心和印刷電路板的相對邊緣之間的印刷電路板的同一表面上。這導(dǎo)致了屬于相同設(shè)計且彼此相鄰布置在印刷電路板的至少一側(cè)表面的半導(dǎo)體芯片的十八個位置，相同設(shè)計的九個半導(dǎo)體芯片能夠相對于相同設(shè)計的另外九個半導(dǎo)體芯片的位置鏡面反轉(zhuǎn)地設(shè)置。在這種情形下，對稱軸可在兩個相對邊緣之間的中心，并且平行于兩個相對邊緣的中心延伸。于是，對稱軸位于與兩個相對邊緣大約相同的距離處。因此有九個半導(dǎo)體芯片各被布置在至少一個表面的兩半上(例如，在表面的平面圖上，在兩個相對邊緣之間的中心的左側(cè)和/或右側(cè))。
按照本發(fā)明，這九個半導(dǎo)體芯片沒有如在傳統(tǒng)存儲模塊中那樣布置由其線路向所有九個半導(dǎo)體芯片分支的單條總線所驅(qū)動。相反地，本發(fā)明規(guī)定了為九個半導(dǎo)體芯片而設(shè)的兩條不同總線，其中一條總線與九個半導(dǎo)體芯片中的四個相接而另一條總線與九個半導(dǎo)體芯片中的五個相接。本發(fā)明還規(guī)定了被共用總線驅(qū)動的四個半導(dǎo)體芯片被布置在印刷電路板的一個邊緣附近，而共同被另外的總線驅(qū)動的五個半導(dǎo)體芯片布置在印刷電路板的中心附近。
本發(fā)明的半導(dǎo)體芯片和各條總線之間的這種分配為信號失真提供了補償，這種信號失真是源自印刷電路板中心的總線的不同長度信號傳輸時間的結(jié)果，例如，與被布置在與總線的輸入端相隔或遠或近距離處的半導(dǎo)體芯片相接時的傳輸。例如，沿著各印刷電路板，由印制導(dǎo)線中的非電抗電阻產(chǎn)生并隨印制導(dǎo)線長度增加而增加的電脈沖中的信號延遲和衰減的發(fā)生。
本發(fā)明包含印刷電路板的各半個表面上的、共同被單條總線驅(qū)動的五個半導(dǎo)體芯片，所布置的五個半導(dǎo)體芯片比另外四個半導(dǎo)體芯片更鄰近印刷電路板的中心，所述另外四個半導(dǎo)體芯片彼此之間被另外的總線驅(qū)動但是它們布置得更鄰近印刷電路板的各個邊緣，這樣就在如下二者之間提供了補償，即在作為更長的印制導(dǎo)線長度的結(jié)果而在一條總線中發(fā)生的信號變化和作為更多的連接半導(dǎo)體芯片的結(jié)果而在另一條總線中發(fā)生的信號變化之間提供了補償。第一總線僅與四個半導(dǎo)體芯片相接，因此所述四個半導(dǎo)體芯片布置得更鄰近印刷電路板的一個邊緣(與印刷電路板的中心和插接邊的中心相隔較大的距離)。相反地，第二總線與許多半導(dǎo)體芯片相接(即與五個半導(dǎo)體芯片而不是僅與四個相相接)，且因此具有較短的印制導(dǎo)線長度。這就獲得了對兩條總線上的信號失真的某種補償。另外，避免了由于印制導(dǎo)線長度的增加引起的信號失真以及由于連接的半導(dǎo)體芯片數(shù)目的增加引起的信號失真在其中一條總線上的累積。作為實例，如果(第一組四個半導(dǎo)體芯片的)第一總線比(第二組五個半導(dǎo)體芯片的)第二總線長，這意味著對預(yù)計可能的信號失真上限的某種程度的補償，因為由更長的線路構(gòu)成的第一總線只處理僅僅四個半導(dǎo)體芯片的電容性負載(而不是如在第二總線那樣的五個半導(dǎo)體芯片)。
因此，本發(fā)明基于為驅(qū)動多個相同類型半導(dǎo)體芯片而分離的總線的概念，盡管印刷電路板每半個表面的半導(dǎo)體芯片數(shù)目不對稱，但是對于所有各自被共同連接的半導(dǎo)體芯片來說所發(fā)生的信號失真結(jié)果可盡可能地小且一致。尤其是對于存儲模塊中電子印刷電路板沿其插接邊(例如，規(guī)定為第一方向)的長度顯著大于其彼此相對的邊緣延伸的第二方向上的印刷電路板寬度的情況，通過布置和設(shè)計不同的多個總線進行的本發(fā)明的半導(dǎo)體芯片驅(qū)動方式對存儲模塊的操作可靠性有非常有利的影響。
理想的方式是，第一組半導(dǎo)體芯片包括布置在插接邊附近的第一對半導(dǎo)體芯片和布置在比第一對半導(dǎo)體芯片離插接邊更遠處的第二對半導(dǎo)體芯片，其中各對中的一個半導(dǎo)體芯片布置在印刷電路板的第二邊緣處，各對中的另一半導(dǎo)體芯片布置在離印刷電路板的第二邊緣較遠處。第一組中的四個半導(dǎo)體芯片布置在印刷電路板的兩個第二邊緣中的一個附近，它們從有插接邊的邊緣開始沿第二方向延伸。然而，在第一組中只有兩個半導(dǎo)體芯片直接布置在該第二邊緣附近，也就是說布置在離該第二邊緣較近處；第一組中另外兩個半導(dǎo)體芯片布置在與該第二邊緣相隔稍遠距離處。作為實例，四個半導(dǎo)體芯片可布置成矩陣的形式，該矩陣包含2×2個半導(dǎo)體芯片，例如，第一對半導(dǎo)體芯片被布置成較鄰近插接邊而第二對半導(dǎo)體芯片布置在離插接邊相隔稍遠處。這意味著在接近插接邊兩端處邊緣的印刷電路板的面積能夠以節(jié)省空間的方式裝配半導(dǎo)體芯片。
理想的方式是，第一組半導(dǎo)體芯片的總線內(nèi)的每個印制導(dǎo)線具有布置在第一對和第二對半導(dǎo)體芯片之間的分支節(jié)點并由此引出各兩個分支，各兩個分支分別與兩對半導(dǎo)體芯片的其中一對的兩個半導(dǎo)體芯片相接。具體地說，與所有四個半導(dǎo)體芯片相接的總線內(nèi)的分支節(jié)點處于中心地設(shè)在印刷電路板內(nèi)或其上的兩對半導(dǎo)體芯片之間，結(jié)果獲得了到第一對和第二對半導(dǎo)體芯片一致的信號傳輸時間。各分支連接到第一對中的半導(dǎo)體芯片，各另一分支連接到第二對半導(dǎo)體芯片中的兩個半導(dǎo)體芯片。
理想的方式是，在相應(yīng)的那對的一個半導(dǎo)體芯片的底面之下，線路分支各被引出并終止于相應(yīng)對中各另一半導(dǎo)體芯片的底面區(qū)域。各線路分支因此剛好用來驅(qū)動兩個半導(dǎo)體芯片，并且它起始于一個半導(dǎo)體芯片下面的分支點、與該半導(dǎo)體芯片相接并最后終止于同一對半導(dǎo)體芯片中另一半導(dǎo)體芯片的底面區(qū)域的連接觸點。這省去了對線路分支內(nèi)另一分支節(jié)點。另外，在一組四個半導(dǎo)體芯片中，能夠以相同的長度產(chǎn)生所有的線路分支。
理想的方式是，第一組半導(dǎo)體芯片的總線含有至少一個第一印制導(dǎo)線，沿第一方向布置該第一印制導(dǎo)線的分支節(jié)點，使其位于布置在印刷電路板的第二邊緣處的兩個半導(dǎo)體芯片的附近，并且該第一印制導(dǎo)線的線路分支終止于第一組中另兩個半導(dǎo)體芯片的底面區(qū)域。位于分支節(jié)點的輸入側(cè)上游的總線內(nèi)的印制導(dǎo)線部分因此沿第一方向延伸一段印刷電路板長度所占的區(qū)段，其中布置兩個最接近第二邊緣的半導(dǎo)體芯片。從該處，首先與位于該第二邊緣的兩個半導(dǎo)體芯片相接；該線路分支然后終止于第一組中另兩個半導(dǎo)體芯片處。
同樣地，還可規(guī)定第一組半導(dǎo)體芯片的總線含有至少一個第二印制導(dǎo)線，其分支節(jié)點沿第一方向布置，使其位于第一組另兩個半導(dǎo)體芯片附近，并且該第二印制導(dǎo)線的線路分支分別終止于布置在第二邊緣處的半導(dǎo)體芯片的底面區(qū)域。該第二印制導(dǎo)線中的分支節(jié)點因此比第一印制導(dǎo)線中的分支節(jié)點更接近印刷電路板的中心。因此，第二線路中來自分支節(jié)點的線路分支首先與位于更接近中心的半導(dǎo)體芯片相接并終止于位于第二邊緣處的半導(dǎo)體芯片的下面。
理想的方式是，第一組中的總線含有至少一個第一印制導(dǎo)線和第二印制導(dǎo)線。按照此項改進，第一組半導(dǎo)體芯片中的總線設(shè)計成使第一印制導(dǎo)線首先與位于第二邊緣處的兩個半導(dǎo)體芯片相接并終止于在更接近印刷電路板中心的半導(dǎo)體芯片上的連接觸點處。第二印制導(dǎo)線中，其走線相反。如下面詳述，作為信號方向沿線路相反方向的結(jié)果，第一組四個半導(dǎo)體芯片的相同總線內(nèi)第一和第二線路的組合使得來自多個分叉印制導(dǎo)線的信號能夠彼此在電氣上退耦。
理想的方式是，第一組半導(dǎo)體芯片的總線分別含有相同數(shù)量的第一和第二印制導(dǎo)線。作為實例，如果設(shè)置包含22到32個分叉印制導(dǎo)線的第一總線(例如第一總線包含28個分叉印制導(dǎo)線)，則最好包含14個第一印制導(dǎo)線和14個第二印制導(dǎo)線。如下所述，通過以梳狀方式彼此嵌合來自分支點的線路分支，使得電氣上退耦成為可能，若在印刷電路板面上同一位置處有更大密度的分支點，這將是不可能的。
理想的方式是，可以將第一組半導(dǎo)體芯片中的所有四個半導(dǎo)體配置成使其短邊與插接邊平行且其長邊與插接邊垂直(即平行于第二邊緣)。結(jié)果，可為印刷電路板同一半面上的其數(shù)量更多的五個半導(dǎo)體芯片保留更多的印刷電路板面積。
理想的方式是，第二組半導(dǎo)體芯片各包含第一半導(dǎo)體芯片、第一對半導(dǎo)體芯片和第二對半導(dǎo)體芯片，其中第一半導(dǎo)體芯片和第二對中的兩個半導(dǎo)體芯片分別安裝成其長邊與插接邊平行，且第一對中的兩個半導(dǎo)體芯片安裝成其短邊與插接邊平行，其中與第一半導(dǎo)體芯片和第二對中的半導(dǎo)體芯片相比，第一對中的半導(dǎo)體芯片布置在與插接邊相隔更遠的距離處，且其中第一半導(dǎo)體芯片布置在第一組半導(dǎo)體芯片和第二組中的第二對半導(dǎo)體芯片之間。
盡管初看上去第二組中半導(dǎo)體芯片的這種本發(fā)明的布置沒有呈現(xiàn)這五個半導(dǎo)體芯片的一致的取向或定位，但是這種布置可通過采用另一總線的分支線路來實現(xiàn)第二組半導(dǎo)體芯片的總線內(nèi)的最小相對信號延遲和信號衰減。在這方面，第二組半導(dǎo)體芯片中的第一半導(dǎo)體芯片處于特殊位置，該位置大致確定印刷電路板面上印制導(dǎo)線中的分支節(jié)點的布置區(qū)域，線路分支從該處延伸到第二組中成對布置的另外四個半導(dǎo)體芯片。
第二組半導(dǎo)體芯片中的第一半導(dǎo)體芯片的底面區(qū)域因此對應(yīng)于第二組半導(dǎo)體芯片的總線內(nèi)的所有印制導(dǎo)線在向第二組中各半導(dǎo)體芯片分支前到達的區(qū)域。
理想的方式是，第一組第一對、第一組第二對以及第二組第一對半導(dǎo)體芯片中的各兩個半導(dǎo)體芯片分別安裝，使其沿第一方向彼此隔開，第二組半導(dǎo)體芯片的第二對中的兩個半導(dǎo)體芯片安裝成使它們沿與第一方向垂直的方向彼此隔開。第二組第二對中的兩個半導(dǎo)體芯片因此布置成在由插接邊延伸的主方向規(guī)定的那個方向上彼此相鄰，而其余的成對半導(dǎo)體芯片中的各兩個半導(dǎo)體芯片分別布置成沿著垂直于插接邊的方向彼此隔開。最好，第一組和第二組中所有成對的半導(dǎo)體芯片布置成使各對中的兩個半導(dǎo)體芯片分別以長邊彼此面對。這使得半導(dǎo)體芯片能夠緊湊地布置在印刷電路板表面上。
理想的方式是，第二組半導(dǎo)體芯片中的總線內(nèi)的印制導(dǎo)線分別具有在第二組中的第一半導(dǎo)體芯片的底面區(qū)域的分支節(jié)點，第一半導(dǎo)體芯片在該分支節(jié)點相接并且自該分支節(jié)點引出兩個線路分支，其中一個線路分支與第一對中的兩個半導(dǎo)體芯片相接而另一線路分支與第二對中的兩個半導(dǎo)體芯片相接。按照這個有利的改進，布置成對的第二組中的半導(dǎo)體芯片分別由與兩個半導(dǎo)體芯片相接的線路分支驅(qū)動，其方式與第一組半導(dǎo)體芯片的總線內(nèi)的線路分支相同。與此不同，第二組半導(dǎo)體芯片中的第一半導(dǎo)體芯片沒有通過這些線分支進行連接，而是或者直接在分支節(jié)點位置處或者通過專用的更短的線路分支僅僅引至第二組中第一半導(dǎo)體芯片上的連接觸點處，可用來補償信號傳輸時間和其余線路分支中的印制導(dǎo)線長度。因此，第二組中的第一和第二對半導(dǎo)體芯片分別代表共同通過分叉印制導(dǎo)線中的線路分支連接的半導(dǎo)體芯片對。
理想的方式是，第二組半導(dǎo)體芯片的第一對和第二對半導(dǎo)體芯片分別具有第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，其中，與第一對中的第二半導(dǎo)體芯片相比，第一對中的第一半導(dǎo)體芯片布置在與存儲模塊中心更遠的距離處，并且與第二對中的第二半導(dǎo)體芯片相比，第二對中的第一半導(dǎo)體芯片布置成更接近插接邊。按照此實施例，第二對中的第一半導(dǎo)體芯片被布置成更接近插接邊。第二對中的第一半導(dǎo)體芯片布置成比該對中的第二半導(dǎo)體芯片更遠離存儲模塊的中心。這不僅意味著第一對中的半導(dǎo)體芯片配置成使其在平行于插接邊的取向上具有短邊以及第二組的第二對中的半導(dǎo)體芯片配置成使其在平行于插接邊的取向上具有長邊，還意味著第二組的兩對半導(dǎo)體芯片中的所有四個半導(dǎo)體芯片具有面向第二組半導(dǎo)體芯片中的第一半導(dǎo)體芯片的短邊。第二組的第一對和第二對中的四個半導(dǎo)體芯片因此全部位于直接鄰近第二組中的第一半導(dǎo)體芯片的位置。另一方面，如果讓第二組的第一對和第二對中的所有或某些半導(dǎo)體芯片具有面向第二組的第一半導(dǎo)體芯片的長邊，則難以從位于第二組的第一半導(dǎo)體芯片的底面之下的印刷電路板的子區(qū)域以星形線路將第二組的這四個半導(dǎo)體芯片接通。按照上述的改進，第二組中半導(dǎo)體芯片的布置使得從印制導(dǎo)線中的分支節(jié)點到布置成對的第二組中半導(dǎo)體芯片的、彼此之間一致的短信號路徑成為可能。
理想的方式是，第二組半導(dǎo)體芯片中的總線含有至少一個第一印制導(dǎo)線，從其分支節(jié)點引出兩個線路分支，其中一個線路分支與第一對中的兩個半導(dǎo)體芯片相接，另一個線路分支與第二對中的兩個半導(dǎo)體芯片相接，其中兩個線路分支從分支節(jié)點開始首先與相應(yīng)的那對半導(dǎo)體芯片中的第一半導(dǎo)體芯片相接并終止于相應(yīng)的那對中的第二半導(dǎo)體芯片上的連接觸點處。因此，第二組中成對的半導(dǎo)體芯片也可用與第一組中的半導(dǎo)體芯片相同的方式，共同通過分叉印制導(dǎo)線中的線路分支進行連接。第一線路分支與第一對中的兩個半導(dǎo)體芯片相接且第二線路分支與第二組半導(dǎo)體芯片中第二對的兩個半導(dǎo)體芯片相接。在半導(dǎo)體芯片的這種布置中，第一和第二線路分支可以選擇相同長度。上述半導(dǎo)體芯片的有利布置，對于第二組半導(dǎo)體芯片中的總線內(nèi)多個分叉印制導(dǎo)線中的每個都可適用。
在上述的有利實施例中，第一印制導(dǎo)線的特征在于，其線路分支首先與布置得更鄰近印刷電路板的邊緣的第一對半導(dǎo)體芯片相接，或者與被布置得更鄰近插接邊的第二對半導(dǎo)體芯片相接，并且隨著線路分支的進一步行進，終止于相應(yīng)的那對的第二半導(dǎo)體芯片上的連接觸點處，相應(yīng)的那對的第二半導(dǎo)體芯片布置得更鄰近印刷電路板的中心或者更遠離插接邊。
理想的方式是，第二組半導(dǎo)體芯片中的總線含有至少一個第二印制導(dǎo)線，從其分支節(jié)點引出兩個線路分支，其中一個線路分支與第一對中的兩個半導(dǎo)體芯片相接，另一個線路分支與第二對中的兩個半導(dǎo)體芯片相接，兩個線路分支從分支節(jié)點開始首先與相應(yīng)的那對半導(dǎo)體芯片中的第二半導(dǎo)體芯片相接并且終止于相應(yīng)的那對中的第一半導(dǎo)體芯片上的連接觸點處。根據(jù)本實施例設(shè)置(最好是另加地)第二組半導(dǎo)體芯片的總線內(nèi)的第二印制導(dǎo)線，首先與芯片對中第一印制導(dǎo)線中的線路分支所終止的那些半導(dǎo)體芯片相接，而第二印制導(dǎo)線中的線路分支終止于首先與第一印制導(dǎo)線中的線路分支相接的那些半導(dǎo)體芯片上的連接觸點處，也就是說，設(shè)置得更接近后者的分支點。
按照一個有利的改進，第二組半導(dǎo)體芯片的總線含有至少一個第一印制導(dǎo)線和至少一個第二印制導(dǎo)線。具體地說，第二組半導(dǎo)體芯片的總線分別含有相同數(shù)量的第一印制導(dǎo)線和第二印制導(dǎo)線。因此，第二組的五個半導(dǎo)體芯片中的四個以和第一組中的四個半導(dǎo)體相同的方式交互地通過第一和第二印制導(dǎo)線進行連接，它們的線路分支被引導(dǎo)首先經(jīng)由相應(yīng)的那對中的第一和第二半導(dǎo)體芯片而后終止于相應(yīng)的那對中的另一半導(dǎo)體芯片處。這種通過布置在第二組中的第一半導(dǎo)體芯片的底面區(qū)域的線路分支從不同側(cè)互連，使得避免如下所述在信號沿平行線路以相同的方向傳輸時將發(fā)生的信號失真成為可能。
理想的方式是，第一組半導(dǎo)體芯片的總線的第一印制導(dǎo)線和第二印制導(dǎo)線中的線路分支(從其各分支節(jié)點開始直到其線路末端)布置成使得在第一組成對的半導(dǎo)體芯片之間第一印制導(dǎo)線中的線路分支平行于的第二印制導(dǎo)線中的線路分支但在相反方向延伸。在第一對或第二對中的兩個半導(dǎo)體芯片之間的區(qū)域，兩個半導(dǎo)體芯片的長邊彼此面對。在垂直于具有該長邊的邊緣的方向，第一組半導(dǎo)體芯片的總線內(nèi)的第一和第二印制導(dǎo)線中的線路分支在印刷電路板中或其上延伸。作為在一對中的各兩個半導(dǎo)體芯片之間的區(qū)域內(nèi)平行于第二印制導(dǎo)線中的線路分支以相反方向延伸的第一印制導(dǎo)線中的線路分支(在沿各分支點直到芯片的線路末端的方向測量)的結(jié)果，經(jīng)由第一和第二導(dǎo)體線路被同時發(fā)送至半導(dǎo)體芯片的信號沿第一和第二印制導(dǎo)線以相反的物理方向傳遞。尤其是在具有大量第一和第二印制導(dǎo)線的場合，當?shù)谝挥≈茖?dǎo)線中的各線路分支隨著第二印制導(dǎo)線中的線路分支時，反之亦然，只有在該對的兩個半導(dǎo)體芯片之間區(qū)域內(nèi)相互平行延伸且以相反方向發(fā)送信號的線路分支彼此直接相鄰。這樣，來自沿彼此直接相鄰的線路分支傳輸?shù)碾娦盘柕母蓴_實際上被消除。
理想的方式是，第一組半導(dǎo)體芯片的總線內(nèi)第一印制導(dǎo)線中的線路分支布置成使其以梳狀方式與第一組半導(dǎo)體芯片的總線內(nèi)第二印制導(dǎo)線中的線路分支相互嵌合。在芯片上從相反方向會聚在一起的線路分支的端區(qū)的梳狀相互嵌合的布置為所有直接相鄰的線路分支排除了不想要的信號耦合或沿相同的物理方向并行傳輸?shù)男盘栔g的相互作用。
對于第二組半導(dǎo)體芯片的總線也同樣，第二組半導(dǎo)體芯片的總線內(nèi)第一印制導(dǎo)線和第二印制導(dǎo)線中的線路分支最好配置成從其各分支節(jié)點一直到其線路末端，使第一印制導(dǎo)線中的線路分支平行于第二組相應(yīng)的半導(dǎo)體芯片對的兩個半導(dǎo)體芯片之間的第二印制導(dǎo)線中的線路分支以相反方向延伸。另外，第二組半導(dǎo)體芯片的總線內(nèi)第一印制導(dǎo)線中的線路分支最好配置成使其以梳狀方式與第二組半導(dǎo)體芯片的總線內(nèi)第二印制導(dǎo)線中的線路分支相互嵌合。
這兩個實施例還排除了或至少明顯減少了來自第二組中半導(dǎo)體芯片的兩個直接相鄰線路分支中信號的信號干擾。
理想的方式是，存儲模塊具有在兩個第二邊緣之間的印刷電路板表面上的至少十八個同類型半導(dǎo)體芯片，在這些半導(dǎo)體芯片當中，其中九個同類型半導(dǎo)體芯片設(shè)置在存儲模塊的中心和一個第二邊緣之間，而至少十八個同類型半導(dǎo)體芯片中的另外九個同類型半導(dǎo)體芯片以鏡面反轉(zhuǎn)的方式相對于存儲模塊的中心布置在存儲模塊的中心和另一第二邊緣之間。按照此實施例，對于所裝配的半導(dǎo)體芯片，印刷電路板的至少一個表面的兩半彼此成為鏡像對稱形式。這意味著比如在印刷電路板表面的左、右半部上的半導(dǎo)體芯片的數(shù)目是相同的(尤其是在各例中正好為九個)，并且半導(dǎo)體芯片的位置相對于印刷電路板的中心分別成鏡像反轉(zhuǎn)關(guān)系。然而，這還意味著驅(qū)動印刷電路板中半導(dǎo)體芯片的印制導(dǎo)線相對于印刷電路板的中心大概以鏡像反轉(zhuǎn)方式延伸。這意味著至少在兩個部分，即在印刷電路板的一半中延伸到第二邊緣并在印刷電路板的另一半中延伸到另一個第二邊緣，各第一總線是為第一組四個半導(dǎo)體芯片設(shè)置的，這四個半導(dǎo)體芯片全部安裝在印刷電路板上的彼此相鄰的不同位置上，并且這意味著同樣在印刷電路板的兩半部分各為第二組五個半導(dǎo)體芯片各另外配置了第二總線，這五個半導(dǎo)體芯片布置在印刷電路板面上各自的不同位置處。因此，其表面之上或之下設(shè)置十八個半導(dǎo)體芯片(全部布置在不同位置)的印刷電路板，分別有兩個第一總線(各接近于一個第二邊緣)和兩個第二總線(用于印刷電路板的中心兩側(cè)上的各組五個半導(dǎo)體芯片)。
在另一改進中，存儲模塊具有前表面和后表面，其中后表面具有設(shè)置其上的至少另外十八個同類型半導(dǎo)體芯片，它們在印刷電路板的后表面上的位置對應(yīng)于半導(dǎo)體芯片在印刷電路板的前表面上的位置。按照此實施例，存儲模塊配有印刷電路板，該印刷電路板具有裝配在兩側(cè)的半導(dǎo)體芯片并且通常利用兩個表面上的兩個插接邊來驅(qū)動(DIMM；雙列直插式存儲模塊)。在此例中，至少布置在存儲模塊的前表面上的與該存儲模塊的后表面上布置的半導(dǎo)體芯片的(DRAM)彼此屬于相同設(shè)計或相同類型。
在另一實施例中，存儲模塊還有另外的同類型半導(dǎo)體芯片，它們被裝配于在印刷電路板上安裝的半導(dǎo)體芯片之上并且由與印刷電路板上安裝的半導(dǎo)體芯片相同的印制導(dǎo)線驅(qū)動。在此實施例中，半導(dǎo)體芯片不僅被直接安裝在印刷電路板的多個表面區(qū)域(印刷電路板的前表面和后表面)，而且還互相堆疊在一起，將另外的半導(dǎo)體芯片布置在裝于印刷電路板上的半導(dǎo)體芯片的底面區(qū)域上，但是與印刷電路板相隔更遠的距離。作為實例，相互堆疊的兩個或四個半導(dǎo)體芯片可裝配于印刷電路板的各面上印刷電路板面內(nèi)的每個位置。還結(jié)合了其他特征即印刷電路板在兩個表面安裝元件且印刷電路板表面的十八個不同區(qū)域設(shè)在印刷電路板的各表面上，并且可將相同設(shè)計的非正方形半導(dǎo)體芯片彼此相鄰布置，本發(fā)明存儲模塊的印刷電路板可配有比如72或144個同類型半導(dǎo)體芯片。由印刷電路板的各裝配用表面的每半面分別安裝一組四個和一組五個半導(dǎo)體芯片(或印刷電路板面內(nèi)的位置)的兩個分離的總線(也可為不同形式)實施的本發(fā)明的驅(qū)動方式，使得半導(dǎo)體芯片能夠這樣連接，即使得共同連接到各總線內(nèi)的相同分叉印制導(dǎo)線上的半導(dǎo)體芯片組的線路分支之間至多存在較小的信號延遲。
理想的方式是，與半導(dǎo)體芯片相接的總線內(nèi)的印制導(dǎo)線是控制線和地址線。將每個總線的多個印制導(dǎo)線精確分離成控制線和地址線的方式是可以任意改變的。然而，最好使每個總線的控制線和地址線分別包含第一和第二印制導(dǎo)線，在多個半導(dǎo)體芯片被控制信號和地址信號并行驅(qū)動時，所述第一和第二印制導(dǎo)線以梳狀方式相互嵌合，從而在控制信號和地址信號并行驅(qū)動多個半導(dǎo)體芯片時能夠極大地排除信號失真。
理想的方式是，第一組半導(dǎo)體芯片的各總線內(nèi)的印制導(dǎo)線，從總線的輸入端起一直到連接于芯片連接觸點的各線路末端，具有彼此大約相同的長度，而第二組半導(dǎo)體芯片的各總線內(nèi)的印制導(dǎo)線，從總線的輸入端起一直到連接于芯片連接觸點的各線路末端，具有不相一致的長度。尤其是，對于各第一組和第二組半導(dǎo)體芯片中的各四對半導(dǎo)體芯片，其四個線路分支的長度是一致的。這減少了被驅(qū)動的半導(dǎo)體芯片中的任何相對傳輸時間波動。
理想的方式是，第一組半導(dǎo)體芯片中的印制導(dǎo)線的標準長度大于第二組半導(dǎo)體芯片中的印制導(dǎo)線的標準長度。尤其是當總線大致從印刷電路板的中心延伸到各四個或五個半導(dǎo)體芯片時(但不必一定要如此)，這是有利的，因為連接到第一組半導(dǎo)體芯片中的總線要走更長的線路，而五個半導(dǎo)體芯片的組的總線內(nèi)的線路轉(zhuǎn)而要應(yīng)付五個(不是四個)連接的半導(dǎo)體芯片的更大負載。這意味著對預(yù)計的可能的信號失真之上限的某種程度的補償。
理想的方式是，總線內(nèi)的印制導(dǎo)線分別來自這些總線的輸入端，所述的輸入端布置在鄰近存儲模塊的兩個第二邊緣之間的中心。或者，總線的輸入端也可布置在插接邊上或者布置在印刷電路板的任何其它區(qū)域。
理想的方式是，印制導(dǎo)線的線路的輸入端分別連接到寄存器。這種類型的寄存器用來保證被傳輸?shù)牡刂?、控制信號的質(zhì)量并保證將這些信號同時發(fā)送至所有的半導(dǎo)體存儲器。然而，本發(fā)明的存儲模塊不必一定是由寄存器緩沖的存儲模塊(寄存器緩沖存儲模塊)。
理想的方式是，同類型半導(dǎo)體芯片分別是動態(tài)讀/寫存儲器芯片。具體地說，DRAM或易失性半導(dǎo)體存儲器可在這種類型的存儲模塊上工作。


下面參考附圖對本發(fā)明進行描述，其中圖1是本發(fā)明的存儲模塊的平面示意圖，圖2是圖1所示的存儲模塊的放大詳圖，其中說明了用于驅(qū)動兩組半導(dǎo)體芯片的兩條分離的總線，圖3是經(jīng)改進的本發(fā)明的存儲模塊的后表面的平面示意圖，圖4是本發(fā)明的經(jīng)改進的存儲模塊的截面圖，以及圖5是圖2所示的存儲模塊的進一步放大詳圖。
附圖標記1、...、9、1′、...、9′半導(dǎo)體芯片10 存儲模塊11 第一組I中的第一對半導(dǎo)體芯片12 第一組I中的第二對半導(dǎo)體芯片13 第二組II中的第一對半導(dǎo)體芯片14 第二組II中的第二對半導(dǎo)體芯片15 印制導(dǎo)線16；16a、16b分支節(jié)點17；17a、17b線路分支18接觸點20 印刷電路板21 第一邊緣22；22a、22b第二邊緣23 插接邊24 觸點25；25a、25b表面
26 總線L1內(nèi)的第一印制導(dǎo)線27 總線L1內(nèi)的第二印制導(dǎo)線30 印刷電路板的中心35 寄存器36 總線L2內(nèi)的第一印制導(dǎo)線37 總線L2內(nèi)的第二印制導(dǎo)線45 取向標記46、47 第二總線L2內(nèi)的線路分支51、...、59、51′、...、59′后表面半導(dǎo)體芯片60 堆疊的半導(dǎo)體芯片ADR 地址線a 短邊b 長邊CMD 控制線E1 總線的輸入端L1、L2 總線x 第一方向y 第二方向I 第一組半導(dǎo)體芯片II 第二組半導(dǎo)體芯片具體實施方式
圖1示出的是本發(fā)明存儲模塊10的平面示意圖，其中示出了表面25，比如存儲模塊10的電子印刷電路板20的前表面25a的平面圖。印刷電路板20具有布置在印刷電路板20的第一邊緣21處的插接邊23連同多個電觸點24。第一邊緣21沿第一方向x延伸。在該方向上，印刷電路板20在兩個第二邊緣22或22a、22b之間延伸，所述的兩個第二邊緣22分別沿與第一方向x垂直的第二方向y延伸。圖1示出了在兩個第二邊緣22a、22b之間的印刷電路板的中心30。布置在印刷電路板20的中心30和兩個邊緣22a、22b中的一個之間的是各九個同類型半導(dǎo)體芯片1、2、...9和1′、2′、...9′。所有這些同類型半導(dǎo)體芯片布置在印刷電路板20的表面25的不同子區(qū)域內(nèi)。點狀取向標記45表示相同設(shè)計的半導(dǎo)體芯片以某種相互的方位關(guān)系布置在表面25上。
為簡化起見，下文的描述專指圖1所示的位于印刷電路板20的中心30左側(cè)的半導(dǎo)體芯片1、2、...9，然而，也同樣適用于布置在中心30和另一第二邊緣22b之間的半導(dǎo)體芯片1′、2′、...9′。
相同設(shè)計的半導(dǎo)體芯片1、2、...9在側(cè)向分別具有短邊a和大于短邊a的長邊b。半導(dǎo)體芯片因此需要一個在印刷電路板20的表面25上的非正方形的底面。圖1示出了在本發(fā)明存儲模塊10中彼此相鄰布置的半導(dǎo)體芯片的取向是不一致的。具體地說，相對于分別平行于第一方向即平行于插接邊23延伸的邊長是不一致的。按照本發(fā)明，半導(dǎo)體芯片1、2、...9由兩條分離的總線L1、L2(圖2)驅(qū)動，所述兩條分離的總線L1、L2將參考圖2詳細討論。這些分離的總線分別驅(qū)動第一組I(圖1)四個半導(dǎo)體芯片6、7、8、9和第二組半導(dǎo)體芯片1、2、3、4、5。一組四個和一組五個半導(dǎo)體芯片的各總線的輸入端可被布置成比如相鄰印刷電路板20的中心30，但也可布置在印刷電路板的任何其它區(qū)域或者其插接邊區(qū)域。為了簡化起見，下面假定總線的輸入端大約從存儲模塊20的中心30開始；這簡化了對圖1和2中僅作為例子示出的本發(fā)明存儲模塊10的實施例的說明。
圖1示出的第一組半導(dǎo)體芯片I包含兩對芯片11、12，其中第一組I的第一對11中的半導(dǎo)體芯片6、7布置得比第二對12更接近插接邊23。另外，各對11、12中的第一半導(dǎo)體芯片6、8布置在邊緣22、22a處或鄰近該邊緣，而各對中另一半導(dǎo)體芯片7、9分別布置在與該第二邊緣22、22a相隔較遠的距離處。
第二組II半導(dǎo)體芯片包含第一半導(dǎo)體芯片1、第一對13的兩個半導(dǎo)體芯片2、3和第二對14的兩個半導(dǎo)體芯片4、5。第一對13中的兩個半導(dǎo)體芯片2、3像第一組I中的半導(dǎo)體芯片6、7、8、9那樣布置，具有平行于插接邊23的短邊a，而第二組II中其余的半導(dǎo)體芯片1、4、5布置成具有平行于插接邊23的長邊b。
按照本發(fā)明，第二組II的五個半導(dǎo)體由專用的總線L2(圖2)驅(qū)動，而布置成彼此相鄰且更靠近邊緣22a的第一組I中的總數(shù)為四個的半導(dǎo)體芯片6、7、8、9由另一條總線L1驅(qū)動。本發(fā)明因此規(guī)定了布置在中心30和一個第一邊緣22a之間的半導(dǎo)體芯片由兩條分離的總線驅(qū)動，其中驅(qū)動更鄰近邊緣22布置的半導(dǎo)體芯片的所述總線連接到數(shù)量較少的四個半導(dǎo)體芯片。而第二組II中有總數(shù)為五個的半導(dǎo)體芯片，這意味著第二組的第二總線內(nèi)的印制導(dǎo)線有更高的負載，因此要求更短的印制導(dǎo)線。另外，如下面所解釋的，第二組II中的五個半導(dǎo)體芯片布置成使得在驅(qū)動時各信號傳輸時間內(nèi)只能發(fā)生較小差異。下面參考圖2說明的印制導(dǎo)線輪廓也同樣適用于圖1所示的位于中心30的右側(cè)的半導(dǎo)體芯片1′、2′、...9′。
圖2示出了圖1的存儲模塊10的放大詳圖。它基本上示出了在印刷電路板20的中心30和兩個第二邊緣22a之間延伸的印刷電路板20的一半。被布置得鄰近該邊緣的是第一組I的四個半導(dǎo)體芯片6、7、8、9，所述組被連接到第一總線L1。另外，第二組II的半導(dǎo)體芯片1、2、3、4、5布置得更鄰近印刷電路板20的中心30，并被連接到分離的總線L2。如圖2所示，各分叉印制導(dǎo)線15專門與兩組半導(dǎo)體芯片I、II中的一組相接。本發(fā)明的這種分離能夠容易地以對信號失真影響較少的方式連接半導(dǎo)體芯片。
為了清楚起見，圖2中示出的總線L1、L2分別只用兩個印制導(dǎo)線26、27和36、37來表示。然而，理想的情況是，這些線的每一條代表多條對應(yīng)的線，它們以和示出的各線26、27、36、37相同的方式分支到獨立的半導(dǎo)體芯片并在適當?shù)倪B接觸點18處與其相接。這里，例如，如圖中例示的圖1的半導(dǎo)體芯片4，每個半導(dǎo)體芯片具有多個電連接觸點18。
圖2示出了本發(fā)明的存儲模塊20的一系列有利的改進。因此，能夠看到第一總線L1內(nèi)的印制導(dǎo)線26、27具有布置在第一對11和第二對12半導(dǎo)體芯片之間、與兩對間隔相同距離的電路節(jié)點16。這使得來自分支節(jié)點16的線路分支17可設(shè)計成各具有相同長度。它們從各分支節(jié)點16經(jīng)由一對中兩個被連接半導(dǎo)體芯片中的一個延伸至該對中的另一半導(dǎo)體芯片上的連接觸點18。因此，作為實例，總線L1內(nèi)的第一印制導(dǎo)線26的分支節(jié)點16布置在位于第二邊緣22a處的半導(dǎo)體芯片6、8之間并具有兩個線路分支17a，兩個線路分支17a首先與這兩個半導(dǎo)體芯片相接并終止于兩個半導(dǎo)體芯片7、9的連接觸點18處。另外，示出了第二印制導(dǎo)線27，其電路節(jié)點16布置在兩個半導(dǎo)體芯片7、9之間且其線路分支17b終止于半導(dǎo)體芯片6、8上的連接觸點18處。至少第一印制導(dǎo)線26和第二印制導(dǎo)線27分別設(shè)在第一總線L1內(nèi)這一情況，意味著分叉印制導(dǎo)線路26、27中的線路分支17a、17b的各末端能夠布置成使其分別從相反方向在相應(yīng)的對11、12中的各兩個半導(dǎo)體芯片6、7和8、9之間的區(qū)域內(nèi)彼此會聚。在工作期間該存儲模塊具有下列優(yōu)點沿線路分支17a和17b傳輸?shù)碾娦盘栂嘞虻?例如在正的第一方向或負的第一方向x)互相傳過，因此不會導(dǎo)致明顯的信號失真，即使兩個線路分支17a、17b分別在各兩個半導(dǎo)體芯片6、7和8、9之間的區(qū)域內(nèi)被布置得非常鄰近。尤其是，如優(yōu)先提供的，如果示出的兩個印制導(dǎo)線26、27各表示從多個印制導(dǎo)線引出的多個印制導(dǎo)線，尤其在它們?yōu)橄嗤瑪?shù)量(例如14)時，則各線路分支17a、17b可布置成使其在印刷電路板20中或其上以梳狀方式相互嵌合，以使得盡管印制導(dǎo)線的密度較高，但是沿著相鄰線路的電信號的任何串擾實際上被排除。
圖2還示出了第二組II半導(dǎo)體芯片1、2、3、4、5的總線L2具有布置在第二組II半導(dǎo)體芯片中的第一半導(dǎo)體芯片1的底面區(qū)域的分支節(jié)點16a、16b。半導(dǎo)體芯片1是第二組II中唯一未作為一對半導(dǎo)體芯片布置的半導(dǎo)體芯片。分支節(jié)點16a、16b最好布置在該第一半導(dǎo)體芯片1的底面區(qū)域，以能夠如同在第一組I半導(dǎo)體芯片的總線中那樣對第二組II中其余的半導(dǎo)體芯片進行同樣對稱的驅(qū)動。為此，本發(fā)明的兩個芯片對即兩個半導(dǎo)體芯片2、3和兩個半導(dǎo)體芯片4、5分別布置成兩對13、14中的半導(dǎo)體芯片均以短邊a面向第二組II中的第一半導(dǎo)體芯片1。這首先使得從分支點到半導(dǎo)體芯片2、3、4、5的更短的路徑成為可能，并且還能在印刷電路板20上緊湊地布置這些半導(dǎo)體芯片。圖2示出的總線L2具有第一印制導(dǎo)線36，其分支節(jié)點16a布置在(或者非常接近)第一半導(dǎo)體芯片1的連接觸點18上。從該處，兩個線路分支46延伸，各線路分支46分別與兩對13、14的其中一對中的兩個半導(dǎo)體芯片相接。具體地說，來自分支節(jié)點16a的線路分支46首先與兩個半導(dǎo)體芯片2、4相接，然后終止于半導(dǎo)體芯片3、5上的連接觸點18。
另外，示出了第二印制導(dǎo)線37，其分支節(jié)點16b同樣布置在第一半導(dǎo)體芯片1的底面區(qū)域，來自分支節(jié)點16b的線路分支47首先與兩個半導(dǎo)體芯片3、5相接，然后終止于兩個半導(dǎo)體芯片2、4上的連接觸點18。在第二組II內(nèi)，最好這樣設(shè)置第一和第二印制導(dǎo)線36、37，即第一和第二印制導(dǎo)線36、37分別在所述對13、14中的兩個半導(dǎo)體芯片2和3或4和5之間的區(qū)域內(nèi)互相并行地延伸，在各種情況下都來自相反方向并且以梳狀方式彼此嵌合。至少在半導(dǎo)體芯片2的連接觸點18和半導(dǎo)體芯片3的連接觸點18之間的區(qū)域內(nèi)以及在半導(dǎo)體芯片4和5上的那些連接觸點18之間的區(qū)域內(nèi)是這樣。結(jié)果，在第一印制導(dǎo)線36和第二印制導(dǎo)線37中的線路分支46、47同樣地如第一組I半導(dǎo)體芯片內(nèi)的線路分支那樣彼此嵌合，因此可阻止相鄰線路上的電信號串擾。為了清楚起見，圖2中僅分別示出了總線L2內(nèi)的第一印制導(dǎo)線36和第二印制導(dǎo)線37；然而，這些線各表示從多個印制導(dǎo)線引出的多個印制導(dǎo)線，例如為相同數(shù)量(例如14)，所述多個印制導(dǎo)線以如圖2所示的相同方式分支，但驅(qū)動各芯片上多個連接觸點18中的其他一些連接觸點(參見圖1中的半導(dǎo)體芯片4)。
總線L1、L2中的線15最好是控制線CMD和地址線ADR；然而，這些總線還可包含另外的一些線。此外，圖2示出的芯片35可以是比如寄存器。然而，總線L1、L2不必一定來自寄存器，且本發(fā)明的存儲模塊10不必一定要是由寄存器緩沖的存儲模塊。總之，芯片35不屬于和半導(dǎo)體芯片1、2、…9相同的設(shè)計；而這些相同設(shè)計的半導(dǎo)體芯片最好是DRAM，它們中的一個可作為糾錯用的ECC芯片。
圖3示出了另一表面25(即本發(fā)明存儲模塊10的后表面25b)的平面示意圖。如圖3所示，后表面25b還裝有另一些相同設(shè)計的、相同的半導(dǎo)體芯片51、52、...59、51′、52′、′...59，沿第一方向x和側(cè)向的第二方向y在后表面25b上的半導(dǎo)體芯片的位置對應(yīng)于半導(dǎo)體芯片1、2、...9、1′、2′、′...9在前表面所占的位置。在兩個側(cè)面安裝元件的印刷電路板20的后表面還配備了具有多個觸點24的插接邊23(DIMM；雙列直插式存儲模塊)。以和圖1相似的方式，圖3所示的后表面25b還分別具有各第一組I的四個半導(dǎo)體芯片56、57、58、59和56′、57′、58′、59′，并且還分別具有第二組的五個半導(dǎo)體芯片51、...、59和51′、...、59′，它們設(shè)置在印刷電路板20后表面25b的中心30的兩側(cè)。這樣，各第一組I由專用的總線L1驅(qū)動(如圖2中)，并且各第二組II的半導(dǎo)體芯片由專用的總線L2驅(qū)動(如圖2中)。這使本發(fā)明的存儲模塊獲得更高的存儲容量(如4GB)成為可能。然而，具體地說，可在各表面25a或25b的任何一半面積上將相同設(shè)計的半導(dǎo)體芯片布置成非偶數(shù)，并使其彼此連接起來，以將可靠的、無擾動的信號發(fā)送至半導(dǎo)體芯片。尤其是，通過在印刷電路板的每一半或印刷電路板表面的每一半上使用兩個分離的總線L1、L2，能夠使連接到相同總線的半導(dǎo)體芯片之間的傳輸時間差異成為最小。此外，印刷電路板的每個表面的十八個同類型半導(dǎo)體芯片可布置成彼此相鄰，其尺寸a、b不等且同時布置成彼此相鄰的大量半導(dǎo)體芯片不會對無故障驅(qū)動有不利影響。本發(fā)明的存儲模塊可以是比如寄存器控制的模塊(RDIMM注冊的DIMM)。除了相同設(shè)計的半導(dǎo)體芯片和寄存器之外，它還可具有同步部件(PLL；鎖相環(huán)路)。該芯片向所有半導(dǎo)體存儲器芯片和寄存器芯片分配時鐘信號。這有助于將控制和地址命令同步發(fā)送至半導(dǎo)體芯片。
圖4示出的是從插接邊23的方向看到的本發(fā)明的經(jīng)改進的存儲模塊的截面圖。圖4示出了半導(dǎo)體芯片布置在前表面25a和后表面25b上，并具有也裝在前表面25a和后表面25b上的另外一些半導(dǎo)體芯片60。例如，剛好一個半導(dǎo)體芯片60可裝到印刷電路板20上已裝配半導(dǎo)體芯片的上方。本實施例在圖4中示出。然而，或者，也可將更多個半導(dǎo)體芯片互相堆疊在一起，例如印刷電路板20的每個表面25a或25b上四個半導(dǎo)體芯片互相堆疊，這使存儲模塊的容量可進一步增加。圖4示出了以不同的取向布置在印刷電路板20上的前面和后面的半導(dǎo)體芯片。這些取向?qū)?yīng)于如圖1、2和3所示的第一組I和第二組II中的半導(dǎo)體芯片的取向。根據(jù)下列事實，可在圖4中看到這種不同的取向，即從插接邊的方向觀察，半導(dǎo)體芯片的截面具有寬度a，也就是半導(dǎo)體芯片的短邊，也有一部分是寬度b，對應(yīng)于半導(dǎo)體芯片的長邊。
最后，圖5示出了將圖2進一步放大的詳圖，其中，在印刷電路板20的表面25a的更小的詳圖內(nèi)只有第一組I半導(dǎo)體芯片的第一對13中的兩個半導(dǎo)體芯片8、9被示出。圖5說明了各多個第一印制導(dǎo)線26和第二印制導(dǎo)線27中的線路分支17a、17b在半導(dǎo)體芯片2、3之間的區(qū)域內(nèi)如何布置，以使其以梳狀方式彼此嵌合。各線路分支17a來自分支節(jié)點并首先連接到第一半導(dǎo)體8上的連接觸點18，然后終止于所述對12中的第二半導(dǎo)體芯片9上的連接觸點18。這與第二印制導(dǎo)線27中的線路分支17b相反。所示出的各第一和第二印制導(dǎo)線26、27中的分支點16位于兩個半導(dǎo)體芯片8、9以下。為清楚起見，第一組半導(dǎo)體芯片的第一對中的半導(dǎo)體芯片未在圖5中示出；然而，印制導(dǎo)線26、27中的另外的線路分支(圖5中向下的點)是通向它們的。圖5中，從印制導(dǎo)線26、27中的分支點16傳輸?shù)骄€路分支17a、17b的信號的傳輸方向用箭頭表示?？煽吹叫盘栄氐谝挥≈茖?dǎo)線26中的線路分支17a在正x軸方向上傳輸，而第一印制導(dǎo)線26的線路分支17b中的信號沿著負x軸方向傳輸。因為在兩個半導(dǎo)體芯片8、9之間的區(qū)域內(nèi)線路分支17a、17b交替布置，因此串擾問題和因此而導(dǎo)致的信號失真差不多都被防止。同樣，在第一組I的第一對中的兩個半導(dǎo)體芯片6、7之間的區(qū)域內(nèi)(圖1)和在第二組的第一對中的兩個半導(dǎo)體芯片2、3之間的區(qū)域內(nèi)以及在第二組II半導(dǎo)體芯片的第二對14中的兩個半導(dǎo)體芯片4、5之間的區(qū)域內(nèi)，各第一和第二印制導(dǎo)線中的線路分支以梳狀方式彼此嵌合。
因此，本發(fā)明的存儲模塊不僅允許信號傳輸時間和印制導(dǎo)線長度的匹配，而且減少了沿彼此鄰近的印制導(dǎo)線向半導(dǎo)體芯片發(fā)送或從半導(dǎo)體芯片接收的控制、地址信號中的信號失真。
權(quán)利要求
1.一種存儲模塊(10)，含有電子印刷電路板(20)和安裝在所述印刷電路板(20)的至少一個表面(25)上的多個同類型半導(dǎo)體芯片(1、...、9、1′、...、9′)，—其中，所述印刷電路板(20)具有插接邊(23)，所述插接邊(23)在所述至少一個表面(25)的第一邊緣(21)上沿第一方向(x)延伸并具有多個電觸點(24)，所述多個電觸點(24)沿所述第一方向(x)排列，—其中，所述印刷電路板(20)在兩個第二邊緣(22；22a、22b)之間沿所述第一方向(x)延伸，—其中，至少九個所述同類型半導(dǎo)體芯片(1、...、9、1′、...、9′)分別彼此相鄰地安裝在所述印刷電路板(20)的中心(30)和所述印刷電路板(20)的所述各第二邊緣(22a、22b)之間的所述印刷電路板(20)的所述至少一個表面(25)上，—其中，所述同類型半導(dǎo)體芯片分別具有短邊(a)和在與所述短邊(a)垂直的方向上的長邊(b)，所述長邊(b)大于所述短邊(a)，—其中，各第一組(I)的四個同類型半導(dǎo)體芯片(6、7、8、9、6′、7′、8′、9′)布置在所述印刷電路板(20)的各所述第二邊緣(22a、22b)處，它們被定向為其短邊(a)與所述插接邊(23)平行，以及—第二組(II)的五個同類型半導(dǎo)體芯片(1、...、5、1′、...、5′)分別布置在所述第一組(I)的半導(dǎo)體芯片和所述印刷電路板(20)的中心(30)之間，以及—其中，所述第一組(I)的半導(dǎo)體芯片和所述第二組(II)的半導(dǎo)體芯片分別由兩條分離總線(L1、L2)連接，所述兩條分離總線(L1、L2)的印制導(dǎo)線(15)向全部各所述組(I、II)的半導(dǎo)體芯片分支。
2.如權(quán)利要求1所述的存儲模塊，其中，所述第一組(I)的半導(dǎo)體芯片(6、7、8、9)具有第一對(11)半導(dǎo)體芯片(6、7)和第二對(12)半導(dǎo)體芯片(8、9)，所述第一對(11)半導(dǎo)體芯片(6、7)布置得鄰近所述插接邊(23)，所述第二對(12)半導(dǎo)體芯片(8、9)布置在比所述第一對(11)中的半導(dǎo)體芯片(6、7)離所述插接邊(23)遠，其中各對(11、12)中的各一個半導(dǎo)體芯片(6、8)布置在所述印刷電路板(20)的所述第二邊緣(22)處，并且在各對(11、12)中的各另一半導(dǎo)體芯片(7、9)布置在遠離所述印刷電路板(20)的所述第二邊緣(22)的距離處。
3.如權(quán)利要求1或2所述的存儲模塊，其中，所述第一組(I)的半導(dǎo)體芯片的所述總線(L1)中的各印制導(dǎo)線(15)具有分支節(jié)點(16)，所述分支節(jié)點(16)設(shè)在所述第一對(11)和所述第二對(12)半導(dǎo)體芯片之間，從該分支節(jié)點各引出兩個線路分支(17)，所述線路分支(17)分別與所述兩對(11、12)半導(dǎo)體芯片的其中一對的兩個半導(dǎo)體芯片(6、7；8、9)相接。
4.如權(quán)利要求3所述的存儲模塊，其中，在相應(yīng)的那對(11；12)中的一個半導(dǎo)體芯片的底面下，所述線路分支(17)分別被引向別處，然后終止于相應(yīng)的那對(11；12)中各另一半導(dǎo)體芯片的底面區(qū)域。
5.如權(quán)利要求3或4所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片(6、7、8、9)的所述總線(L1)具有至少一個第一印制導(dǎo)線(26)，沿所述第一方向(x)布置所述第一印制導(dǎo)線(26)的分支節(jié)點(16)，使其位于布置在所述印刷電路板(20)的所述第二邊緣(22)處的所述兩個半導(dǎo)體芯片(6、8)之間，并且所述第一印制導(dǎo)線(26)的線路分支(17a)終止于所述第一組(I)中另兩個半導(dǎo)體芯片(7、9)的底面區(qū)域。
6.如權(quán)利要求3至5中任一項所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片(6、7、8、9)的所述總線(L1)具有至少一個第二印制導(dǎo)線(27)，所述第二印制導(dǎo)線(27)的分支節(jié)點(16)沿所述第一方向(x)布置，使其位于所述第一組(I)中另兩個半導(dǎo)體芯片(7、9)之間，并且所述第二印制導(dǎo)線(27)的線路分支(17b)終止于布置在所述第二邊緣(22)處的所述半導(dǎo)體芯片(6、8)的底面區(qū)域。
7.如權(quán)利要求6所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片(6、7、8、9)的所述總線(L1)具有至少一個第一印制導(dǎo)線(26)和至少一個第二印制導(dǎo)線(27)。
8.如權(quán)利要求7所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片(6、7、8、9)的所述總線(L1)具有相同數(shù)量的第一印制導(dǎo)線(26)和第二印制導(dǎo)線(27)。
9.如權(quán)利要求1至8中任一項所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、2、3、4、5)具有第一半導(dǎo)體芯片(1)、第一對(13)半導(dǎo)體芯片(2、3)和第二對(14)半導(dǎo)體芯片(4、5)，其中所述第一半導(dǎo)體芯片(1)和所述第二對(14)中的兩個半導(dǎo)體芯片(4、5)分別安裝成具有與所述插接邊(23)平行的長邊(b)，并且所述第一對(13)中的所述半導(dǎo)體芯片(2、3)安裝成具有與所述插接邊(23)平行的短邊(a)，其中與所述第一半導(dǎo)體芯片(1)和所述第二對(14)中的所述半導(dǎo)體芯片(4、5)相比，所述第一對(13)中的所述半導(dǎo)體芯片(2、3)布置在離所述插接邊(23)更遠處，且其中所述第一半導(dǎo)體芯片(1)布置在所述第一組(I)半導(dǎo)體芯片(6、7、8、9)和所述第二組(II)中的所述第二對(14)半導(dǎo)體芯片(4、5)之間。
10.如權(quán)利要求9所述的存儲模塊，其中，在所述第一組(I)的第一對(11)中、所述第一組(I)的第二對(12)中以及所述第二組(II)的第一對(13)中的各兩個半導(dǎo)體芯片分別安裝成沿所述第一方向(x)彼此相隔，其中在所述第二組(II)半導(dǎo)體芯片中的所述第二對(14)的兩個半導(dǎo)體芯片(4、5)安裝成沿與所述第一方向(x)垂直的方向彼此相隔。
11.如權(quán)利要求9或10所述的存儲模塊，其中所述第二組(II)的半導(dǎo)體芯片(1、2、3、4、5)的所述總線(L2)中的所述印制導(dǎo)線(15)具有在所述第二組(II)的所述第一半導(dǎo)體芯片(1)的底面區(qū)域的分支節(jié)點(16a、16b)，從所述分支節(jié)點各引出兩個線路分支，其中一個線路分支與所述第一對(13)中的兩個半導(dǎo)體芯片(2、3)相接，另一個線路分支與所述第二對(14)中的兩個半導(dǎo)體芯片(4、5)相接。
12.如權(quán)利要求1至11中任一項所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)中的所述第一對(13)和所述第二對(14)半導(dǎo)體芯片分別具有第一半導(dǎo)體芯片和第二半導(dǎo)體芯片，其中與所述第一對(13)中的所述第二半導(dǎo)體芯片(3)相比，所述第一對(13)中的所述第一半導(dǎo)體芯片(2)布置在離所述存儲模塊(10)的中心(30)更遠處，其中與所述第二對(14)中的所述第二半導(dǎo)體芯片(5)相比，所述第二對(14)中的所述第一半導(dǎo)體芯片(4)布置成更接近所述插接邊(23)。
13.如權(quán)利要求12所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)中的所述總線(L2)具有至少一個第一印制導(dǎo)線(36)，從所述第一印制導(dǎo)線(36)的分支節(jié)點(16a)引出兩個線路分支(46)，其中一個線路分支與所述第一對(13)中的所述兩個半導(dǎo)體芯片(2、3)相接，另一個線路分支與所述第二對(14)中的所述兩個半導(dǎo)體芯片(4、5)相接，其中所述兩個線路分支(46)從所述分支節(jié)點(16a)開始，首先與相應(yīng)的那對(13；14)的半導(dǎo)體芯片中的所述第一半導(dǎo)體芯片(2；4)相接，然后終止于相應(yīng)的那對(13；14)的所述第二半導(dǎo)體芯片(3；5)上的連接觸點(18)處。
14.如權(quán)利要求12或13所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)中的總線(L2)具有至少一個第二印制導(dǎo)線(37)，從所述第二印制導(dǎo)線(37)的分支節(jié)點(16b)引出兩個線路分支(47)，其中一個線路分支與所述第一對(13)中的所述兩個半導(dǎo)體芯片(3、2)相接，另一個線路分支與所述第二對(14)中的所述兩個半導(dǎo)體芯片(5、4)相接，其中所述兩個線路分支(47)從所述分支節(jié)點(16b)開始，首先與相應(yīng)的那對(13；14)的半導(dǎo)體芯片中的所述第二半導(dǎo)體芯片(3；5)相接，然后終止于相應(yīng)的那對(13；14)的所述第一半導(dǎo)體芯片(2；4)上的連接觸點(18)處。
15.如權(quán)利要求14所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)中的總線(L2)具有至少一個第一印制導(dǎo)線(36)和至少一個第二印制導(dǎo)線(37)。
16.如權(quán)利要求14或15所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)中的所述總線(L2)具有相同數(shù)量的第一印制導(dǎo)線(36)和第二印制導(dǎo)線(37)。
17.如權(quán)利要求1至16中任一項所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片(6、7、8、9)的所述總線(L1)的所述第一印制導(dǎo)線(26)和所述第二印制導(dǎo)線(27)中的所述線路分支(17)被這樣布置，從各分支節(jié)點(16)起一直到它們的線路末端，使所述第一印制導(dǎo)線(26)的所述線路分支(17a)以相反方向平行于所述第一組(I)的相應(yīng)的那對(11；12)半導(dǎo)體芯片中的所述兩個半導(dǎo)體芯片(6、7；8、9)之間的所述第二印制導(dǎo)線(27)的所述線路分支(17b)而延伸。
18.如權(quán)利要求1至17中任一項所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片的所述總線(L1)的所述第一印制導(dǎo)線(26)中的所述線路分支(17a)布置成以梳狀方式與所述第一組(I)半導(dǎo)體芯片的所述總線(L1)的所述第二印制導(dǎo)線(27)中的所述線路分支(17b)相嵌合。
19.如權(quán)利要求1至18中任一項所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片(1、...、5)的所述總線(L2)的所述第一印制導(dǎo)線(36)和所述第二印制導(dǎo)線(37)中的所述線路分支(46、47)被這樣布置，從它們的各分支節(jié)點(16a、16b)起一直到其線路末端，使所述第一印制導(dǎo)線(36)中的所述線路分支(46)與所述第二組(II)的相應(yīng)的那對(13；14)半導(dǎo)體芯片的所述兩個半導(dǎo)體芯片(2、3；4、5)之間的所述第二印制導(dǎo)線(37)中的所述線路分支(47)平行地相反方向延伸。
20.如權(quán)利要求1至19中任一項所述的存儲模塊，其中，所述第二組(II)半導(dǎo)體芯片的所述總線(L2)內(nèi)的所述第一印制導(dǎo)線(36)中的所述線路分支(46)布置成以梳狀方式與所述第二組(II)半導(dǎo)體芯片的所述總線(L2)內(nèi)的所述第二印制導(dǎo)線(37)中的所述線路分支(47)相嵌合。
21.如權(quán)利要求1至20中任一項所述的存儲模塊，其中，所述存儲模塊(10)具有在所述兩個第二邊緣(22；22a、22b)之間的所述印刷電路板(20)的所述表面(25)上的至少十八個同類型半導(dǎo)體芯片(1、...、9、1′、...、9′)，在這些半導(dǎo)體芯片中，九個同類型半導(dǎo)體芯片(1、...、9)布置在所述存儲模塊(10)的中心(30)和一個第二邊緣(22a)之間，與布置在所述存儲模塊(10)的中心(30)和另一個第二邊緣(22b)之間的另外九個同類型半導(dǎo)體芯片(1′、...、9′)構(gòu)成相對于所述存儲模塊(10)的中心(30)的鏡面反轉(zhuǎn)關(guān)系。
22.如權(quán)利要求1至21中任一項所述的存儲模塊，其中，所述存儲模塊(10)具有前表面(25a)和后表面(25b)，其中所述后表面(25b)具有設(shè)置其上的至少另外十八個同類型半導(dǎo)體芯片(51、...、59、51′、...、59′)，它們在所述印刷電路板(20)的所述后表面(25b)上的位置對應(yīng)于所述半導(dǎo)體芯片(1、...、9、1′、...、9′)在所述印刷電路板(20)的所述前表面(25a)上的位置。
23.如權(quán)利要求1至22中任一項所述的存儲模塊，其中，所述存儲模塊(10)還具有另一些同類型半導(dǎo)體芯片(60)，它們裝在所述印刷電路板(20)的已裝配半導(dǎo)體芯片(1、...、9、1′、...、9′、51、...、59、51′、...、59′)之上，并通過與裝在所述印刷電路板(20)上的半導(dǎo)體芯片相同的各印制導(dǎo)線驅(qū)動。
24.如權(quán)利要求1至23中任一項所述的存儲模塊，其中，與所述半導(dǎo)體芯片(1、...、9、1′、...、9′、51、...、59、51′、...、59′)相接的所述總線(L1、L2)內(nèi)的所述印制導(dǎo)線(15、26、27、36、37)是控制線(CMD)和地址線(ADR)。
25.如權(quán)利要求1至24中任一項所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片的各總線(L1)內(nèi)的所述印制導(dǎo)線具有彼此大約一致的長度，從所述總線(L1)的輸入端(E1)起一直到連接于芯片連接觸點(18)的各線路末端，并且所述第二組(II)半導(dǎo)體芯片的各總線(L2)內(nèi)的所述印制導(dǎo)線具有彼此不相一致的長度，從所述總線(L1)的輸入端(E1)起一直到連接于芯片連接觸點(18)的各線路末端。
26.如權(quán)利要求25所述的存儲模塊，其中，所述第一組(I)半導(dǎo)體芯片的各總線(L1)內(nèi)的所述印制導(dǎo)線的標準長度大于所述第二組(II)半導(dǎo)體芯片的各總線(L2)內(nèi)的所述印制導(dǎo)線的標準長度。
27.如權(quán)利要求25或26所述的存儲模塊，其中，所述總線(L1、L2)內(nèi)的所述印制導(dǎo)線(15)分別設(shè)計成從布置在所述存儲模塊(10)的中心(30)的所述總線的輸入端(E1)開始。
28.如權(quán)利要求25至27中任一項所述的存儲模塊，其中，所述總線(L1、L2)內(nèi)的所述印制導(dǎo)線(15)的各線路輸入端(E1)分別連接到寄存器(35)。
29.如權(quán)利要求1至28中任一項所述的存儲模塊，其中，所述同類型半導(dǎo)體芯片(1、...、9、1′、...、9′、51、...、59、51′、...、59′、60)分別是動態(tài)讀/寫存儲器芯片。
全文摘要
設(shè)有電子印刷電路板和多個同類型半導(dǎo)體芯片的存儲模塊，其中，印刷電路板沿x方向在兩個相對的邊緣之間延伸；至少各九個同類型半導(dǎo)體芯片彼此緊鄰地裝在印刷電路板中心和各邊緣之間；同類型半導(dǎo)體芯片各具短邊和長邊；各第一組定向成短邊平行于插接邊的四個同類型半導(dǎo)體芯片分別布置在印刷電路板的各第二邊緣處；第二組的五個同類型半導(dǎo)體芯片分別布置在第一組的半導(dǎo)體芯片和印刷電路板中心之間；第一組半導(dǎo)體芯片和第二組半導(dǎo)體芯片分別由兩條分離的總線連接，所述兩條分離的總線的印制導(dǎo)線向所有各組半導(dǎo)體芯片分支。能夠?qū)崿F(xiàn)所述存儲模塊上的所有存儲器芯片的各總線內(nèi)信號傳輸時間無顯著差異的無干擾驅(qū)動。
文檔編號G11C5/00GK1956094SQ200610092479
公開日2007年5月2日 申請日期2006年5月30日 優(yōu)先權(quán)日2005年10月26日
發(fā)明者S·拉胡拉姆, J·舒斯特, S·穆夫, A·巴查 申請人:英飛凌科技股份公司