專利名稱：一種集成電路及修正該集成電路的版本號碼的相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種用于集成電路的版本辨識方法，尤指一種在每一導(dǎo)電層都具有可變更傳導(dǎo)路徑的集成電路及修正集成電路的版本號碼的相關(guān)方法。
背景技術(shù)：
隨著半導(dǎo)體制造技術(shù)的進(jìn)步，集成電路設(shè)計(jì)的復(fù)雜度日益提高，因而集成電路的電路布局的修改機(jī)率也隨之增加，一般而言，修改集成電路是通過改變集成電路中的導(dǎo)電層(例如金屬層(metal layer)或是過孔層(via layer))的掩膜來修改電路布局的設(shè)計(jì)，這種對于電路布局設(shè)計(jì)上的改變將造成接下來的集成電路與之前的不同，而為了區(qū)別不同版本的集成電路，便使用版本號碼以提供辨識信息來區(qū)分不同的集成電路，其中該版本號碼通常是儲存于集成電路內(nèi)部的存儲器的一組只讀邏輯值，更明確地說，在相關(guān)技術(shù)中儲存版本號碼是通過在多組外部接腳中的每一接腳提供一電壓電平，該電壓電平是用來代表版本號碼中的某個(gè)位，其一般經(jīng)由硬件連接線連接至電壓源以提供電壓電平，而此硬件連接線的線路通常位于至少一層的金屬層或是過孔層上。
然而，電路設(shè)計(jì)者所改變的導(dǎo)電層通常不同于具有定義集成電路的版本號碼的硬件連接線的導(dǎo)電層，也即，一般對于修改電路布局而言，當(dāng)改變版本號碼時(shí)，已知集成電路上需要額外增加導(dǎo)電層，舉例來說，修改第一導(dǎo)電層的電路布局而改變集成電路設(shè)計(jì)時(shí)，若使用不同于第一導(dǎo)電層的第二導(dǎo)電層來定義版本號碼，由于集成電路設(shè)計(jì)上的改變使得該第二導(dǎo)電層的電路布局必須改變，因此，必須重新設(shè)計(jì)，制造兩個(gè)新掩膜以用于修改第一、第二導(dǎo)電層的電路布局，但因?yàn)檠谀べM(fèi)用相當(dāng)昂貴，所以修改版本號碼而增加額外導(dǎo)電層的電路改變將造成集成電路制造時(shí)增加相當(dāng)大的花費(fèi)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一是提供于每一導(dǎo)電層上具有一可變更傳導(dǎo)路徑的集成電路，以及提供修改一用以辨識該集成電路的特性，例如該集成電路的版本號碼的相關(guān)方法，以大幅減少制造集成電路的花費(fèi)。
依據(jù)本發(fā)明，其是揭露一種集成電路，其包含有多個(gè)導(dǎo)電層以及一辨識電路。每一導(dǎo)電層具有一已定義的電路布局。該辨識電路是用來提供一只讀邏輯值(read-only logic value)，其中該只讀邏輯值為“0”及“1”其中之一，用于辨識該集成電路的一特性。該辨識電路包含有多級可程序化結(jié)構(gòu)，其兩兩耦接成串接形式，用來在該多級可程序化結(jié)構(gòu)中的第一個(gè)可程序化結(jié)構(gòu)的一輸入端口接收一預(yù)定邏輯值時(shí)，在該多級可程序化結(jié)構(gòu)中的最后一個(gè)可程序化結(jié)構(gòu)的一輸出端口產(chǎn)生該只讀邏輯值；另外，該多級可程序化結(jié)構(gòu)中的每一可程序化結(jié)構(gòu)包含有一邏輯單元(logic cell)以及一傳導(dǎo)路徑。該邏輯單元具有一輸入端、一反相輸出端以及一同相輸出端，其中該輸入端連接至該可程序化結(jié)構(gòu)的一輸入端口，該同相輸出端的一邏輯值相同于該輸入端的一邏輯值，以及該反相輸出端的一邏輯值不同于該輸入端的該邏輯值。該傳導(dǎo)路徑位于該多個(gè)導(dǎo)電層的其中之一，其經(jīng)由程序化來選擇性連接該邏輯單元中的該反相輸出端與該同相輸出端的其中之一至該可程序化結(jié)構(gòu)的一輸出端口。
其中，所述集成電路的版本號碼為一K位數(shù)值，而且K為一整數(shù)。而，所述集成電路包含有K個(gè)辨識電路，其中該K個(gè)辨識電路中的每一辨識電路用來產(chǎn)生該K位數(shù)值中一位。
依據(jù)本發(fā)明，對于每一導(dǎo)電層，該集成電路提供一種可程序化結(jié)構(gòu)，因此，導(dǎo)電層的電路布局可被修正以改變該集成電路的特性與版本號碼，此將大大減少制造集成電路時(shí)的花費(fèi)。


圖1為本發(fā)明集成電路的一實(shí)施例的剖面示意圖。
圖2是本發(fā)明位于集成電路內(nèi)部用來辨識集成電路的版本號碼的辨識電路的一實(shí)施例的示意圖。
圖3是本發(fā)明實(shí)現(xiàn)圖2所示的邏輯單元的一實(shí)施例的示意圖。
主要組件符號說明100 集成電路110 晶片112 導(dǎo)電層 120、140導(dǎo)通孔130、150金屬層160a、160b、160c二氧化硅絕緣材料層170、180過孔層 200 辨識電路210、220、230、240 可程序化結(jié)構(gòu)212、222、232、242 邏輯單元214、224、234、244 傳導(dǎo)路徑具體實(shí)施方式
請參照圖1，圖1是本發(fā)明集成電路100的一實(shí)施例的剖面示意圖。如圖1所示，晶片110位于集成電路100中的最底層，并且晶片110是一層硅材料，其內(nèi)部含有經(jīng)由P型與N型摻雜的擴(kuò)散區(qū)所產(chǎn)生的多個(gè)晶體管裝置，該多個(gè)晶體管裝置的結(jié)構(gòu)與操作是熟習(xí)此項(xiàng)技術(shù)者所熟知的，故在此不另贅述。請注意到，晶片110包含有部分的擴(kuò)散材料以產(chǎn)生導(dǎo)電層112，其可依據(jù)特定的掩膜處理而允許在晶片110內(nèi)部中定義不同的傳導(dǎo)路徑，另外，二氧化硅絕緣材料層160a沉積于晶片110的上方，并請注意到，本發(fā)明的二氧化硅絕緣材料層160a、160b與160c沉積于兩個(gè)相鄰的金屬層之間，用來提供絕緣保護(hù)功能子集成電路100。在二氧化硅絕緣材料層160a沉積之后，放置一蝕刻掩膜(etching mask)于二氧化硅絕緣材料層160a之上，并激活蝕刻處理以產(chǎn)生至少一穿過二氧化硅絕緣材料層160a的溝道，然后金屬材料將沉積在二氧化硅絕緣材料層160a的上方以形成連接至晶片110的擴(kuò)散部分(也即導(dǎo)電層112)以及金屬層130的一導(dǎo)通孔(via)120，而金屬層130是經(jīng)由二氧化硅絕緣材料層160a上方的掩膜來進(jìn)行沉積，并且金屬層130具有該掩膜所定義的連接路徑。
同樣地，在二氧化硅絕緣材料層160b沉積之后，放置另一蝕刻掩膜于二氧化硅絕緣材料層160b的上方，并激活蝕刻處理以產(chǎn)生至少一穿過二氧化硅絕緣材料層160b的溝道，然后金屬材料沉積在二氧化硅絕緣材料層160b的上方以形成一導(dǎo)通孔140，而金屬層150是經(jīng)由二氧化硅絕緣材料層160b上方的掩膜來進(jìn)行沉積，并且金屬層150也具有該掩膜所定義的連接路徑。如圖1所示，導(dǎo)通孔140連接金屬層130至金屬層150，此外，一般而言，具有導(dǎo)通孔120與140的二氧化硅絕緣材料層160a與160b分別被稱為過孔層170與180。
請注意到，每一導(dǎo)電層具有一已定義的電路布局并且形成于集成電路100中的導(dǎo)電層的數(shù)目取決于電路設(shè)計(jì)，而圖1只顯示兩個(gè)金屬層130、150與兩個(gè)過孔層170、180以作為說明，此非本發(fā)明的限制，另外，如圖1所示的結(jié)構(gòu)也只作為說明之用，非本發(fā)明的限制；此外，導(dǎo)電層并非限制于只能使用金屬層或過孔層來加以命名或是限制需由金屬材料形成，其它特定材料及其相關(guān)名稱(例如多晶層(poly layer)、擴(kuò)散層(diffusion layer)或是接觸層(contact layer))也可用來形成并被命名為導(dǎo)電層，而其用于傳導(dǎo)的基本功能是相同的。
請同時(shí)參照圖2與圖1，圖2是本發(fā)明位于集成電路100內(nèi)部以辨識集成電路100版本號碼的辨識電路200的一實(shí)施例的示意圖該辨識電路200可用以提供一版本號碼，例如N位的數(shù)值(N為一整數(shù))。請注意到，為了簡化說明，圖2只顯示辨識電路200中的一小部分，也即，所顯示的部分包含有用來提供集成電路100的版本號碼中單一位的電路系統(tǒng)，而圖2所示的電路系統(tǒng)也可以被修改成符合表示N(也即，N是一大于1的整數(shù)或是等于1的整數(shù))位的版本號碼的需求，例如使用N個(gè)圖2中的電路，即可提供N位的數(shù)值，這是熟習(xí)此項(xiàng)技術(shù)者所熟知的。另外，辨識電路200包含有兩兩耦接形成串接的多級可程序化結(jié)構(gòu)210、220、230與240，在本實(shí)施例中，圖2所示的每一可程序化結(jié)構(gòu)是經(jīng)由圖1所示的一特定導(dǎo)電層來進(jìn)行程序化，舉例來說，假設(shè)集成電路100只包含有四個(gè)導(dǎo)電層(也即，金屬層130、150與過孔層170、180)，則可程序化結(jié)構(gòu)210、220、230與240分別經(jīng)由金屬層150、過孔層180、金屬層130與過孔層170來進(jìn)行程序化，如圖2所示，每一個(gè)可程序化結(jié)構(gòu)210、220、230與240都有一邏輯單元(logic cell)212、222、232與242以及都有一傳導(dǎo)路徑214、224、234與244，其中傳導(dǎo)路徑214可被程序化為路徑P1或是P1’，傳導(dǎo)路徑224可被程序化為路徑P2或是P2’，傳導(dǎo)路徑234可被程序化為路徑P3或是P3’，以及傳導(dǎo)路徑244可被程序化為路徑P4或是P4’；另外，可程序化結(jié)構(gòu)210、220、230與240有相同的結(jié)構(gòu)與功能，在此僅以可程序化結(jié)構(gòu)210作為說明，其它則不贅述，舉例來說，可程序化結(jié)構(gòu)210中的邏輯單元212使反相輸出端(-)所輸出的邏輯值不同于輸入端N1的邏輯值，并且使同相輸出端(+)所輸出的邏輯值相同于輸入端N1的邏輯值，換句話說，依據(jù)邏輯單元212的輸入信號，邏輯單元212將提供一反相輸出以及一同相輸出，在此請注意到，上述的路徑P1、P2、P3以及P4分別表示用來連接至可程序化結(jié)構(gòu)210、220、230與240中的同相輸出端(+)的路徑，而上述的路徑P1’、P2’、P3’以及P4’分別表示用來連接至可程序化結(jié)構(gòu)210、220、230與240中的反相輸出端(-)的路徑，因此，在可程序化結(jié)構(gòu)210中的傳導(dǎo)路徑214被程序化來選擇性連接邏輯單元212中的反相輸出端(-)與同相輸出端(+)的其中之一至可程序化結(jié)構(gòu)210的輸出端N2。本發(fā)明的主要技術(shù)特征為傳導(dǎo)路徑214、224、234與244分別設(shè)置于集成電路100中的導(dǎo)電層150、過孔層140、導(dǎo)電層130與過孔層120，對于邏輯單元212、222、232與242而言，其被制造于集成電路100內(nèi)部，且其輸入端與輸出端經(jīng)由電路布局而連結(jié)至相對應(yīng)的導(dǎo)電層，舉例來說，邏輯單元222的輸入端連接至金屬層150，而其兩個(gè)輸出端則都連接至過孔層180，另外，辨識電路200中的邏輯單元212的形成以及經(jīng)由導(dǎo)電層來布局所要的連接路徑是熟習(xí)此項(xiàng)技術(shù)者所熟知的，故在此省略而不贅述，而辨識電路200的操作方式則詳述于后。
若提供輸入電壓Vin，則可程序化結(jié)構(gòu)210、220、230與240開始運(yùn)作以決定最后集成電路100所產(chǎn)生的只讀邏輯值OUT，請注意到，輸入電壓Vin可設(shè)定成兩種不同電壓電平(例如0伏特與5伏特)以表示位“0”與位“1”，然而，根據(jù)不同的電路設(shè)計(jì)，輸入電壓Vin所設(shè)定的用于版本辨識的電壓電平可能會改變，舉例來說，假設(shè)對于目前集成電路100的電路設(shè)計(jì)來說，在提供對應(yīng)于“1”的輸入電壓Vin下，辨識電路200所辨識出的版本號碼中某一位設(shè)定為“1”，在這種情況下，可程序化結(jié)構(gòu)210、220、230與240被程序化來造成路徑P1’、P2’、P3與P4布局于相對應(yīng)的導(dǎo)電層上，也即金屬層150、過孔層180、金屬層130以及過孔層170。因此，若對應(yīng)于“1”的輸入電壓Vin已提供給邏輯單元212，則邏輯單元212令其反相輸出端的輸出為“0”，而其同相輸出端的輸出為“1”，如上所述，這兩種輸出端都連結(jié)至金屬層150，而因?yàn)閭鲗?dǎo)路徑214被程序化為金屬層150上的路徑P1’，因此由反相輸出端所輸出的“0”將通過傳導(dǎo)路徑214與邏輯單元222之間的連接而傳遞至下一級的可程序化結(jié)構(gòu)220，然后，邏輯單元222則根據(jù)輸入端所輸入的“0”，令其反相輸出端的輸出為“1”，而其同相輸出端的輸出為“0”，此外，此兩個(gè)輸出端都連結(jié)至過孔層180，因?yàn)閭鲗?dǎo)路徑224被程序化為過孔層180上的路徑P2’，因此由反相輸出端所輸出的“1”將通過傳導(dǎo)路徑224而傳遞至下一級可程序化結(jié)構(gòu)230。
邏輯單元232則根據(jù)輸入端所輸入的“1”，令其反相輸出端的輸出為“0”而其同相輸出端的輸出為“1”，如上所述，此兩個(gè)輸出端都連結(jié)至金屬層130，因?yàn)閭鲗?dǎo)路徑234被程序化為金屬層130上的路徑P3，因此由同相輸出端所輸出的“1”將通過傳導(dǎo)路徑234而傳遞至下一級可程序化結(jié)構(gòu)240。最后，邏輯單元242根據(jù)輸入端所輸入的“1”，令其反相輸出端的輸出為“0”，而其同相輸出端的輸出為“1”，如上所述，此兩種輸出端都連結(jié)至過孔層170，而因?yàn)閭鲗?dǎo)路徑244被程序化為過孔層170上的路徑P4，則由辨識電路200所產(chǎn)生的只讀邏輯值OUT最后將成為對應(yīng)版本號碼中某一位所需要的值“1”。
在此請注意到，最后的只讀邏輯值OUT是由存在于信號傳送路徑上的反相輸出端的個(gè)數(shù)所決定，而依據(jù)上述的情形，輸入電壓Vin通過如圖2所示的導(dǎo)電層，并且其所通過的路徑上存在兩個(gè)反相輸出端，因此，由于所通過的反相輸出端是偶數(shù)個(gè)，最后的只讀邏輯值OUT與輸入電壓Vin有相同的邏輯值；反之，若所通過的反相輸出端是奇數(shù)個(gè)，則最后的只讀邏輯值OUT必定與輸入電壓Vin有不同的邏輯值，依據(jù)此項(xiàng)法則，通過設(shè)計(jì)可程序化結(jié)構(gòu)內(nèi)部的傳導(dǎo)路徑，便可正確地定義版本號碼中的每一位，舉例來說，若集成電路100的改變會造成電路布局需要修正多個(gè)導(dǎo)電層(例如金屬層150、130與過孔層180)，則傳導(dǎo)路徑214、224、234便可一并經(jīng)由適當(dāng)?shù)爻绦蚧瘉碚{(diào)整信號傳送路徑上的反相輸出端的個(gè)數(shù)以正確地改變只讀邏輯值OUT，使其成為所需要的邏輯值。
明顯地，傳導(dǎo)路徑214、224、234與244有能力控制只讀邏輯值OUT，舉例來說，若傳導(dǎo)路徑214、224、234與244的其中之一改變其路徑設(shè)計(jì)，則只讀邏輯值OUT將被由“1”反轉(zhuǎn)變成“0”，因此，若電路設(shè)計(jì)者需要改變金屬層150的電路布局以修正集成電路100的某個(gè)設(shè)計(jì)錯(cuò)誤時(shí)，可通過重新設(shè)計(jì)金屬層150上的可程序化結(jié)構(gòu)的傳導(dǎo)路徑來改變集成電路100的版本號碼，更明確地說，若圖2所示的只讀邏輯值OUT所定義的版本號碼的某一位需要修正時(shí)，金屬層150上的傳導(dǎo)路徑214將被重新設(shè)計(jì)成另一路徑P1’，造成對應(yīng)于“1”的輸入電壓Vin將使只讀邏輯值OUT為“0”，因此，考慮目前昂貴的掩膜費(fèi)用以及制造集成電路時(shí)的昂貴花費(fèi)，可經(jīng)由最小程度的修正來制造出具有新版本號碼的新集成電路，因而可大大地降低集成電路的成本。
在本發(fā)明中，邏輯單元212、222、232與242是用來提供一反相輸出與一同相輸出，然而，任何能夠達(dá)成上述信號處理的電路系統(tǒng)都可以作為邏輯單元212、222、232與242。請參照圖3，圖3是本發(fā)明實(shí)現(xiàn)圖2所示的邏輯單元212的一實(shí)施例的示意圖，其中該信號處理的電路系統(tǒng)可通過一反相器而得以實(shí)現(xiàn)，也即，使用一反相器以作為具有反相輸出端(-)與同相輸出端(+)的邏輯單元212，在此請注意，該反相器只作為一實(shí)施例以用來說明，并非本發(fā)明的限制；另外，在本發(fā)明的其它實(shí)施例中，也揭露可使用不同的反相功能組件，例如與非門(NAND gate)、或非門(NOR gate)、與或非門(AND-OR-NOT(AOI)gate)、或與非門(OR-AND-NOT(OAI)gate)或是具有反相輸出的多路器等等。如圖3所示，依據(jù)設(shè)計(jì)需要，可變更路徑P1或P1’來正確地經(jīng)由金屬層150控制并選擇反相輸出端(-)與同相輸出端(+)其中之一。
相對于已知集成電路的版本辨識，本發(fā)明的集成電路對于每一個(gè)導(dǎo)電層都提供一種可程序化結(jié)構(gòu)，因此，每一導(dǎo)電層的電路布局都可以修正以改變集成電路的特性與版本號碼，并大幅降低制造成本。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，都應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種集成電路，其特征在于包含有多個(gè)導(dǎo)電層，每一導(dǎo)電層具有一已定義的電路布局；以及一辨識電路，用來提供一只讀邏輯值，其中該只讀邏輯值為“0”及“1”其中之一，并用于辨識該集成電路的一特性，該辨識電路包含有多級可程序化結(jié)構(gòu)，其兩兩耦接成串接形式，用來于該多級可程序化結(jié)構(gòu)中的第一個(gè)可程序化結(jié)構(gòu)的一輸入端口接收一預(yù)設(shè)邏輯值時(shí)，在該多級可程序化結(jié)構(gòu)中的最后一個(gè)可程序化結(jié)構(gòu)的一輸出端口產(chǎn)生該只讀邏輯值，該多級可程序化結(jié)構(gòu)中的每一可程序化結(jié)構(gòu)包含有一邏輯單元，其具有一輸入端、一反相輸出端以及一同相輸出端，其中該輸入端連接至所述可程序化結(jié)構(gòu)的一輸入端口，該同相輸出端的一邏輯值相同于該輸入端的一邏輯值，以及該反相輸出端的一邏輯值不同于該輸入端的該邏輯值；以及一傳導(dǎo)路徑，位于該多個(gè)導(dǎo)電層的其中之一，該傳導(dǎo)路徑經(jīng)由程序化來選擇性連接所述邏輯單元中的該反相輸出端與該同相輸出端的其中之一至該可程序化結(jié)構(gòu)的一輸出端口。
2.如權(quán)利要求1所述的集成電路，其特征在于，所述邏輯單元的同相輸出端連接至所述邏輯單元的輸入端。
3.如權(quán)利要求1所述的集成電路，其特征在于，所述邏輯單元為一反相器。
4.如權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一金屬層。
5.如權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一過孔層。
6.如權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一多晶層。
7.如權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一擴(kuò)散層。
8.如權(quán)利要求1所述的集成電路，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一接觸層。
9.如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路的特性為該集成電路的一版本號碼。
10.如權(quán)利要求1所述的集成電路，其特征在于，所述集成電路的特性為一K位數(shù)值，而且K為一整數(shù)。
11.如權(quán)利要求10所述的集成電路，其特征在于，所述集成電路包含有K個(gè)辨識電路，其中該K個(gè)辨識電路中的每一辨識電路用來產(chǎn)生該K位數(shù)值中一位。
12.一種修改一只讀邏輯值的方法，該只讀邏輯值為“0”及“1”其中之一，用來辨識一集成電路的一特性，該方法包含有在所述集成電路中提供多級可程序化結(jié)構(gòu)，其兩兩耦接成串接形式，用來在該多級可程序化結(jié)構(gòu)中的第一個(gè)可程序化結(jié)構(gòu)的一輸入端口接收一預(yù)定邏輯值時(shí)，決定輸出至該多級可程序化結(jié)構(gòu)中的最后一個(gè)可程序化結(jié)構(gòu)的一輸出端口的只讀邏輯值；在所述多級可程序化結(jié)構(gòu)中的每一可程序化結(jié)構(gòu)形成一邏輯單元，其具有一輸入端、一反相輸出端以及一同相輸出端，其中該輸入端連接至該可程序化結(jié)構(gòu)的一輸入端口，該同相輸出端的一邏輯值相同于該輸入端的一邏輯值，以及該反相輸出端的一邏輯值不同于該輸入端的該邏輯值；以及一傳導(dǎo)路徑，位于該集成電路中多個(gè)導(dǎo)電層的其中之一，該傳導(dǎo)路徑是經(jīng)由程序化來選擇性連接該邏輯單元中的該反相輸出端與該同相輸出端的其中之一至該可程序化結(jié)構(gòu)的一輸出端口；以及重新設(shè)計(jì)一特定可程序化結(jié)構(gòu)的一傳導(dǎo)路徑來修改該只讀邏輯值。
13.如權(quán)利要求12所述的方法，其特征在于，所述特定可程序化結(jié)構(gòu)的傳導(dǎo)路徑位于該集成電路中一電路布局改變的特定導(dǎo)電層。
14.如權(quán)利要求12所述的方法，其特征在于，形成該邏輯單元的步驟包含有提供一反相器。
15.如權(quán)利要求12所述的方法，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一金屬層。
16.如權(quán)利要求12所述的方法，其特征在于，所述多個(gè)導(dǎo)電層分其中之一為一過孔層。
17.如權(quán)利要求12所述的方法，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一多晶層。
18.如權(quán)利要求12所述的方法，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一擴(kuò)散層。
19.如權(quán)利要求12所述的方法，其特征在于，所述多個(gè)導(dǎo)電層的其中之一為一接觸層。
20.如權(quán)利要求12所述的方法，其特征在于，所述集成電路的特性為該集成電路的一版本號碼。
21.如權(quán)利要求12所述的方法，其特征在于，所述集成電路的特性為一K位數(shù)值，而且K為一整數(shù)。
全文摘要
一種集成電路及修正該集成電路的版本號碼的相關(guān)方法，包含一辨識電路提供一只讀邏輯值以辨識集成電路。辨識電路包含多級可程序化結(jié)構(gòu)以決定只讀邏輯值，每一可程序化結(jié)構(gòu)包含一邏輯單元及一傳導(dǎo)路徑。邏輯單元具有連接至可程序化結(jié)構(gòu)的輸入端口的輸入端、反相輸出端及同相輸出端，同相輸出端的邏輯值與輸入端的邏輯值相同，反相輸出端的邏輯值與輸入端的邏輯值不同。傳導(dǎo)路徑位于多個(gè)導(dǎo)電層之一，經(jīng)由程序化選擇性連接邏輯單元中反相輸出端或同相輸出端至可程序化結(jié)構(gòu)的輸出端口。依據(jù)本發(fā)明，對于多個(gè)導(dǎo)電層，電路布局可被修正以改變只讀邏輯值，已對應(yīng)的改變用以辨識集成電路的特性，例如集成電路的版本號碼，這將大大減少制造集成電路的花費(fèi)。
文檔編號G11C16/10GK1877836SQ20061008795
公開日2006年12月13日 申請日期2006年6月8日 優(yōu)先權(quán)日2005年6月10日
發(fā)明者游永杰, 王柏森 申請人:聯(lián)發(fā)科技股份有限公司