專利名稱：用于分析存儲器元件的系統(tǒng)和方法
技術領域：
本發(fā)明涉及電路設計，并且尤其涉及用于在鎖存器型電路中的存儲器元件表征(characterization)的系統(tǒng)和方法。
背景技術：
在許多電子應用中采用了鎖存器型電路。鎖存器電路的設計是電路性能的重要方面。然而，鎖存器型電路的表征是尤其冗長乏味的。
鎖存器表征一般基于主要使用瞬態(tài)分析的電路模擬實驗。與用于庫元件的其它表征目標、例如傳播遲延相反，不存在可以直接確定鎖存器的設置或者保持時間的仿真實驗。
相反，實質上，在用于當內(nèi)部鎖存器的穩(wěn)定時間(settling time)開始降低時的情況的搜索過程中，一般執(zhí)行在時鐘和數(shù)據(jù)轉換事件之間具有變化的時間延遲的仿真序列。因此，鎖存器庫元件的表征變得非常昂貴而且變?yōu)榭偙碚鞴ぷ鞯牟幌喾Q的大部分。

發(fā)明內(nèi)容
用于分析存儲器元件的系統(tǒng)和方法包括使用仿真方法對存儲器元件進行建模，以及確定存儲器元件中的部件的部件響應特性。在存儲器元件的狀態(tài)空間中計算指示穩(wěn)定狀態(tài)的安全區(qū)域。執(zhí)行瞬態(tài)分析，以確定到達安全區(qū)域之一所需要的路徑和時間?；诘竭_安全區(qū)域之一所需要的路徑和時間，確定在該安全區(qū)域中放置對應狀態(tài)的一個或者多個時鐘波形。
鎖存器設計系統(tǒng)包括建模模塊，該模塊被配置為使用仿真方法對鎖存器進行建模。仿真模塊被配置為確定鎖存器中的部件的部件響應特性，以及計算在鎖存器的狀態(tài)空間中的安全區(qū)域。安全區(qū)域指示鎖存器的穩(wěn)定狀態(tài)。瞬態(tài)分析模塊被配置為確定處于開啟狀態(tài)的鎖存器的瞬態(tài)響應，以便幾何地確定到達安全區(qū)域之一所需要的路徑和時間。采用該路徑和時間來確定用于在所述安全區(qū)域之一中放置對應狀態(tài)的時鐘波形。
通過對以下要結合附圖閱讀的本發(fā)明的說明性實施例的詳細說明，本發(fā)明的這些及其他目的、特征和優(yōu)點將變得明顯。


在以下參考附圖對優(yōu)選實施例的描述中，本公開將提供更多細節(jié)，在附圖中圖1是示出根據(jù)一個示范實施例、通過為鎖存器或者存儲器電路確定包括設置和保持時間在內(nèi)的特性來避免亞穩(wěn)態(tài)的說明性系統(tǒng)/方法的框圖/流程圖；圖2示出了根據(jù)本發(fā)明實施例的鎖存器電路的示意圖以及在其上執(zhí)行分析的給定部件的響應曲線；圖3是根據(jù)本發(fā)明實施例的圖2中的鎖存器電路的時序圖，其示出用于在鎖存器中鎖存數(shù)據(jù)的開啟狀態(tài)的數(shù)據(jù)和時鐘信號；圖4是示出開啟狀態(tài)的圖2中的鎖存器電路的示意圖；圖5是示出關閉狀態(tài)的圖2中的鎖存器電路的示意圖；圖6是在關閉鎖存器狀態(tài)中的狀態(tài)曲線；圖7是根據(jù)本發(fā)明的實施例示出了數(shù)據(jù)和時鐘信號以及與這些信號相關聯(lián)的參數(shù)的圖2中的鎖存器電路的時序圖，其中示出了到達安全區(qū)域所采用的路徑和所需要的時間的曲線；以及圖8是根據(jù)本發(fā)明的實施例示出了用于圖2中的鎖存器的開啟狀態(tài)的狀態(tài)空間并示出了在該狀態(tài)空間內(nèi)的安全區(qū)域的圖。
具體實施例方式
本發(fā)明中的實施例的目的是表征諸如鎖存器之類的存儲器元件。在一個尤其有用的實施例中，提供了鎖存器設計工具，其可以軟件形式實現(xiàn)，并且具有表征電路、例如鎖存器的功能。
庫表征能夠以下列方式從基于幾何的動態(tài)系統(tǒng)的方法中受益?？梢酝ㄟ^幾個仿真實驗離線地導出狀態(tài)空間中的區(qū)域的幾何描述以及相關聯(lián)的時間常數(shù)。一旦構造和存儲了這個描述，幾乎不用額外的計算工作就可以評價對許多激勵模式、例如具有各種斜率以及時鐘和數(shù)據(jù)信號之間的相對延遲的信號的響應。例如，可以在狀態(tài)空間中定義這樣的區(qū)域，以致每當激勵“軌道”穿過該區(qū)域時，就違反了設置或者保持約束條件。在模擬或者實際電路的表征中收集并采用這個信息。
本發(fā)明的實施例可以采用完全硬件實施例、完全軟件實施例或者包括硬件和軟件單元的實施例的形式。在優(yōu)選實施例中，本發(fā)明以軟件形式實現(xiàn)，其中軟件包括但不限于固件、常駐軟件、微碼等。
此外，本發(fā)明可以采用可從計算機可用介質或者計算機可讀介質中存取的計算機程序產(chǎn)品的形式，其中所述介質提供了用于由計算機或者任何指令執(zhí)行系統(tǒng)使用、或者結合它們使用的程序代碼。為了這個描述的目的，計算機可用介質或者計算機可讀介質可以是任何這樣的設備，這些設備可以包含、存儲、傳遞、傳播、或者傳送用于由指令執(zhí)行系統(tǒng)、裝置、或者設備使用或者結合它們使用的程序。所述介質可以是電、磁、光、電磁、紅外或者半導體系統(tǒng)(或者裝置或者設備)或者傳播介質。計算機可讀介質的示例包含半導體或者固態(tài)存儲器、磁帶、可移動計算機盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、剛性磁盤和光盤。光盤的當前示例包含緊致盤-只讀存儲器(CD-ROM)、緊致盤-讀/寫(CD-R/W)和DVD。
適于存儲和/或執(zhí)行程序代碼的數(shù)據(jù)處理系統(tǒng)可以包含至少一個通過系統(tǒng)總線直接或者間接耦接到存儲器元件的處理器。存儲器元件可以包含在程序代碼的實際執(zhí)行期間采用的本地存儲器、大容量存儲設備、以及高速緩存存儲器，該高速緩存存儲器提供至少一些程序代碼的暫時存儲以減少在執(zhí)行期間從大容量存儲設備中檢索代碼的次數(shù)。輸入/輸出或者I/O設備(包括但不限于鍵盤、顯示器、指示設備等)可以直接或者通過介于其間的I/O控制器耦接到系統(tǒng)。
網(wǎng)絡適配器還可以耦接到系統(tǒng)，以使得該數(shù)據(jù)處理系統(tǒng)能夠變得通過介于其間的私有或者公共網(wǎng)絡耦接到其它數(shù)據(jù)處理系統(tǒng)或者遠程打印機或者存儲設備。調制解調器、電纜調制解調器以及以太網(wǎng)卡僅僅是幾個當前可用類型的網(wǎng)絡適配器。
此處所述被測試或者仿真的電路可以是集成電路芯片設計的一部分。芯片設計可以圖形化計算機程序設計語言創(chuàng)建，并且存儲在計算機存儲介質(諸如盤、磁帶、物理硬盤驅動器、或者諸如在存儲存取網(wǎng)絡中的虛擬硬盤驅動器之類)中。如果設計者不制造芯片或者用于制造芯片的光刻掩模，則設計者通過物理手段(例如，通過提供存儲了該設計的存儲介質的副本)或者電子地(例如，通過國際互聯(lián)網(wǎng))直接或者間接地將產(chǎn)生的設計傳送到這樣的實體。然后將所存儲的設計轉換為用于制造光刻掩模的適當格式(例如，GDSII)，其通常包括要在晶片上形成的、所討論的芯片設計的多個拷貝。使用光刻掩模來定義晶片中(和/或其上的層中)要被刻蝕或被處理的區(qū)域。此處所述的方法和工具可以在集成電路芯片的制造中使用。
現(xiàn)在參見附圖，其中類似的數(shù)字表示相同或者類似的單元，首先參見圖1，示出了用于本發(fā)明的說明性實施例的框圖/流程圖。圖1所述的方法/系統(tǒng)可以用作用于設計諸如鎖存器之類的存儲器元件的設計系統(tǒng)/工具。這樣的系統(tǒng)的一個優(yōu)點包括能夠預先計算特性以確定在特性曲線或者狀態(tài)圖中的關注點。以這種方法，可以使用簡單的查找表來將響應應用到稍后的條件中以獲得快速結果而不必重新仿真整個電路。這對于鎖存器的設置和保持時間計算是尤其有用的。
在塊10，選擇或者設計候選的存儲器元件。存儲器元件可以包括鎖存器。鎖存器是包括兩個或更多穩(wěn)定狀態(tài)并且可以在它們之間進行切換以存儲信息的電子元件。鎖存器可以包括在穩(wěn)定狀態(tài)之間的亞穩(wěn)態(tài)。優(yōu)選為避免這個亞穩(wěn)區(qū)。
在塊12中，提供該電路或者存儲器元件的模型。這可以包括例如方程式的分析模型，例如SPICETM模型等的軟件模型，或者任何其它可以仿真正被測試的存儲器元件的操作和響應的仿真模型。對于當前示例而言，模型包括用于圖2所述的電路的方程式。在計算機實現(xiàn)的實施例中，塊12可以表示建模模塊。
在塊14中，執(zhí)行存儲器元件的預表征。這可以采用仿真實驗的形式。這可以包括執(zhí)行操作點的“DC掃描(sweep)”以確定部件特性的形狀。鎖存器電路的靜態(tài)(非矢量)分析確定狀態(tài)空間中所關注區(qū)域的邊界。這些邊界可以包括在要被分析的電路中的元件或者部件的諸如響應電壓、電流或者其它電子特性之類的參數(shù)。在當前示例中，圖2中的電路100包括諸如選通門(pass gate)104和反相器105之類的、要被分析的元件。圖2描述了用于選通門104的函數(shù)g(x)和用于反相器105的函數(shù)f(x)，它們定義了這些部件的關注區(qū)域或者關注點。這些關注點可以被存儲為表格和/或功能約束條件。
在塊16，基于塊14中的仿真試驗，計算安全區(qū)域。在這個示例中安全區(qū)域被描述為圖8中的矩形形狀的區(qū)域120和122。雖然被描述為矩形，但是安全區(qū)域120和122可以具有許多形狀和大小，并且可被調整以在電路100(圖2)的設計中允許不同的分析或者測試情況。取決于電路穩(wěn)定狀態(tài)的數(shù)量，在系統(tǒng)狀態(tài)空間中可以存在一個或者多個安全區(qū)域。
安全區(qū)域是穩(wěn)定性區(qū)域。每個安全區(qū)域表示其中要存儲在存儲器元件或者鎖存器中的數(shù)據(jù)值是不變的狀態(tài)。
在塊18，在存儲器元件(例如，鎖存器106)的“開啟狀態(tài)”下在存儲器元件上執(zhí)行仿真實驗。開啟狀態(tài)是其中數(shù)據(jù)正被鎖存到存儲器元件中的狀態(tài)。開啟狀態(tài)仿真包括鎖存器的瞬態(tài)分析以確定狀態(tài)空間的演化以及到達安全區(qū)域所需要的時間。換句話說，確定到達不變或者穩(wěn)定狀態(tài)所需要的時間和路徑。
例如，數(shù)據(jù) 和時鐘 波形的激勵確定狀態(tài)空間中的軌道。
對照所存儲的安全區(qū)域的幾何形狀檢查該軌道，以確定該軌道是否穿過了安全區(qū)域。存儲路徑(演化)和時間。與傳統(tǒng)的電路仿真技術相比，可以更有效地(數(shù)量級的提高)執(zhí)行這個分析。
在塊20，執(zhí)行設置和保持時間提取?；谠趬K18中確定的狀態(tài)空間演化，在不需要與安全區(qū)域相對應的時鐘波形的仿真限制的情況下，確定避免鎖存器的亞穩(wěn)定性的時鐘波形。這優(yōu)選為使用理論上(onpaper)或者數(shù)字空間中的系統(tǒng)空間的幾何布局來執(zhí)行。
可以通過執(zhí)行這個簡化的幾何分析而不是費時的傳統(tǒng)電路仿真，來獲得設置和保持時間。這優(yōu)選為可以包括采用查找表來確定安全區(qū)域以及給定條件集是否屬于安全區(qū)域。
做為選擇，幾何分析可以變得足夠有效以便在時序分析中使用，由此替換了設置和保持約束條件仿真。
在可以通過計算機實現(xiàn)的系統(tǒng)中，塊14、16、18和20可以一起在單個模塊中實現(xiàn)或者獨立地在多個不同的模塊中實現(xiàn)。例如，塊14和16可以是仿真模塊的一部分以便獲得鎖存器的仿真結果，而由塊18和20實現(xiàn)瞬態(tài)分析模塊。還考慮其它的功能組合。
現(xiàn)在將根據(jù)使用鎖存器106的說明性示例更詳細地描述本發(fā)明。
參見圖2，示出了基于其說明性地描述本發(fā)明的示范性電路100。電路100包括數(shù)據(jù)源 和時鐘 將時鐘 引入具有由g( )給出的躍遷響應的選通門104。鎖存器元件106包括電容器C、反相器105和阻抗R。v1、v2、v3、和v4指示電路100中相應位置的狀態(tài)或者電子特性。要注意到，帶數(shù)字的狀態(tài)v1、v2、v3和v4與在下文中將要描述的參數(shù)v是不同的。
選通門104起開關的作用以便激活/停用鎖存器106，以改變鎖存器狀態(tài)或者在保持時段期間維持鎖存器狀態(tài)。因為開關104提供了在狀態(tài)(例如，“0”和“1”)之間的逐漸響應(g(x))，而且反相器105提供了在狀態(tài)之間的逐漸響應(f(x))，所以鎖存器狀態(tài)存在亞穩(wěn)定可能性。
在理想狀況下，在狀態(tài)之間的切換是瞬時的(對于選通門104和反相器105二者而言)。理想地，函數(shù)g()和f()將會是具有在每個狀態(tài)處的臺階的階躍函數(shù)。然而，從用于g(x)和f(x)的響應曲線來看，實際應用中并不是這樣的情況。讓v為指示狀態(tài)的理想瞬時切換應該出現(xiàn)的點的值。也就是說，當x＝v時，階躍函數(shù)在值之間進行切換。這個關注點可以作為關注點而被應用于f(x)曲線。
參見圖3，其描述了說明性的時序圖，其示出了用于開啟時鐘狀態(tài)的、數(shù)據(jù) 和時鐘 信號隨時間的變化。在區(qū)域202中， 發(fā)生改變(例如，在計算或者其它操作期間)，然后在τ＝0時，將邏輯“1”寫入鎖存器(106)中。在這個時段期間， 保持為高長達一段時間。在時段τ0期間， 和 保持為高，以使得能夠將“1”存儲或者鎖存到存儲器元件(鎖存器106)中。當 在τ0之后一段時期1/Δ躍遷為低時，鎖存器進入其保持狀態(tài)以維持數(shù)據(jù)的設置值。時鐘 在低和高之間或者在開啟時鐘和關閉時鐘狀態(tài)之間躍遷。開啟狀態(tài)由τ≤τ0給出，而閉態(tài)由τ≥τ0+1/Δ給出。
圖4和5分別示出了在當鎖存數(shù)據(jù)時的開啟狀態(tài)(圖4)期間以及當在鎖存器中保持數(shù)據(jù)時的關閉狀態(tài)期間的等效電路。
根據(jù)圖2中的鎖存器電路，將Kirchoff定律應用于該電路，以產(chǎn)生f(v1)-v2＝0 (1)Cv3′-(1/R)v2+(1/R)v3＝0(2)f(v3)-v4＝0 (3)Cv1′+(Rg(c‾(τ))1+Rg(c‾(τ))+g(c(τ)))v1-g(c‾(τ))1+Rg(c‾(τ))v4=g(c(τ))d(τ)...(4)]]>給出下式g(τ)＝g(c(τ)；g(τ)＝g(c(τ))；r=1R;]]>消去v2和v4，以得到Cv1′=(rg‾(τ)r+g‾(τ)+g(τ)v1+rg‾(τ)r+g‾(τ)f(v3)+g(τ)d(τ)...(5)]]>Cv3′＝-rv3+rf(v1)(6)將變量重新定義如下u＝v1；v＝v3；Ct＝τ；δ＝CΔ，并且引入以下函數(shù)
p(t)=rg‾(τ(t))1+rg‾(τ(t));]]>q(t)＝g(τ(t))；d(t)=d~(τ(t))]]>對所引入的函數(shù)p和q進行適當?shù)闹脫Q，du/dt和dv/dt的導數(shù)(分別為 和 )如下所示u·=-(p(t)+q(t))u+p(t)f(v)+q(t)d(t)...(7)]]>v·=-rv+rf(u)...(8)]]>這個常微分方程式系統(tǒng)不能以閉型形式求解，但是可以使用常微分方程的定性理論求解。
使用已知條件，可以求解這些微分方程。例如，如當時鐘關閉(c(t)＝0)時所示，可以繪制方程式7和8(圖6中，在用于電路圖222的曲線223中所繪制的u對v)。
參見圖6，在用于圖5所示的關閉狀態(tài)的等效電路的曲線223中示出了在該關閉狀態(tài)期間、電路響應的動態(tài)確定。區(qū)域A(0，1)和A(1，0)描述了在保持時段期間可以占據(jù)的理論狀態(tài)。∑0是狀態(tài)0的安全區(qū)域，而∑1是狀態(tài)“1”的安全區(qū)域。區(qū)域Ω示出了在拐點(v，v)周圍的潛在亞穩(wěn)定區(qū)域，其中v是理想狀態(tài)切換邊界。亞穩(wěn)定是這樣的狀態(tài)，其中不能限制達到兩個穩(wěn)定狀態(tài)之一的時間，例如穩(wěn)定時間可能太長。
當時鐘開啟(c(t)＝1)時，方程式7和8變?yōu)閡·=-u+d(t)]]>v·=-rv+rf(u)]]>可以明確地求解這個系統(tǒng)。
將值1施加到鎖存器(d(t)＝1)產(chǎn)生u·=-u+1]]>v·=-rv+rf(u)]]>還可以假定開始時間是t＝0。所以，對于初始條件(u，v)＝(u0，v0)∶u(t)＝(u0-1)e-1+1，v(t)=e-rt(v0+∫0rtesf(u(Rs)ds))]]>u(t)是u0的單調函數(shù)，因此可以獲得u(t)≥1-e-1.
參見圖7，需要獲得鎖存數(shù)據(jù)所需要的時間τ0(參見圖2)。使u(t)到達∑1所需要的時間Tu滿足Tu≤ln1ϵ...(9)]]>其中ε是用于定義用于開啟狀態(tài)或者時鐘分析的的安全區(qū)域參數(shù)。
然而，鎖存例如“1”所需要的時間量必須為Tu加上Tv，這是因為τ0＝Tu+Tv，其中τ0等于鎖存器的設置時間。在u的值需要達到∑1時，如圖7所示，v的值需要達到v。因此，為了當正關閉鎖存器時保持u＞1-ε，則v＜f-1(1-ε)。時間Tv可以由下式計算f-1(1-ϵ)=e-rTv(v(Tu)+∫0rTvesf(1-ϵe-Rs)ds)...(10).]]>S是積分參數(shù)。該方程式的右手側是v(Tu)的遞增函數(shù)，而函數(shù)f是遞減的，因此f-1(1-ϵ)≤e-rTv+∫0rTv1+esf(1-ϵ)ds)...(11).]]>這簡化為Tv≤Rln(1-f(1-ϵ)f-1(1-ϵ)-f(1-ϵ))...(12).]]>方程式12可以被近似為Tv≈R(ln(1/v)。因此，可以確定將數(shù)據(jù)鎖存到鎖存器中所需要的時間。圖7說明性地示出了鎖存器的設置時間(TS)和保持時間(TH)，這些時間之間的差為1/δ。
再次參見圖8，其中說明性地示出了鎖存器104的特性的估計。路徑230和232示出了在狀態(tài)之間進行的隨時間的改變。
圖8分別示出了標記為BεL和BεR的安全區(qū)域120和122。根據(jù)下述確定安全區(qū)域。如果參數(shù)ε＜v而且d(t)＜ε，則集合BεL是由方程式7和8所提供的系統(tǒng)的不變集合。如果d(t)＞1-ε，則集合BεR是方程式7和8的不變集合。當q＝0時，集合BεL和BεR二者都是不變的。
可以從圖8中看出，BεL的邊界值包括ε和f-1(ε)，而BεR的邊界值包括1-ε和f-1(1-ε)。圖8提供了特性曲線，對照這些特性曲線可以容易地計算出鎖存器的設置時間和保持時間。設置時間τS和保持時間τH滿足以下方程式τS≤Cln1ϵ+RCln(1-f(1-ϵ)f-1(1-ϵ)-f(1-ϵ))...(13)]]>τH=τS+1Δ≈Cln1ϵ+RCln1v+1Δ...(14).]]>通過如上所述確定特性曲線，可顯著地提高確定電路、例如諸如鎖存器之類的存儲器電路的特性的速度和精度。通過計算而不是需要計算機處理時間和開銷的費時的仿真，可容易地執(zhí)行以上對設置時間和保持時間的說明性確定。
本發(fā)明提供了其它的優(yōu)點。例如，可以容易地執(zhí)行在參數(shù)或者特性之間的平衡或者折衷研究。在一個示例中，可以執(zhí)行在數(shù)據(jù)總線和存儲器可訪問性之間的折衷研究。以等待檢取所鎖存數(shù)據(jù)的時間為代價，可以較早存取從數(shù)據(jù)總線進入鎖存器/或者來自鎖存器的數(shù)據(jù)。通過在設計中增加安全區(qū)域的大小以大于BεR，可以影響該平衡性。
已經(jīng)描述了用于存儲器元件表征的系統(tǒng)和方法的優(yōu)選實施例(其用于進行說明而非限制)，應當注意到，本領域技術人員鑒于上述示教可以進行修改和改變。因此，應當理解，在由附加權利要求所概括的本發(fā)明的范圍和精神之內(nèi)，可以在所公開的具體實施例中進行改變。因此已經(jīng)描述了具有專利法所要求的細節(jié)和特征的本發(fā)明的各個方面，并且在權利要求中闡述了所要求的以及期望由專利證書所保護的內(nèi)容。
權利要求
1.一種用于分析存儲器元件的方法，包含步驟使用仿真方法對該存儲器元件進行建模；為該存儲器元件中的部件確定部件響應特性；計算在該存儲器元件的狀態(tài)空間中的安全區(qū)域，所述安全區(qū)域指示存儲器元件的穩(wěn)定狀態(tài)；執(zhí)行瞬態(tài)分析，以確定到達安全區(qū)域之一所需要的路徑和時間；以及基于達到安全區(qū)域之一所需要的路徑和時間，確定時鐘波形，所述時鐘波形被配置為在所述安全區(qū)域之一中放置對應的狀態(tài)。
2.如權利要求1所述的方法，其中確定時鐘波形的步驟包括通過采用為所述安全區(qū)域確定的邊界來確定該存儲器元件的設置時間。
3.如權利要求2所述的方法，其中確定時鐘波形的步驟包括通過采用為所述安全區(qū)域確定的邊界以及所述設置時間，來確定該存儲器元件的開始保持時間。
4.如權利要求1所述的方法，其中使用仿真方法對存儲器元件進行建模的步驟包括使用方程式對存儲器元件進行建模。
5.如權利要求1所述的方法，其中使用仿真方法對存儲器元件進行建模的步驟包括使用仿真軟件對存儲器元件進行建模。
6.如權利要求1所述的方法，其中，基于狀態(tài)空間的幾何布局確定到達安全區(qū)域之一所需要的路徑和時間。
7.如權利要求1所述的方法，其中執(zhí)行瞬態(tài)分析的步驟包括執(zhí)行開啟狀態(tài)瞬態(tài)分析。
8.如權利要求1所述的方法，其中計算安全區(qū)域的步驟包括基于在所述存儲器元件上執(zhí)行的仿真實驗，計算安全區(qū)域。
9.一種包含計算機可用介質的計算機程序產(chǎn)品，該計算機可用介質包括計算機可讀程序，其中當在計算機上執(zhí)行該計算機可讀程序時，該計算機可讀程序導致計算機執(zhí)行先前方法權利要求中的任何一種方法的步驟。
10.一種鎖存器設計系統(tǒng)，包含建模模塊，被配置為使用仿真方法對鎖存器進行建模；仿真模塊，被配置為確定鎖存器中部件的部件響應特性，以及計算在所述鎖存器的狀態(tài)空間中的安全區(qū)域，所述安全區(qū)域指示鎖存器的穩(wěn)定狀態(tài)；以及瞬態(tài)分析模塊，被配置為確定處于開啟狀態(tài)下的鎖存器的瞬態(tài)響應，以便幾何地確定到達安全區(qū)域之一所需要的路徑和時間，所述路徑和時間用于確定用于在所述安全區(qū)域之一中放置對應狀態(tài)的時鐘波形。
11.如權利要求10所述的系統(tǒng)，其中瞬態(tài)分析模塊通過采用為所述安全區(qū)域確定的邊界，基于時鐘波形來確定鎖存器的設置時間和保持時間。
12.如權利要求10所述的系統(tǒng)，其中仿真方法包括方程式。
13.如權利要求10所述的系統(tǒng)，其中使用仿真方法對存儲器元件進行建模的步驟包括使用仿真軟件對存儲器元件進行建模。
14.如權利要求10所述的系統(tǒng)，其中，基于狀態(tài)空間的幾何布局確定到達安全區(qū)域之一所需要的路徑和時間。
15.如權利要求10所述的系統(tǒng)，其中安全區(qū)域是基于在鎖存器上執(zhí)行的仿真實驗的。
16.一種用于分析存儲器元件的系統(tǒng)，包含用于實現(xiàn)先前方法權利要求中的任何一種方法的裝置。
全文摘要
用于分析存儲器元件的系統(tǒng)和方法，包括使用仿真方法對存儲器元件進行建模，以及確定存儲器元件中的部件的部件響應特性。在存儲器元件的狀態(tài)空間中計算指示穩(wěn)定狀態(tài)的安全區(qū)域。執(zhí)行瞬態(tài)分析，以確定到達安全區(qū)域之一所需要的路徑和時間。基于到達安全區(qū)域之一所需要的路徑和時間，確定在該安全區(qū)域中放置對應狀態(tài)的一個或者多個時鐘波形。
文檔編號G11B20/00GK1881475SQ200610087729
公開日2006年12月20日 申請日期2006年5月31日 優(yōu)先權日2005年6月1日
發(fā)明者彼得·費爾德曼, 格澤高茲·M.·思維斯克, 薩尼·R.·納斯弗, 巴維納·阿格拉瓦爾, 托馬斯·J.·諾維克 申請人:國際商業(yè)機器公司