專利名稱：具有非易失性存儲單元裝置的集成半導(dǎo)體存儲器及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有非易失性存儲單元裝置的集成半導(dǎo)體存儲器。本發(fā)明還涉及用于操作這種半導(dǎo)體存儲器的方法。
背景技術(shù)：
可以根據(jù)所存儲的信息的存儲時間將集成半導(dǎo)體存儲器進(jìn)行分類。易失性半導(dǎo)體存儲器、諸如DRAM(動態(tài)隨機(jī)存取存儲器)具有只存儲寫入信息幾秒鐘的存儲單元，并且因此必須持續(xù)地刷新該易失性半導(dǎo)體存儲器。另一方面，在非易失性半導(dǎo)體存儲器中，所存儲的信息可以保留很長的時間，典型地保留幾年，甚至在電源被關(guān)斷之后仍可保留所存儲的信息。
在其存儲單元在位線和字線交叉的位置處具有層堆棧的半導(dǎo)體存儲器中，可以得到一種特別節(jié)約空間的存儲單元裝置，該層堆棧不要求選擇晶體管的種類。在這種被稱為“交叉點(diǎn)陣列”的存儲器類型中，每個存儲單元需要的襯底區(qū)域從位線和字線的網(wǎng)格尺寸中獲得。
這種設(shè)計可以被用于制作半導(dǎo)體存儲器、例如其存儲介質(zhì)是固態(tài)電解質(zhì)的半導(dǎo)體存儲器。一種既包括包含固態(tài)電解質(zhì)的層又包括金屬層的層堆棧被連接到相反側(cè)的互連。這種可以被稱為位線和字線的互連例如可以被用于施加電壓。當(dāng)在位線和字線之間施加電壓時，有電流流過被分別布置在位線和字線之間的層堆棧。該電流的大小取決于該層堆棧的無電抗電阻。
在由固態(tài)電解質(zhì)構(gòu)成的層的一側(cè)上，該層堆棧具有金屬層。根據(jù)電流方向以及所施加的電壓的電平，來自金屬層的金屬離子或者擴(kuò)散到由固態(tài)電解質(zhì)構(gòu)成該層中或者從固態(tài)電解質(zhì)又?jǐn)U散回該金屬層中。當(dāng)已經(jīng)擴(kuò)散到包含固態(tài)電解質(zhì)的層中的金屬離子已擴(kuò)散直至遠(yuǎn)離金屬層的固態(tài)電解質(zhì)層的邊界面時，該層堆棧的無電抗電阻在總體上被減少；例如，該非易失性存儲單元被切換到對應(yīng)于所編程的存儲狀態(tài)的低阻抗。相反，當(dāng)施加了足夠高的反極性電壓時，該金屬離子又?jǐn)U散出該固態(tài)電解質(zhì)，即返回到金屬層。這恢復(fù)了存儲單元的高阻抗?fàn)顟B(tài)。例如，該存儲單元的這種高阻抗?fàn)顟B(tài)對應(yīng)于未編程的存儲狀態(tài)。
上述設(shè)計的非易失性半導(dǎo)體存儲器以PMC(可編程金屬單元)否則以CBRAM(導(dǎo)體橋接隨機(jī)存取存儲器(Conductive Bridging Random AccessMemory))為名公知。這種類型的存儲單元是電阻性切換的元件、即以電阻為基礎(chǔ)來切換的元件。根據(jù)層堆棧分別處于高阻抗還是低阻抗，每個單獨(dú)的單元中的層堆棧的無電抗電阻的大小代表表示數(shù)字“0”或“1”的存儲信息項(xiàng)。在物理上，從在已經(jīng)擴(kuò)散進(jìn)去的固態(tài)電解質(zhì)內(nèi)的金屬離子的分布中獲得所存儲的信息項(xiàng)。這種分布及最終的存儲狀態(tài)(高阻抗或低阻抗)可以通過在連接存儲單元的位線和字線之間施加測量電壓來讀取。
固態(tài)電解質(zhì)存儲單元對于從高阻抗?fàn)顟B(tài)到低阻抗?fàn)顟B(tài)的轉(zhuǎn)換或從低阻抗?fàn)顟B(tài)到高阻抗?fàn)顟B(tài)的轉(zhuǎn)換在其處出現(xiàn)的那些閾值電壓沒有精確的限制值(針對相同存儲電路中的所有存儲單元也一樣)。舉例說明，最初為低阻抗的存儲單元以其變化到高阻抗的擦除電壓的最小值在同一個存儲電路內(nèi)逐個單元變化。類似地，寫入電壓的最小值(負(fù)算術(shù)符號)也是逐個單元變化，在高于該寫入電壓的最小值時，最初為高阻抗的存儲單元變化到低阻抗。取代離散的閾值電壓，如今的固態(tài)電解質(zhì)半導(dǎo)體存儲器因而對于要施加的、被要求用于給存儲單元進(jìn)行重新編程的電壓具有相當(dāng)大帶寬的閾值電壓范圍。該閾值電壓的帶寬與各自的閾值電壓的平均值相比也不是不值得考慮的。超過所施加的電壓的擦除電壓的帶寬(即最小擦除電壓的存儲單元專用值的分布)常常大于寫入電壓、即編程電壓的帶寬。特別地，最小可能擦除電壓甚至低于寫入電壓的絕對值，如果以該最小可能擦除電壓進(jìn)行偏壓，則至少一些存儲單元以其變化到高阻抗，如果以這個寫入電壓進(jìn)行偏壓，則至少一個存儲單元以其變化到低阻抗。
針對兩次重新編程操作的閾值電壓、即擦除電壓和寫入電壓的絕對值因而并不相同。對于所施加的電壓中的數(shù)學(xué)符號的反向，甚至該擦除電壓電平和該寫入電壓電平的隨機(jī)分布彼此也不是對稱的。舉例說明，如果具有特定絕對值的負(fù)電壓確實(shí)已經(jīng)引起編程、即寫入到存儲單元，特別是不管哪一個單獨(dú)的存儲單元以該負(fù)電壓進(jìn)行偏壓，那么都不可避免的是，具有相同絕對值的(正)擦除電壓在以該擦除電壓進(jìn)行偏壓的存儲單元中一定引起擦除操作。原因是，與該寫入電壓相比，擦除電壓的更寬分布意味著該存儲電路包含那些直到該擦除電壓甚至更高才變化到高阻抗的存儲單元。
由于半導(dǎo)體存儲器中的該存儲狀態(tài)、即各個存儲單元的無電抗電阻電平需要清晰地定義，所以出于寫入或者擦除操作目的施加的電壓需要在該寫入電壓和該擦除電壓的帶寬之外。
針對重新編程操作的電壓被施加在位線和字線之間。然而，由于交叉點(diǎn)陣列形式的固態(tài)電解質(zhì)半導(dǎo)體存儲器具有連接到每個位線和每個字線的多個存儲單元，但是不存在選擇晶體管，專門經(jīng)過位線或?qū)ｉT經(jīng)過字線來施加各自的編程電壓可分別重新編程所有被連接到各個線路的存儲單元。針對這個原因，為了向存儲單元寫入信息項(xiàng)，必需的寫入電壓以一起提供必需的寫入電壓的兩個電壓分量的形式施加到位線和字線。舉例說明，存儲單元被連接到其的位線的電勢被增加了特定的絕對值，并且同時將該存儲單元被連接到其的字線的電勢降低了特定的絕對值。
然而，由于交叉點(diǎn)陣列在其中沒有選擇晶體管，所以這些電壓分量同時也被施加到那些與相同的位線但不同的字線連接的層堆棧上，或者施加到連接相同的字線但不同的位線的層堆棧上。如果這些電壓分量位于擦除電壓的帶寬或者寫入電壓的帶寬內(nèi)，或者這些電壓分量的絕對值甚至更大，則這些電壓分量可導(dǎo)致更多存儲單元的無意的重新編程。
至少對于編程操作、即寫入操作，可以選擇這些電壓分量低于這些更低的帶寬限制，以致位于所選位線和所選字線之間的交叉點(diǎn)上的存儲單元被專門編程。這是可能的，因?yàn)?，在固態(tài)電解質(zhì)存儲電路的情況下，該寫入電壓的帶寬太小以致足夠高以用于進(jìn)行可靠編程的寫入電壓的一半大小的電壓具有太小以致位于編程操作的閾值電壓的帶寬之外的絕對值。
對于相反的重新編程操作、即擦除，固態(tài)電解質(zhì)半導(dǎo)體存儲器中的擦除電壓的甚至更大的帶寬意味著不知道對單獨(dú)的存儲單元的選擇性存取。換言之，通過相同的位線和字線的各個組或第一和第二線的各個組來激勵的存儲單元的整個行、列或者塊必需同時被擦除。因此，在固態(tài)電解質(zhì)半導(dǎo)體存儲器中沒有任何擦除單獨(dú)的存儲單元的已知方式。

發(fā)明內(nèi)容
希望提供一種具有電阻性切換存儲單元的集成半導(dǎo)體存儲器，該集成半導(dǎo)體存儲器的存儲單元可以彼此獨(dú)立地被擦除并且選擇性地相對各個其他存儲單元被擦除。特別地，要被提供的半導(dǎo)體存儲器需要允許，在擦除期間，甚至在固態(tài)電解質(zhì)存儲單元的情況下，選擇性地存取單獨(dú)的存儲單元，該固態(tài)電解質(zhì)存儲單元的擦除電壓分布在比其寫入電壓還要寬的電壓范圍內(nèi)。另一目標(biāo)是提供一種方法，該方法可被用來在這種半導(dǎo)體存儲器的單獨(dú)的存儲單元上執(zhí)行選擇性的擦除操作。
本發(fā)明通過具有非易失性存儲單元裝置的半導(dǎo)體存儲器來實(shí)現(xiàn)這個目標(biāo)，其中，該裝置具有多個可以為了編程和擦除存儲單元而電氣(electrically)偏壓的第一線和第二線，—其中，每個存儲單元被連接到第一線和第二線并且具有層堆棧，該層堆棧具有固態(tài)電解質(zhì)并且被布置在存儲單元連接到其的相應(yīng)的第一線和相應(yīng)的第二線之間，—其中，存儲單元中的層堆棧具有以下形式，以致這些層堆棧的無電抗電阻可以改變了被施加在相應(yīng)的第一線和相應(yīng)的第二線之間的電壓電平，并且假設(shè)第一值為足夠高的正電壓而不同的、第二值為足夠高的負(fù)電壓，—其中，該第一線和第二線可以被激勵，以致，為了選擇性地相對存儲單元裝置中的所有其他存儲單元來選擇性地擦除所選的存儲單元，所有第一線上以及所有第二線上的電勢被如此改變，以致，與所選存儲單元相連接的第一線選擇性地相對所有其他第一線以第一電勢進(jìn)行偏壓，而與所選存儲單元相連接的第二線選擇性地相對所有其他第二線以第二電勢進(jìn)行偏壓，且所有其他第一線以第三電勢進(jìn)行偏壓以及所有其他第二線以第四電勢進(jìn)行偏壓，—其中，第一電勢和第二電勢之間的電勢差大于擦除電壓的極限值，超過該擦除電壓的極限值時，該裝置中的任何存儲單元都被可靠地擦除，且—其中，第三和第四電勢是成比例的，以致在所選的存儲單元的選擇性擦除期間，施加到其他存儲單元的電壓如此低，以致可以阻止其他存儲單元中的擦除操作和編程操作。
根據(jù)本發(fā)明，具有帶有固態(tài)電解質(zhì)的層堆棧作為存儲元件的集成半導(dǎo)體存儲器激勵第一和第二線，以致固態(tài)電解質(zhì)存儲單元可以被單獨(dú)擦除，即選擇性地相對其他存儲單元擦除。迄今，沒有基于固態(tài)電解質(zhì)的半導(dǎo)體存儲器已經(jīng)在其中除了寫入操作、即編程操作之外擦除操作也可選擇性地在單獨(dú)的存儲單元上執(zhí)行。相反，本發(fā)明允許第一和第二線也以其進(jìn)行偏壓的電勢的特定選擇將擦除操作限制到單個存儲單元，而其他存儲單元不丟失存儲內(nèi)容。
為了阻止連接到相同的第一線或相同的第二線的其他存儲單元作為要被擦除的存儲單元被無意重新編程，本發(fā)明包括也被電氣偏壓的所有其他第一和第二線，但是以與所選的第一和第二線不同的偏壓來進(jìn)行偏壓。
因此，本發(fā)明也基于以下想法利用電氣激勵(electrical actuation)的附加自由度、即與要被擦除的所選存儲單元當(dāng)前沒連接在一起并且因此實(shí)際上也就沒有參與擦除操作的那些第一和第二線上的電勢電平。以在否則當(dāng)所有存儲單元中的信息被保持時這些其他的第一和第二線所處于的電勢方面適當(dāng)?shù)男问揭矊@些其他的第一和第二線進(jìn)行電氣偏壓的基本思想允許阻止或者只連接到所選擇的第一線或者只連接到所選擇的第二線的那些存儲單元的重新編程。這意味著，對于第一次可能選擇性地相對存儲單元的相同裝置中的所有其他存儲單元擦除單個固態(tài)電解質(zhì)存儲單元。
優(yōu)選地，當(dāng)存儲單元中的層堆棧的無電抗電阻假定為第一值時，該層堆棧具有高阻抗，而當(dāng)該層堆棧的無電抗電阻假定為第二值時，則該層堆棧具有低阻抗。
因此，通過施加其絕對值足夠高且各個層堆棧具有正的算術(shù)符號的電壓來產(chǎn)生高阻抗?fàn)顟B(tài)。根據(jù)這里所用的慣例，當(dāng)?shù)诙€上的電勢比各個存儲單元連接到其的第一線上的電勢低得多時，該層堆棧變化到低阻抗。
優(yōu)選地，該半導(dǎo)體存儲器估計該層堆棧的無電抗電阻的大小，以致，高阻抗存儲單元被檢測為所擦除的存儲單元，而低阻抗存儲單元被檢測為所編程的存儲單元。在存儲單元陣列的擦除狀態(tài)中，所有的存儲單元因此處于高阻抗。例如，具有低阻抗的、被編程的存儲單元對應(yīng)于數(shù)字“1”。因此，本發(fā)明允許選擇性地相對其他存儲單元從單個存儲單元中擦除數(shù)字“1”，即被轉(zhuǎn)換為數(shù)字“0”?？商鎿Q地，數(shù)字“0”也可以與低阻抗存儲狀態(tài)對應(yīng)，而數(shù)字“1”可以與高阻抗存儲狀態(tài)對應(yīng)。在這種情況下，選擇性的擦除將數(shù)字“0”轉(zhuǎn)換為數(shù)字“1”。
至于要被施加到該第一和第二線的電勢電平，一個優(yōu)選實(shí)施例規(guī)定，由權(quán)利要求4中所說明的公式規(guī)定該第一、第二、第三和第四電勢，在該公式中，V1表示該第一電勢，V2表示該第二電勢，V3表示該第三電勢以及V4表示該第四電勢。該第一電勢被施加到所選擇的、要被擦除的存儲單元連接到其的第一線。該第二電勢被連接到要被擦除的存儲單元連接到其的第二線。該第三電勢被施加到其他第一線，而該第四電勢被施加到其他第二線。
在說明這些電勢的電平的從屬權(quán)利要求4中的公式中，VPL是任意的參考電勢而Verasemax是擦除電壓的極限值，超過該擦除電壓的權(quán)限值時，任何存儲單元被可靠地擦除。該極限值也被如下描述；在圖3中，該極限值位于對于到高阻抗?fàn)顟B(tài)的轉(zhuǎn)換的正電壓U的范圍內(nèi)的閾值電壓分布的右手外側(cè)。在要被施加到該第一和第二線的電壓電平的公式中，OD表示至少為1的實(shí)數(shù)，而EI表示最多為1的實(shí)數(shù)。參數(shù)OD的大小與用于擦除該存儲單元的第一電勢與電勢Verasemax的電平相比超過的系數(shù)相對應(yīng)。結(jié)果，該擦除操作使得該存儲單元被更確定和更快速地擦除。
該參數(shù)EI描述了規(guī)定參數(shù)c和d的大小的上限的系數(shù)。參數(shù)c和d影響其他第一和第二線上的電勢V3和V4的電平。該系數(shù)EI表示如果施加到其他存儲單元的電壓要利用該寫入和擦除電壓的分布之間的電壓范圍則施加到其他線的電勢證明比實(shí)際可能的系數(shù)低的系數(shù)。該系數(shù)EI屬于關(guān)于其他存儲單元的無意重新編程的附加的確定性。
該參數(shù)Verasemax表示擦除電壓的極限值，超過該擦除電壓的極限值時，任何存儲單元被可靠地擦除。這意味著，該極限值表示了以低阻抗初始編程的存儲單元以其改變到高阻抗的閾值電壓的帶寬的上端。由于具有電阻性可切換的固態(tài)電解質(zhì)元件的半導(dǎo)體存儲器中的每個存儲單元的閾值電壓處于不同的電平，所以針對存儲單元陣列中的多個存儲單元只說明針對包括單獨(dú)的存儲單元的閾值電壓的隨機(jī)分布的相對大的帶寬。Verasemax表示該擦除電壓的分布的上端，每個存儲單元(如果以該電壓進(jìn)行偏壓)可以該擦除電壓可靠地變化到高阻抗。該編程電壓完全可能更高，但它要大于Verasemax。所使用的該擦除電壓和Verasemax的商通過參數(shù)OD來描述。
Verasemin表示處于從低阻抗?fàn)顟B(tài)轉(zhuǎn)換到高阻抗?fàn)顟B(tài)的閾值電壓的分布的下限的電壓。相應(yīng)地，Vwritemin表示從高阻抗?fàn)顟B(tài)轉(zhuǎn)換到低阻抗?fàn)顟B(tài)的(負(fù))閾值電壓的帶寬的上限、即根據(jù)該寫入電壓的分布內(nèi)的電壓量度U的具有最小絕對值的最大電壓值。
優(yōu)選地，該參數(shù)a、b、c和d是任意實(shí)數(shù)。然而，這些參數(shù)也可以被選擇為整數(shù)以及特別地(為了簡化)為包括零的自然數(shù)。如果考慮任何希望的數(shù)值可以用分?jǐn)?shù)有理數(shù)以足夠好的近似來表示，則這不會導(dǎo)致對該內(nèi)容的任何基本限制。
在一個實(shí)施例中，該參數(shù)具有為零的值。這意味著，雖然施加到該第一和第二線的電勢V1、V2、V3和V4的值改變，但施加到該存儲單元的、從這些電勢的兩個相應(yīng)實(shí)例之間的差獲得的電壓保持不變。當(dāng)所有存儲單元的編程狀態(tài)保持不變時，在關(guān)于否則被施加到該第一和第二線的參考電勢VPL的特定存儲單元的選擇性擦除期間，參數(shù)a只移動所有第一和第二線的電勢。
在進(jìn)一步優(yōu)選的、有利的實(shí)施例中，該參數(shù)c和d被選擇為大小相等。在這種情況下，電勢V1和V3之間的差精確地與電勢V2和V4之間的差大小相同。這樣的結(jié)果是，或者只連接到所選擇的第一線或者連接到所選擇的第二線的那些存儲單元5c和5d(圖5)都以相等大小的電壓進(jìn)行偏壓。這意味著，針對所有這些存儲單元獲得防止無意重新編程的安全系數(shù)的相同電平，特別地不管各個存儲單元是否被連接到與要被擦除的存儲單元相同的第一線或者被連接到與要被擦除的存儲單元相同的第二線。
優(yōu)選地，該半導(dǎo)體存儲器具有這樣的形式，以致，當(dāng)所有存儲單元的存儲狀態(tài)保持不變時，所有第一線和所有第二線以參考電勢進(jìn)行偏壓。
優(yōu)選地，參數(shù)b、c和d被選擇，以致負(fù)電壓被施加到即不連接到以第一電勢偏壓的第一線也不連接到以第二電勢偏壓的第二線的那些存儲單元(圖5中的5b)。該實(shí)施例是有利的，因?yàn)椴脸妷旱拈撝档膸挶染幊屉妷旱拈撝档膸捀咏?伏特的電壓值。為了選擇性地擦除存儲單元(圖5中的存儲單元5a)，正被討論的、該存儲單元被連接到其的該第一線的電勢(圖5中的11a)被提高并且正被討論的該第二線的電勢(圖5中的12a)被降低。為了阻止被連接到與所選擇的存儲單元(圖5中的5a)相同的第一線或相同的第二線的其他存儲單元(圖5中的5c、5d)同樣被擦除，其他第一線的電勢可以被降低并且其他第二線的電勢可以被升高。結(jié)果，其他存儲單元(圖5中的5b)被施加了負(fù)電壓，對于將不被編程的這些存儲單元5b，其絕對值需要足夠小。施加到這些存儲單元5b的(負(fù))電壓可以被選擇得小于(并且其絕對值大于)-Verasemin，即，該電壓被假定為在Vwritemin和Verasemin之間范圍內(nèi)的任何值，所述值特別能夠在Vwritemin和-Verasemin之間。這考慮了閾值分布的不對稱，這將在下面參照圖3來解釋。這意味著，更小、即負(fù)的但其絕對值大于-Verasemin的電壓可以被施加到存儲單元5b。這也考慮了，對于如今的固態(tài)電解質(zhì)半導(dǎo)體存儲器，Verasemin比Vwritemin的絕對值小的情況。安全方面的最終增益越大，既不連接到與要被擦除的存儲單元相同的第一線也不連接到與要被擦除的存儲單元相同的第二線的那些存儲單元(圖5中的5b)的數(shù)量在數(shù)值上就越占優(yōu)勢，這意味著，在該實(shí)施例中，在該存儲單元陣列內(nèi)完成了防止不正確編程的最大可能安全。
相應(yīng)地，參數(shù)b、c和d被優(yōu)先地如此選擇，以致被施加到既不連接到以第一電勢進(jìn)行偏壓的第一線也不連接到以第二電勢進(jìn)行偏壓的第二線的那些存儲單元(圖5中的5b)的電壓的絕對值大于正電壓的極限值(Verasemin)而小于負(fù)電壓的極限值(Vwritemin)的絕對值，低于該正電壓的極限值(Verasemin)時，擦除操作被可靠地阻止，高于該負(fù)電壓的極限值(Vwritemin)時，編程操作被可靠地阻止。這意味著，所有這些存儲單元5b具有被施加到它們的、其絕對值位于該參數(shù)Verasemin和Vwritemin的絕對值之間的總負(fù)電壓，但是，其中，Verasemin是正的，但Vwritemin是負(fù)的且具有比Verasemin大的絕對值。該實(shí)施例公開了被施加到由未選擇的第一和第二線連接的存儲單元5b的偏壓的、位于距離擦除電壓的閾值的分布特別大的間隔處的電壓范圍。
另外，參數(shù)b、c和d被如此選擇，以致，當(dāng)所選擇的存儲單元(圖5中的5a)被擦除時，施加到其他存儲單元(圖5中的5b、5c和5d)的電壓的大小小于正電壓的極限值，但高于負(fù)電壓的極限值，低于該正電壓的極限值時，擦除操作被可靠地阻止，高于該負(fù)電壓的極限值時，編程操作被可靠地阻止。然后，施加到其他存儲單元(5b、5c和5d)的電壓都位于參數(shù)Verasemin和Vwritemin之間。在這方面，在參數(shù)a和b已經(jīng)被規(guī)定之后，特別地，針對參數(shù)c和d的、權(quán)利要求4所包括的不等式需要被觀察。
至于存儲單元的設(shè)計，存儲單元中的層堆棧在固態(tài)電解質(zhì)的一側(cè)具有金屬層，當(dāng)足夠高的寫入電壓被施加到該層堆棧時，金屬離子從該金屬層擴(kuò)散到該固態(tài)電解質(zhì)中。這將存儲單元改變?yōu)榈妥杩埂Ａ硪环矫?，如果足夠高的擦除電壓被施加，那么金屬離子就從該固態(tài)電解質(zhì)中擴(kuò)散回該金屬層中，并且該存儲單元變化到高阻抗。在最簡單的情況下，該金屬層是金屬層或由金屬合金構(gòu)成的層。例如，金屬合金可以包括銀。
舉例說明，該固態(tài)電解質(zhì)和金屬層的材料成分的性質(zhì)是這樣的，以致針對多個存儲單元的擦除電壓的閾值以及編程電壓的閾值被隨機(jī)地分布到電壓范圍上，低阻抗存儲單元以該擦除電壓的閾值變化到高阻抗，高阻抗存儲單元以該編程電壓的閾值變化到低阻抗，同時擦除電壓的閾值分布在比編程電壓的閾值更寬的電壓范圍上。這是固態(tài)電解質(zhì)存儲單元的情況。然而，本發(fā)明基本上也可以被用于操作其中編程電壓的帶寬大于擦除電壓的帶寬的半導(dǎo)體存儲器。
舉例說明，該固態(tài)電解質(zhì)和金屬層的材料成分的性質(zhì)是這樣的，以致正電壓的極限值低于負(fù)電壓的極限值的絕對值，低于該正電壓的極限值時，擦除操作被可靠地阻止，高于該負(fù)電壓的極限值時，編程操作被可靠地阻止。因此，雖然參數(shù)Vwritemin是負(fù)的，但其絕對值大于參數(shù)Verasemin的絕對值。
通過例子還規(guī)定，該層堆棧的無電抗電阻的電壓相關(guān)性的性質(zhì)是這樣的，以致擦除電壓的極限值大于編程電壓的極限值的絕對值，高于該擦除電壓的極限值時，任何存儲單元被可靠地擦除，低于該編程電壓的極限值時，任何存儲單元被可靠地編程。特別地，適合于此的是其中該擦除電壓的帶寬延伸直至具有比該編程電壓的帶寬小的絕對值的電壓值的固態(tài)電解質(zhì)存儲單元。
優(yōu)選地，該層堆棧中的固態(tài)電解質(zhì)包括類似玻璃的材料。層堆棧中的固態(tài)電解質(zhì)可以包括硫族化物，特別地，該固態(tài)電解質(zhì)例如可以包括包含銀、鍺和硒的化合物。特別地，銀離子可以擴(kuò)散到該材料中。因此，該金屬層可以例如是純銀層。
最后，該第一線和該第二線彼此被布置在該層堆棧的相反側(cè)。


下面參考

本發(fā)明，其中圖1示出了具有非易失性存儲單元裝置的集成半導(dǎo)體存儲器的示意性平面圖，圖2示出了根據(jù)圖1的半導(dǎo)體存儲器中的存儲單元的透視圖，圖3示出了固態(tài)電解質(zhì)半導(dǎo)體存儲器中的寫入和擦除電壓的閾值的電壓相關(guān)性，圖4示出具有第一和第二線的半導(dǎo)體存儲器中的存儲單元陣列和用于說明本發(fā)明所基于的問題而施加到其上的電勢的示意性說明，以及圖5示出針對選擇性地擦除單個存儲單元的帶有根據(jù)本發(fā)明的其線的激勵的本發(fā)明的半導(dǎo)體存儲器中的存儲單元陣列的示意性說明。
具體實(shí)施例方式
圖1示出具有非易失性存儲單元5的裝置2的集成半導(dǎo)體存儲器1的示意性平面圖。該裝置2也具有多個第一線11和第二線12，這些線可被電氣偏壓，以便對存儲單元5進(jìn)行編程和擦除。每個存儲單元5正好被連接到一個第一線11并且正好被連接到一個第二線12；該裝置2形成交叉點(diǎn)陣列，特別地該交叉點(diǎn)陣列的存儲單元5是不需要選擇晶體管的固態(tài)電解質(zhì)存儲單元。
圖2示出根據(jù)圖1的半導(dǎo)體存儲器1中的存儲單元5的透視圖。在第一線11與第二線12交叉的位置處，將該第一線11連接到第二線12的層堆棧8被布置在該第一線11和第二線12之間。因此，通過以不同的電勢V1、V2來偏壓第一線11和第二線12，該第一線11、該層堆棧8和該第二線12可以被用來傳導(dǎo)電流I。該層堆棧8具有包括固態(tài)電解質(zhì)6以及與其相鄰的金屬層7的層。該金屬層7包括比如銀的金屬，假如絕對值足夠大的負(fù)電壓被施加在該第一線11和該第二線12之間，則該金屬可以離子形式擴(kuò)散到該固態(tài)電解質(zhì)6上的層中。這改變了層堆棧8的無電抗電阻；該存儲單元5變化到低阻抗。
圖3示出了根據(jù)圖1的固態(tài)電解質(zhì)半導(dǎo)體存儲器中的寫入和擦除電壓的閾值的相關(guān)性。針對擦除電壓或?qū)懭腚妷旱奶囟娖降奶囟ㄩ撝狄云涑霈F(xiàn)在具有相對多的固態(tài)電解質(zhì)存儲單元的集成半導(dǎo)體存儲器中的頻率被繪為施加到任意存儲單元的電壓U的函數(shù)。因此，該函數(shù)值與閾值電壓當(dāng)前假定為相關(guān)值U的存儲單元的數(shù)量相對應(yīng)。
擦除電壓的閾值G1具有在兩個極限值Verasemin和Verasemax之間的相對大的帶寬。Verasemax是擦除電壓的極限值，超過該擦除電壓的極限值時，任何存儲單元被可靠地擦除。Verasemin是正電壓的極限值，低于該正電壓的極限值時，擦除操作被可靠地阻止。那些電壓值的分布位于其間，其中，半導(dǎo)體存儲器中的存儲單元的存儲狀態(tài)從低阻抗存儲狀態(tài)變化到高阻抗存儲狀態(tài)。出于這個原因，正電壓分別將最初為低阻抗的存儲狀態(tài)轉(zhuǎn)換為高阻抗存儲狀態(tài)。對于每個存儲單元，存儲狀態(tài)恰好發(fā)生變化的閾值電壓位于Verasemin和Verasemax之間的分布范圍內(nèi)。由于可靠地擦除半導(dǎo)體存儲器中的任意存儲單元中的信息要求選擇擦除電壓，在該擦除電壓處達(dá)到高阻抗?fàn)顟B(tài)，而不管單獨(dú)激勵的存儲單元，所以在固態(tài)電解質(zhì)半導(dǎo)體存儲器中選擇比Verasemax高的擦除電壓。類似地，如果必需阻止這些其他存儲單元被無意擦除，則施加到其他存儲單元的電壓不必比Verasemin高。
寫入電壓的閾值G2位于負(fù)電壓范圍中并且具有比擦除電壓的閾值G1小的帶寬。Vwritemax是編程電壓的極限值，低于該編程電壓的極限值時，任何存儲單元被可靠地編程。這意味著，在其絕對值比Vwritemax的絕對值大的負(fù)電壓的情況下，以該電壓進(jìn)行偏壓的任何存儲單元被可靠地切換到低阻抗并且因此可以將信息寫入該存儲單元。Vwritemin是負(fù)電壓的極限值，超過該負(fù)電壓的極限值時，編程操作被可靠地阻止。寫入電壓的閾值G2的帶寬因此從Vwritemin擴(kuò)展到Vwritemax，并且該帶寬足夠小，以便可能將信息寫入根據(jù)圖1的半導(dǎo)體存儲器1中的單獨(dú)的存儲單元5，而同時不會將其他信息寫入其他存儲單元。如從圖1中可以看出，由于各個多個存儲單元5如被連接到每個第二線12那樣被連接到每個第一線11，以其絕對值大于Verasemax或Vwritemax的電壓來偏壓第一或第二線會導(dǎo)致被連接到所討論的線的所有存儲單元被編程。僅僅通過分別施加到所選擇的第一線和所選擇的第二線，對單個存儲單元的選擇性編程存取因此可被實(shí)施，在位于所選擇的第一線和所選擇的第二線之間的交叉點(diǎn)的存儲單元5上的電壓分量一起產(chǎn)生重新編程所需要的電壓。這阻止了或者被連接到與要被編程的存儲單元相同的第一線或者被連接到與要被編程的存儲單元相同的第二線的其他存儲單元的無意重新編程。
僅僅因?yàn)閷懭腚妷旱拈撝礕2的分布具有相對小的帶寬，這個過程可以被實(shí)現(xiàn)。然而，用于選擇性地擦除單獨(dú)的存儲單元的可比較的過程不是已知的，并且也是不可能的，因?yàn)樵摬脸妷旱拈撝礕1在電壓量度上具有更大的帶寬。在固態(tài)電解質(zhì)半導(dǎo)體存儲器中，因此必需一起擦除存儲單元的至少整個列、行或塊。
例如，由于要被擦除的存儲單元被連接到其的選擇擦除的第一線上的電勢被降低了該負(fù)寫入電壓的一半，并且要被擦除的存儲單元被連接到其的選擇擦除的第二線上的電勢被增加了該寫入電壓的一半，在寫期間的該存取可以被實(shí)現(xiàn)。然后，所選擇的存儲單元具有施加到其的、與該寫入電壓相對應(yīng)并且其絕對值大于Vwritemax的負(fù)電壓。連接到相同第一線的那些其他存儲單元會有為用于選擇編程的電壓大小的一半的負(fù)電壓。然而，由于用于編程的閾值G2的帶寬相對較小，所以在那施加的一半大小的電壓的絕對值足夠小，以位于圖3中極限值Vwritemin的右側(cè)并且因此不能導(dǎo)致其他存儲單元的無意編程。連接到與要被編程的存儲單元相同的第二線的那些存儲單元也被保護(hù)不會同時過寫入。同樣地，這些存儲單元具有施加到其的、其電平為寫入電壓一半的電壓，因?yàn)榈诙€上的電勢正好已被降低了該絕對值。
圖4示意性地示出具有第一和第二線的半導(dǎo)體存儲器中的存儲單元陣列并且還示出施加到這些線的電勢以及由此獲得的針對存儲單元的電壓，特別地，用于相同過程被應(yīng)用于選擇性擦除單個存儲單元的情況。擦除電壓的較大帶寬意味著這一過程不會工作，但可以參考圖4澄清本發(fā)明所基于的問題。
僅示意性地在圖4中示出的半導(dǎo)體存儲器1中的存儲單元5的裝置2包括第一線11和第二線12，為了選擇性地相對其他存儲單元5b、5c、5d來擦除位于這些線交叉的位置處的存儲單元5a，所選擇的第一線11a以及所選擇的第二線12a被分別偏壓。放大的細(xì)節(jié)示出存儲單元5的一個可能定位的例子；該放大的細(xì)節(jié)揭示了，包括固態(tài)電解質(zhì)6的各個層分別被連接到第一線11，而層堆棧8中的該金屬層7被連接到各個第二線12。當(dāng)?shù)谝痪€11上的電勢比存儲單元5連接到其的第二線12上的電勢高時，電壓U被表示為正的。圖4示出了4×4存儲單元矩陣。如上針對單個存儲單元的選擇性編程所述，如果用于擦除單個存儲單元的擦除電壓也被分成具有一半絕對值的相等大小的兩個電壓分量，則例如相對于參考電勢VPL的ΔV/2的電壓單元可以被施加到所選擇的第一線11a。此外，ΔV/2的電壓單元可以被施加到所選擇的第二線12a，以致被布置在線11a、12a交叉的位置處的存儲單元5a就有ΔV的擦除電壓并且被擦除。ΔV/2電平的擦除電壓被施加到連接到與所選擇的存儲單元5a相同的第一線11a但不同的第二線12b的那些存儲單元5c，因?yàn)樗x擇的第一線11a上的電勢正好對應(yīng)于該絕對值。ΔV/2電平的電壓同樣被施加到僅被連接到與存儲單元5a相同的第二線12a的那些存儲單元5d。
圖3揭示了成功擦除所需要的擦除電壓需要至少與Verasemax一樣大。如果擦除電壓被選擇為略高于Verasemax，它就滿足。然而，與值ΔV/2相對應(yīng)的、所使用的擦除電壓的一半在該擦除電壓的分布的帶寬內(nèi)，即在Verasemin和Verasemax之間的帶寬內(nèi)。根據(jù)針對連接到相同的第一線11a的存儲單元或者針對連接到相同的第二線12a的存儲單元的用于擦除的各個閾值G1位于哪，這些單元與存儲單元5a同時被擦除或不被擦除。對選擇性地相對所有其他存儲單元、特別是相對存儲單元5c和5d來專門可靠擦除所選擇的存儲單元5a因此是不可能的。這個原因是擦除電壓的閾值G1的大帶寬。圖4因此說明了本發(fā)明所基于的問題，即甚至當(dāng)擦除電壓在與單獨(dú)的存儲單元連接的第一線和第二線上分開時，也不能選擇性地相對所有其他存儲單元來擦除這個存儲單元，而無須可靠地阻止其他存儲單元的無意擦除。為了完成這點(diǎn)，需要實(shí)現(xiàn)在本發(fā)明提出的半導(dǎo)體存儲器中的額外的措施。
圖5示意性地示出本發(fā)明的半導(dǎo)體存儲器1中的存儲單元陣列，該存儲單元陣列具有由本發(fā)明的第一線11和第二線12進(jìn)行存儲器內(nèi)部激勵的存儲單元5的裝置2，該存儲單元5的裝置2可被單獨(dú)地、即選擇性地相對所有其他存儲單元來擦除。為了擦除所選擇的存儲單元5a，要被擦除的所選擇的存儲單元5a連接到其的所選擇的第一線11a和所選擇的第二線12a被偏壓。根據(jù)本發(fā)明，首先，所選擇的線11a、12a上的電壓變化具有與圖4中所選擇的電平不同的電平。其次，根據(jù)該發(fā)明，所有其他第一線11b與所有其他第二線12b也同時被偏壓，特別地以適當(dāng)選擇的電勢進(jìn)行偏壓。這些不同的偏壓對所有第一和第二線11a、11b、12a、12b的組合作用導(dǎo)致存儲單元5上的電壓處于這樣一個大小，以致單獨(dú)選擇的存儲單元5a可以被選擇性地擦除并且同時可靠地阻止所有其他存儲單元的無意擦除。
圖5中所表示的、針對為了只選擇性地擦除單個存儲單元5a的第一和第二線11、12需要以其進(jìn)行偏壓的電勢V1、V2、V3和V4的電平的每個公式包括表示參考電壓的參數(shù)VPL。例如，該參考電壓VPL可以是當(dāng)沒有擦除操作發(fā)生且所有存儲單元中的信息被保持時出現(xiàn)在第一和第二線上的電壓。此外，電壓V1、V2、V3和V4包括參數(shù)ΔV，該參數(shù)ΔV表示施加到要被擦除的所選擇的存儲單元5a的擦除電壓。該擦除電壓U1＝ΔV專門出現(xiàn)在要被擦除的存儲單元5a上。該第一電壓U1的電平也支配著被施加到根據(jù)本發(fā)明的第一和第二線11、12上的那些電勢V1、V2、V3和V4，以便排除其他存儲單元5c和5d的無意擦除。在圖5中所示的實(shí)施例中，這些電勢由以下公式獲得V1＝VPL+a/b*ΔVV2＝VPL+(a-b)/b*ΔVV3＝VPL+(d+a-b)/b*ΔVV4＝VPL+(a-c)/b*ΔV在這些公式中，參數(shù)a、b、c和d表示實(shí)數(shù)，然而為了簡化，這些參數(shù)可以被選擇為整數(shù)，并且特別地可以是包括0的自然數(shù)。結(jié)果，在針對電勢V1到V4的公式中，相關(guān)線上的電勢中的各個差ΔV被提供有代表小數(shù)有理數(shù)的系數(shù)并且在分母中分別具有參數(shù)b。該參數(shù)a確定要被擦除的存儲單元5a連接到其的第一線11a的電平。存儲單元5a連接到其的第二線12a所具有的電勢V2的電平如此精確地選擇，以致存儲單元5a正好包括具有擦除電壓ΔV的電平的第一電壓U1。被用于偏壓其他第二線12b的第四電勢V4的電平的公式包括另一參數(shù)c，該參數(shù)c的作用是使連接到所選擇的第一線11a但連接到與要被擦除的存儲單元5a不同的第二線12b的那些存儲單元5c以c/bΔV的第二電壓U2進(jìn)行偏壓。特別地，該系數(shù)c/b小于1但下面可以被確定得更精確。被用于進(jìn)行偏壓其他第一線11b的電勢V3的公式包括另一參數(shù)d。這意味著，被連接到所選擇的第二線12a但被連接到與要被擦除的存儲單元5a不同的第一線11b的那些存儲單元5d被以相對于參考電勢VPL的電壓U3＝d/bΔV進(jìn)行偏壓。該系數(shù)d/b也小于一并且下面可以被確定得更精確。在圖5中，既不連接到所選擇的第一線11a也不連接到所選擇的第二線11b的那些存儲單元5b以U4＝-(1-(c+d)/b)ΔV的第四電壓進(jìn)行偏壓。
在圖5所表示的、針對電勢V1到V4和電壓U1到U4的公式中，如同已經(jīng)如上描述的那樣，ΔV表示所選擇的擦除電壓。在存儲單元5a的擦除期間，為了阻止存儲單元5b、5c、5d的無意重新編程，特別是阻止存儲單元5c和5d的無意擦除，以及阻止存儲單元5b的無意編程，以下條件被建立條件1ΔV≥Verasemax條件2cbΔV≤Verasemin;dbΔV≤Verasemin]]>條件3(1-c+db)ΔV<|Vwritemin|]]>此外，參數(shù)OD(過驅(qū)動(overdrive))被確定為大于或等于1，并且表示要被擦除的存儲單元5a的擦除電壓ΔV比極限值Verasemax大了多少。因此，以下適用ΔV＝OD*Verasemax。
此外，參數(shù)EI(擦除約束(Erase Inhibit))被確定為小于或等于1，并且表示或者被連接到所選擇的第一線11a或者被連接到所選擇的第二線12a的那些存儲單元5c和5d上的所施加的電壓的絕對值比Verasemin小了多少系數(shù)。
通過在條件2中插入?yún)?shù)OD和EI，下述公式被獲得cbOD·Verasemax=dbOD·Verasemax=EI·Verasemin]]>并且，通過將參數(shù)OD和EI插入到條件3中，下述公式被得到OD·Verasemax-2EI·Verasemin＜|Vwritemin|這意味著，對于參數(shù)c和d，下述限制被規(guī)定b2(1-VwriteminOD·Verasemax)≤c≤bEI·VeraseminOD·Verasemax]]>b2(1-VwriteminOD·Verasemax)≤d≤bEI·VeraseminOD·Verasemax]]>當(dāng)參數(shù)c和d的這些條件被觀察到時，可以保證，當(dāng)選擇性地擦除存儲單元5a時，其他存儲單元5c和5d被保護(hù)防止進(jìn)行無意擦除，并且，其他既不連接到所選擇的第一線11a也不連接到所選擇的第二線12a的存儲單元5b被保護(hù)防止進(jìn)行無意編程。特別地，被施加到其他存儲單元的電壓U4可位于其中的范圍可以被如此選擇，以致該范圍不僅包括-Verasemin和Verasemin之間的電壓范圍而且另外還包括Vwritemin和-Verasemin之間的電壓范圍。這考慮了固態(tài)電解質(zhì)存儲單元的切換響應(yīng)的不對稱，并且施加到存儲單元5c和5d的電壓可以被選擇得甚至更小，因?yàn)閂writemin和-Verasemin之間的范圍中的電壓可以被施加到存儲單元5b，而不會對這些存儲單元進(jìn)行無意編程。
為了擦除存儲單元5a，例如，所選擇的第一線11a上的第一電勢V1被升高，并且所選擇的第二線11b上的第二電勢V2被降低。這樣，只被連接到兩條線11a、12a之一的那些存儲單元5c和5d同樣不會被擦除，其他線11b、12b也被偏壓。這些其他線上的偏壓V3、V4由其大小由上述不等式限制的參數(shù)c、d確定，這些不等式在這里是額外的限制。如上面已經(jīng)描述的那樣，該系數(shù)OD大于或等于1，而系數(shù)EI小于或等于1。特別地，參數(shù)c和d每個都小于b，其直接結(jié)果是只連接到所選擇的線11a、12a之一但不連接到各個其他選擇線12a、11a的存儲單元5b以小于ΔV的電壓U2或U3進(jìn)行偏壓。
針對參數(shù)c、d的電平的上述不等式同時保證，存儲單元以其進(jìn)行偏壓的電壓U2、U3小于或等于Verasemin。也確保，第四電壓U4的絕對值小于Vwritemin的絕對值。
通過選擇如上指示的第一和第二線上的電勢V1、V2、V3和V4，該集成半導(dǎo)體存儲器可以根據(jù)本發(fā)明如此運(yùn)行，以致選擇進(jìn)行選擇性擦除的任何存儲單元5a可以選擇性地相對所有其他存儲單元5b、5c、5d被擦除。優(yōu)選地，電勢V1、V2、V3和V4被同時或在同一期間、即在相同時間間隔被施加到線11a、11b、12a、12b，以致總能保證，其他存儲單元5b之一的無意擦除或過寫入被排除。
使用本發(fā)明，特別地，當(dāng)進(jìn)行寫入和當(dāng)進(jìn)行擦除時，固態(tài)電解質(zhì)存儲單元將能被使用，以致這些存儲單元能在任何單獨(dú)的存儲單元上運(yùn)行，如在具有隨機(jī)選擇存取的直接存取存儲器的情況下那樣。
參考標(biāo)記列表1 半導(dǎo)體存儲器2 裝置5 存儲單元5a 所選擇的存儲單元5b、5c、5d 其他存儲單元6 固態(tài)電解質(zhì)7 金屬層8 層堆棧11 第一線11a 所選擇的第一線11b 其他第一線12 第二線12a 所選擇的第二線12b 其他第二線a、b、c、d 參數(shù)E1、E2 閾值EI 參數(shù)I 電流ΔV 擦除電壓OD 參數(shù)U 電壓U1 第一電壓U2 第二電壓U3 第三電壓U4 第四電壓Ω 無電抗電阻V1 第一電勢V2 第二電勢V3 第三電勢
V4 第四電勢Verasemax擦除電壓的極限值，超過該擦除電壓的極限值時，任何存儲單元被可靠地擦除Verasemin正電壓的極限值，低于該正電壓的極限值時，擦除操作被可靠地阻止Vwritemax編程電壓的極限值，低于該編程電壓的極限值時，任何存儲單元被可靠地編程Vwritemin負(fù)電壓的極限值，超過該負(fù)電壓的極限值時，編程操作被可靠地阻止VPL 參考電勢。
權(quán)利要求
1.一種具有非易失性存儲單元(5)的裝置(2)的集成半導(dǎo)體存儲器(1)，—其中，裝置(2)具有多個第一線(11)和第二線(12)，為了對存儲單元(5)進(jìn)行編程和擦除可以對該多個第一線(11)和第二線(12)進(jìn)行電氣偏壓，—其中，每個存儲單元(5)被連接到第一線(11)和第二線(12)并且具有層堆棧(8)，該層堆棧(8)具有固態(tài)電解質(zhì)(6)并且被布置在存儲單元(5)被連接到其的相應(yīng)的第一線(11)和相應(yīng)的第二線(12)之間，—其中，存儲單元(5)中的層堆棧(8)具有如下形式，以致該層堆棧(8)的無電抗電阻(Ω)可以被改變了施加在相應(yīng)的第一線(11)和相應(yīng)的第二線(12)之間的電壓(U)的電平，并假定第一值(R1)處于足夠高的正電壓而不同的、第二值(R2)處于足夠高的負(fù)電壓，—其中，該第一線(11)和該第二線(12)可以被如此激勵，以致，為了選擇性地相對存儲單元裝置(2)中的所有其他存儲單元(5b、5c、5d)來選擇性地擦除所選擇的存儲單元(5a)，該第一線(11)上的和該第二線(12)上的電勢被如此分別改變，以致所選擇的存儲單元(5a)被連接到其的第一線(11a)選擇性地相對所有其他第一線(11b)以第一電勢(V1)進(jìn)行偏壓，并且所選擇的存儲單元(5a)被連接到其的第二線(12a)選擇性地相對所有其他第二線(12b)以第二電勢(V2)進(jìn)行偏壓，以及所有其他第一線(11b)以第三電勢(V3)進(jìn)行偏壓且所有其他第二線(12b)以第四電勢(V4)進(jìn)行偏壓，—其中，該第一電勢(V1)和該第二電勢(V2)之間的電勢差大于擦除電壓的極限值(Verasemax)，超過該擦除電壓的極限值時，裝置(2)中的任何存儲單元(5)被可靠地擦除，以及—其中，該第三(V3)和第四(V4)電勢是成比例的，以致在所選擇的存儲單元(5a)的選擇性擦除期間，施加到其他存儲單元(5b)的電壓是如此低，以致其他存儲單元(5b、5c、5d)中的擦除操作和編程操作被阻止。
2.如權(quán)利要求1所述的集成半導(dǎo)體存儲器，其中當(dāng)存儲單元(5)中的層堆棧(8)的無電抗電阻(Ω)假定為第一值(R1)時，該層堆棧(8)具有高阻抗，而當(dāng)該層堆棧(8)的無電抗電阻(Ω)假定為第二值(R2)時，該層堆棧(8)具有低阻抗。
3.如權(quán)利要求1或2所述的集成半導(dǎo)體存儲器，其中所述半導(dǎo)體存儲器如此估計該層堆棧(8)的無電抗電阻(Ω)的大小，以致高阻抗存儲單元被檢測為所擦除的存儲單元而低阻抗存儲單元被檢測為所編程的存儲單元。
4.如權(quán)利要求1至3之一所述的集成半導(dǎo)體存儲器，其中在下述條件的基礎(chǔ)上，所述第一(V1)、第二(V2)、第三(V3)和第四(V4)電勢被規(guī)定V1=VPL+abOD·Verasemax]]>V2=VPL+a-bbOD·Verasemax]]>V3=VPL+d+a-bbOD·Verasemax]]>V4=VPL+a-cbOD·Verasemax]]>以及b2(1-VwriteminOD·Verasemax)≤c≤bEI·VeraseminOD·Verasemax]]>b2(1-VwriteminOD·Verasemax)≤d≤bEI·VeraseminOD·Verasemax]]>—其中，VBL是任意的參考電勢，Verasemin是正電壓的極限值，低于該正電壓的極限值時，擦除操作被可靠地阻止，而Vwritemin是負(fù)電壓的極限值，高于該負(fù)電壓的極限值時，編程操作可以被可靠地阻止，—其中，OD是至少等于1的實(shí)數(shù)，而EI是至多等于1的實(shí)數(shù)。
5.如權(quán)利要求4所述的集成半導(dǎo)體存儲器，其中參數(shù)a、b、c和d是任意實(shí)數(shù)。
6.如權(quán)利要求4所述的集成半導(dǎo)體存儲器，其中參數(shù)a、b、c和d均是整數(shù)。
7.如權(quán)利要求4所述的集成半導(dǎo)體存儲器，其中參數(shù)a、b、c和d均是自然數(shù)。
8.如權(quán)利要求4至7之一所述的半導(dǎo)體存儲器，其中參數(shù)a等于0。
9.如權(quán)利要求4至8之一所述的集成半導(dǎo)體存儲器，其中參數(shù)c和d被選擇為相等大小。
10.如權(quán)利要求4至9之一所述的集成半導(dǎo)體存儲器，其中所述半導(dǎo)體存儲器具有這樣的形式，以致當(dāng)所有存儲單元(5)的存儲狀態(tài)保持不變時，所有第一線(11)和所有第二線(12)以所述參考電勢(VPL)進(jìn)行偏壓。
11.如權(quán)利要求4至10之一所述的集成半導(dǎo)體存儲器，其中參數(shù)b、c和d被如此選擇，以致負(fù)電壓(U4)被施加到既不被連接到以第一電勢(V1)進(jìn)行偏壓的第一線(11a)也不被連接到以第二電勢(V2)進(jìn)行偏壓的第二線(12a)的那些存儲單元(5b)。
12.如權(quán)利要求1至11之一所述的集成半導(dǎo)體存儲器，其中參數(shù)b、c和d被如此選擇，以致被施加到既不被連接到以第一電勢(V1)進(jìn)行偏壓的第一線(11a)也不被連接到以第二電勢(V2)進(jìn)行偏壓的第二線(12a)的那些存儲單元(5b)的電壓(U4)的絕對值大于正電壓的極限值(Verasemin)且小于負(fù)電壓的極限值(Vwritemin)的絕對值，低于該正電壓的極限值時，擦除操作被可靠地阻止，超過該負(fù)電壓的極限值時，編程操作被可靠地阻止。
13.如權(quán)利要求4至12之一所述的集成半導(dǎo)體存儲器，其中參數(shù)b、c和d被如此選擇，以致，當(dāng)所選擇的存儲單元(5a)被擦除時，施加到其他存儲單元(5b、5c、5d)的電壓(U2、U3、U4)的大小小于正電壓的極限值(Verasemin)而大于負(fù)電壓的極限值(Vwritemin)，低于該正電壓的極限值時，擦除操作被可靠地阻止，超過該負(fù)電壓的極限值時，編程操作被可靠地阻止。
14.如權(quán)利要求1至13之一所述的集成半導(dǎo)體存儲器，其中存儲單元(5)中的層堆棧(8)在該固態(tài)電解質(zhì)(6)的一側(cè)具有相應(yīng)的金屬層(7)，當(dāng)足夠高的寫入電壓被施加到該相應(yīng)的層堆棧(8)時，金屬離子(9)從該金屬層(7)被擴(kuò)散到該固態(tài)電解質(zhì)(6)。
15.如權(quán)利要求14所述的集成半導(dǎo)體存儲器，其中所述固態(tài)電解質(zhì)(6)和所述金屬層(7)的材料成分的性質(zhì)是這樣的，以致對于多個存儲單元(5)的擦除電壓的閾值(G1)和編程電壓的閾值(G2)被隨機(jī)分布在電壓范圍上，低阻抗存儲單元以該擦除電壓的閾值(G1)改變到高阻抗，高阻抗存儲單元以該編程電壓的閾值(G2)改變到低阻抗，擦除電壓的閾值(G1)分布在比編程電壓的閾值(G2)更寬的電壓范圍上。
16.如權(quán)利要求15所述的集成半導(dǎo)體存儲器，其中所述固態(tài)電解質(zhì)(6)和所述金屬層(7)的材料成分的性質(zhì)是這樣的，以致正電壓的極限值(Verasemin)小于負(fù)電壓的極限值(Vwritemin)的絕對值，低于該正電壓的極限值時，擦除操作被可靠地阻止，高于該負(fù)電壓的極限值時，編程操作被可靠地阻止。
17.如權(quán)利要求14至16之一所述的集成半導(dǎo)體存儲器，其中所述層堆棧(8)的無電抗電阻(Ω)的電壓相關(guān)性的性質(zhì)是這樣的，以致擦除電壓的極限值(Verasemax)大于編程電壓的極限值(Vwritemax)的絕對值，高于該擦除電壓的極限值時，任何存儲單元被可靠地擦除，低于該編程電壓的極限值時，任何存儲單元被可靠地編程。
18.如權(quán)利要求1至17之一所述的集成半導(dǎo)體存儲器，其中所述層堆棧(8)中的固態(tài)電解質(zhì)(6)包括類似玻璃的材料。
19.如權(quán)利要求1至18之一所述的集成半導(dǎo)體存儲器，其中所述層堆棧(8)中的固態(tài)電解質(zhì)(6)包括硫族化物。
20.如權(quán)利要求1至19之一所述的半導(dǎo)體存儲器，其中所述第一線(11)和所述第二線(12)被彼此布置在所述層堆棧(8)的相反側(cè)。
21.一種用于操作如權(quán)利要求1到20之一所述的集成半導(dǎo)體存儲器(1)的方法，其中，借助被執(zhí)行的下列步驟選擇性地相對裝置(2)中的所有其他存儲單元(5b、5c、5d)擦除存儲單元(5)的裝置(2)中的所選擇的存儲單元(5a)a)所選擇的存儲單元(5a)被連接到其的第一線(11a)以第一電勢(V1)進(jìn)行偏壓，b)所選擇的存儲單元(5a)被連接到其的第二線(12a)以第二電勢(V2)進(jìn)行偏壓，c)其他第一線(11b)以第三電勢(V3)進(jìn)行偏壓，以及d)其他第二線(12b)以第四電勢(V4)進(jìn)行偏壓。
22.如權(quán)利要求21所述的方法，其中第一電勢(V1)、第二電勢(V2)、第三電勢(V3)和第四電勢(V4)的電平按照權(quán)利要求4到9或11到13之一進(jìn)行規(guī)定。
23.如權(quán)利要求22所述的方法，其中第一電勢(V1)、第二電勢(V2)、第三電勢(V3)和第四電勢(V4)的電平分別與參考電壓(VPL)的電平不同。
24.如權(quán)利要求23所述的方法，其中第一電勢(V1)、第二電勢(V2)、第三電勢(V3)和第四電勢(V4)的電平分別與參考電壓(VPL)的電平不同，當(dāng)沒有存儲單元被擦除或編程時，該參考電壓(VPL)被用于偏壓第一線(11)和第二線(12)。
25.如權(quán)利要求22到24之一所述的方法，其中第一電勢(V1)、第二電勢(V2)、第三電勢(V3)和第四電勢(V4)的電平通過選擇參數(shù)a、b、c和d被如此規(guī)定，以致參數(shù)a不等于零，參數(shù)b和c分別與參數(shù)a不同，而參數(shù)d與參數(shù)b和a之間的差不同。
全文摘要
在其所存儲的信息由具有包括固態(tài)電解質(zhì)的各個層的層堆棧的無電抗電阻的大小表示的集成半導(dǎo)體存儲器中，出現(xiàn)以下問題，即盡管寫入電壓和擦除電壓的大閾值(G1、G2)隨著存儲單元的不同而不同意味著存儲單元可以被單獨(dú)編程的事實(shí)，但在傳統(tǒng)上，所述存儲單元不能被單獨(dú)擦除，即選擇性地相對其他存儲單元擦除。對此的原因是從電勢(Verasemin)變化到電勢(Verasemax)擦除電壓的閾值(G1)的大帶寬。本發(fā)明提出了一種半導(dǎo)體存儲器和一種用于操作該半導(dǎo)體存儲器的方法，其中所有位線和字線的同時偏壓以及電勢的特定選擇允許單個存儲單元選擇性地相對其他存儲單元來擦除。
文檔編號G11C11/00GK1819060SQ20061005990
公開日2006年8月16日 申請日期2006年1月28日 優(yōu)先權(quán)日2005年1月28日
發(fā)明者C·利奧 申請人:因芬尼昂技術(shù)股份公司