專利名稱：多電平單元存儲器器件及相關讀取方法
技術領域：
總體上講，本發(fā)明涉及一種NOR(或非)閃存存儲器器件。更具體地講，本發(fā)明涉及一種具有多電平存儲器單元的NOR閃存存儲器器件，以及一種讀取(sensing)多電平存儲器單元的邏輯狀態(tài)的方法。
背景技術：
NOR閃存存儲器是用于諸如蜂窩電話、個人數(shù)字助手(PDA)、可去除(removable)存儲卡等各種便攜式電子器件中的一種流行形式的非易失數(shù)據(jù)存儲器。所述NOR閃存存儲器尤其適用于要求高數(shù)據(jù)存取速度的應用。例如，NOR閃存存儲器通常用于存儲程序代碼。相比之下，NAND閃存存儲器通常由于其數(shù)據(jù)存取速度相對較低及其價格較便宜而用于海量數(shù)據(jù)存儲。
閃存單元包括源極和漏極，兩者均摻雜有N+型雜質；以及形成在源極和漏極之間的P型半導體基片中的溝道。所述閃存單元還包括形成在該溝道上的浮置柵極，以及形成在該浮置柵極之上的控制柵極。該浮置柵極通過一薄氧化物絕緣層與溝道分隔開，而控制柵極通過一薄氧化物絕緣層與該浮置柵極分隔開。
通過在所述控制柵極上設置高電壓(例如，12V)，同時例如通過在漏極區(qū)上設置6V并且把源極區(qū)接地而在溝道區(qū)上生成電流，從而對閃存單元進行編程。該高電壓和該電流的組合致使該電流中的某些電子通過“熱電子注入”傳送給浮置柵極。
通過在控制柵極上設置大約4.5或5V的電壓、在漏極上設置大約1V的電壓、以及在源極上設置大約0V的電壓，而讀取閃存單元。在這些條件下，電流依據(jù)有多少電子存儲在浮置柵極中而可能流經(jīng)溝道或可能不流經(jīng)溝道。因此，存儲器單元的邏輯狀態(tài)可以通過確定有多大電流流經(jīng)溝道來進行檢測。
在對存儲器單元編程的情況下，傳送給浮置柵極的電子部分地抵消了控制柵極上的電壓所生成的電場，因此，相對較小的電流流過溝道。換句話說，浮置柵極上的電子有效地提高了存儲器單元的閾值電壓，因此其不接通。另一方面，在存儲器單元還沒有進行編程的情況下，電流很容易流過溝道，因為當未對其進行編程時，控制柵極上的4.5或5V高于存儲器單元的閾值電壓。
與大多數(shù)存儲器件一樣，NOR閃存存儲器器件優(yōu)選在較小的面積上存儲大量數(shù)據(jù)。一種增加在NOR閃存存儲器器件的一個面積中存儲的數(shù)據(jù)量的方法是，增加該面積中的存儲器單元的數(shù)目。而另一種增加在NOR閃存存儲器器件的一個面積中存儲的數(shù)據(jù)量的方法是，增加存儲在每一存儲器單元中的比特的數(shù)目。
存儲一個比特數(shù)據(jù)以上的存儲器單元被稱為“多電平單元”，并且包含多電平單元的器件稱為“多電平單元器件”。例如，存儲2個比特的存儲器單元具有4個“電平”，即“邏輯狀態(tài)”“11”、“10”、“01”以及“00”。2-比特閃存單元的這4種狀態(tài)可以通過在讀取操作期間測量流過該溝道的電流量而不是通過簡單地檢測電流的存在與不存在來進行區(qū)分。通過把不同數(shù)量的電子置于浮置柵極上，可以把閃存單元編程為這4種狀態(tài)之一。
在傳統(tǒng)的多電平單元器件中，每個多電平單元的邏輯狀態(tài)通過一組感測放大器(sense amplifier)來測量，該組感測放大器適合于檢測和放大各種基準電流和流過多電平快閃單元(flash cell)的溝道的溝道電流之間的差。例如，通常，可以通過生成三(3)個基準電流，并且使用三個相應的感測放大器來比較每一個基準電流與溝道電流，從而讀取該2-比特的閃存單元。然后，利用溝道電流和這三個基準電流之間的關系來確定多電平快閃單元的邏輯狀態(tài)。例如，如果溝道電流大于所有三個基準電流，則多電平快閃單元具有邏輯狀態(tài)“11”，如果溝道電流大于其中兩個基準電流，則多電平快閃單元具有邏輯狀態(tài)“10”，余類推。
遺憾的是，使得每個感測放大器形成具有同樣特性是極為困難的。由于感測放大器特性的不匹配，難以感測到流過NOR閃存存儲器器件溝道的電流中的微小差別。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個實施例，NOR閃存存儲器器件包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)其幅值由所述不同的基準電壓所確定的基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值；以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值。
根據(jù)本發(fā)明的另一個實施例，NOR閃存存儲器器件包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)其幅值由所述不同的基準電壓所確定的基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值；鎖存電路，適合于存儲所述感測放大器所檢測的所述值；以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值。
根據(jù)本發(fā)明的另一個實施例，NOR閃存存儲器器件包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)其幅值由所述不同的基準電壓所確定的基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值；鎖存電路，適合于存儲所述感測放大器所檢測的所述值，以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值；以及轉換電路，適合于響應于所述選擇電路所生成的多個選擇信號，把所述不同的基準電壓之一提供給所述感測放大器。
根據(jù)本發(fā)明的又一個實施例，一種順序地檢測存儲在NOR閃存存儲器器件的一個存儲器單元中的兩個或兩個以上比特數(shù)據(jù)的值的方法包括根據(jù)表現(xiàn)在一個感測節(jié)點(sensing node)的電壓電平，檢測存儲在存儲器單元中的數(shù)據(jù)的一個最高有效比特的值。然后，當檢測到最高有效比特的值時，該方法還包括對感測節(jié)點進行充電，使其達到一個預定電壓電平，并且根據(jù)最高有效比特的值讀取存儲在存儲器單元中的一個最低有效比特的值。
一種順序地檢測存儲在NOR閃存存儲器器件的存儲器單元中的兩個或兩個以上比特數(shù)據(jù)的值的方法，該方法包括根據(jù)在感測節(jié)點處表現(xiàn)的電壓電平，檢測存儲在存儲器單元中的數(shù)據(jù)的最高有效比特的值。隨后，在檢測所述最高有效比特的值時，將所述感測節(jié)點預充電到預定電壓電平，該方法還包括根據(jù)所述最高有效比特的值，讀取存儲在所述存儲器單元中的最低有效比特的值。


下面將針對附圖中所示的幾個實施例對本發(fā)明進行描述。在所有附圖中，相同的標記表示相同的示例性元件、部件、或步驟，在附圖中
圖1是根據(jù)本發(fā)明實施例的NOR閃存存儲器器件的方框圖；圖2是圖1中所示鎖存電路的電路示意圖；圖3是一個波形時序圖，表示了圖1中的控制器所產(chǎn)生的控制信號的時序；以及圖4是根據(jù)本發(fā)明的另一個實施例的NOR閃存存儲器器件的方框圖；具體實施方式
以下，將參照相應的附圖描述本發(fā)明的幾個示例性實施例。這些附圖以教導實例給出。本發(fā)明的實際范圍由隨后的權利要求書限定。
這些示例性實施例總體上涉及一種含有多電平單元的NOR閃存存儲器器件。理論上，多電平單元中的每一個都可以存儲隨機個數(shù)的比特。不過，為了闡述簡單起見，下面描述的多電平單元適于每個存儲2比特。
圖1是根據(jù)本發(fā)明實施例的NOR閃存存儲器器件的方框圖。參照圖1，NOR閃存存儲器器件100包括存儲器單元1a、Y-柵極電路2a、感測放大器10a、鎖存電路20a、選擇電路30a、基準電壓生成器40a以及控制器50a。
存儲器單元1a是多電平單元，包括漏極、源極、浮置柵極以及控制柵極。在存儲器單元1a的讀操作期間，把大約1V的電壓施加于漏極，把大約4.5V或5V的電壓施加于控制柵極，以及把大約0V的電壓施加于源極。
在讀操作期間，流過存儲器單元1a的電流量取決于存儲器單元1a的邏輯狀態(tài)。存儲器單元1a存儲2個比特，因而具有4個邏輯狀態(tài)“00”、“01”、“10”以及“11”。這4個邏輯狀態(tài)中的每一個都由最高有效比特(MSB)和最低有效比特(LSB)表示。LSB被稱為LSB數(shù)據(jù)LSB_D，并且MSB被稱為MSB數(shù)據(jù)MSB_D。
感測放大器10a包括形成電流反射鏡的正金屬氧化物半導體(PMOS)晶體管P1和P2。流過存儲器單元1a的電流量與流過PMOS晶體管P1和P2的電流量相同。在本書面描述中，術語“單元電流”將意指流過存儲器單元1a的電流。
Y-柵極電路2a把存儲器單元1a連接于感測放大器10a。Y-柵極電路2a是一種包括多個串聯(lián)的負金屬氧化物半導體(NMOS)晶體管的傳統(tǒng)電路。
感測放大器10a感測并放大單元電流和基準電流之間的差。感測放大器10a包括預充電電路11a、比特線放電電路12a、感測節(jié)點預充電電路13a、基準電流生成電路14a、基準電流選擇電路15a、比特線偏壓晶體管N2以及PMOS晶體管P1和P2。
預充電電路11a響應于比特線預充電信號BLPRE，向感測放大器10a中的PMOS晶體管P1和P2提供電流。預充電電路11a包括第一和第二PMOS晶體管，第一和第二PMOS晶體管分別連接在提供電源電壓的電源與PMOS晶體管P1和P2之間。第一和第二PMOS晶體管均由比特線預充電信號BLPRE選通。
比特線放電電路12a包括連接在比特線和地之間的NMOS晶體管N3。在感測存儲器單元1a的邏輯狀態(tài)之前，NMOS晶體管N3響應于比特線放電信號BLDIS，對比特線放電。
感測節(jié)點預充電電路13a連接于感測節(jié)點SA0，感測節(jié)點SA0用作感測放大器10a的輸出端子。感測節(jié)點預充電電路13a響應初始化信號INIT將感測節(jié)點SA0預充電至初始電壓電平。然后，每當感測到存儲器單元1a的邏輯狀態(tài)，感測節(jié)點SA0的電壓電平都改變相應于單元電流的幅值的一個量。
感測節(jié)點預充電電路13a響應于初始化信號INIT，向感測節(jié)點SA0提供電源電壓。感測節(jié)點預充電電路13a包括在電源和感測節(jié)點SA0之間形成電流路徑的金屬氧化物半導體(MOS)晶體管。優(yōu)選的是，感測節(jié)點預充電電路13a包括PMOS晶體管P3。
基準電流生成電路14a連接在感測節(jié)點SA0和基準電流選擇電路15a之間。基準電流生成電路14a根據(jù)基準電壓生成器40a所輸出的不同基準電壓的各自的電平，生成在感測節(jié)點SA0和地之間流動的基準電流。
例如，基準電流生成電路14a通常包括并聯(lián)在感測節(jié)點SA0和基準電流選擇電路15a之間的NMOS晶體管N14、N15以及N16。NMOS晶體管N14、N15以及N16分別由不同基準電壓DG_L、DG_M以及DG_H加以選通?；鶞孰娏鬟x擇電路15a把NMOS晶體管N14、N15以及N16之一接地，以致在任何給定時刻不同基準電流中至多一個從感測節(jié)點SA0流向地。
基準電流選擇電路15a包括并聯(lián)在基準電流生成電路14a和地之間的多個選擇晶體管。例如，選擇晶體管通常包括并聯(lián)在基準電流生成電路14a和地之間的NMOS晶體管N11、N12以及N13。作為選擇，選擇晶體管也可包括旁路晶體管(pass transistor)或PMOS晶體管。NMOS晶體管N11、N12以及N13分別由選擇信號LSB_L、MSB_M以及LSB_H加以控制。
在存儲器單元1a的讀操作期間，基準電流生成電路14a和基準電流選擇電路15a通過激活(即，轉換到第一邏輯狀態(tài))選擇信號MSB_M來接通NMOS晶體管N12，同時維持NMOS晶體管N11和N13的關閉，生成具有第一值的基準電流。因此，基準電流流過NMOS晶體管N15和N12。把具有第一值的基準電流與單元電流加以比較，以確定MSB數(shù)據(jù)MSB_D的值。在確定了MSB數(shù)據(jù)MSB_D的值之后，通過使得選擇信號MSB_M失活(即，轉換到第二邏輯狀態(tài))而關閉NMOS晶體管N12，并且取決于MSB數(shù)據(jù)MSB_D的值，激活LSB_L或LSB_H來接通NMOS晶體管N11或N13，生成具有第二值的基準電流。把具有第二值的基準電流與單元電流加以比較，以確定LSB數(shù)據(jù)LSB_D的值。
在讀操作期間，比特線偏壓晶體管N2接收恒定直流(DC)電壓，例如1.5V，以致單元電流可以流過PMOS晶體管P1和P2。換句話說，該DC電壓接通比特線偏壓晶體管N2，以把PMOS晶體管P1和P2連接于存儲器單元1a。如果電流流過存儲器單元1a，則相同的電流隨后將流過PMOS晶體管P1和P2。
在流過PMOS晶體管P2的電流大于基準電流的情況下，感測節(jié)點SA0的電壓電平升至感測節(jié)點預充電電路13a所提供的初始電平之上。因此，可以把感測節(jié)點SA0的電壓電平的升高用來檢測MSB數(shù)據(jù)MSB_D和LSB數(shù)據(jù)LSB_D的值。
與傳統(tǒng)的多電平器件不同，感測放大器10a使用了單一的放大器電路感測存儲在存儲器單元1a中的多個比特。該放大器電路包括形成電流反射鏡的PMOS晶體管P1和P2，以及生成基準電流的NMOS晶體管N11～N16。
如以上所描述的，NOR閃存存儲器器件100執(zhí)行兩個感測操作以便感測兩個比特的數(shù)據(jù)。其使用了一種涉及單一感測放大器的串行感測技術(serialsensing technique)，以便首先檢測MSB數(shù)據(jù)MSB_D的值，然后檢測LSB數(shù)據(jù)LSB_D的值。
相比之下，傳統(tǒng)的多電平單元器件使用了一種涉及三個感測放大器的并聯(lián)感測技術，以便在大致相同的時間檢測MSB數(shù)據(jù)MSB_D和LSB數(shù)據(jù)LSB_D的值。然而，如以上所描述的，傳統(tǒng)的多電平單元器件由于頻繁出現(xiàn)在三個感測放大器之間的不匹配而易于出錯。由于NOR閃存存儲器器件100僅使用了一個感測放大器，所以其避免了不匹配的問題。
鎖存電路20a通過感測放大器10a的輸出端子接收感測節(jié)點SA0的電壓電平。鎖存電路20a響應鎖存啟動信號(enable signal)ENLAT，而鎖存感測節(jié)點SA0的電壓電平，并且根據(jù)感測節(jié)點SA0的電壓電平輸出MSB數(shù)據(jù)MSB_D的值。以下，將針對圖2更詳細地描述鎖存電路20a的構造與操作。
選擇電路30a從鎖存電路20a接收MSB數(shù)據(jù)MSB_D的值和MSB啟動信號ENMBS。當啟動信號ENMBS被激活時，選擇電路30a激活選擇信號MSB_M，并且使得選擇信號LSB_L和LSB_H失活。當MSB啟動信號被失活時，選擇電路30a依據(jù)MSB數(shù)據(jù)MSB_D的值激活選擇信號LSB_L或者LSB_H，并且使得選擇信號MSB_M失活。
在讀操作開始時，MSB啟動信號ENMBS通常被激活，因此選擇信號MSB_M被激活，從而導致鎖存電路20a鎖存并且輸出MSB數(shù)據(jù)MSB_D的值。然后，選擇電路30a接收MSB數(shù)據(jù)MSB_D的值，并且失活MSB啟動信號。選擇電路30a接收MSB數(shù)據(jù)MSB_D，而且如果MSB數(shù)據(jù)MSB_D的值為邏輯“1”，選擇電路30a激活選擇信號LSB_L。否則，如果MSB數(shù)據(jù)MSB_D的值為邏輯“0”，選擇電路30a激活選擇信號LSB_H。
基準電壓生成器40a生成不同的基準電壓。在圖1中，基準電壓具有三個不同的電壓電平?；鶞孰妷篋G_M用于生成用于檢測MSB數(shù)據(jù)MSB_D的值的基準電流，基準電壓DG_L和DG_H用于生成用于檢測LSB數(shù)據(jù)LSB_D的值的基準電流。
在讀操作期間，控制器50a向感測感測放大器10a、鎖存電路20a以及選擇電路30a提供控制信號ENLAT、ENMAS以及INIT。以下，針對圖3描述從控制器50a所提供的各個控制信號之間的時序關系。
圖2是圖1中所示鎖存電路20a的實施例的電路圖。在圖2中，鎖存電路20a包括三態(tài)緩沖器21a和數(shù)據(jù)鎖存器22a。
三態(tài)緩沖器21a包括連接于感測放大器10a的輸出端子的反相器以及一條數(shù)據(jù)線DL。反相器包括PMOS晶體管P5和NMOS晶體管N5。
三態(tài)緩沖器21a還包括響應于鎖存啟動信號ENLAT和反向鎖存啟動信號nENLAT而被接通或關閉的PMOS晶體管P4和NMOS晶體管N4。PMOS晶體管P4連接在PMOS晶體管P5和數(shù)據(jù)線DL之間，并且NMOS晶體管N4連接在數(shù)據(jù)線DL和NMOS晶體管N5之間。NMOS晶體管N4接收鎖存啟動信號ENLAT，PMOS晶體管P4接收反向鎖存啟動信號nENLAT。
當在感測放大器10a輸出端子處表現(xiàn)的感測節(jié)點SA0的電壓電平為“高”，并且鎖存啟動信號ENLAT被激活時，NMOS晶體管N5和N4分別被接通，以把數(shù)據(jù)線DL接地。在存儲器單元1a上執(zhí)行讀操作之前，鎖存啟動信號ENLAT被激活，以對數(shù)據(jù)線DL進行放電。
數(shù)據(jù)鎖存器22包括兩個反相器INV1和INV2，以及旁路晶體管PT1。反相器INV1和INV2鎖存來自數(shù)據(jù)線DL的數(shù)據(jù)，并且旁路晶體管PT1響應于鎖存啟動信號ENLAT和反向鎖存啟動信號nENLAT而被接通。當反向鎖存啟動信號nENLAT被激活時，數(shù)據(jù)鎖存器22a鎖存三態(tài)緩沖器21a的輸出值。
圖3是一個波形時序圖，說明了控制器50a所輸出的控制信號的時序。具體地講，圖3描述了存儲器單元1a的讀操作期間控制信號的時序。
參照圖3，比特線放電信號BLDIS被激活，以對連接于存儲器單元1a的比特線進行放電。然后，比特線預充電信號BLPRE被失活，以接通預充電電路11a中的第一和第二PMOS晶體管，從而將感測節(jié)點SA0充電至“高”電平。
響應于MSB啟動信號ENMSB的激活，選擇信號MSB_M被激活，以生成流過NMOS晶體管N12和N15的基準電流。因此，可由基準電壓DG_M確定基準電流的幅值。
感測放大器10a感測與放大單元電流和基準電流之間的差。當單元電流大于基準電流時，感測節(jié)點SA0的電壓電平增高。否則，如果單元電流小于基準電流，則感測節(jié)點SA0的電壓電平降低。因此，感測節(jié)點SA0的電壓電平用于確定存儲器單元1a中的MSB數(shù)據(jù)MSD_D的邏輯狀態(tài)。在MSB數(shù)據(jù)MSB_D為邏輯“1”的情況下，感測節(jié)點SA0的電壓電平增高，或者其保持在“高”電平上。在MSB數(shù)據(jù)MSB_D為邏輯“0”的情況下，感測節(jié)點的電壓電平降至“低”電平。在圖3中，把相應的“高”和“低”電壓電平標記成“接通單元(1)”和“關閉單元(0)”。
接下來，鎖存啟動信號ENLAT被激活，以使鎖存電路20a鎖存感測節(jié)點SA0的電壓電平，并且將其存儲為MSB數(shù)據(jù)比特MSB_D。
然后，把初始化信號INIT輸入于感測節(jié)點預充電電路13a，以將感測節(jié)點SA0充電至“高”電平。接下來，MSB啟動信號ENMSB被失活，并且由鎖存電路20a輸出MSB數(shù)據(jù)MSB_D。
當MSB啟動信號MSB_D被失活時，選擇電路30a依據(jù)MSB數(shù)據(jù)比特MSB_D的值生成選擇信號LSB_L或選擇信號LSB_H。在MSB數(shù)據(jù)比特MSB_D的值為邏輯“1”的情況下，生成選擇信號LSB_L，而在MSB數(shù)據(jù)比特MSB_D的值為邏輯“0”的情況下，生成選擇信號LSB_H。
在生成選擇信號LSB_L的情況下，由基準電壓DG_L確定基準電流的幅值。作為選擇，在生成選擇信號LSB_H的情況下，由基準電壓DG_H確定基準電流的幅值。基準電壓DG_L和DG_H控制基準電流的幅值，以致感測放大器10a可以確定存儲在存儲器單元1a中的LSB數(shù)據(jù)LSB_D的值。
為了進一步說明感測放大器10a的操作，將介紹一個具體的實例，其中，MSB數(shù)據(jù)MSB_D為邏輯“1”，LSB數(shù)據(jù)LSB_D的值為邏輯“0”。
在這些條件下，生成第一基準電流，以檢測MSB數(shù)據(jù)MSB_D的值。由于MSB數(shù)據(jù)MSB_D的值為邏輯“1”，所以基準電流將小于或等于單元電流，因此感測節(jié)點SA0的電壓電平將保持“高”，而且鎖存電路20a將存儲該“高”電壓電平。然后，將生成第二基準電流，以檢測LSB數(shù)據(jù)LSB_D的值。由于LSB數(shù)據(jù)LSB_D的值為邏輯“0”，所以基準電流將大于單元電流，因此感測節(jié)點SA0的電壓電平將降至“低”電壓電平，而且鎖存電路20a將把該“低”電壓電平存儲為LSB數(shù)據(jù)LSB_D。
鎖存電路20a鎖存MSB數(shù)據(jù)MSB_D和LSB數(shù)據(jù)比特LSB_D，并且通過輸出節(jié)點D0輸出該數(shù)據(jù)。
圖4是一個方框圖，描述了根據(jù)本發(fā)明的另一個實施例的NOR閃存存儲器器件。參照圖4，NOR閃存存儲器器件200包括存儲器單元1b、Y-柵極電路2b、感測放大器10b、鎖存電路20b、選擇電路30b、轉換電路35b、基準電壓生成器40b以及控制器50b。存儲器單元1b、Y-柵極電路2b、鎖存電路20b、選擇電路30b、基準電壓生成器40b以及控制器50b與圖1～3中所描述的相應的元件1a、2a、20a、30a、40a以及50a相同。
感測放大器10b包括預充電電路11b、比特線放電電路12b、感測節(jié)點預充電電路13b以及基準電流生成電路14b。此處，預充電電路11b、比特線放電電路12b以及感測節(jié)點預充電電路13b與相對圖1所描述的相應的元件11a、12b以及13b相同?；鶞孰娏魃呻娐?4b響應于基準電壓Vref，生成基準電流?；鶞孰娏魃呻娐?4b通常包括NMOS晶體管N1。
轉換電路35包括分別由選擇信號MSB_M、LSB_L以及LSB_H加以控制的第一、第二以及第三轉換器41、42以及43。通常，轉換器41、42以及43包括旁路晶體管、NMOS晶體管、或者PMOS晶體管。轉換電路35b向基準電流生成電路14b提供基準電壓Vref。
當接通第一轉換器41時，轉換電路35b向基準電流生成電路14b提供第一基準電壓DG_M。當檢測存儲在存儲器單元1b中的MSB數(shù)據(jù)MSB_D的電平時，第一基準電壓DG_M用于生成基準電流。當接通第二或第三轉換器42或43時，轉換電路35b向基準電流生成電路14b提供第二或第三基準電壓DG_L或DG_H。當檢測存儲在存儲器單元1b中的LSB數(shù)據(jù)LSB_D時，第二或第三基準電壓DG_L或DG_H用于生成基準電流。
由于NOR閃存存儲器器件200接收單一的NMOS晶體管上的不同基準電壓，所以消除了基于晶體管不匹配的基準電流的偏差。
如以上所提到的，根據(jù)本發(fā)明實施例的NOR閃存存儲器器件使用了串行感測技術來檢測NOR閃存單元的邏輯狀態(tài)。該串行感測技術使用了單一的感測放大器，以避免通常因傳統(tǒng)多電平單元器件中不匹配的感測放大器所引發(fā)的錯誤。
以上的優(yōu)選實施例僅為教導實例。該領域中的普通熟練技術人員將會認識到在不脫離以下權利要求所限定的本發(fā)明的范圍的情況下，可以對這些示范性實施例的形式與細節(jié)進行多方面的修改。
要求均在2004年12月15日提出的申請?zhí)枮?004-106388和2004-106390的韓國專利申請的優(yōu)先權，特將它們所公開的全部內(nèi)容并入此處，以作參考。
權利要求
1.一種NOR閃存存儲器器件，包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值，該基準電流的幅值由所述不同的基準電壓確定；以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值。
2.根據(jù)權利要求1所述的NOR閃存存儲器器件，其中，所述感測放大器包括基準電流生成電路，連接于感測節(jié)點，并且適合于從所述基準電壓生成器接收所述不同的基準電壓；以及基準電流選擇電路，連接在所述基準電流生成電路和地之間，并且適合于從所述選擇電路接收多個選擇信號；其中，基準電流選擇電路適合于響應于所述多個選擇信號，通過相應于所述不同的基準電壓的不同的電流路徑，把感測節(jié)點連接到地；以及其中，基準電流的幅值取決于所述不同電流路徑中的哪一個把所述感測節(jié)點連接到地。
3.根據(jù)權利要求2所述的NOR閃存存儲器器件，其中，所述基準電流生成電路包括多個負金屬氧化物半導體(NMOS)晶體管，并聯(lián)在所述感測節(jié)點和地之間，并且分別由所述不同的基準電壓控制。
4.根據(jù)權利要求3所述的NOR閃存存儲器器件，其中，所述基準電流選擇電路包括多個轉換器，并聯(lián)在NMOS晶體管和地之間，并且分別由所述多個選擇信號控制。
5.根據(jù)權利要求4所述的NOR閃存存儲器器件，其中，每一個轉換器都包括NMOS晶體管。
6.根據(jù)權利要求1所述的NOR閃存存儲器器件，其中，所述感測放大器包括基準電流生成電路，適合于根據(jù)所述不同的基準電壓確定所述基準電流的幅值。
7.根據(jù)權利要求6所述的NOR閃存存儲器器件，其中，所述基準電流生成電路連接在感測節(jié)點和地之間。
8.根據(jù)權利要求7所述的NOR閃存存儲器器件，其中，所述基準電流生成電路包括負金屬氧化物半導體(NMOS)晶體管，連接在所述感測節(jié)點和地之間。
9.根據(jù)權利要求1所述的NOR閃存存儲器器件，還包括感測節(jié)點預充電電路，適合于在所述感測放大器檢測到所述兩個或兩個以上比特數(shù)據(jù)中的最高有效比特的值之后，將連接于所述基準電流生成電路的感測節(jié)點預充電至預定電壓電平。
10.根據(jù)權利要求9所述的NOR閃存存儲器器件，其中，所述預定電壓電平為電源電壓電平。
11.根據(jù)權利要求9所述的NOR閃存存儲器器件，其中，所述感測節(jié)點預充電電路包括金屬氧化物半導體(MOS)晶體管，在電源和所述感測節(jié)點之間形成電流路徑。
12.一種NOR閃存存儲器器件，包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值，該基準電流的幅值由所述不同的基準電壓確定；鎖存電路，適合于存儲所述感測放大器所檢測的所述值；以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值。
13.根據(jù)權利要求12所述的NOR閃存存儲器器件，其中，感測放大器包括基準電流生成電路，連接于感測節(jié)點，并且適合于從所述基準電壓生成器接收所述不同的基準電壓；基準電流選擇電路，連接在所述基準電流生成電路和地之間，并且適合于從所述選擇電路接收多個選擇信號；以及感測節(jié)點預充電電路，適合于在所述感測放大器檢測到所述兩個或兩個以上比特數(shù)據(jù)中的最高有效比特的值之后，將連接于所述基準電流生成電路的感測節(jié)點預充電至預定電壓電平；其中，所述基準電流選擇電路適合于響應于所述多個選擇信號，通過相應于所述不同的基準電壓的不同的電流路徑，把所述感測節(jié)點連接到地；以及其中，所述基準電流的幅值取決于所述不同電流電路中的哪一個把所述感測節(jié)點連接到地。
14.根據(jù)權利要求13所述的NOR閃存存儲器器件，其中，所述基準電流選擇電路包括多個負金屬氧化物半導體(NMOS)晶體管，并聯(lián)在所述感測節(jié)點和地之間，并且適合于響應于所述不同的基準電壓而在所述感測節(jié)點和地之間形成不同的電流路徑。
15.根據(jù)權利要求14所述的NOR閃存存儲器器件，其中，所述基準電流選擇電路包括多個轉換器，并聯(lián)在所述NMOS晶體管和地之間，并且由所述多個選擇信號控制。
16.根據(jù)權利要求13所述的NOR閃存存儲器器件，其中，所述感測節(jié)點預充電電路包括金屬氧化物半導體(MOS)晶體管，連接在電源和所述感測節(jié)點之間。
17.根據(jù)權利要求12所述的NOR閃存存儲器器件，其中，所述鎖存電路包括三態(tài)緩沖器，適合于接收所述感測放大器所檢測的所述數(shù)據(jù)比特的值；數(shù)據(jù)鎖存器，適合于存儲所述三態(tài)緩沖器所產(chǎn)生的輸出值；以及數(shù)據(jù)線，連接所述三態(tài)緩沖器和所述鎖存器；其中，在接收到所述感測放大器所檢測的所述數(shù)據(jù)比特的每一值之前，所述三態(tài)緩沖器對所述數(shù)據(jù)線進行放電。
18.一種NOR閃存存儲器器件，包括存儲器單元，適合于存儲兩個或兩個以上比特的數(shù)據(jù)；基準電壓生成器，適合于生成多個不同的基準電壓；感測放大器，適合于根據(jù)基準電流順序地檢測所述兩個或兩個以上比特的數(shù)據(jù)的值，該基準電流的幅值由所述不同的基準電壓確定；鎖存電路，適合于存儲所述感測放大器所檢測的所述值，以及選擇電路，適合于選擇所述不同基準電壓中的哪一個來確定所述基準電流的幅值；以及轉換電路，適合于響應于所述選擇電路所生成的多個選擇信號，把所述不同的基準電壓之一提供給所述感測放大器。
19.根據(jù)權利要求18所述的NOR閃存存儲器器件，其中，所述感測放大器包括基準電壓生成電路，連接在所述感測節(jié)點和地之間，并且適合于根據(jù)提供給所述感測放大器的所述基準電壓的電平，生成所述基準電流；以及感測節(jié)點預充電電路，連接于所述感測節(jié)點，并且適合于在所述感測放大器檢測到最高有效比特數(shù)據(jù)的值之后，將所述感測節(jié)點預充電至預定電壓電平。
20.根據(jù)權利要求19所述的NOR閃存存儲器器件，其中，所述基準電流生成電路包括負金屬氧化物半導體(NMOS)晶體管，連接在所述感測節(jié)點和地之間。
21.根據(jù)權利要求19所述的NOR閃存存儲器器件，其中，所述感測節(jié)點預充電電路包括連接在電源和所述感測節(jié)點之間的金屬氧化物半導體(MOS)晶體管。
22.根據(jù)權利要求18所述的NOR閃存存儲器器件，其中，所述鎖存電路包括三態(tài)緩沖器，適合于接收所述感測放大器所檢測的所述數(shù)據(jù)比特的值；數(shù)據(jù)鎖存器，適合于存儲所述三態(tài)緩沖器所產(chǎn)生的輸出值；以及數(shù)據(jù)線，連接所述三態(tài)緩沖器和所述鎖存器；其中，在接收到所述感測放大器所檢測的所述數(shù)據(jù)比特的值之前，所述三態(tài)緩沖器對所述數(shù)據(jù)線進行放電。
23.一種順序地檢測存儲在NOR閃存存儲器器件的存儲器單元中的兩個或兩個以上比特數(shù)據(jù)的值的方法，該方法包括根據(jù)在感測節(jié)點處表現(xiàn)的電壓電平，檢測存儲在存儲器單元中的數(shù)據(jù)的最高有效比特的值；在檢測所述最高有效比特的值時，將所述感測節(jié)點預充電到預定電壓電平；以及根據(jù)所述最高有效比特的值，感測存儲在所述存儲器單元中的最低有效比特的值。
24.根據(jù)權利要求23所述的方法，其中，響應于所述最高有效比特啟動信號ENMSB，檢測最高有效比特的值。
25.根據(jù)權利要求23所述的方法，其中，預定電壓電平為電源電壓。
全文摘要
一種NOR閃存存儲器器件包括適合于存儲至少兩個比特數(shù)據(jù)的存儲器單元。通過生成檢測最高有效比特(MSB)的值的、具有第一幅值的基準電流，以及生成檢測最低有效比特(LSB)的值的、具有第二幅值的基準電流，在存儲器單元上執(zhí)行讀操作。在讀操作期間，通過把第一和第二基準電流與流過存儲器單元的電流量進行比較，檢測MSB和LSB的各自的值。根據(jù)基準電壓生成器所生成的不同的基準電壓確定第一和第二基準電流的各自的幅值。
文檔編號G11C7/00GK1822227SQ20051013161
公開日2006年8月23日 申請日期2005年12月15日 優(yōu)先權日2004年12月15日
發(fā)明者金大漢, 李升根 申請人:三星電子株式會社