專利名稱：用于修復(fù)半導(dǎo)體存儲器件的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于修復(fù)半導(dǎo)體存儲器件的裝置和方法，并且更具體地，涉及用于修復(fù)具有開放式位線架構(gòu)的半導(dǎo)體存儲器件的裝置和方法。
背景技術(shù)：
通常來說，冗余器件是使用備用位線替換與單元陣列的可能的缺陷單元相連的位線的缺陷修復(fù)器件。當(dāng)對應(yīng)于缺陷單元的地址被應(yīng)用到存儲器件時(shí)，選擇缺陷單元的正常路徑被斷開，并且冗余器件促使使能與已修復(fù)的單元相連的位線以執(zhí)行冗余操作。
冗余方案根據(jù)用來替換缺陷單元的備用存儲單元的類型而被分類為行冗余類型或者列冗余類型。行冗余技術(shù)用備用行(或者冗余字線)替換缺陷單元，以及列冗余技術(shù)用備用列(或者冗余位線)替換缺陷單元。行冗余技術(shù)進(jìn)一步被分類為折疊式位線類型或者開放式位線類型。在折疊式位線行冗余技術(shù)中，在一個(gè)存儲單元塊中形成的位線和位線帶(bar)被連接到一個(gè)讀出放大器。在開放式位線行冗余技術(shù)中，在不同的存儲單元塊中形成的位線和位線帶被連接到一個(gè)讀出放大器。
圖1是說明具有折疊式位線讀出放大器的常規(guī)存儲器件的數(shù)據(jù)輸出操作的概念圖表。在圖1中，假定每一條位線都被連接到一個(gè)讀出放大器(S/A)。當(dāng)選擇對應(yīng)于行地址的字線W/L并且使能對應(yīng)于列地址的位線時(shí)，每一S/A通過所述使能的位線讀出數(shù)據(jù)，并且經(jīng)由多個(gè)數(shù)據(jù)管腳DQ＝0，1，2，3，4，5，6，7輸出所讀出的數(shù)據(jù)。一個(gè)具有塊A1和塊B1的單元陣列塊(或者存儲體)在圖1中被說明，并且塊A1和B1的每一個(gè)都包括8K(K表示數(shù)字1024)條字線W/L。行地址是0-8K之一的字線W/L在圖1中被說明。
因?yàn)樵跇?biāo)準(zhǔn)W/L使能操作中，在8K的刷新范圍內(nèi)使能一條字線W/L，所以在一個(gè)單元陣列塊中使能兩條字線W/L 1和W/L 2。以與上述相同的方式，在所有行塊中使能字線W/L。同樣，以與標(biāo)準(zhǔn)W/L使能操作相同的方式，而處理行冗余使能操作。
當(dāng)行冗余修復(fù)技術(shù)被應(yīng)用到常規(guī)的折疊式位線讀出放大器時(shí)，缺陷W/L以1∶1的基準(zhǔn)被備用W/L替換。例如，對應(yīng)于缺陷W/L的備用W/L以與上述相同的方式在8K的刷新范圍內(nèi)被使能，并因而兩條W/L被使能。
然而，在具有開放式位線S/A架構(gòu)的存儲器件中，偽(dummy)位線存在于存儲體的最后一個(gè)邊塊。偽位線處理方法通常被分類為圓邊塊處理方法或者直邊塊處理方法。圖2和3示意性地描繪了用于處理偽位線的直邊塊處理方法。特別地，圖2是說明兩條字線被使能并因而八個(gè)DQ數(shù)據(jù)被具有常規(guī)的開放式位線讀出放大器的存儲器件輸出的情況的概念圖表，以及圖3是說明三條字線被使能并因而八個(gè)DQ數(shù)據(jù)被具有常規(guī)的開放式位線讀出放大器的存儲器件輸出的情況的概念圖表。圖2和3說明具有塊A2和B2的一個(gè)單元陣列塊，其中，塊A2和B2的每一個(gè)都包括8K字線W/L。
參考圖2，塊A2包括對應(yīng)于0-255的行地址X的第一邊子塊10(即，左邊塊)和對應(yīng)于256-8K的行地址X的第一主子塊20。塊B2包括對應(yīng)于0-255的行地址X的第二邊子塊30(即，中心假邊塊)、對應(yīng)于256-8K的行地址X的第二主子塊40、以及對應(yīng)于0-255的行地址X的偽子塊50。
如圖2所述，當(dāng)主塊20和40的W/L在開放式位線S/A架構(gòu)中被使能時(shí)，兩條W/L 12和22以與折疊式位線S/A架構(gòu)相同的方式被使能，并因而全部八個(gè)DQ數(shù)據(jù)被輸出。另外，在行冗余操作中，從主塊20和40中選擇的冗余單元的兩條W/L以與常規(guī)的折疊式位線技術(shù)相同的方式被使能。
然而，當(dāng)需要使用第一邊子塊10、第二邊子塊30和偽子塊50輸出DQ數(shù)據(jù)時(shí)，如圖3所示，必須使能三條W/L 11、13和21(不是兩條W/L)。因此，使用子塊輸出DQ數(shù)據(jù)的情況不同于使用主塊輸出DQ數(shù)據(jù)的情況。同樣，當(dāng)行缺陷出現(xiàn)在第一邊子塊10、第二邊子塊30和偽子塊50時(shí)，對應(yīng)的行冗余修復(fù)操作必須以不同于標(biāo)準(zhǔn)操作的方式被處理。
此外，倘若通過直邊塊處理方法處理具有常規(guī)的開放式位線架構(gòu)的存儲器件的偽位線，則當(dāng)在自身塊(self-block)中執(zhí)行修復(fù)處理時(shí)，修復(fù)的有效性被降低。

發(fā)明內(nèi)容
本發(fā)明的示范性實(shí)施例通常包括用于修復(fù)具有開放式位線讀出放大器架構(gòu)的半導(dǎo)體存儲器件的方法，當(dāng)DQ數(shù)據(jù)通過使能三條字線而被輸出時(shí)，允許使用直邊塊而處理可能的行缺陷。另外，本發(fā)明的示范性實(shí)施例包括用于修復(fù)具有開放式位線讀出放大器架構(gòu)的半導(dǎo)體存儲器件的裝置，當(dāng)DQ數(shù)據(jù)通過使能三條字線而被輸出時(shí)，允許使用直邊塊而處理可能的行缺陷。
特別地，一種當(dāng)單元陣列塊的三條字線基本同時(shí)被使能時(shí)、用于修復(fù)具有開放式位線架構(gòu)的半導(dǎo)體存儲器件的方法，包括選擇用于替換與所述三條字線之一耦合的缺陷存儲單元的冗余單元；確定是否使能與所述缺陷存儲單元耦合的字線；禁止與所述缺陷存儲單元耦合的讀出放大器；確定是否使能與由于所述冗余單元的替換而被重復(fù)選擇的位線對應(yīng)的存儲單元的字線；禁止與所述重復(fù)選擇的位線對應(yīng)的存儲單元的讀出放大器；并且禁止所述冗余單元。
在本發(fā)明的另一個(gè)示范性實(shí)施例中，提供一種當(dāng)單元陣列塊的三條字線基本被同時(shí)使能時(shí)、用于修復(fù)具有開放式位線架構(gòu)的半導(dǎo)體存儲器件的裝置，所述單元陣列塊包括具有第一邊子塊和第一主子塊的第一塊、具有第二邊子塊和第二主子塊的第二塊、以及偽子塊。所述裝置包括第一邊子塊控制電路，其基于行地址和用于選擇用來替換缺陷存儲單元的冗余單元的冗余選擇信號，而生成第一字線控制信號以禁止所述第一邊子塊的第一字線，并且生成第一讀出放大器控制信號以禁止與所述第一邊子塊的第一字線耦合的第一讀出放大器。該裝置包括偽子塊控制電路，其基于行地址和所述冗余選擇信號，而生成第二字線控制信號以禁止所述偽子塊的第二字線，并且生成第二讀出放大器控制信號以禁止與所述偽子塊的第二字線耦合的第二讀出放大器。該裝置還包括所述第二邊子塊的字線控制電路，生成第三字線控制信號以確定是否應(yīng)使能所述第二邊子塊的第三字線；以及所述第二邊子塊的讀出放大器控制電路，生成第三讀出放大器控制信號以禁止與所述第二邊子塊的第三字線的第一邊耦合的第三讀出放大器，并且生成第四讀出放大器控制信號以禁止與所述第二邊子塊的第三字線的第二邊耦合的第四讀出放大器。
本發(fā)明的這些和其他示范性實(shí)施例、特征、方面和優(yōu)點(diǎn)將會被描述，并且當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，將根據(jù)下述示范性實(shí)施例的詳細(xì)描述而變得更加明顯。


圖1是說明具有折疊式位線讀出放大器的常規(guī)存儲器件的數(shù)據(jù)輸出操作的概念圖表。
圖2用示意圖說明兩條字線被使能并因而八個(gè)DQ數(shù)據(jù)由具有常規(guī)開放式位線讀出放大器的存儲器件輸出的方法。
圖3用示意圖說明三條字線被使能并因而八個(gè)DQ數(shù)據(jù)由具有常規(guī)開放式位線讀出放大器的存儲器件輸出的方法。
圖4用示意圖說明當(dāng)缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的主塊時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法。
圖5用示意圖說明當(dāng)缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的第一邊子塊時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法。
圖6是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第一邊子塊的第一邊子塊控制電路的電路圖。
圖7是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的偽子塊的偽子塊控制電路的電路圖。
圖8是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的第二邊子塊控制電路的電路圖。
圖9是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的字線選擇的第二邊子塊字線控制電路的電路圖。
圖10是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的左讀出放大器的第二邊子塊讀出放大器控制電路的電路圖。
圖11是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的右讀出放大器的第二邊子塊讀出放大器控制電路的電路圖。
圖12是說明當(dāng)缺陷發(fā)生在圖5中的第一邊子塊時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法的時(shí)序圖。
圖13用示意圖說明當(dāng)缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的偽子塊時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法。
圖14用示意圖說明當(dāng)缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的第二邊子塊的兩個(gè)讀出放大器時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法。
圖15是說明當(dāng)缺陷發(fā)生在圖14中的第二邊子塊的兩個(gè)讀出放大器時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)處理的時(shí)序圖。
圖16用示意圖說明當(dāng)缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的第二邊子塊的一個(gè)讀出放大器時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)方法。
圖17是說明當(dāng)缺陷發(fā)生在圖16中的第二邊子塊的一個(gè)讀出放大器時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)處理的時(shí)序圖。
具體實(shí)施例方式
在示范性實(shí)施例的以下描述中，可以理解的是，盡管術(shù)語第一、第二等等在此可被用于描述各種元件，但是這些元件不應(yīng)當(dāng)被這些術(shù)語所限制。這些術(shù)語僅僅用于將一個(gè)元件與另一個(gè)相區(qū)別。例如，第一元件可以被稱為第二元件，并且，與之類似地，第二元件可以被稱為第一元件，而不會脫離本發(fā)明的范圍。如這里所使用的，術(shù)語“和/或”包括所列出的關(guān)聯(lián)項(xiàng)目的一個(gè)或者多個(gè)的任何和全部組合。
可以進(jìn)一步理解的是，當(dāng)元件被稱為被“連接”或者“耦合”到另一個(gè)元件時(shí)，其可以被直接連接或耦合到其他元件或者可能存在居間元件。相反地，當(dāng)元件被稱為被“直接連接”或者“直接耦合”到另一個(gè)元件時(shí)，不存在居間元件。此外，用于描述元件之間關(guān)系的其他詞語應(yīng)當(dāng)以相似的方式進(jìn)行解釋(例如，“在..之間”對“直接在..之間”、“相鄰”對“直接相鄰”等)。
在此使用的術(shù)語只是用于描述特定的實(shí)施例的目的，并且其不應(yīng)當(dāng)被解釋為給予所要求保護(hù)的發(fā)明的范圍任何不適當(dāng)?shù)南拗?。如這里所使用的，單數(shù)形式“a”、“an”和“the”旨在包括復(fù)數(shù)形式，除非上下文有其他明確的指示?？梢员贿M(jìn)一步理解的是，術(shù)語“包括”、“包括有”、“包含”和/或“包含有”，當(dāng)在此使用時(shí)，特指闡述的特征、實(shí)體、步驟、操作、元件和/或組件的存在，但是不排除一個(gè)或者多個(gè)其他特征、實(shí)體、步驟、操作、元件、部件和/或它們的組合的存在或者附加。
除非另外定義，在此使用的所有的術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員所通常理解的含義相同的含義?？梢赃M(jìn)一步理解的是，例如在那些通常使用的詞典中定義的術(shù)語，應(yīng)當(dāng)被解釋為具有與它們在相關(guān)領(lǐng)域的范圍中的意義相一致的意義，并且不被解釋為抽象或者過分形式的意義，除非其在此被如此明確地定義。
同樣應(yīng)當(dāng)注意的是，在一些可替換的實(shí)現(xiàn)中，在塊中提到的功能/動作可以不按照流程圖中提到的順序發(fā)生。例如，順序示出的兩個(gè)塊可以事實(shí)上被基本同時(shí)地執(zhí)行或者所述塊可以有時(shí)被以相反的順序執(zhí)行，其取決于所涉及的功能/動作。
在下文中，將參考附圖而詳細(xì)描述本發(fā)明的示范性實(shí)施例。首先參考圖4，概念示了根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于修復(fù)發(fā)生在具有開放式位線讀出放大器的存儲器件的主塊中的缺陷的行冗余修復(fù)方法。在圖4中，假設(shè)每一條位線被連接到一個(gè)讀出放大器(S/A)，并且每個(gè)S/A通過所述位線讀出數(shù)據(jù)。在以下的描述中，進(jìn)一步假設(shè)一個(gè)單元陣列塊(或者存儲體)包括塊A3、塊B3、和偽子塊，并且每個(gè)塊A3和B3包括32個(gè)子塊且具有8K條字線W/L。
如圖4所述，塊A3包括對應(yīng)于0-255的行地址X的第一邊子塊100(即，左邊塊)和對應(yīng)于256-8K的行地址X的第一主子塊110。塊B3包括對應(yīng)于0-255的行地址X的第二邊子塊120(即，中心偽邊塊)和對應(yīng)于256-8K的行地址X的第二主子塊130。偽子塊140對應(yīng)于0-255的行地址X。對應(yīng)于第一邊子塊100、第二邊子塊和偽子塊140的行地址X可以具有在8K范圍內(nèi)的其他地址值，例如0-512。
第一邊子塊100是包括至少一條第一字線的子塊，并且被連接到安排在塊A3的最左部分的S/A，即塊A3和塊A4在其上沒有毗接的邊緣部分。此外，第二邊子塊120是包括安排在塊B3和塊A3毗接的塊B3的邊緣部分的至少一條第二字線的子塊，并且其被與第一邊子塊100相同的行地址使能。
第一主子塊110是排除第一邊子塊100的塊A3的子塊。第一主子塊130是排除第二邊子塊120的塊B3的子塊。
偽子塊140被另外安排在最后一個(gè)邊子塊處，并且其是包括被與第一邊子塊100相同的行地址使能的至少一條第三字線的子塊。舉例來說，在a×8模式中，位線0、1、2和3的DQ數(shù)據(jù)0、1、2和3響應(yīng)于第一主子塊110中的一條W/L 114的激活而輸出，并且位線4、5、6和7的DQ數(shù)據(jù)4、5、6和7響應(yīng)于第二主子塊130中的一條W/L 132的激活而輸出。
當(dāng)缺陷發(fā)生在第一主子塊110或者第二主子塊130時(shí)，以與具有常規(guī)的折疊式位線架構(gòu)的存儲器件的修復(fù)處理方法相同的方式，而處理冗余修復(fù)操作。即，當(dāng)缺陷(例如，位線和/或讀出放大器的缺陷等)發(fā)生在與屬于第一主子塊110的W/L 114相連的單元中，并且對應(yīng)于所述缺陷單元的地址被施加到存儲器件時(shí)，用于通過W/L 114選擇所述缺陷單元的標(biāo)準(zhǔn)路徑被斷開，并且冗余器件促使使能與備用單元相連的耦合到W/L 112的位線，因而執(zhí)行冗余操作。在這種情況中，當(dāng)執(zhí)行冗余修復(fù)操作時(shí)，兩條W/L 112和132被使能。
當(dāng)具0有開放式位線S/A架構(gòu)的存儲器件的偽位線通過圖2和3中說明的直邊塊方法進(jìn)行處理時(shí)，當(dāng)修復(fù)操作在自身塊(例如具有缺陷單元的塊)中執(zhí)行時(shí)，修復(fù)的有效性被降級。因此，通過在不是具有缺陷單元的塊的一個(gè)或多個(gè)塊中執(zhí)行修復(fù)操作，可能獲得與缺陷發(fā)生在主子塊110和130的情況中的修復(fù)有效性相同的修復(fù)有效性。
根據(jù)本發(fā)明的示范性實(shí)施例，當(dāng)行缺陷發(fā)生在第一邊子塊100、第二邊子塊120、和/或偽子塊140時(shí)，用于在不是具有缺陷單元的塊的各塊中執(zhí)行行冗余修復(fù)操作的方法可以根據(jù)以下的缺陷情況被大致地分類(1)缺陷發(fā)生在第一邊子塊100或者偽子塊140；(2)缺陷發(fā)生在通過耦合到第二邊子塊120的S/A的一個(gè)而從第二邊子塊120輸出的數(shù)據(jù)的數(shù)據(jù)路徑上；或(3)缺陷發(fā)生在通過耦合到第二邊子塊120的兩個(gè)S/A而從第二邊子塊120輸出的數(shù)據(jù)的兩條數(shù)據(jù)路徑上，其中的每一個(gè)都將在下面進(jìn)行詳細(xì)描述。
例如，圖5用示意圖說明根據(jù)本發(fā)明的示范性實(shí)施例的執(zhí)行行冗余修復(fù)操作的方法。特別地，圖5用示意圖說明在具有開放式位線讀出放大器的存儲器件中的行冗余修復(fù)操作，其中缺陷發(fā)生在第一邊子塊(例如，上述所列出的缺陷情況(1)，其中缺陷發(fā)生在第一邊子塊100)。為了說明的目的，假設(shè)在×8模式中，位線0和2的DQ數(shù)據(jù)0和2響應(yīng)于第一邊子塊100中的W/L 111的激活而被輸出，DQ數(shù)據(jù)1和3響應(yīng)于第二邊子塊120中的W/L 122的激活、通過連接到左位線(M11、位線1和3)的左S/A(未示出)而被輸出，DQ數(shù)據(jù)4和6響應(yīng)于W/L 122的激活、通過連接到右位線(位線4和6)的右S/A(未示出)而被輸出，以及DQ數(shù)據(jù)5和7響應(yīng)于偽子塊140的W/L 142的激活而被輸出。從而，全部8個(gè)DQ數(shù)據(jù)0、1、2、3、4、5、6和7被輸出。
參考圖5，使用連接到第一主子塊110的W/L 112的行冗余單元執(zhí)行修復(fù)操作，其中第一主子塊110不同于當(dāng)缺陷發(fā)生在第一邊子塊100時(shí)的第一邊子塊100，因此用第一主子塊110的備用單元的DQ數(shù)據(jù)0和2替換第一邊子塊100的缺陷DQ數(shù)據(jù)0和2。這里，DQ數(shù)據(jù)1和3和DQ數(shù)據(jù)0和2一起利用W/L 112而被同時(shí)修復(fù)。從而，四個(gè)DQ數(shù)據(jù)0、1、2和3被輸出。在塊B3的四個(gè)DQ數(shù)據(jù)4、5、6和7之間，DQ數(shù)據(jù)5和7從偽子塊140輸出，并且DQ數(shù)據(jù)4和6從第二邊子塊120輸出。第二邊子塊的DQ數(shù)據(jù)1和3需要被封鎖(blocked)，因?yàn)镈Q數(shù)據(jù)1和3已經(jīng)響應(yīng)于W/L 112的激活而輸出。也就是，需要防止第二邊子塊的DQ數(shù)據(jù)1和3從第二邊子塊120輸出。
因而，第一邊子塊100的缺陷字線111被禁止，并且第二邊子塊120的均衡器(未示出)和左S/A(未示出)被禁止以減活對應(yīng)位線M11，因而封鎖DQ數(shù)據(jù)1和3(將在下面進(jìn)一步詳細(xì)描述)。
每一塊A3和B3在每32個(gè)子塊處包括塊控制電路，現(xiàn)將參考圖6、7和8的示范性實(shí)施例對其進(jìn)行描述。特別地，圖6是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第一邊子塊的第一邊子塊控制電路的電路圖。在圖6中，第一邊子塊控制電路600包括具有如圖所示的輸入和輸出連接的多個(gè)“NAND(與非)”門601和603、多個(gè)反相器605、607、609、613和615、以及“NOR(或非)”門611。
當(dāng)利用第一邊子塊100中的行地址選擇缺陷存儲單元時(shí)，選擇第一主子塊110的冗余單元的冗余選擇信號被生成，用于替換所述缺陷存儲單元。例如，所述冗余選擇信號可以是當(dāng)所述冗余單元的熔絲被切斷時(shí)生成的低電平熔絲狀態(tài)信號PRREBL。對應(yīng)于第一主子塊110的冗余單元的字線W/L 112基于熔絲狀態(tài)信號PPREBL而被使能。
第一邊子塊控制電路600接收行地址的位DXA8、9和10以及DXA11和12以及熔絲狀態(tài)信號PRREBL，并且生成字線控制信號PNWERESET，用于禁止缺陷第一邊子塊100的字線，以及生成S/A控制信號(或者塊選擇信號)PBLKSI，用于禁止對應(yīng)塊(即第一邊子塊100)的均衡器和S/A。位DXA8-10和DXA11-12包括選擇32個(gè)子塊之一的塊信息。
NAND門603根據(jù)從具有切斷熔絲的冗余單元中生成的邏輯電平“低”的熔絲狀態(tài)信號PRREBL，而輸出邏輯電平“高”，并且因此字線控制信號PNWERESET變成邏輯電平“高”，因而禁止缺陷第一邊子塊100的W/L。進(jìn)一步，邏輯電平“低”的熔絲狀態(tài)信號PRREBL使得NOR門611輸出邏輯電平“低”，并且因此信號PBLKSI變成邏輯電平“低”，因而禁止缺陷第一邊子塊100的均衡器和S/A。
圖7是根據(jù)本發(fā)明的示范性實(shí)施例的用于控制圖5中的偽子塊的偽子塊控制電路的電路圖。參考圖7，當(dāng)缺陷發(fā)生在偽子塊140的存儲單元時(shí)，第二主子塊130的冗余單元修復(fù)所述缺陷存儲單元。在這種情況中，當(dāng)對應(yīng)于第二主子塊130的冗余單元的熔絲被切斷時(shí)，邏輯電平“低”的熔絲狀態(tài)信號PRREBR被生成，因而，禁止對應(yīng)于第二主子塊130的冗余單元的W/L 132(參考圖13)。
圖7的電路700與圖6的電路600相似，除了熔絲狀態(tài)信號PRREBR代替熔絲狀態(tài)信號PRREBL而被輸入。因此，偽子塊控制電路700生成字線控制信號PNWERESET用于禁止缺陷偽子塊140的字線，以及生成S/A控制信號PBLKSI用于禁止對應(yīng)塊(也就是偽子塊140)的均衡器和S/A，。
圖8是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的第二邊子塊控制電路的電路圖。參考圖8，第二邊子塊控制電路800包括具有所示的輸入和輸出連接的多個(gè)NAND門801和803、多個(gè)反相器807、809、811、815、817和819、以及NOR門805和813。當(dāng)行缺陷發(fā)生在第二邊子塊120并且因此對應(yīng)于第一主子塊110的行冗余單元的熔絲被切斷時(shí)，生成邏輯電平“低”的熔絲狀態(tài)信號PRREBL，因而禁止對應(yīng)于第一主子塊110的冗余單元的W/L 112。進(jìn)一步，當(dāng)行缺陷發(fā)生在第二邊子塊120并且對應(yīng)于第二主子塊130的行冗余單元的熔絲被切斷時(shí)，生成邏輯電平“低”的熔絲狀態(tài)信號PRREBR，因而禁止對應(yīng)于第二主子塊130的冗余單元的W/L。當(dāng)對應(yīng)于第一或第二主子塊110或130的行冗余單元的熔絲沒有被切斷時(shí)，生成邏輯電平“高”的熔絲狀態(tài)信號PRREBL或者邏輯電平“高”的PRREBR。
第二邊子塊控制電路800接收行地址的位DXA8-10和DXA11-12以及熔絲狀態(tài)信號PRREBL和PRREBR，并且因此生成字線控制信號PNWERESET用于禁止缺陷第二邊子塊120的字線，并且生成S/A控制信號(或者塊選擇信號)PBLKSI用于禁止對應(yīng)塊(即第二邊子塊120)的均衡器和S/A。
當(dāng)缺陷發(fā)生在第二邊子塊120的兩個(gè)S/A時(shí)，NOR門803根據(jù)從具有切斷熔絲的冗余單元中生成的邏輯電平“低”的熔絲狀態(tài)信號PRREBL和邏輯電平“低”的PRREBR而輸出邏輯電平“高”，并因此字線控制信號PNWERESET變成邏輯電平“高”，因而禁止缺陷第二邊子塊120的W/L。相反地，當(dāng)缺陷發(fā)生在第二邊子塊120的一個(gè)S/A時(shí)，NOR門803根據(jù)低熔絲狀態(tài)信號PRREBL和高熔絲狀態(tài)信號PRREBR(或者高熔絲狀態(tài)信號PRREBL和低熔絲狀態(tài)信號PRREBR)而輸出邏輯電平“低”，并因此字線控制信號PNWERESET變成邏輯電平“低”，因而使能缺陷第二邊子塊120的W/L。
同樣，邏輯電平“低”的熔絲狀態(tài)信號PRREBL和PRREBR使得NOR門813輸出邏輯電平“低”，并因此信號PBLKSI變成邏輯電平“低”，因而禁止缺陷第二邊子塊100的均衡器和S/A。
圖9是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的字線選擇的第二邊子塊字線控制電路的電路圖。參考圖9，第二邊子塊120的字線控制電路900包括如圖所示相連的NOR門901和反相器903。當(dāng)信號PRREBL是邏輯電平“低”并且信號PRREBR是邏輯電平“高”時(shí)，PBLKSI(圖8中)變成邏輯電平“高”并且因此從NOR門901輸出的W/L選擇信號PBLKSIJ_CNTR_PXI變成邏輯電平“高”，因而使能第二邊子塊120的W/L 122。相反地，當(dāng)缺陷發(fā)生在第二邊子塊120的兩個(gè)S/A并因此第一和第二主子塊110和130的冗余單元全部被使用時(shí)，信號PBLKSI和PBLKSJ變成邏輯電平“低”并且信號PBLKSIJ_CNTR_PXI變成邏輯電平“低”，因而禁止第二邊子塊120的W/L 122。
圖10是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的左讀出放大器選擇的第二邊子塊讀出放大器控制電路的電路圖。參考圖10，控制第二邊子塊120的左S/A的S/A控制電路1000包括如圖所示連接的OR門1001和1003、NAND門1005、和反相器1007。S/A控制電路1000接收信號PBLKSI、信號PBLKSJ、和PREDI信號、和當(dāng)缺陷發(fā)生在第二邊子塊120的左S/A時(shí)從第一主子塊110的冗余單元生成的PRREBL信號，并因此生成S/A控制信號PBLKSIJ_CNTR用于使能或者禁止第二邊子塊120的均衡器和左S/A。PREDI信號用來防止冗余單元被第二邊子塊120的左邊和右邊的鄰近子塊使用。例如，邏輯電平“低”的PREDI信號指示冗余單元沒有被第二邊子塊120的左邊和右邊的鄰近子塊使用。
圖11是根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的用于控制圖5中的第二邊子塊的右讀出放大器的第二邊子塊讀出放大器控制電路的電路圖。在圖11中，S/A控制電路1100在架構(gòu)上和功能上與S/A控制電路1000是相似的，除了它接收PRREBR信號而不是PRREBL信號。
圖12是說明當(dāng)缺陷發(fā)生在圖5中的第一邊子塊時(shí)、根據(jù)本發(fā)明的一個(gè)示范性實(shí)施例的行冗余修復(fù)處理的時(shí)序圖。圖12中描述的示范性修復(fù)方法將參考圖5、6和8-10而進(jìn)行描述。在下面的描述中，假設(shè)W/L地址被輸入到安裝在存儲器件的每一個(gè)子塊的子塊控制電路中，并且，例如圖6中的W/L地址之間的信號DXA8-10和11-12被輸入到與第一邊子塊100(a-1)相連的第一邊子塊控制電路600。
邏輯電平“低”的信號PRREBL通過切斷第一主子塊110(c-1)的冗余單元的熔絲而生成。參考圖6，信號DXA8-10和11-12被輸入到NAND門601，NAND門601輸出邏輯電平“低”，反相器605接收邏輯電平“低”的信號PRREBL以輸出邏輯電平“高”，并且邏輯電平“低”的信號PBLKSI被輸出到第一邊子塊100(b-1)。因此，邏輯電平“低”的信號PBLKSI被輸出以禁止第一邊子塊100的均衡器和S/A。冗余單元的W/L被使能(f-1)。通過第一邊子塊控制電路600，信號PNWERESET變成邏輯電平“高”(d-1)。因此，缺陷第一邊子塊100的W/L被禁止(e-1)。因?yàn)樾盘朠RREBL具有邏輯電平“低”并且由于冗余單元的熔絲切斷沒有發(fā)生在第二主子塊130，所以信號PRREBR具有邏輯電平“高”。
參考圖8，信號DXA8-10和11-12被輸入到NAND門801，NAND門801輸出邏輯電平“低”，NOR門805接收邏輯電平“低”的信號PRREBL和邏輯電平“高”的信號PRREBR以輸出邏輯電平“低”，并且邏輯電平“高”的信號PBLKSI被輸出到第二邊子塊120(g-1)。
參考圖9，NOR門901接收邏輯電平“高”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ以輸出邏輯電平“低”(i-1)，并且信號PBLKSIJ_CNTR_PXI變成邏輯電平“高”(h-1)。因此，第二邊子塊120的W/L被使能。
參考圖10，OR門1003接收邏輯電平“低”的信號PRREBL和邏輯電平“高”的信號PREDI以輸出邏輯電平“高”。OR門1001接收邏輯電平“高”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ以輸出邏輯電平“高”。NAND門1005輸出邏輯電平“低”。因此，信號PBLKSIJ_CNTR變成邏輯電平“高”。因此，第二邊子塊120的均衡器和左S/A被禁止(k-1)。
因此，用于缺陷發(fā)生在第一邊子塊100的情況的行冗余修復(fù)方法禁止第二邊子塊120的均衡器和左S/A，而同時(shí)使能第二邊子塊120的W/L，從而封鎖由于所述冗余單元而被覆蓋的DQ數(shù)據(jù)1和3。
圖13用示意圖說明根據(jù)本發(fā)明的示范性實(shí)施例的執(zhí)行行冗余修復(fù)操作的方法。特別地，圖13用示意圖說明在具有開放式位線讀出放大器的存儲器件中的行冗余修復(fù)操作，其中缺陷發(fā)生在偽子塊(例如上述所列出的缺陷情況(1))。參考圖13，因?yàn)槿毕莅l(fā)生在偽子塊140而不是第一邊子塊100上，所以第二主子塊130中的冗余單元的W/L 132、第一邊子塊100的W/L 111、和第二邊子塊120的W/L 122被使能，并且因此8個(gè)DQ數(shù)據(jù)被輸出。在這種情況下，為了封鎖由于W/L 132的激活而被覆蓋的DQ數(shù)據(jù)4和6，第二邊子塊120的DQ數(shù)據(jù)4和6被封鎖。
偽子塊控制電路700被連接到偽子塊140，并且使用圖11中的第二邊子塊的右S/A控制電路1100而執(zhí)行第二邊子塊120的S/A的操作。在這種情況下，因?yàn)樾盘朠RREBR具有邏輯電平“低”，所以圖7中的信號PBLKSI具有邏輯電平“高”且信號PNWERESET具有邏輯電平“高”。因此，缺陷偽子塊140的W/L被禁止。
在圖9中，因?yàn)樾盘朠BLKSI具有邏輯電平“高”，所以信號PBLKSIJ_CNTR_PXI變成邏輯電平“高”。因此，第二邊子塊120的W/L被使能。同樣，參考圖11，因?yàn)樾盘朠RREBR和PREDI具有邏輯電平“低”且信號PBLKSI具有邏輯電平“高”，所以信號PBLKSIJ_CNTR變成邏輯電平“低”。因此，第二邊子塊100的均衡器和右S/A被禁止。
圖14是說明根據(jù)本發(fā)明的另一示范性實(shí)施例的、用于缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的第二邊子塊的兩個(gè)讀出放大器的情況下的行冗余修復(fù)操作的概念圖表，以及圖15是說明用于缺陷發(fā)生在圖14中的第二邊子塊的兩個(gè)讀出放大器的情況下的行冗余修復(fù)處理的時(shí)序圖。
圖14對應(yīng)于第二邊子塊120的左和右S/A有缺陷的情況。所述左S/A的DQ數(shù)據(jù)由第一主子塊110中的冗余單元修復(fù)，所述右S/A的DQ數(shù)據(jù)由第二主子塊130中的冗余單元修復(fù)，并且第一邊子塊100和偽子塊140被禁止，因而防止生成覆蓋的DQ數(shù)據(jù)。
參考圖14和15，W/L地址被輸入到安裝在存儲器件的每一子塊的子塊控制電路(a-2)。這里，圖6中的W/L地址之間的信號DXA8-10和11-12被輸入到與第一邊子塊100相連的第一邊子塊控制電路600、與第二邊子塊120相連的第二邊子塊控制電路800、以及與偽子塊140相連的偽子塊控制電路700。
邏輯電平“低”的信號PRREBL通過切斷第一主子塊110的冗余單元的熔絲而生成(d-2)，并且邏輯電平“低”的信號PRREBR通過切斷第二主子塊130的冗余單元的熔絲而生成(b-2)。冗余單元112和132被使能(i-2)。
參考圖6，信號DXA8-10和11-12被輸入到NAND門601，NAND門601輸出邏輯電平“低”，并且反相器605接收邏輯電平“低”的信號PRREBL以輸出邏輯電平“高”。因此，第一邊子塊控制電路600的信號PNWERESET具有邏輯電平“高”(f-2)，并且邏輯電平“低”的信號PBLKSI被輸出到第一邊子塊100(e-2)。因此，因?yàn)榈谝贿呑訅K控制電路600的信號PNWERESET具有邏輯電平“高”，所以第一邊子塊100的W/L 111被禁止(g-2)，并且邏輯電平“低”的信號PBLKSI被輸出以禁止第一邊子塊100的均衡器和S/A(h-2)。
參考圖7，信號DXA8-10和11-12被輸入到NAND門701，NAND門701輸出邏輯電平“低”，并且反相器705接收邏輯電平“低”的信號PRREBR以輸出邏輯電平“高”。因此，第一邊子塊控制電路700的信號PNWERESET具有邏輯電平“高”(f-2)，并且邏輯電平“低”的信號PBLKSI被輸出到偽子塊140(e-2)。因此，因?yàn)閭芜呑訅K控制電路700的信號PNWERESET具有邏輯電平“高”，所以偽子塊140的W/L 142被禁止(g-2)，并且邏輯電平“低”的信號PBLKSI被輸出到偽子塊140以禁止偽子塊140的均衡器和S/A(h-2)。
再次參考圖8，信號DXA8-10和11-12被輸入到NAND門801，NAND門801輸出邏輯電平“低”，并且NOR門805接收邏輯電平“低”的信號PRREBL和邏輯電平“低”的信號PRREBR以輸出邏輯電平“高”，并且邏輯電平“低”的信號PBLKSI被輸出到第二邊子塊120(k-2)。
參考圖9，NOR門901接收邏輯電平“低”的信號PBLKSI(k-2)和邏輯電平“低”的信號PBLKSJ(m-2)以輸出邏輯電平“高”，并且信號PBLKSIJ_CNTR_PXI變成邏輯電平“低”(1-2)。因此，第二邊子塊120的W/L被禁止。
參考圖10，OR門1003接收邏輯電平“低”的信號PRREBL和邏輯電平“低”的信號PREDI以輸出邏輯電平“低”。OR門1001接收邏輯電平“低”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ以輸出邏輯電平“低”。NAND門1005輸出邏輯電平“高”。因此，信號PBLKSIJ_CNTR變成邏輯電平“低”。因此，第二邊子塊120的均衡器和左S/A被禁止(o-2)。
參考圖11，OR門1003接收邏輯電平“低”的信號PRREBR和邏輯電平“低”的信號PREDI(n-2)以輸出邏輯電平“低”。OR門1001接收邏輯電平“低”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ(m-2)以輸出邏輯電平“低”。NAND門1005輸出邏輯電平“高”。因此，信號PBLKSIJ_CNTR變成邏輯電平“低”。因此，第二邊子塊120的均衡器和右S/A被禁止(o-2)。
因此，用于缺陷發(fā)生在第二邊子塊120的兩個(gè)S/A的情況下的行冗余修復(fù)方法使能第一邊子塊100的W/L 111和偽子塊140的W/L 142，并且禁止第二邊子塊120的均衡器以及左和右S/A，從而封鎖由于冗余單元而被覆蓋的DQ數(shù)據(jù)1、3、4和6。
圖16是根據(jù)本發(fā)明的另一個(gè)示范性實(shí)施例的、說明用于缺陷發(fā)生在具有開放式位線讀出放大器的存儲器件中的第二邊子塊的一個(gè)讀出放大器上的情況的行冗余修復(fù)操作的概念圖表，而圖17是說明用于缺陷發(fā)生在圖16中的第二邊子塊的一個(gè)讀出放大器上的情況的行冗余修復(fù)處理的時(shí)序圖。
圖16說明了第二邊子塊120的左S/A有缺陷的情況。左S/A的DQ數(shù)據(jù)由第一主子塊110的冗余單元修復(fù)，并且第一邊子塊100被禁止，因而防止生成覆蓋的DQ數(shù)據(jù)。同樣，第二邊子塊120的W/L 122被使能，并且第二邊子塊120的左S/A的DQ數(shù)據(jù)1和3被封鎖。
參考圖16和17，W/L地址被輸入到安裝在存儲器件的每一子塊的子塊控制電路(a-3)。這里，圖6中的W/L地址之間的信號DXA8-10和11-12被輸入到與第一邊子塊100相連的第一邊子塊控制電路600、以及與第二邊子塊120相連的第二邊子塊控制電路800。
邏輯電平“低”的信號PRREBL通過切斷第一主子塊110的冗余單元的熔絲而生成(c-3)，并且邏輯電平“高”的信號PRREBR通過不切斷第二主子塊130的冗余單元的熔絲而生成(b-3)。所述冗余單元被使能(f-3)。
參考圖6，信號DXA8-10和11-12被輸入到NAND門601，NAND門601輸出邏輯電平“低”，并且反相器605接收邏輯電平“低”的信號PRREBL以輸出邏輯電平“高”。因此，第一邊子塊控制電路600的信號PNWERESET(d-3)具有邏輯電平“高”，并且邏輯電平“低”的信號PBLKSI被輸入到第一邊子塊100。因此，因?yàn)榈谝贿呑訅K控制電路600的信號PNWERESET具有邏輯電平“高”，所以第一邊子塊100的W/L 111被禁止，并且邏輯電平“低”的信號PBLKSI被輸出以禁止第一邊子塊100的均衡器和S/A。
再次參考圖8，信號DXA8-10和11-12被輸入到NAND門801，NAND門801輸出邏輯電平“低”，并且NOR門805接收邏輯電平“低”的信號PRREBL和邏輯電平“高”的信號PRREBR以輸出邏輯電平“低”，并且邏輯電平“高”的信號PBLKSI被輸出到第二邊子塊120(g-3)。
參考圖9，NOR門901接收邏輯電平“高”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ(i-3)以輸出邏輯電平“低”，并且信號PBLKSIJ_CNTR_PXI變成邏輯電平“高”(h-3)。因此，第二邊子塊120的W/L被使能。
參考圖10，OR門1003接收邏輯電平“低”的信號PRREBL和邏輯電平“低”的信號PREDI以輸出邏輯電平“低”。OR門1001接收邏輯電平“高”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ以輸出邏輯電平“高”。NAND門1005輸出邏輯電平“低”。因此，信號PBLKSIJ_CNTR變成邏輯電平“低”。因此，第二邊子塊120的均衡器和左S/A被禁止(k-3)。
參考圖11，OR門1003接收邏輯電平“低”的信號PRREBR和邏輯電平“低”的信號PREDI以輸出邏輯電平“低”。OR門1001接收邏輯電平“低”的信號PBLKSI和邏輯電平“低”的信號PBLKSJ以輸出邏輯電平“低”。NAND門1005輸出邏輯電平“高”。因此，信號PBLKSIJ_CNTR變成邏輯電平“低”。因此，第二邊子塊100的均衡器和右S/A被禁止。
利用上述示范性修復(fù)方法，第一邊子塊100、第二邊子塊120和偽子塊140可以不具有冗余單元。甚至當(dāng)提供冗余單元時(shí)，也可以通過不在其中安裝熔絲來防止其用作冗余。
同樣，當(dāng)修復(fù)第二邊子塊120時(shí)，不在第二邊子塊120的左/右鄰近子塊處使用冗余單元。其原因在于，當(dāng)鄰近的子塊在第二邊子塊120的修復(fù)期間被用作冗余時(shí)，在使用的熔絲上生成邏輯電平“高”的信號，并且因此第二邊子塊120的信號PBLKSIJ變成邏輯電平“高”，因而使能S/A和均衡器。
如上所述，當(dāng)缺陷發(fā)生在邊子塊或者偽子塊時(shí)，使用不是邊子塊或者偽子塊的塊的冗余單元而執(zhí)行修復(fù)操作。當(dāng)N個(gè)冗余單元存在于邊子塊或者偽子塊中并且在邊子塊或者偽子塊中發(fā)生多于數(shù)目N的缺陷時(shí)，可能防止由于修復(fù)過程中的困難導(dǎo)致的修復(fù)有效性的降低。因此，以與缺陷發(fā)生在主子塊中的情況相同的修復(fù)有效性，而執(zhí)行在邊子塊或者偽子塊中的存儲器件的修復(fù)處理是有可能的。
盡管已參考示范實(shí)施例描述了本發(fā)明，但是本領(lǐng)域技術(shù)人員應(yīng)明白，在不脫離以下權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以做出各種變化和修改。
權(quán)利要求
1.一種當(dāng)單元陣列塊的三條字線基本被同時(shí)使能時(shí)、修復(fù)具有開放式位線架構(gòu)的半導(dǎo)體存儲器件的方法，所述方法包括選擇用于替換與所述三條字線之一耦合的缺陷存儲單元的冗余單元；確定是否使能與所述缺陷存儲單元耦合的字線；禁止與所述缺陷存儲單元耦合的讀出放大器；確定是否使能與由于所述冗余單元的替換而被重復(fù)選擇的位線對應(yīng)的存儲單元的字線；禁止與所述重復(fù)選擇的位線對應(yīng)的存儲單元的讀出放大器；并且禁止所述冗余單元。
2.根據(jù)權(quán)利要求1的方法，其中所述單元陣列塊包括第一塊、第二塊、和偽子塊。
3.根據(jù)權(quán)利要求2的方法，其中所述使能的三條字線包括所述偽子塊的字線。
4.根據(jù)權(quán)利要求3的方法，其中所述第一塊包括第一邊子塊和第一主子塊，以及所述第二塊包括第二邊子塊和第二主子塊。
5.根據(jù)權(quán)利要求1的方法，其中當(dāng)行地址對應(yīng)于與所述三條字線之一耦合的缺陷存儲單元時(shí)，所述方法進(jìn)一步包括在所述冗余單元的選擇期間，生成用于選擇替換所述缺陷存儲單元的冗余單元的冗余選擇信號。
6.根據(jù)權(quán)利要求5的方法，其中當(dāng)所述冗余單元的熔絲被斷開時(shí)，生成所述冗余選擇信號。
7.如權(quán)利要求5的方法，其中確定是否使能所述字線的步驟包括基于所述行地址和所述冗余選擇信號，而生成第一字線控制信號以使能或者禁止與所述缺陷存儲單元耦合的字線。
8.根據(jù)權(quán)利要求7的方法，其中禁止與所述缺陷存儲單元耦合的讀出放大器的步驟包括基于所述行地址和所述冗余選擇信號，而生成用于禁止與所述缺陷存儲單元耦合的讀出放大器的第一讀出放大器控制信號。
9.根據(jù)權(quán)利要求8的方法，其中確定是否使能與所述重復(fù)選擇的位線對應(yīng)的存儲單元的字線的步驟包括基于所述冗余選擇信號和所述第一讀出放大器控制信號，而生成第二字線控制信號以使能或者禁止與重復(fù)選擇的位線對應(yīng)的存儲單元的所述字線。
10.根據(jù)權(quán)利要求9的方法，其中禁止與所述重復(fù)選擇的位線對應(yīng)的存儲單元的讀出放大器的步驟包括基于所述行地址、所述冗余信號和所述第一讀出放大器控制信號中的至少一個(gè)，而生成用于禁止與所述重復(fù)選擇的位線對應(yīng)的存儲單元的讀出放大器的第二讀出放大器控制信號。
11.根據(jù)權(quán)利要求10的方法，其中在所述第二邊子塊的兩邊附近的子塊中，不選擇所述冗余單元。
12.根據(jù)權(quán)利要求11的方法，其中當(dāng)缺陷發(fā)生在第一邊子塊中的存儲單元時(shí)，該方法進(jìn)一步包括使能在所述第一主子塊中選擇的冗余單元；響應(yīng)所述行地址和所述冗余選擇信號，而禁止所述第一邊子塊的缺陷存儲單元的字線；響應(yīng)所述行地址和所述冗余選擇信號，而禁止所述第一邊子塊的缺陷存儲單元的讀出放大器；使能與以下位線對應(yīng)的第二邊子塊中的第一存儲單元的字線，該位線覆蓋與用于第一邊子塊的缺陷存儲單元的所述冗余單元耦合的位線；以及禁止所述第一存儲單元的讀出放大器。
13.根據(jù)權(quán)利要求11的方法，其中當(dāng)缺陷發(fā)生在所述偽子塊中的存儲單元時(shí)，所述方法進(jìn)一步包括使能在所述第二主子塊中選擇的冗余單元；響應(yīng)所述行地址和所述冗余選擇信號，禁止所述偽子塊的缺陷存儲單元的字線；響應(yīng)所述行地址和所述冗余選擇信號，禁止所述偽子塊的缺陷存儲單元的讀出放大器；使能與以下位線對應(yīng)的偽子塊中的第一存儲單元的字線，該位線覆蓋與用于第一邊子塊的缺陷存儲單元的所述冗余單元耦合的位線；以及禁止所述第一存儲單元的讀出放大器。
14.根據(jù)權(quán)利要求11的方法，其中當(dāng)缺陷發(fā)生在所述第二邊子塊中的存儲單元的兩邊的讀出放大器時(shí)，所述方法進(jìn)一步包括使能在所述第一主子塊中選擇的第一冗余單元和在所述第二主子塊中選擇的第二冗余單元；響應(yīng)所述行地址和所述冗余選擇信號，而禁止所述第二邊子塊的缺陷存儲單元的字線；禁止與以下位線對應(yīng)的所述第一邊子塊中的第一存儲單元的字線，該位線覆蓋與所述第一冗余單元耦合的位線；禁止與以下位線對應(yīng)的所述偽子塊的第二存儲單元的字線，該位線覆蓋與所述第二冗余單元耦合的位線；禁止所述第二邊子塊的缺陷存儲單元的兩個(gè)讀出放大器。
15.根據(jù)權(quán)利要求11的方法，其中當(dāng)缺陷發(fā)生在所述第二邊子塊中的存儲單元的一個(gè)讀出放大器時(shí)，所述方法進(jìn)一步包括使能在所述第一主子塊中的選擇的第一冗余單元；響應(yīng)所述行地址和所述冗余選擇信號，使能所述第二邊子塊的缺陷存儲單元的字線；禁止與以下位線對應(yīng)的所述第一邊子塊的第一存儲單元的字線，該位線覆蓋與所述第一冗余單元耦合的位線；以及禁止所述第二邊子塊的缺陷存儲單元的一個(gè)讀出放大器。
16.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括應(yīng)用直邊塊方法而在所述單元陣列塊的邊塊上處理偽線。
17.一種當(dāng)單元陣列塊的三條字線基本被同時(shí)使能時(shí)、用于修復(fù)具有開放式位線架構(gòu)的半導(dǎo)體存儲器件的裝置，所述單元陣列塊包括具有第一邊子塊和第一主子塊的第一塊、具有第二邊子塊和第二主子塊的第二塊、以及偽子塊，所述裝置包括第一邊子塊控制電路，其基于行地址和用于選擇用來替換缺陷存儲單元的冗余單元的冗余選擇信號，而生成第一字線控制信號以禁止所述第一邊子塊的第一字線，并且生成第一讀出放大器控制信號以禁止與所述第一邊子塊的第一字線耦合的第一讀出放大器；偽子塊控制電路，其基于行地址和所述冗余選擇信號，而生成第二字線控制信號以禁止所述偽子塊的第二字線，并且生成第二讀出放大器控制信號以禁止與所述偽子塊的第二字線耦合的第二讀出放大器；所述第二邊子塊的字線控制電路，生成第三字線控制信號以確定是否應(yīng)使能所述第二邊子塊的第三字線；以及所述第二邊子塊的讀出放大器控制電路，生成第三讀出放大器控制信號以禁止與所述第二邊子塊的第三字線的第一邊耦合的第三讀出放大器，并且生成第四讀出放大器控制信號以禁止與所述第二邊子塊的第三字線的第二邊耦合的第四讀出放大器。
18.根據(jù)權(quán)利要求17的裝置，其中所述使能的三條字線包括所述偽子塊的字線。
全文摘要
提供一種用于修復(fù)具有開放式位線讀出放大器架構(gòu)的半導(dǎo)體存儲器件的裝置和方法，單元陣列塊具有由邊子塊、主子塊、偽子塊形成的存儲器塊。當(dāng)通過使能三條字線而輸出DQ數(shù)據(jù)時(shí)，可以使用直邊塊來處理行缺陷，使得在邊子塊或者偽子塊中的存儲器件的修復(fù)處理具有與缺陷發(fā)生在主子塊的情況相同的修復(fù)有效性。
文檔編號G11C7/00GK1815632SQ200510131540
公開日2006年8月9日 申請日期2005年11月10日 優(yōu)先權(quán)日2004年11月10日
發(fā)明者鄭昌永, 黃泓善 申請人:三星電子株式會社