專利名稱：用于編碼數(shù)據(jù)的電路和方法以及數(shù)據(jù)記錄器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于編碼數(shù)據(jù)的電路和方法、以及一種數(shù)據(jù)記錄器。具體地，本發(fā)明適合于在通過對(duì)行(PI)和列(PO)方向進(jìn)行乘積編碼而添加糾錯(cuò)碼時(shí)使用。
背景技術(shù)：
當(dāng)將數(shù)據(jù)記錄在數(shù)字通用盤(DVD)上時(shí)，針對(duì)每個(gè)ECC塊添加糾錯(cuò)碼。利用乘積碼來執(zhí)行此糾錯(cuò)。將行(PI)和列(PO)方向的糾錯(cuò)碼添加到分布在存儲(chǔ)器中的一個(gè)ECC塊的數(shù)據(jù)上。
圖6示出了向其添加了糾錯(cuò)碼的ECC塊的結(jié)構(gòu)。如圖中所示，一個(gè)ECC塊包括208行和181列的數(shù)據(jù)。在第192到第208行和第172到第181列中分別添加PO和PI碼。其中，向每行的數(shù)據(jù)(扇區(qū)中的數(shù)據(jù))添加PI碼，并向每列的數(shù)據(jù)(扇區(qū)中的數(shù)據(jù))添加PO碼。換句話說，針對(duì)每行的數(shù)據(jù)計(jì)算PI碼，并針對(duì)每列的數(shù)據(jù)計(jì)算PO碼。將計(jì)算出的PI和PO碼添加到要存儲(chǔ)在存儲(chǔ)器中的相應(yīng)數(shù)據(jù)上。
將與PI碼區(qū)的每列相對(duì)應(yīng)的PO碼存儲(chǔ)在PI和PO碼區(qū)的重疊部分中。這是對(duì)PI方向進(jìn)行處理之后執(zhí)行對(duì)PO方向的處理的情況。然而，相反地，由于乘積碼的特性，即使當(dāng)在對(duì)PI方向進(jìn)行處理之后執(zhí)行對(duì)PI方向的處理時(shí)，PI和PO碼區(qū)的重疊部分顯示出相同的糾錯(cuò)操作。
圖7示出了糾錯(cuò)編碼電路100的構(gòu)造實(shí)例(傳統(tǒng)實(shí)例)，其中通過向數(shù)據(jù)添加糾錯(cuò)碼來構(gòu)成ECC塊。在圖中，存儲(chǔ)器101包括SDRAM等。EDC算法操作單元102計(jì)算糾錯(cuò)碼并將其添加到數(shù)據(jù)。加擾算法電路103對(duì)已經(jīng)向其添加了糾錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾。PI算法操作電路104計(jì)算PI方向(行方向)的糾錯(cuò)碼并將其添加到已加擾數(shù)據(jù)上。PO算法操作電路105計(jì)算PO方向(列方向)的糾錯(cuò)碼并將其添加到已加擾數(shù)據(jù)上。
在圖7所示的傳統(tǒng)糾錯(cuò)編碼電路100中，首先，在將一個(gè)ECC塊的數(shù)據(jù)從主機(jī)寫入存儲(chǔ)器101中之后(圖8A)，由EDC算法操作電路102讀取一個(gè)扇區(qū)的數(shù)據(jù)，添加包含扇區(qū)ID等的報(bào)頭，然后，添加檢錯(cuò)碼(EDC)(圖8B)。之后，通過加擾算法操作電路103對(duì)已經(jīng)添加了檢錯(cuò)碼的一個(gè)扇區(qū)的數(shù)據(jù)進(jìn)行加擾(圖8C)，隨后，將一個(gè)扇區(qū)的已加擾數(shù)據(jù)寫回到存儲(chǔ)器101中。
之后，從存儲(chǔ)器101將數(shù)據(jù)逐行讀取到PI算法操作電路104中，并針對(duì)每行計(jì)算PI碼。將獲得的PI碼添加到要寫入存儲(chǔ)器101中的相應(yīng)數(shù)據(jù)上(圖8D)。之后，當(dāng)針對(duì)所有行完成PI碼的計(jì)算和添加時(shí)，接下來逐列讀取數(shù)據(jù)，針對(duì)每個(gè)PO碼計(jì)算PO碼。將獲得的PO碼添加到要寫入存儲(chǔ)器101中的相應(yīng)數(shù)據(jù)上(圖8E)。因此，在存儲(chǔ)器101中構(gòu)成了圖6中所示的ECC塊。
因此，在已經(jīng)構(gòu)成ECC塊之后，針對(duì)每行讀取數(shù)據(jù)，并輸出到調(diào)制電路200(圖8F)。調(diào)制電路200對(duì)該輸入數(shù)據(jù)執(zhí)行預(yù)定調(diào)制，以產(chǎn)生記錄信號(hào)。通過光學(xué)拾波器300將這種記錄信號(hào)順序地記錄在盤上。
附帶地，在圖7所示的糾錯(cuò)編碼電路100中，當(dāng)執(zhí)行糾錯(cuò)編碼時(shí)，頻繁進(jìn)行從每個(gè)電路到存儲(chǔ)器101的訪問。換句話說，當(dāng)處理一個(gè)ECC塊的數(shù)據(jù)時(shí)，針對(duì)存儲(chǔ)器101執(zhí)行以下處理(1)從主機(jī)寫數(shù)據(jù)(W)；(2)由EDC算法操作電路102讀取數(shù)據(jù)(R)；(3)由加擾算法操作電路103寫數(shù)據(jù)(W)；(4)由PI算法操作電路104讀取數(shù)據(jù)(R)；(5)由PI算法操作電路104寫PI碼(W)；(6)由PO算法操作電路105讀取數(shù)據(jù)(R)；(7)由PO算法操作電路105寫PO碼(W)；以及(8)將數(shù)據(jù)讀取到調(diào)制電路200(R)。
另一方面，當(dāng)以乘1的速度記錄數(shù)據(jù)時(shí)，與DVD標(biāo)準(zhǔn)的關(guān)系需要11.08Mbps，作為記錄期間的用戶數(shù)據(jù)傳送速率。將此表示為0.6925兆字/秒，以字(16比特)為單位。
在圖7所示的糾錯(cuò)編碼電路100中，假設(shè)以16比特來處理對(duì)存儲(chǔ)器101的訪問，將處理(1)到(8)中所示的訪問存儲(chǔ)器101的次數(shù)乘以用戶數(shù)據(jù)傳送速率0.6925兆字/秒(以字來表示)，以獲得存儲(chǔ)器訪問所需的操作時(shí)鐘的頻率。這里，如果(5)的訪問次數(shù)約為0.2，因?yàn)?5)的訪問是用于寫PI碼，而(7)的訪問次數(shù)約為0.3，因?yàn)?7)的訪問是用于寫PO碼，則通過以下等式獲得操作存儲(chǔ)器101所需的時(shí)鐘頻率CL1。
CL1＝6.5×0.6925＝4.5MHz ...(1)此時(shí)鐘頻率是以乘1的速度進(jìn)行記錄的情況。當(dāng)速度乘16時(shí)，用以下等式來表示時(shí)鐘頻率CL16。
CL16＝4.5×16＝72MHz ...(2)此外，當(dāng)估計(jì)存儲(chǔ)器訪問的開銷約為1.3到1.5時(shí)，用以下等式來表示時(shí)鐘頻率。
CL16＝94到108MHz ...(3)實(shí)際上，需要除處理(1)到(8)之外的存儲(chǔ)器訪問。因此，存儲(chǔ)器的操作時(shí)鐘必須更高得多。
然而，如此高的時(shí)鐘頻率的存儲(chǔ)器是昂貴的。因此，當(dāng)將存儲(chǔ)器安裝在DVD記錄器等上時(shí)導(dǎo)致了成本問題。此外，存儲(chǔ)器的高操作時(shí)鐘頻率引起了存儲(chǔ)器的耗電量的增加問題。另一方面，如果降低存儲(chǔ)器的操作時(shí)鐘頻率，則不能及時(shí)完成編碼，引起了對(duì)失去記錄操作的實(shí)時(shí)性的擔(dān)心。
JP 2001-298371A描述了通過同時(shí)執(zhí)行PI和PO算法操作來減少訪問存儲(chǔ)器的次數(shù)的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明已經(jīng)解決了上述問題，且本發(fā)明的目的是通過降低訪問存儲(chǔ)器的次數(shù)來確保記錄操作的實(shí)時(shí)性，即使在低操作時(shí)鐘頻率的存儲(chǔ)器的情況下，并同時(shí)實(shí)現(xiàn)耗電量和存儲(chǔ)器成本的降低。
根據(jù)本發(fā)明的第一方面，提出了一種數(shù)據(jù)編碼電路，包括存儲(chǔ)器，用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的第二方面，提出了一種數(shù)據(jù)編碼電路，包括EDC算法操作單元，用于將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作單元，用于對(duì)已經(jīng)通過EDC算法操作單元向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾；存儲(chǔ)器，用于存儲(chǔ)由加擾算法操作單元進(jìn)行了加擾的數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的第三方面，提出了一種編碼數(shù)據(jù)的方法，包括PI算法操作步驟，將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作步驟，將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作步驟和PO算法操作步驟之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作步驟和PO算法操作步驟中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的第四方面，提出了一種編碼數(shù)據(jù)的方法，包括EDC算法操作步驟，將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作步驟，對(duì)已經(jīng)通過EDC算法操作步驟向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾，并將所述數(shù)據(jù)寫入存儲(chǔ)器；PI算法操作步驟，將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作步驟，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作步驟和PO算法操作步驟之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作步驟和PO算法操作步驟中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的第五方面，提出了一種具有用于將糾錯(cuò)碼添加到所記錄的數(shù)據(jù)上的數(shù)據(jù)編碼電路的數(shù)據(jù)記錄器，所述數(shù)據(jù)編碼電路包括存儲(chǔ)器，用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的第六方面，提出了一種具有用于將糾錯(cuò)碼添加到所記錄的數(shù)據(jù)上的數(shù)據(jù)編碼電路的數(shù)據(jù)記錄器，所述數(shù)據(jù)編碼電路包括EDC算法操作單元，用于將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作單元，用于對(duì)已經(jīng)通過EDC算法操作單元向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾；存儲(chǔ)器，用于存儲(chǔ)由加擾算法操作單元進(jìn)行了加擾的數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
根據(jù)本發(fā)明的每個(gè)方面，當(dāng)從存儲(chǔ)器中、按照PI或PO方向讀取數(shù)據(jù)時(shí)添加PI或PO方向的糾錯(cuò)碼，并將這些代碼順序輸出到隨后級(jí)的處理單元等中。因此，能夠忽略當(dāng)從存儲(chǔ)器向隨后級(jí)的處理單元等讀取數(shù)據(jù)時(shí)的存儲(chǔ)器訪問和當(dāng)由按照與用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向相一致的方向執(zhí)行處理的PI算法操作單元或PO算法操作單元添加糾錯(cuò)碼和將數(shù)據(jù)寫入存儲(chǔ)器時(shí)的存儲(chǔ)器訪問。因此，能夠降低存儲(chǔ)器的操作時(shí)鐘頻率。
例如，如果將本發(fā)明應(yīng)用于DVD記錄器(在按照PI方向從存儲(chǔ)器中讀取數(shù)據(jù)并隨后輸出到隨后級(jí)的處理電路中的同時(shí)，執(zhí)行PI編碼)，根據(jù)等式(1)到(3)，在速度乘1的情況下，存儲(chǔ)器的操作時(shí)鐘頻率表示如下。
CL1＝5.3×0.6925＝3.67MHz在速度乘16的情況下，操作時(shí)鐘頻率表示如下。
CL16＝3.67×16＝58.7MHz此外，當(dāng)預(yù)期存儲(chǔ)器訪問開銷為1.3到1.5時(shí)，操作時(shí)鐘頻率表示如下。
CL16＝76到88MHz此外，根據(jù)本發(fā)明，PI或PO方向的糾錯(cuò)碼并未寫入存儲(chǔ)器。因此，可以節(jié)省針對(duì)糾錯(cuò)碼所需的存儲(chǔ)器容量?？蛇x地，可以使用由于PI碼或PO碼并未寫入存儲(chǔ)器的事實(shí)而創(chuàng)建的空閑存儲(chǔ)器區(qū)域，作為針對(duì)另一處理的工作區(qū)域。


在閱讀以下結(jié)合附圖的實(shí)施例時(shí)，本發(fā)明的上述、其它目的和獨(dú)創(chuàng)特征將變得更為顯而易見，其中圖1示出了根據(jù)本發(fā)明的實(shí)施例1的盤記錄器的配置；圖2是根據(jù)實(shí)施例1的糾錯(cuò)編碼處理的流程圖；圖3A是實(shí)施例1的糾錯(cuò)編碼處理的概念圖；圖3B是實(shí)施例1的糾錯(cuò)編碼處理的概念圖；圖4示出了根據(jù)本發(fā)明的實(shí)施例2的盤記錄器的配置；圖5是根據(jù)實(shí)施例2的糾錯(cuò)編碼處理的流程圖；圖6是示出了ECC塊的結(jié)構(gòu)的圖；圖7示出了傳統(tǒng)實(shí)例的盤記錄器的配置；圖8A是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖；圖8B是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖；圖8C是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖；圖8D是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖；圖8E是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖；以及圖8F是傳統(tǒng)實(shí)例的糾錯(cuò)編碼處理的概念圖。
具體實(shí)施例方式
將參照附圖來描述本發(fā)明的實(shí)施例。此實(shí)施例示出了當(dāng)將本發(fā)明應(yīng)用到DVD記錄器時(shí)的配置實(shí)例。
(實(shí)施例1)圖1示出了根據(jù)此實(shí)施例的盤記錄器的配置。用相同的參考數(shù)字來表示與圖7中類似的部分。
存儲(chǔ)器101包括SDRAM等。EDC算法操作單元102計(jì)算糾錯(cuò)碼并將其添加到數(shù)據(jù)。加擾算法電路103對(duì)已經(jīng)向其添加了糾錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾。PO算法操作電路105計(jì)算PO方向(列方向)的糾錯(cuò)碼并將其添加到已加擾數(shù)據(jù)。PI算法操作電路110將PI碼添加到從存儲(chǔ)器101輸入的數(shù)據(jù)，并將該數(shù)據(jù)輸出到調(diào)制電路200。調(diào)制電路200對(duì)輸入的數(shù)據(jù)執(zhí)行預(yù)定調(diào)制以產(chǎn)生記錄信號(hào)。光學(xué)拾波器300施加與從調(diào)制電路200輸入的記錄信號(hào)相對(duì)應(yīng)的激光束，以將數(shù)據(jù)寫入光盤。
此外，根據(jù)此實(shí)施例，在PI方向的糾錯(cuò)編碼之前，在PO算法操作電路105處執(zhí)行PO方向的糾錯(cuò)編碼，并將獲得的PO碼添加到相應(yīng)的數(shù)據(jù)上。之后，從存儲(chǔ)器101向PI算法操作電路110按照PI方向、逐行讀取數(shù)據(jù)，將PI碼添加到該數(shù)據(jù)，并將該數(shù)據(jù)直接輸出到調(diào)制電路200。
圖2是示出了針對(duì)一個(gè)ECC塊的數(shù)據(jù)的糾錯(cuò)編碼處理的流程圖。
當(dāng)將一個(gè)ECC塊的數(shù)據(jù)從主機(jī)寫入存儲(chǔ)器101(S100)時(shí)，將一個(gè)扇區(qū)的數(shù)據(jù)(扇區(qū)數(shù)據(jù))讀入EDC算法操作電路110時(shí)(S101)。在將包含扇區(qū)ID等的報(bào)頭添加到扇區(qū)數(shù)據(jù)之后，進(jìn)行檢錯(cuò)碼計(jì)算(S102)。將此處計(jì)算出的EDC碼添加到扇區(qū)數(shù)據(jù)并輸入到加擾算法操作電路103(S103)。加擾算法操作電路103對(duì)輸入的扇區(qū)數(shù)據(jù)執(zhí)行加擾(S104)。然后，將已加擾扇區(qū)數(shù)據(jù)寫入存儲(chǔ)器101中(S105)。重復(fù)步驟S101到S105的處理，直到已經(jīng)將一個(gè)ECC塊的數(shù)據(jù)寫入存儲(chǔ)器101中為止(S106)。
因此，在已經(jīng)將一個(gè)ECC塊的數(shù)據(jù)寫入存儲(chǔ)器101之后，從存儲(chǔ)器101向PO算法操作電路105讀取一列上的數(shù)據(jù)(S107)，然后，PO算法操作電路105對(duì)該數(shù)據(jù)執(zhí)行糾錯(cuò)碼計(jì)算(PO碼計(jì)算)。將獲得的PO碼添加到數(shù)據(jù)上并寫入存儲(chǔ)器101(S108)。重復(fù)此處理，直到針對(duì)全部列上的數(shù)據(jù)完成為止(S109)。
然后，從存儲(chǔ)器101向PI算法操作電路110讀取一行上的數(shù)據(jù)(S110)，且PI算法操作電路110對(duì)該數(shù)據(jù)執(zhí)行糾錯(cuò)碼計(jì)算(PI碼計(jì)算)。將獲得的PI碼添加到數(shù)據(jù)上并輸出到調(diào)制電路200(S111)。調(diào)制電路200順序調(diào)制該數(shù)據(jù)，并由光學(xué)拾波器300將其記錄在盤上。重復(fù)步驟S110和S111的處理，直到針對(duì)全部行上的數(shù)據(jù)完成為止(S112)。從而，將一個(gè)ECC塊的數(shù)據(jù)記錄在盤上。
圖3A和3B概念地示出了步驟S110到S112的處理。從首行開始順序讀取存儲(chǔ)器101中、步驟S100到S109中所建立的數(shù)據(jù)(圖3A)，同時(shí)將PI碼添加到該數(shù)據(jù)上(圖3B)。然后，將該數(shù)據(jù)順序輸出到隨后級(jí)的調(diào)制電路200，并將其記錄在盤上。
根據(jù)此實(shí)施例，能夠忽略當(dāng)從存儲(chǔ)器101向調(diào)制電路200讀取數(shù)據(jù)時(shí)的存儲(chǔ)器訪問、和當(dāng)PI算法操作電路添加PI方向的糾錯(cuò)碼和將PI方向的糾錯(cuò)碼寫入存儲(chǔ)器時(shí)的存儲(chǔ)器訪問。結(jié)果，能夠降低存儲(chǔ)器101的操作時(shí)鐘頻率。
此外，由于PI碼并未寫入存儲(chǔ)器，可以節(jié)省針對(duì)PI碼所需的存儲(chǔ)器容量?？蛇x地，可以使用由于PI碼并未寫入存儲(chǔ)器的事實(shí)而創(chuàng)建的空閑存儲(chǔ)器區(qū)域，作為針對(duì)另一處理的工作區(qū)域。例如，在包括其數(shù)量如圖6所示的行和列的數(shù)據(jù)的ECC塊中，PI碼區(qū)域具有大約相當(dāng)于一個(gè)扇區(qū)的數(shù)據(jù)量，通過其，可以節(jié)省存儲(chǔ)器容量。
(實(shí)施例2)通過如下改變糾錯(cuò)編碼電路100的配置，能夠進(jìn)一步減少訪問存儲(chǔ)器101的次數(shù)。
圖4示出了這種情況下的配置實(shí)例。在此配置實(shí)例中，從主機(jī)向EDC算法操作電路111輸入所記錄的數(shù)據(jù)。每次輸入一個(gè)ECC塊的數(shù)據(jù)時(shí)，EDC算法操作電路111計(jì)算糾錯(cuò)碼并添加到數(shù)據(jù)，并向加擾算法操作電路112輸出此數(shù)據(jù)。加擾算法操作電路112對(duì)從EDC算法操作電路111輸入的一個(gè)ECC塊的數(shù)據(jù)執(zhí)行加擾，并將該數(shù)據(jù)順序?qū)懭氪鎯?chǔ)器101中。
圖5是示出了糾錯(cuò)編碼電路100處的處理流程的流程圖。步驟S107到S112與圖2所示相同。
當(dāng)將一個(gè)扇區(qū)的數(shù)據(jù)(扇區(qū)數(shù)據(jù))從主機(jī)輸入到EDC算法操作電路111時(shí)(S121)，將包含扇區(qū)ID等的報(bào)頭添加到扇區(qū)數(shù)據(jù)，之后計(jì)算糾錯(cuò)碼(S122)。這里，將計(jì)算出的EDC碼添加到扇區(qū)數(shù)據(jù)上，并輸入加擾算法操作電路112(S123)。加擾算法操作電路112對(duì)輸入的扇區(qū)數(shù)據(jù)執(zhí)行加擾(S124)。然后，將已加擾扇區(qū)數(shù)據(jù)寫入存儲(chǔ)器101中(S125)。重復(fù)步驟S121到S125的處理，直到已經(jīng)將一個(gè)ECC塊的數(shù)據(jù)寫入存儲(chǔ)器101中為止(S126)。
在此配置示例中，在從主機(jī)將數(shù)據(jù)寫入存儲(chǔ)器101之前，將該數(shù)據(jù)輸入到EDC算法操作電路111和加擾算法操作電路112進(jìn)行處理，并將已加擾數(shù)據(jù)從加擾算法操作電路112寫入存儲(chǔ)器101。因此，除了前述實(shí)施例之外，還能夠忽略當(dāng)從主機(jī)將數(shù)據(jù)寫入存儲(chǔ)器時(shí)的存儲(chǔ)器訪問、和當(dāng)從存儲(chǔ)器向EDC算法操作電路讀取數(shù)據(jù)時(shí)的存儲(chǔ)器訪問。結(jié)果，能夠進(jìn)一步降低存儲(chǔ)器101的操作時(shí)鐘頻率。
上文中，已經(jīng)參照實(shí)施例描述了本發(fā)明。然而，本發(fā)明并不限于上述實(shí)施例。
應(yīng)當(dāng)注意，在上述實(shí)施例中，由于將PI方向設(shè)置為當(dāng)從存儲(chǔ)器向調(diào)制電路輸出數(shù)據(jù)時(shí)從存儲(chǔ)器讀取數(shù)據(jù)的方向，所以首先執(zhí)行PO方向的處理，接著在按照PI方向讀取數(shù)據(jù)的同時(shí)，執(zhí)行PI編碼和將數(shù)據(jù)輸出到調(diào)制電路200。然而，如果將PO方向設(shè)置為當(dāng)從存儲(chǔ)器向調(diào)制電路輸出數(shù)據(jù)時(shí)從存儲(chǔ)器讀取數(shù)據(jù)的方向，則首先執(zhí)行PI方向的處理，接著在按照PO方向讀取數(shù)據(jù)的同時(shí)，執(zhí)行PO編碼和將數(shù)據(jù)輸出到調(diào)制電路200。
在所附權(quán)利要求的范圍內(nèi)描述的技術(shù)思想內(nèi)，可以對(duì)本發(fā)明進(jìn)行各種適當(dāng)?shù)男薷摹?br> 權(quán)利要求
1.一種數(shù)據(jù)編碼電路，包括存儲(chǔ)器，用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
2.一種數(shù)據(jù)編碼電路，包括EDC算法操作單元，用于將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作單元，用于對(duì)已經(jīng)通過EDC算法操作單元向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾；存儲(chǔ)器，用于存儲(chǔ)由加擾算法操作單元進(jìn)行了加擾的數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
3.一種編碼數(shù)據(jù)的方法，包括PI算法操作步驟，將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作步驟，將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作步驟和PO算法操作步驟之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作步驟和PO算法操作步驟中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
4.一種編碼數(shù)據(jù)的方法，包括EDC算法操作步驟，將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作步驟，對(duì)已經(jīng)通過EDC算法操作步驟向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾，并將所述數(shù)據(jù)寫入存儲(chǔ)器；PI算法操作步驟，將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作步驟，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作步驟和PO算法操作步驟之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作步驟和PO算法操作步驟中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
5.一種具有用于將糾錯(cuò)碼添加到所記錄的數(shù)據(jù)上的數(shù)據(jù)編碼電路的數(shù)據(jù)記錄器，所述數(shù)據(jù)編碼電路包括存儲(chǔ)器，用于以ECC塊為基礎(chǔ)存儲(chǔ)數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
6.一種具有用于將糾錯(cuò)碼添加到所記錄的數(shù)據(jù)上的數(shù)據(jù)編碼電路的數(shù)據(jù)記錄器，所述數(shù)據(jù)編碼電路包括EDC算法操作單元，用于將檢錯(cuò)碼添加到數(shù)據(jù)上；加擾算法操作單元，用于對(duì)已經(jīng)通過EDC算法操作單元向其添加了檢錯(cuò)碼的數(shù)據(jù)進(jìn)行加擾；存儲(chǔ)器，用于存儲(chǔ)由加擾算法操作單元進(jìn)行了加擾的數(shù)據(jù)；PI算法操作單元，用于將PI方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上；以及PO算法操作單元，用于將PO方向的糾錯(cuò)碼添加到存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)上，其中，PI算法操作單元和PO算法操作單元之一首先按照不同于用于將數(shù)據(jù)從存儲(chǔ)器輸出到隨后級(jí)的處理電路中的數(shù)據(jù)讀取方向的方向?qū)?shù)據(jù)執(zhí)行處理，以便將糾錯(cuò)碼寫入存儲(chǔ)器，以及在按照數(shù)據(jù)讀取方向從存儲(chǔ)器中讀取數(shù)據(jù)的同時(shí)，PI算法操作單元和PO算法操作單元中的另一個(gè)接著對(duì)數(shù)據(jù)執(zhí)行處理，以向其添加糾錯(cuò)碼，并將數(shù)據(jù)順序輸出到隨后級(jí)的處理電路中。
全文摘要
提出了一種數(shù)據(jù)編碼電路，能夠通過減少訪問存儲(chǔ)器的次數(shù)，甚至在低操作時(shí)鐘頻率的存儲(chǔ)器中，確保記錄操作的實(shí)時(shí)性，并同時(shí)降低功率消耗和存儲(chǔ)器成本。在PI方向的糾錯(cuò)編碼之前，在PO算法操作電路(105)執(zhí)行PO方向的糾錯(cuò)編碼，并將獲得的PO碼添加到相應(yīng)數(shù)據(jù)上，并寫入存儲(chǔ)器(101)。之后，按照PI方向、從存儲(chǔ)器(101)向PI算法操作電路(110)逐行讀取數(shù)據(jù)，并將數(shù)據(jù)順序輸出到調(diào)制電路(200)。因此，能夠忽略當(dāng)從存儲(chǔ)器(101)向調(diào)制電路(200)讀取數(shù)據(jù)時(shí)的存儲(chǔ)器訪問和當(dāng)PI算法操作電路將糾錯(cuò)碼寫入存儲(chǔ)器時(shí)的存儲(chǔ)器訪問。結(jié)果，能夠降低存儲(chǔ)器的操作時(shí)鐘頻率。
文檔編號(hào)G11B20/12GK1700179SQ20051007264
公開日2005年11月23日 申請(qǐng)日期2005年5月17日 優(yōu)先權(quán)日2004年5月21日
發(fā)明者岡本實(shí)幸, 夫馬正人, 富澤真一郎, 野呂聰, 妹尾秀滿 申請(qǐng)人:三洋電機(jī)株式會(huì)社