專利名稱：半導(dǎo)體存儲(chǔ)裝置及其刷新控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，特別涉及具有為了保持?jǐn)?shù)據(jù)而需要刷新之存儲(chǔ)器單元的動(dòng)態(tài)半導(dǎo)體存儲(chǔ)裝置及其刷新控制方法。
背景技術(shù)：
DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)中，為了降低在只進(jìn)行數(shù)據(jù)保持操作之待機(jī)時(shí)刻的消耗電流，降低刷新操作時(shí)(將從與刷新地址對(duì)應(yīng)的字線所連接的存儲(chǔ)器單元中讀出到位線上的數(shù)據(jù)通過(guò)讀出放大器放大并通過(guò)介入位線進(jìn)行復(fù)原)的電流是不可缺少的。
在大容量微細(xì)化的DRAM中，一直嘗試工藝上改善存儲(chǔ)器單元之?dāng)?shù)據(jù)保持時(shí)間(稱為“記憶(retention)時(shí)間”)的最劣值。作為電路設(shè)計(jì)上的對(duì)策，對(duì)于一部分存儲(chǔ)器單元，為了彌補(bǔ)記憶時(shí)間不足，開(kāi)發(fā)了對(duì)例如每一個(gè)存儲(chǔ)組段(bank)(例如為64兆位)將使用冗余單元的救濟(jì)組(set)數(shù)預(yù)備為等于或者大于100組的方法，或者為即使在DRAM器件封裝之后，通過(guò)抗熔斷(Anti Fuse)而進(jìn)行救濟(jì)使得能夠替換冗余單元的方法。但是，在記憶時(shí)間為200ms(毫秒)接近300ms極限的情況下，有可能發(fā)生因未預(yù)料到的噪音等(還包括軟錯(cuò)誤)導(dǎo)致的不良保持(稱為“記憶時(shí)間不良變動(dòng)”)，因此必須確立由上述以外的方法所產(chǎn)生的技術(shù)。
從DRAM器件的成本看，必須將芯片尺寸的增大(penalty)(用于確保記憶時(shí)間之電路的增量)抑制到某個(gè)百分?jǐn)?shù)。
從用戶的觀點(diǎn)看，當(dāng)進(jìn)入和退出待機(jī)模式(自刷新)時(shí)，還需要使DRAM器件的規(guī)格(接口)與先前的產(chǎn)品相同(保持互換性)。在這方面，對(duì)應(yīng)用于頻繁重復(fù)進(jìn)入和退出待機(jī)模式(自刷新)的用戶(便攜式電話終端等)來(lái)說(shuō)，還必須降低進(jìn)入和退出待機(jī)模式(自刷新)時(shí)的操作電流。
作為動(dòng)態(tài)RAM(DRAM)的刷新控制，在專利文獻(xiàn)1中公開(kāi)了如下構(gòu)成在刷新地址被分配成通用的多個(gè)字線的每個(gè)字線上，由于通過(guò)與存儲(chǔ)器單元之信息保持時(shí)間(記憶時(shí)間)對(duì)應(yīng)的2個(gè)以上的刷新周期來(lái)進(jìn)行刷新，使得能夠?qū)崿F(xiàn)大幅度降低功耗。這樣，通過(guò)只對(duì)一部分記憶時(shí)間不足的存儲(chǔ)器單元用短周期(例如100ms)進(jìn)行刷新而對(duì)剩余的存儲(chǔ)器單元用長(zhǎng)周期(例如1s)進(jìn)行刷新，能夠獲得DRAM在待機(jī)時(shí)刻的電流降低。在晶圓(wafer)檢查時(shí)，根據(jù)主字線(MWL)單位進(jìn)行刷新周期的選擇，并將長(zhǎng)周期或者短周期記錄到DRAM內(nèi)藏的PROM(PROM陣列構(gòu)成了適應(yīng)刷新控制器)。在進(jìn)入自刷新時(shí)，將全部主字線用長(zhǎng)周期進(jìn)行刷新，接著將短周期的主字線用短周期進(jìn)行刷新，在時(shí)間T再次通過(guò)長(zhǎng)周期重復(fù)刷新。在自刷新退出時(shí)退出。
圖22是用于說(shuō)明專利文獻(xiàn)1記載的適應(yīng)刷新控制的流程圖(由本申請(qǐng)發(fā)明人等制作的圖)。在進(jìn)入自刷新時(shí)(步驟S601)，將全部主字線用長(zhǎng)周期T進(jìn)行刷新(步驟S602)，接著，將刷新周期作為短周期(T/N)而在PROM所記錄的主字線用短周期(T/N)進(jìn)行刷新(步驟S603)，在不退出自刷新的情況下(步驟S604為“否”)，重復(fù)N次用短周期(T/N)的刷新(步驟S604，S605)，在時(shí)間T，再次重復(fù)通過(guò)長(zhǎng)周期進(jìn)行的刷新(步驟S605，S606)。當(dāng)在步驟S604，S606退出自刷新時(shí)，就轉(zhuǎn)移到步驟S607的自刷新退出處理。
在專利文獻(xiàn)2中例如還公開(kāi)了如下技術(shù)當(dāng)進(jìn)入用于只進(jìn)行數(shù)據(jù)保持操作的操作模式時(shí)，通過(guò)使用ECC(錯(cuò)誤糾正碼)電路來(lái)編碼全部位(生成并存儲(chǔ)檢查用的位)，根據(jù)使用檢查位的錯(cuò)誤糾正操作，在錯(cuò)誤發(fā)生容許的范圍內(nèi)，通過(guò)加長(zhǎng)刷新周期來(lái)進(jìn)行刷新操作，當(dāng)從數(shù)據(jù)保持操作模式返回(退出)到正常操作時(shí)，通過(guò)根據(jù)ECC電路進(jìn)行使用上述數(shù)據(jù)和檢查位的錯(cuò)誤糾正操作，在等于或者大于存儲(chǔ)器單元之記憶時(shí)間的周期下進(jìn)行刷新。在專利文獻(xiàn)2中，在數(shù)據(jù)保持操作模式時(shí)(備用時(shí))，將芯片內(nèi)的全部區(qū)域用長(zhǎng)周期(例如1s大小)進(jìn)行刷新，以降低DRAM待機(jī)時(shí)刻的電流。圖23是用于說(shuō)明根據(jù)專利文獻(xiàn)2待機(jī)時(shí)刻之刷新控制的流程圖(由本申請(qǐng)發(fā)明人等制作的圖)。
在進(jìn)入低功耗模式(SSR)時(shí)進(jìn)行全部位的編碼(步驟S701，S702)，在退出時(shí)通過(guò)全部位的解碼來(lái)進(jìn)行校正操作(步驟S705，S706)。
但是，專利文獻(xiàn)1等記載的適應(yīng)刷新具有下述問(wèn)題(下面是本申請(qǐng)發(fā)明人的研究結(jié)果)。
(A)高溫下(例如T＝85℃)，假定進(jìn)行將256M位的DRAM以主字線32K位為單位進(jìn)行長(zhǎng)周期(例如1s)、短周期(例如100ms)之刷新周期的選擇。此時(shí)，通過(guò)記憶時(shí)間為1s以下之存儲(chǔ)器單元的20000位，需要短周期(100ms)刷新的主字線(MWL)增大到1個(gè)存儲(chǔ)組段(bank)(64M位)。由此，待機(jī)時(shí)刻的電流降低效果停留于3/4。
(B)即使通過(guò)晶圓試驗(yàn)(用晶圓探針的試驗(yàn))來(lái)進(jìn)行刷新周期的選擇，在封裝的后續(xù)工序中，在發(fā)生記憶時(shí)間變動(dòng)時(shí)也會(huì)成為不良選擇。
(C)而且在T＝85℃的高溫下，在記憶時(shí)間下降到接近200ms的情況下，當(dāng)頻繁進(jìn)行刷新時(shí)，沒(méi)有降低待機(jī)時(shí)刻之電流的辦法。
專利文獻(xiàn)2之待機(jī)時(shí)刻的刷新控制具有下述問(wèn)題(下面是本申請(qǐng)發(fā)明人的研究結(jié)果)。
(A)如圖23所示，在進(jìn)入低功耗模式(超級(jí)自刷新；還稱為“SSR”)時(shí)，進(jìn)行全部位的編碼(步驟703)，在退出時(shí)，通過(guò)全部位的解碼來(lái)進(jìn)行錯(cuò)誤糾正操作(步驟705)。因此，當(dāng)用戶反復(fù)進(jìn)入和退出時(shí)，消耗電流增大。
(B)錯(cuò)誤糾正操作期間需要設(shè)定禁止從外部接受命令的時(shí)間(作為退出時(shí)間例如為400ms)。因此，低功耗模式的退出方法就變成與現(xiàn)有技術(shù)自刷新不同標(biāo)準(zhǔn)的規(guī)定。
專利文獻(xiàn)1特開(kāi)平08-306184號(hào)公報(bào)(第4、5頁(yè)，第1圖)；專利文獻(xiàn)2特開(kāi)2002-56671號(hào)公報(bào)(第3頁(yè)，第1圖)。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種半導(dǎo)體存儲(chǔ)裝置及其刷新控制方法，其可實(shí)現(xiàn)在等待時(shí)的低功耗以及抑制芯片面積的增大。
為了實(shí)現(xiàn)上述目的，本申請(qǐng)公開(kāi)的發(fā)明大概按下述構(gòu)成。
根據(jù)本發(fā)明一個(gè)方面的半導(dǎo)體存儲(chǔ)裝置，包括存儲(chǔ)器陣列，其在多根位線和多根字線的交叉部上以多個(gè)陣列形狀包括為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元；存儲(chǔ)電路，其分別存儲(chǔ)在預(yù)定多個(gè)刷新周期中與前述各個(gè)字線對(duì)應(yīng)之刷新周期的設(shè)定值；控制電路，其在電源接入后進(jìn)入預(yù)先設(shè)定的規(guī)定自刷新模式時(shí)，以前述字線單位進(jìn)行存儲(chǔ)器單元之?dāng)?shù)據(jù)保持時(shí)間的檢查，并基于該檢查結(jié)果來(lái)進(jìn)行確定前述每個(gè)字線之刷新周期的設(shè)定值并記錄到前述存儲(chǔ)電路的控制。
根據(jù)本發(fā)明另一方面的半導(dǎo)體存儲(chǔ)裝置，包括存儲(chǔ)電路，其預(yù)先記錄與在正常模式中被訪問(wèn)之行地址相對(duì)應(yīng)的字線信息；用于進(jìn)行控制的電路，其在進(jìn)入所述自刷新模式時(shí)，讀出存儲(chǔ)器單元的數(shù)據(jù)，對(duì)所述數(shù)據(jù)附加檢查位，并寫(xiě)入到前述存儲(chǔ)器單元陣列所設(shè)置的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在前述自刷新前在前述正常模式操作期間被訪問(wèn)的行地址相對(duì)應(yīng)。
根據(jù)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置，還包括在所述自刷新中用于檢測(cè)存儲(chǔ)器單元之故障的檢測(cè)電路；用于糾正被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)的糾正電路；用于進(jìn)行控制的電路，其變更被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元所連接字線的刷新周期的設(shè)定值并記錄到所述存儲(chǔ)電路中。
根據(jù)本發(fā)明又一方面的半導(dǎo)體存儲(chǔ)裝置包括自刷新控制電路，其具有用于生成刷新地址的電路、和用于生成刷新周期的電路，所述用于生成刷新周期的電路基于在用規(guī)定刷新周期刷新時(shí)由所述錯(cuò)誤檢測(cè)電路檢測(cè)的錯(cuò)誤檢測(cè)結(jié)果來(lái)可變地控制所述刷新周期的長(zhǎng)度。例如，對(duì)于長(zhǎng)周期、短周期等各種刷新周期，可以用規(guī)定的比例來(lái)縮短或者加長(zhǎng)周期的長(zhǎng)度(時(shí)間)。
根據(jù)發(fā)明又一方面的方法，該半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)器陣列，該存儲(chǔ)器單元在多根位線和多根字線的交叉部上以陣列形狀包括為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元，在該刷新控制方法中，包括將與在正常操作模式的操作中被訪問(wèn)的行地址對(duì)應(yīng)的字線信息存儲(chǔ)到存儲(chǔ)電路的步驟；用于進(jìn)行控制的步驟，其在進(jìn)入到自刷新模式時(shí)，讀出存儲(chǔ)器單元的數(shù)據(jù)以及對(duì)于所述數(shù)據(jù)附加檢查位，之后將其寫(xiě)入到前述存儲(chǔ)器陣列所設(shè)置的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在前述自刷新前在前述正常模式操作期間被訪問(wèn)的行地址相對(duì)應(yīng)；作為電源接入后進(jìn)入自刷新模式的初始化處理，進(jìn)行所述字線單位之存儲(chǔ)器單元的數(shù)據(jù)保持時(shí)間的檢查的步驟；基于該檢查結(jié)果，確定所述字線刷新周期的設(shè)定值并將該設(shè)定值寫(xiě)入到存儲(chǔ)電路的步驟。
在根據(jù)本發(fā)明的上述方法中，在所述存儲(chǔ)器陣列內(nèi)，對(duì)于連接到相同位線的用于數(shù)據(jù)存儲(chǔ)的多個(gè)存儲(chǔ)器單元，設(shè)置了連接到相同位線的至少一個(gè)虛設(shè)單元，包括當(dāng)設(shè)定所述字線單位上的刷新周期時(shí)，將與刷新周期之檢查對(duì)象的字線相連接的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)拷貝到所述虛設(shè)單元的步驟；對(duì)所述字線，就預(yù)先設(shè)定的多個(gè)刷新周期，在存儲(chǔ)器單元上進(jìn)行是否檢測(cè)出錯(cuò)誤的檢查，并選擇刷新周期的步驟；在所述字線的刷新周期設(shè)定結(jié)束之后，將前述虛設(shè)單元中拷貝的數(shù)據(jù)返回到所述存儲(chǔ)器單元上的步驟。
在根據(jù)本發(fā)明的方法中，可以包括在所述自刷新操作時(shí)，用一個(gè)刷新周期進(jìn)行刷新的步驟；當(dāng)通過(guò)所述刷新在存儲(chǔ)器單元的數(shù)據(jù)中檢測(cè)出錯(cuò)誤的情況下，糾正錯(cuò)誤，并將所述字線的刷新周期設(shè)定成比所述第一個(gè)刷新周期更短周期的刷新周期的步驟。
在根據(jù)本發(fā)明的方法中，可以包括在從自刷新模式退出到正常模式時(shí)，用成組模式刷新存儲(chǔ)器陣列，糾正被檢測(cè)出錯(cuò)誤之單元的數(shù)據(jù)錯(cuò)誤并寫(xiě)入的步驟。
根據(jù)本發(fā)明另一方面的方法是一種半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)拷貝方法，該半導(dǎo)體存儲(chǔ)裝置具有多根位線、多根字線和存儲(chǔ)器陣列，該存儲(chǔ)器陣列在所述多根位線和所述多根字線的交叉部上以多個(gè)陣列形狀包括為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元，通過(guò)激活拷貝源的一個(gè)字線，用在連接所述存儲(chǔ)器單元的位線上所連接的讀出放大器來(lái)放大連接到所述一根字線之存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)；激活拷貝目標(biāo)之一個(gè)或者多個(gè)字線，將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到與拷貝目標(biāo)之一個(gè)或者多個(gè)字線相連接的存儲(chǔ)器單元中；完成將所述一個(gè)字線所連接存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)向所述拷貝目標(biāo)字線所連接的存儲(chǔ)器單元的拷貝。
發(fā)明效果根據(jù)本發(fā)明，能夠降低待機(jī)時(shí)的電源電流以及能夠?qū)崿F(xiàn)低的功耗。
根據(jù)本發(fā)明，當(dāng)自刷新進(jìn)入時(shí)，通過(guò)只對(duì)在正常時(shí)被訪問(wèn)之行地址的單元數(shù)據(jù)進(jìn)行選擇編碼，因此能夠?qū)崿F(xiàn)低的功耗。
根據(jù)本發(fā)明，能夠在電源接入后可變?cè)O(shè)定每個(gè)字線的最適應(yīng)刷新，因此能夠?qū)崿F(xiàn)產(chǎn)品出廠后的適應(yīng)刷新。
根據(jù)本發(fā)明，由于每個(gè)存儲(chǔ)組段(bank)安裝了一個(gè)ECC電路，因此抑制和降低了芯片面積的增大。
根據(jù)本發(fā)明，由于在存儲(chǔ)器單元陣列和讀出放大器之間的位線上設(shè)置了簡(jiǎn)單構(gòu)成的錯(cuò)誤檢測(cè)電路，因此抑制和降低了芯片面積的增大。
根據(jù)本發(fā)明，通過(guò)做成基于在刷新操作時(shí)的錯(cuò)誤檢測(cè)結(jié)果來(lái)動(dòng)態(tài)可變控制刷新周期的結(jié)構(gòu)，能夠根據(jù)器件工作(周?chē)?溫度來(lái)簡(jiǎn)單和可靠地校正刷新周期。


圖1是說(shuō)明本發(fā)明第一實(shí)施例半導(dǎo)體存儲(chǔ)裝置之操作的流程圖。
圖2是表示本發(fā)明第一實(shí)施例半導(dǎo)體存儲(chǔ)裝置之整個(gè)構(gòu)成的示意圖。
圖3是用于說(shuō)明在本發(fā)明第一實(shí)施例中將行地址記錄到RAM的示意圖。
圖4是用于說(shuō)明本發(fā)明第一實(shí)施例中編碼的示意圖。
圖5是用于說(shuō)明本發(fā)明第一實(shí)施例中刷新信息讀出的示意圖。
圖6是用于說(shuō)明本發(fā)明第一實(shí)施例之錯(cuò)誤檢測(cè)和錯(cuò)誤糾正的示意圖。
圖7是表示本發(fā)明第一實(shí)施例之1位錯(cuò)誤檢測(cè)器的構(gòu)成的示意圖。
圖8是用于說(shuō)明本發(fā)明第一實(shí)施例之刷新周期選擇的流程圖。
圖9(A)至(C)是用于說(shuō)明本發(fā)明第一實(shí)施例向虛設(shè)單元(dummycell)拷貝的示意圖。
圖10是用于說(shuō)明在本發(fā)明第一實(shí)施例中內(nèi)部狀態(tài)過(guò)渡之電流消耗的關(guān)系(電源接入后第一次)的示意圖。
圖11是用于說(shuō)明在本發(fā)明第一實(shí)施例中內(nèi)部狀態(tài)過(guò)渡之電流消耗的關(guān)系(電源接入后第二次以后)的示意圖。
圖12是用于說(shuō)明本發(fā)明第一實(shí)施例之256M-DRAM的刷新周期和待機(jī)時(shí)刻電源電流ICC6的關(guān)系的示意圖。
圖13是用于說(shuō)明本發(fā)明第二實(shí)施例的4數(shù)值適應(yīng)刷新周期的處理的流程圖。
圖14是用于說(shuō)明本發(fā)明第二實(shí)施例的4數(shù)值適應(yīng)刷新周期的選擇處理的流程圖。
圖15是用于說(shuō)明本發(fā)明第二實(shí)施例的4數(shù)值適應(yīng)刷新周期的選擇處理的流程圖。
圖16是用于說(shuō)明在本發(fā)明第二實(shí)施例中內(nèi)部狀態(tài)過(guò)渡之電流消耗的關(guān)系(電源接入后第一次)的示意圖。
圖17是用于說(shuō)明在本發(fā)明第二實(shí)施例中內(nèi)部狀態(tài)過(guò)渡之電流消耗的關(guān)系(電源接入后第二次以后)的示意圖。
圖18是用于通過(guò)將本發(fā)明第二實(shí)施例的4數(shù)值適應(yīng)刷新和比較例進(jìn)行比較而進(jìn)行說(shuō)明的示意圖。
圖19是表示本發(fā)明第三實(shí)施例之整個(gè)構(gòu)成的示意圖。
圖20是說(shuō)明本發(fā)明第一實(shí)施例之操作的流程圖。
圖21是用于說(shuō)明在本發(fā)明第二實(shí)施例中內(nèi)部狀態(tài)過(guò)渡之電流消耗的關(guān)系(電源接入后第二次以后)的示意圖。
圖22是用于說(shuō)明現(xiàn)有技術(shù)刷新控制的流程圖。
圖23是用于說(shuō)明現(xiàn)有技術(shù)刷新控制的流程圖。
圖中100-存儲(chǔ)組段(存儲(chǔ)器陣列)，100A-存儲(chǔ)器單元區(qū)，100B-奇偶(parity)區(qū)，100C-虛設(shè)單元區(qū)，101-RAM，102-行解碼器，103-讀出放大器，104-列地址解碼器，105-行地址緩沖器，106-列地址緩沖器，107-時(shí)鐘發(fā)生器，108-指令解碼器，109-數(shù)據(jù)控制電路，110-自刷新控制器，111、111A-刷新周期發(fā)生器，112-溫度校正器，113-錯(cuò)誤檢測(cè)器，114-解碼器，115-編碼器，116-主字線使用的字驅(qū)動(dòng)器，121-輔助字線使用的字驅(qū)動(dòng)器，122-RAM字線使用的字驅(qū)動(dòng)器，123-解碼器，124-解碼器，125-寫(xiě)緩沖器，130-1位錯(cuò)誤檢測(cè)器。
具體實(shí)施例方式
為了詳細(xì)說(shuō)明本發(fā)明，下面參考

本發(fā)明的原理和實(shí)施例。
有關(guān)本發(fā)明的半導(dǎo)體存儲(chǔ)裝置在電源接入后的正常操作中，預(yù)先將與已經(jīng)進(jìn)行訪問(wèn)的行地址相對(duì)應(yīng)的字線信息存儲(chǔ)在存儲(chǔ)電路中(圖1的步驟S101)。在進(jìn)入自刷新模式時(shí)(圖1的步驟S102)，將存儲(chǔ)器單元的數(shù)據(jù)進(jìn)行編碼(圖1步驟S103)，該存儲(chǔ)器單元與在前述自刷新之前的前述正常操作期間已經(jīng)進(jìn)行訪問(wèn)的行地址相對(duì)應(yīng)的字線連接。
作為電源接入后第一次進(jìn)入自刷新模式時(shí)的初始化處理，在字線單位下選擇刷新周期(圖1的步驟S104)。
在自刷新模式初始化后的自刷新操作期間，當(dāng)進(jìn)行N次短周期T/N所設(shè)定字線(輔助字線)的刷新之后，繼續(xù)用長(zhǎng)周期進(jìn)行存儲(chǔ)器陣列的刷新。
用長(zhǎng)周期的刷新周期進(jìn)行刷新(圖1的步驟S105)，當(dāng)通過(guò)該刷新在存儲(chǔ)器單元的數(shù)據(jù)中檢測(cè)出錯(cuò)誤時(shí)(圖1的步驟S106)，糾正錯(cuò)誤(圖1的步驟S107)，并將前述字線的刷新周期設(shè)定成比前述刷新周期更短周期的刷新周期(圖1的步驟S108)。而且，當(dāng)從自刷新模式退出到正常模式時(shí)(在步驟S110，S112為“是”)，對(duì)前述存儲(chǔ)組段(bank)用成組模式(burst mode)進(jìn)行刷新，在糾正了檢測(cè)到錯(cuò)誤的單元的數(shù)據(jù)錯(cuò)誤之后進(jìn)行寫(xiě)入控制(步驟S113)。
根據(jù)本發(fā)明，在存儲(chǔ)器陣列內(nèi)，對(duì)與相同位線連接的用于數(shù)據(jù)存儲(chǔ)的多個(gè)存儲(chǔ)器單元，設(shè)置了與相同位線連接的至少一個(gè)虛設(shè)單元，在用字線單位設(shè)定刷新周期時(shí)，將與刷新周期之檢查對(duì)象的字線連接的存儲(chǔ)器單元的數(shù)據(jù)拷貝到前述虛設(shè)單元，相對(duì)前述字線，對(duì)于預(yù)定的多個(gè)刷新周期，在進(jìn)行檢測(cè)或者檢查存儲(chǔ)器單元中的錯(cuò)誤后選擇刷新周期，并且在字線上的刷新周期的設(shè)定結(jié)束之后，進(jìn)行使預(yù)先拷貝到前述虛設(shè)單元的數(shù)據(jù)返回到前述存儲(chǔ)器單元中的控制。下面按照實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
實(shí)施例圖1是用于說(shuō)明本發(fā)明第一實(shí)施例刷新控制方法的示意圖。下面，參考圖1說(shuō)明本發(fā)明第一實(shí)施例刷新控制方法。在步驟S101的正常操作(正常操作模式)時(shí)，將已經(jīng)訪問(wèn)的行(ROW)地址記錄到存儲(chǔ)部。接著在步驟S102，當(dāng)進(jìn)入自刷新時(shí)，只編碼在正常時(shí)刻已經(jīng)訪問(wèn)的行地址區(qū)的單元數(shù)據(jù)(通過(guò)ECC電路生成存儲(chǔ)檢查位)(步驟S103)。通過(guò)限定了編碼的地址區(qū)，降低了進(jìn)入自刷新操作所要求的消耗電流，有關(guān)結(jié)構(gòu)成為本發(fā)明的主要特征之一。
在進(jìn)入自刷新模式的步驟S104，對(duì)每個(gè)字線進(jìn)行刷新周期的選擇。即，在DRAM器件的電源接入后，優(yōu)選地，在第一次進(jìn)入自刷新時(shí)進(jìn)行刷新周期的選擇。電源接入后，在最初進(jìn)入自刷新時(shí)，在存儲(chǔ)器陣列的輔助字線(SWL)單位下，在預(yù)定多個(gè)(例如2個(gè)數(shù)值或者4個(gè)數(shù)值等)刷新周期當(dāng)中設(shè)定任意一個(gè)，以實(shí)現(xiàn)適應(yīng)刷新。由此降低待機(jī)時(shí)的電流。有關(guān)結(jié)構(gòu)也成為本發(fā)明的主要特征之一。
在下面的步驟S105，用長(zhǎng)周期T進(jìn)行刷新操作。
接著在步驟S106，通過(guò)長(zhǎng)周期T的刷新，檢查單元數(shù)據(jù)中是否有錯(cuò)誤，當(dāng)有錯(cuò)誤時(shí)，在步驟S107進(jìn)行錯(cuò)誤糾正，在步驟S108，將該輔助字線存儲(chǔ)器單元的刷新周期更新為短周期(例如為T(mén)的1/N)。
在沒(méi)有指示退出自刷新時(shí)(在步驟S110為“否”)，N次重復(fù)短周期下的刷新(步驟S110，S111，S109的循環(huán))。在經(jīng)過(guò)時(shí)間T后(在步驟S111為“是”)，當(dāng)沒(méi)有指令自刷新退出時(shí)(在步驟S112為“否”)，轉(zhuǎn)移到步驟S105并進(jìn)行長(zhǎng)周期T的刷新。
當(dāng)退出自刷新時(shí)，進(jìn)行存儲(chǔ)器陣列(存儲(chǔ)組段)在成組模式下的刷新和錯(cuò)誤糾正(步驟S113)。在存儲(chǔ)組段字線根數(shù)是8K根的情況下，進(jìn)行8K量的成組刷新(burst fresh)和錯(cuò)誤糾正。通過(guò)這，當(dāng)在自刷新模式中發(fā)生錯(cuò)誤的情況下，當(dāng)已經(jīng)校正存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)之后，從自刷新轉(zhuǎn)移到正常模式(步驟S114)。
而且，在上述步驟S113，將根據(jù)刷新在位線上讀出的單元數(shù)據(jù)通過(guò)使用ECC電路而進(jìn)行錯(cuò)誤檢測(cè)和錯(cuò)誤糾正，并且將與已經(jīng)進(jìn)行錯(cuò)誤糾正之存儲(chǔ)器單元連接的輔助字線相關(guān)的刷新周期變更為短周期。在自刷新退出時(shí)進(jìn)行成組刷新和錯(cuò)誤糾正的結(jié)構(gòu)也構(gòu)成本發(fā)明的主要特征之一。
根據(jù)本實(shí)施例，通過(guò)上述刷新控制，能夠?qū)⑹袌?chǎng)不良率抑制到例如200ppm以下。而且，在圖1中，為了簡(jiǎn)單，作為刷新周期，盡管基于長(zhǎng)周期(T)和短周期(T/N)2個(gè)值進(jìn)行了說(shuō)明，但對(duì)于比2個(gè)值更多數(shù)值例如為4個(gè)值的刷新周期也能進(jìn)行同樣的控制。
根據(jù)本實(shí)施例，通過(guò)下面的方法抑制了DRAM器件芯片尺寸的增加。
通過(guò)向芯片內(nèi)單元記錄每個(gè)輔助字線(SWL)的刷新周期來(lái)抑制芯片面積的增加。而且，在本實(shí)施例中，在與一個(gè)主字線對(duì)應(yīng)的多個(gè)輔助字線的每個(gè)上能夠單獨(dú)設(shè)定刷新周期。
通過(guò)將在正常時(shí)刻已經(jīng)進(jìn)行訪問(wèn)的行(Row)地址的信息記錄到芯片內(nèi)的存儲(chǔ)器單元上來(lái)抑制芯片面積的增加。
下面，說(shuō)明本發(fā)明半導(dǎo)體存儲(chǔ)裝置第一實(shí)施例的構(gòu)成。圖2是表示本發(fā)明第一實(shí)施例半導(dǎo)體存儲(chǔ)裝置之構(gòu)成的示意圖，其是將本發(fā)明應(yīng)用于時(shí)鐘同步型DRAM的示意圖。參考圖2，本發(fā)明第一實(shí)施例半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)組段(bank)100，由存儲(chǔ)器陣列構(gòu)成，其在位線BL和字線WL交叉部上具有存儲(chǔ)器單元(晶體管Tr和電容C)；RAM(隨機(jī)存取存儲(chǔ)器)101，其構(gòu)成行地址之存取信息和刷新周期信息的存儲(chǔ)部；行解碼器102，其解碼行地址(在圖2所示例子中為15位)并且具有用于驅(qū)動(dòng)所選擇字線的字線驅(qū)動(dòng)器；讀出放大器103，其與RAM101和存儲(chǔ)器陣列100的位線連接。還包括用于輸入行地址的行地址緩沖器105；用于輸入列地址(在圖2所示例子中為9位)的列地址緩沖器106；列地址解碼器104；時(shí)鐘發(fā)生器107；指令解碼器108；自刷新控制器110和數(shù)據(jù)控制電路109。本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置還包括與存儲(chǔ)器陣列的讀出放大器103對(duì)應(yīng)設(shè)置的錯(cuò)誤檢測(cè)器113，以及包括與構(gòu)成存儲(chǔ)組段(bank)的多個(gè)存儲(chǔ)器陣列公用設(shè)置的解碼器114和編碼器115。即，在圖2所示例子中，平均每一個(gè)存儲(chǔ)組段設(shè)置一組解碼器114和編碼器115，對(duì)一個(gè)存儲(chǔ)器陣列設(shè)置一個(gè)錯(cuò)誤檢測(cè)器113。本實(shí)施例的半導(dǎo)體存儲(chǔ)裝置還具有未圖示的地址計(jì)數(shù)器，用于生成刷新地址并輸出到行解碼器102的自刷新控制器110包括刷新周期發(fā)生器(刷新定時(shí)器)111和用于控制刷新周期發(fā)生器111并基于溫度特性來(lái)可變控制刷新周期的溫度校正器112。行解碼器102具有多路轉(zhuǎn)換器(未圖示)，其在刷新操作時(shí)從自刷新控制器110中選擇刷新地址(15位)，而在其他情況，從行地址緩沖器105中選擇行地址輸出(15位)。
控制端子輸入的控制信號(hào)輸入了芯片選擇信號(hào)/CS、行地址選通信號(hào)/RAS、列地址選通信號(hào)/CAS、寫(xiě)入使能信號(hào)/WE。信號(hào)DQM是控制數(shù)據(jù)輸入輸出的控制信號(hào)。CLK是同步使用的時(shí)鐘信號(hào)。CKE是時(shí)鐘使能信號(hào)，如果CKE是高電平，則假設(shè)下一個(gè)時(shí)鐘信號(hào)CLK的上升沿有效，如果CKE是低電平，則假設(shè)為無(wú)效，并且在低電平狀態(tài)下假設(shè)為待機(jī)(備用)狀態(tài)。DQM是用于進(jìn)行輸入輸出數(shù)據(jù)DQ屏蔽(mask)操作的信號(hào)，當(dāng)DQM端子是高電平時(shí)，輸出緩沖器(未圖示)假設(shè)為高阻抗?fàn)顟B(tài)。數(shù)據(jù)控制電路109基于指令解碼器108之讀出寫(xiě)入命令的解碼結(jié)果、DQM信號(hào)以及內(nèi)部時(shí)鐘信號(hào)來(lái)控制從DQ端子(在附圖所示例子中為16位)所寫(xiě)入數(shù)據(jù)的輸入以及從單元陣列所讀出數(shù)據(jù)的輸出。
RAM101根據(jù)各個(gè)行(ROW)地址，存儲(chǔ)在正常時(shí)刻被存取的行地址之存取信息。同時(shí)還存儲(chǔ)與行地址對(duì)應(yīng)的刷新類別信息。RAM101由行解碼器102的選擇字線進(jìn)行選擇。即，通過(guò)與存取地址相同的行地址進(jìn)行選擇。
在圖2所示例子中，1個(gè)存儲(chǔ)器陣列的字線根數(shù)假設(shè)為例如215＝8K，列地址假設(shè)為29＝512＝0.5K(讀出放大器103的輸出為512根)，平均每1個(gè)存儲(chǔ)組段(bank)具有16個(gè)存儲(chǔ)器陣列(8K×0.5K＝4K位)，數(shù)據(jù)假設(shè)為16位。即，1個(gè)存儲(chǔ)組段由4K×16＝64M位的容量構(gòu)成，半導(dǎo)體存儲(chǔ)裝置假設(shè)為4個(gè)存儲(chǔ)組段結(jié)構(gòu)，構(gòu)成了256M位DRAM器件。而且，圖2中，為了簡(jiǎn)單，僅僅示出了1個(gè)存儲(chǔ)組段的1個(gè)存儲(chǔ)器陣列。
本實(shí)施例中，作為在與DRAM相同的芯片上安裝的錯(cuò)誤糾正電路(ECC電路)，使用了循環(huán)碼，并對(duì)各個(gè)存儲(chǔ)組段(bank)的每一個(gè)設(shè)置了用于構(gòu)成ECC電路的編碼器115和解碼器114。另一方面，平均每1個(gè)存儲(chǔ)器陣列設(shè)置了一個(gè)錯(cuò)誤檢測(cè)器113。在本實(shí)施例中，如后述，盡管使錯(cuò)誤檢測(cè)器113配設(shè)作為連接到讀出放大器103和存儲(chǔ)器陣列之間位線上的結(jié)構(gòu)，但為了簡(jiǎn)單，也可用連接到讀出放大器103的結(jié)構(gòu)來(lái)圖示。在圖2所示例子中，來(lái)自錯(cuò)誤檢測(cè)器113的錯(cuò)誤檢測(cè)信號(hào)(校驗(yàn)位線)被連接到指令解碼器108，指令解碼器108進(jìn)行如下控制即在通過(guò)錯(cuò)誤檢測(cè)器113進(jìn)行錯(cuò)誤檢測(cè)時(shí)進(jìn)行讀操作并通過(guò)解碼器114進(jìn)行錯(cuò)誤糾正。
圖3是用于說(shuō)明圖2所示本實(shí)施例半導(dǎo)體存儲(chǔ)裝置之操作的模式圖，是用于說(shuō)明在正常存取時(shí)地址記錄的操作和構(gòu)成的示意圖。存儲(chǔ)組段(存儲(chǔ)器陣列)字線的根數(shù)是8K(8098根)，存儲(chǔ)組段100之平均每1個(gè)存儲(chǔ)器陣列的未圖示的位線對(duì)假設(shè)為512根(對(duì))，平均1個(gè)存儲(chǔ)組段100假設(shè)為16個(gè)存儲(chǔ)器陣列結(jié)構(gòu)(16×512＝8K)，在1個(gè)存儲(chǔ)組段中假設(shè)有64K位的存儲(chǔ)器容量，而且，對(duì)于存儲(chǔ)器陣列的8K字線，將例如256根字線單位劃分成32個(gè)子陣。
通過(guò)來(lái)自指令解碼器108的激活(active)命令(ACT存儲(chǔ)組段激活命令)使行解碼器102激活，行解碼器102對(duì)所輸入的行地址進(jìn)行解碼，并且與由行解碼器102選擇的字線相對(duì)應(yīng)的主字線驅(qū)動(dòng)器(MWD)120驅(qū)動(dòng)主字線MWL，連接到主字線MWL的16個(gè)存儲(chǔ)器陣列之每個(gè)的輔助字線驅(qū)動(dòng)器(SWD)121激活對(duì)應(yīng)的輔助字線(SWL)。而且，如圖中所示，存儲(chǔ)器陣列與列地址信號(hào)512根對(duì)應(yīng)，1個(gè)存儲(chǔ)組段具有16×512＝8K的列地址信號(hào)。與選擇主字線MWL對(duì)應(yīng)的字線驅(qū)動(dòng)器(WD)122使RAM101的字線WLR激活，并將已經(jīng)存取的事件寫(xiě)入到該行地址。例如，數(shù)據(jù)“1”被寫(xiě)入到RAM101選擇字線WLR的存儲(chǔ)器單元中。
圖4是表示圖2所示本實(shí)施例在編碼時(shí)之陣列結(jié)構(gòu)的一個(gè)例子。數(shù)據(jù)區(qū)包括256位×512位(輔助256根，位線512根)＝128K的存儲(chǔ)器單元區(qū)100A、通用位線且連接到讀出放大器103的由8根輔助字線存取的虛設(shè)單元區(qū)100C、以及與存儲(chǔ)器單元區(qū)100A的存儲(chǔ)器單元通用輔助字線且對(duì)512位數(shù)據(jù)用于存儲(chǔ)16位奇偶數(shù)據(jù)的奇偶區(qū)100B。如圖4所示，在本實(shí)施例中，碼長(zhǎng)528、信息點(diǎn)數(shù)512的1重錯(cuò)誤糾正可以由漢明(Hamming)碼構(gòu)成。虛設(shè)單元100C由輔助字線(未圖示)選擇。
本實(shí)施例中，將由輔助字線選擇的存儲(chǔ)器單元區(qū)100A以及奇偶區(qū)100B的單元數(shù)據(jù)用讀出放大器103放大，通過(guò)在由輔助字線選擇的虛設(shè)單元100C的單元上進(jìn)行復(fù)原，拷貝數(shù)據(jù)。
將拷貝到虛設(shè)單元區(qū)100C的數(shù)據(jù)寫(xiě)入到存儲(chǔ)器單元區(qū)100A和奇偶區(qū)100B的單元中。即進(jìn)行這種控制，在圖1步驟S104的刷新周期選擇中，與刷新地址對(duì)應(yīng)的輔助字線的單元數(shù)據(jù)一旦拷貝到虛設(shè)單元區(qū)100C之后，就用規(guī)定周期刷新該刷新地址，當(dāng)數(shù)據(jù)具有錯(cuò)誤時(shí)，將該輔助字線的刷新周期設(shè)定為短周期，并且將虛設(shè)單元區(qū)100C所拷貝的數(shù)據(jù)返回作為與刷新地址對(duì)應(yīng)的輔助字線的單元數(shù)據(jù)。虛設(shè)單元區(qū)100C用短周期或者最短周期進(jìn)行刷新。
如圖1步驟S103所示，在進(jìn)入自刷新模式之后，存取對(duì)象之行地址存儲(chǔ)器單元的漢明碼奇偶位(檢查位)由圖2編碼器115生成，并被寫(xiě)入到存取對(duì)象之行地址的奇偶單元100B中(參考圖4)。編碼器115對(duì)每1個(gè)存儲(chǔ)組段100配設(shè)了1組。
圖5是用于說(shuō)明圖2所示本實(shí)施例中刷新的操作和結(jié)構(gòu)的示意圖。在圖5所示例子中，刷新周期假設(shè)為4個(gè)數(shù)值，在RAM101中用2位指定了刷新周期的種類。
參考圖5，解碼器123輸入了在與刷新地址對(duì)應(yīng)字線WLR上存取的從RAM101中讀出的該輔助字線的刷新周期并進(jìn)行解碼，基于解碼結(jié)果，控制在存儲(chǔ)器陣列輔助字線單位上的輔助字驅(qū)動(dòng)器(SWD)121的激活。
刷新時(shí)，來(lái)自自刷新控制器110的刷新地址被提供給行解碼器102，并且通過(guò)介入主字驅(qū)動(dòng)器120激活選擇主字線。RAM用的字驅(qū)動(dòng)器122激活RAM101的選擇字線WLR，將從RAM101讀出的刷新周期信息(例如在4個(gè)值時(shí)為2位)用解碼器123進(jìn)行解碼，并基于解碼結(jié)果進(jìn)行刷新控制。
當(dāng)512根位線對(duì)的存儲(chǔ)器陣列是16個(gè)陣列時(shí)，對(duì)于連接到一個(gè)主字線的16個(gè)輔助字線，在RAM101中，對(duì)每1根字線WLR都配設(shè)了16×2＝32位的單元。根據(jù)本實(shí)施例，對(duì)16個(gè)存儲(chǔ)器陣列之每個(gè)輔助字線(8K)，設(shè)定了4種刷新周期的一個(gè)(用2位指定)。即，對(duì)存儲(chǔ)組段100之存儲(chǔ)器陣列的每個(gè)輔助字線，在RAM101中設(shè)定了刷新周期的種類信息，解碼器123解碼該輔助字線刷新周期的種類，并基于解碼結(jié)果控制輔助字驅(qū)動(dòng)器的激活。在自刷新操作時(shí)，如圖1流程圖所示，自刷新控制器110進(jìn)行控制使得進(jìn)行短周期T/N(圖1的S109)N次刷新和長(zhǎng)周期T(例如圖1的S105)刷新，以及管理當(dāng)前刷新為長(zhǎng)周期或者為短周期的周期種類信息，該信息在刷新操作時(shí)還提供給解碼器123。即，圖5的解碼器123在從RAM101讀出的刷新周期信息與對(duì)應(yīng)于當(dāng)前刷新地址的刷新周期一致時(shí)激活對(duì)應(yīng)于刷新地址的輔助字驅(qū)動(dòng)器。在短周期T/N刷新的情況下，在連接到相同主字線的輔助字線當(dāng)中，盡管通過(guò)激活被設(shè)定成短周期的輔助字驅(qū)動(dòng)器121來(lái)進(jìn)行刷新，但也能夠進(jìn)行諸如不激活被設(shè)定成長(zhǎng)周期T的輔助字驅(qū)動(dòng)器121’而不進(jìn)行刷新的每個(gè)輔助字線的刷新控制。
圖6是用于說(shuō)明圖2所示實(shí)施例之刷新操作中的錯(cuò)誤檢測(cè)和錯(cuò)誤糾正操作的示意圖。參考圖6，以輔助字線單位進(jìn)行錯(cuò)誤檢測(cè)和校正。在存儲(chǔ)器陣列內(nèi)包括1位錯(cuò)誤檢測(cè)器130。刷新操作時(shí)，用行解碼器102解碼來(lái)自自刷新控制器110的刷新地址，激活連接到與刷新地址對(duì)應(yīng)主字線MWL的輔助字線，并通過(guò)讀出放大器(圖2的103)進(jìn)行放大和復(fù)原。接收1位錯(cuò)誤檢測(cè)器130之輸出的解碼器124在1位錯(cuò)誤檢測(cè)器130檢測(cè)出錯(cuò)誤時(shí)進(jìn)行錯(cuò)誤糾正，并進(jìn)行將錯(cuò)誤糾正后的數(shù)據(jù)通過(guò)介入讀出放大器(圖2的103)而寫(xiě)入到存儲(chǔ)器單元的控制。通過(guò)接收來(lái)自解碼器124的輸出，將已經(jīng)進(jìn)行錯(cuò)誤糾正的輔助字線的刷新周期更新為短周期，并經(jīng)過(guò)寫(xiě)緩沖器125將其記錄在用字線WLR從RAM101存儲(chǔ)器單元當(dāng)中選擇的與該輔助字線對(duì)應(yīng)的存儲(chǔ)器單元上。而且，在如圖6所示的例子中，對(duì)于由例如256根字線單位、512根位線對(duì)構(gòu)成的每1個(gè)子陣列設(shè)置一個(gè)1位錯(cuò)誤檢測(cè)器130，在8K字線的一個(gè)存儲(chǔ)器陣列(32個(gè)子陣列)中配設(shè)32個(gè)1位錯(cuò)誤檢測(cè)器130，32個(gè)1位錯(cuò)誤檢測(cè)器130對(duì)應(yīng)于圖2的錯(cuò)誤檢測(cè)器113，每一個(gè)存儲(chǔ)組段(bank)中設(shè)置了16個(gè)錯(cuò)誤檢測(cè)器113(每一個(gè)存儲(chǔ)組段設(shè)置了512個(gè)1位錯(cuò)誤檢測(cè)器130)。另一方面，圖6的解碼器124與圖2的解碼器114對(duì)應(yīng)。在RAM101中，刷新周期信息分別由2位構(gòu)成，作為1根字線WLR連接的單元，其具有16×2個(gè)單元。
圖7是表示圖6所示陣列中設(shè)置的1位錯(cuò)誤檢測(cè)器130電路構(gòu)成的一個(gè)例子的示意圖。參考圖7，配置了與存儲(chǔ)器陣列100一邊延伸的互補(bǔ)位線對(duì)BL0B、BL0T，位線對(duì)BL2B、BL2T，位線對(duì)BL4B、BL4T，…相連的讀出放大器(SA0、SA2、SA4、…)，還配置了與存儲(chǔ)器陣列100另一邊延伸的位線對(duì)BL1B、BL1T，位線對(duì)BL3B、BL3T，檢查位使用的位線對(duì)BLPB、BLPT，…相連的讀出放大器(未圖示的SA0、SA2、SA4、…)，位線對(duì)所連接的讀出放大器的差動(dòng)輸出通過(guò)介入列選擇線YS0、YS2、…被連接到柵極的列開(kāi)關(guān)而被連接到局部輸入輸出線(Local I/O)。1位錯(cuò)誤檢測(cè)器(圖6的130)由在存儲(chǔ)器陣列100和連接到位線的讀出放大器之間設(shè)置的以輸出公共有線連接形式而被連接到校驗(yàn)位的異或門(mén)(XOR)電路構(gòu)成。即，包括柵極被連接到位線BL0B的MOS晶體管M00，M01和柵極被連接到位線BL0T的MOS晶體管M02，M03，MOS晶體管M00，M02的漏極被連接到電源線H(VDL)，MOS晶體管M01，M03的漏極被連接到電源線L(VSS)，MOS晶體管M00，M03的源極公共連接，MOS晶體管M01，M02的源極公共連接。位線BL1B、BL1T也包括未圖示的讀出放大器SA1和異或門(mén)(XOR)電路。位線BL2B、BL2T也包括柵極被連接到BL2B的MOS晶體管M20，M21和柵極被連接到位線BL2T的MOS晶體管M22，M23，MOS晶體管M20，M22的漏極被連接到MOS晶體管M00，M03的公共源極，MOS晶體管M21，M23的漏極被連接到MOS晶體管M01，M02的公共源極，MOS晶體管M20，M23的源極公共連接，MOS晶體管M21，M22的源極公共連接。
當(dāng)位線對(duì)BL0T、BLOB，BL2T、BL2B，BL4T、BL4B，…是相同值(高電平、低電平)時(shí)，例如設(shè)為這種構(gòu)成晶體管M02、M03(M22、M23、M42、M43)導(dǎo)通，晶體管M00、M01(M20、M21、M40、M41)截止(在單位電路內(nèi)導(dǎo)通/截止晶體管為相同組合)，則低電平被傳送到檢查線(校驗(yàn)位)T上。例如當(dāng)一對(duì)位線對(duì)的輸出是與其他位線對(duì)不同的值時(shí)，高電平被傳送到檢查線(校驗(yàn)位)T上，起作為全同檢測(cè)電路(異或門(mén))功能。即，在輔助字線所連接的檢查對(duì)象位為相同的情況下，低電平被輸出在檢查線(校驗(yàn)位)T上，當(dāng)具有1位錯(cuò)誤時(shí)，高電平被輸出到檢查線(校驗(yàn)位)T上，其起作為1位錯(cuò)誤檢測(cè)器(圖6的130)功能。在讀出放大器被設(shè)置在陣列兩邊的結(jié)構(gòu)中，2位校驗(yàn)位線以陣列單位被輸出到圖6的解碼器124。在每一個(gè)存儲(chǔ)組段，圖7的校驗(yàn)位線輸出16×2根并被輸入到圖2的指令解碼器108。
圖8是用于說(shuō)明圖1步驟S104之刷新周期(長(zhǎng)周期和短周期T/N之2個(gè)值)選擇的示意圖。
在步驟S201，對(duì)于刷新周期(數(shù)據(jù)保持時(shí)間)，將測(cè)試對(duì)象輔助字線的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)拷貝到假設(shè)共用讀出放大器的虛設(shè)單元上(圖4的100C)，該讀出放大器被連接到與該存儲(chǔ)器單元共用的位線上。
在下一步驟S202，將單元電位成為高電平的數(shù)據(jù)(稱為“Physicall 1”物理上的1)寫(xiě)入到測(cè)試對(duì)象輔助字線的存儲(chǔ)器單元。
下一步驟S203用短周期(例如T/N)進(jìn)行虛設(shè)單元的刷新。
在下一步驟S204，用涉及測(cè)試對(duì)象輔助字線之存儲(chǔ)器單元的刷新周期tref＝T來(lái)檢測(cè)或者校驗(yàn)單元數(shù)據(jù)的錯(cuò)誤。在檢測(cè)出錯(cuò)誤時(shí)，在步驟S205，將該輔助字線的刷新周期從T變更到短周期T/N，并且將變更的刷新周期信息(2位)寫(xiě)入到RAM101，之后，轉(zhuǎn)移到下一個(gè)步驟S206。另一方面，當(dāng)用涉及測(cè)試對(duì)象輔助字線之存儲(chǔ)器單元的刷新周期tref＝T沒(méi)有檢測(cè)出錯(cuò)誤時(shí)，不更新RAM101的內(nèi)容，轉(zhuǎn)移到步驟S206。
在步驟S206，從虛設(shè)單元復(fù)原原始的單元信息，并將數(shù)據(jù)拷貝到檢查對(duì)象輔助字線的存儲(chǔ)器單元。
本實(shí)施例中，測(cè)試對(duì)象輔助字線之刷新周期的確定是通過(guò)控制完成的，其使得一邊例如從短周期順次延長(zhǎng)到長(zhǎng)周期，一邊進(jìn)行是否檢測(cè)出錯(cuò)誤的檢查，當(dāng)檢測(cè)出錯(cuò)誤時(shí)，將刷新周期設(shè)定到比發(fā)生了錯(cuò)誤的刷新周期更短的周期。
圖9是用于說(shuō)明檢查對(duì)象輔助字線之存儲(chǔ)器單元的單元信息拷貝的示意圖。如圖9(A)所示，存儲(chǔ)器單元區(qū)100A之檢查對(duì)象輔助字線SWL的數(shù)據(jù)被拷貝到虛設(shè)單元區(qū)100C。
如圖9(B)所示，激活拷貝源的輔助字線SWL(設(shè)為高電位)，用讀出放大器放大位線對(duì)上所輸出的單元數(shù)據(jù)，激活拷貝目標(biāo)的輔助字線SWL，由讀出放大器差動(dòng)放大的單元數(shù)據(jù)在通過(guò)介入該位線對(duì)被復(fù)原到拷貝源存儲(chǔ)器單元的同時(shí)，還被寫(xiě)入拷貝目標(biāo)的虛設(shè)單元中。
如圖9(C)所示，假設(shè)測(cè)試對(duì)象輔助字線SWL之存儲(chǔ)器單元的刷新周期(錯(cuò)誤檢測(cè)時(shí)間)是長(zhǎng)周期，則寫(xiě)入了拷貝源數(shù)據(jù)的虛設(shè)單元用短周期(T/N)進(jìn)行刷新。這使得即使測(cè)試對(duì)象輔助字線SWL之存儲(chǔ)器單元的數(shù)據(jù)因單元漏損(cell leak)而丟失的情況下也能夠可靠地在虛設(shè)單元中保持拷貝的數(shù)據(jù)。
圖10是通過(guò)與正常、進(jìn)入自刷新、退出自刷新、正常之類的半導(dǎo)體存儲(chǔ)裝置內(nèi)部狀態(tài)的轉(zhuǎn)移對(duì)應(yīng)來(lái)圖示本實(shí)施例電源接入(上電)后在第一次自刷新時(shí)之電流消耗的示意圖。在從正常操作到進(jìn)入自刷新時(shí)，不是對(duì)全部位而僅僅對(duì)在正常時(shí)刻已經(jīng)訪問(wèn)的行地址之存儲(chǔ)器單元來(lái)讀出該存儲(chǔ)器單元的單元數(shù)據(jù)，并生成奇偶位，以及進(jìn)行將其寫(xiě)入到該行地址之存儲(chǔ)器單元的操作。在執(zhí)行進(jìn)入自刷新的初始化(刷新周期選擇)之后，在刷新操作時(shí)，用長(zhǎng)周期(T)進(jìn)行刷新。此時(shí)，通過(guò)ECC進(jìn)行錯(cuò)誤檢測(cè)，在有錯(cuò)誤時(shí)，進(jìn)行錯(cuò)誤糾正(參考圖1的步驟S107)，并將該輔助字線的刷新周期設(shè)為短周期。將刷新周期為短周期T/N的輔助字線進(jìn)行N個(gè)量的刷新。接著，進(jìn)行長(zhǎng)周期T的刷新。在退出自刷新的退出時(shí)間上通過(guò)成組刷新來(lái)進(jìn)行錯(cuò)誤檢測(cè)和錯(cuò)誤糾正(圖1的步驟S113)。即，進(jìn)行在將要退出刷新前之記憶時(shí)間變動(dòng)位(因記憶時(shí)間改變和單元漏損導(dǎo)致刷新時(shí)變?yōu)殄e(cuò)誤的位)的錯(cuò)誤糾正。根據(jù)這種相關(guān)構(gòu)成一般可實(shí)現(xiàn)自刷新時(shí)低的電流消耗。
圖11是通過(guò)與正常、進(jìn)入自刷新、退出自刷新、正常之類的內(nèi)部狀態(tài)的轉(zhuǎn)移對(duì)應(yīng)來(lái)圖示本實(shí)施例電源接入后在第二次以后自刷新時(shí)之電流消耗的示意圖。在從正常操作到進(jìn)入自刷新時(shí)，僅僅對(duì)在正常時(shí)刻已經(jīng)訪問(wèn)的行地址之存儲(chǔ)器單元來(lái)讀出該存儲(chǔ)器單元的單元數(shù)據(jù)，并生成奇偶位，以及進(jìn)行將其寫(xiě)入到該行地址之存儲(chǔ)器單元的操作。其與圖10所示第一次自刷新不同之處在于，當(dāng)在電源接入后第二次以后的自刷新時(shí)，不進(jìn)行圖10所示的初始化(例如刷新周期的選擇)。除此以外其與第一次相同。
圖12是表示256M-DRAM器件之刷新周期(橫軸，對(duì)數(shù)刻度)和256M-DRAM器件之待機(jī)時(shí)電源電流ICC6之間關(guān)系的示意圖。圖12示出了以柏松分布作為前提而從實(shí)際裝置之記憶時(shí)間的累積頻度分布導(dǎo)出待機(jī)時(shí)電源電流ICC6(也稱為“自刷新電流”)的結(jié)果。但溫度設(shè)為85度。
圖12的曲線A是一般刷新tREF＝100ms，ICC6＝440μA的情況。圖12的曲線B是在輔助字線單位下刷新周期為2個(gè)值(tREF是短周期＝100ms和長(zhǎng)周期1s)時(shí)的適應(yīng)刷新特性，ICC6＝70μA。圖12的曲線C是在輔助字線單位下刷新周期為4個(gè)值(tREF是短周期＝100ms以及長(zhǎng)周期1s、2s、4s共計(jì)4種)時(shí)的適應(yīng)刷新特性，ICC6＝50μA。圖12的曲線D是表示刷新周期和ICC6之間關(guān)系的特性。
在相同條件下，現(xiàn)有技術(shù)DRAM自刷新電流(ICC6)是440μA，與此相對(duì)，SSR為60μA，本實(shí)施例ECC具有的適應(yīng)刷新成為70μA。
根據(jù)本實(shí)施例，通過(guò)根據(jù)在輔助字線單位下長(zhǎng)周期和短周期之選擇控制產(chǎn)生的適應(yīng)刷新，能夠?qū)⑦M(jìn)行短周期刷新的存儲(chǔ)器單元抑制到存儲(chǔ)組段(bank)內(nèi)之存儲(chǔ)器單元(256M)的數(shù)個(gè)百分?jǐn)?shù)。通過(guò)這，能夠降低自刷新電流。
根據(jù)本實(shí)施例，由于通過(guò)ECC電路在自刷新中檢測(cè)出因記憶時(shí)間不良變動(dòng)引起的故障并進(jìn)行錯(cuò)誤糾正，因此能夠抑制在DRAM器件封裝之后(因而產(chǎn)品出廠后)的不良情況發(fā)生。
圖13是用于說(shuō)明在圖2所示本實(shí)施例半導(dǎo)體存儲(chǔ)裝置中當(dāng)將刷新周期設(shè)為4個(gè)值時(shí)的適應(yīng)刷新之處理步驟的流程圖。參考圖13，在最初步驟S301，用長(zhǎng)周期T進(jìn)行刷新。
接著，在步驟S302，檢查在用長(zhǎng)周期T進(jìn)行刷新的單元中是否有錯(cuò)誤。
當(dāng)在步驟S302沒(méi)有錯(cuò)誤時(shí)，在步驟S303用刷新周期T/N進(jìn)行刷新，并在步驟S304檢查在用周期T/N進(jìn)行刷新的單元中是否有錯(cuò)誤。當(dāng)在步驟S304的檢查中沒(méi)有錯(cuò)誤時(shí)，在步驟S305將刷新周期設(shè)為T(mén)/LM，并在步驟S306檢查在用周期T/LM進(jìn)行刷新的單元中是否有錯(cuò)誤。當(dāng)在步驟S306有錯(cuò)誤時(shí)，在下一個(gè)步驟S307進(jìn)行錯(cuò)誤糾正，并將刷新周期的種類設(shè)為1/N。
在上述步驟S302，當(dāng)有錯(cuò)誤時(shí)，進(jìn)行錯(cuò)誤糾正，并將刷新周期縮短和設(shè)為T(mén)的1/LMN(步驟S308)。
當(dāng)在上述步驟S304有錯(cuò)誤時(shí)，進(jìn)行錯(cuò)誤糾正，并將刷新周期縮短和設(shè)為周期T的1/MN(步驟S309)。
通過(guò)步驟S310、S311用刷新周期T/LMN進(jìn)行N次刷新。
當(dāng)用刷新周期T/LMN進(jìn)行N次刷新之后，在步驟S312，判定是否進(jìn)行了MN次刷新周期T/LM的刷新，當(dāng)沒(méi)有進(jìn)行MN次時(shí)，返回步驟S305以進(jìn)行MN次刷新周期T/LM的刷新。
而且，在步驟S313，判定是否進(jìn)行了LMN次刷新周期T/L的刷新，當(dāng)沒(méi)有進(jìn)行LMN次時(shí)，返回步驟S303以進(jìn)行LMN次刷新周期T/L的刷新。
圖14和圖15是說(shuō)明4數(shù)值之適應(yīng)刷新處理步驟的流程圖。如圖15所示，作為刷新周期，按升序具有T/(LMN)、T/(MN)、T/N、T之4個(gè)數(shù)值。如圖15所示，虛設(shè)單元(圖4的100C)用最短周期T/(LMN)進(jìn)行刷新。
在步驟S401，將測(cè)試對(duì)象輔助字線SWL之存儲(chǔ)器單元的數(shù)據(jù)拷貝到虛設(shè)單元。
在下一個(gè)步驟S402，將數(shù)據(jù)(Physicall 1)寫(xiě)入到測(cè)試對(duì)象輔助字線SWL的存儲(chǔ)器單元上。
在下一個(gè)步驟S403，將虛設(shè)單元用最短周期T/(LMN)進(jìn)行刷新。
在下一個(gè)步驟S404，檢測(cè)在將測(cè)試對(duì)象輔助字線SWL設(shè)為刷新周期tref＝T/(MN)時(shí)的錯(cuò)誤。
當(dāng)在步驟S404檢測(cè)出錯(cuò)誤時(shí)，在步驟S405，將刷新周期變更到T/(LMN)，并寫(xiě)入RAM101(參考圖2，圖6)與該輔助字線對(duì)應(yīng)的單元中，以及移動(dòng)到步驟S410。
當(dāng)在步驟S404沒(méi)有檢測(cè)出錯(cuò)誤時(shí)，移動(dòng)到步驟S406，檢測(cè)在測(cè)試對(duì)象輔助字線SWL之刷新周期tref＝T/N下的錯(cuò)誤。
當(dāng)在步驟S406具有錯(cuò)誤時(shí)，在步驟S407，將刷新周期變更到T/(MN)，并寫(xiě)入RAM101(參考圖2，圖6)與該輔助字線對(duì)應(yīng)的單元中，以及移動(dòng)到步驟S410。
當(dāng)在步驟S406沒(méi)有檢測(cè)出錯(cuò)誤時(shí)，在步驟S408，檢測(cè)在測(cè)試對(duì)象輔助字線SWL之刷新周期tref＝T下的錯(cuò)誤。當(dāng)在步驟S408具有錯(cuò)誤時(shí)，在步驟S409，將刷新周期變更到T/(N)，并寫(xiě)入RAM101(參考圖2，圖6)與該輔助字線對(duì)應(yīng)的單元中，以及移動(dòng)到步驟S410。當(dāng)在步驟S408沒(méi)有錯(cuò)誤時(shí)，移動(dòng)到步驟S410。
在步驟S410，將原始數(shù)據(jù)從虛設(shè)單元拷貝到檢查對(duì)象輔助字線的存儲(chǔ)器單元。
圖16是表示在4數(shù)值適應(yīng)刷新中在電源接入(上電)后第一次自刷新的內(nèi)部狀態(tài)和消耗電流的關(guān)系的示意圖。在從正常操作到進(jìn)入自刷新時(shí)，生成已經(jīng)訪問(wèn)之行地址數(shù)據(jù)的奇偶位并寫(xiě)入到奇偶區(qū)中。電源接入后，4數(shù)值適應(yīng)刷新的初始化對(duì)全部位進(jìn)行3次讀出。初始化后，成為待機(jī)狀態(tài)，用T/(LMN)、T/(MN)、T/N、T之周期進(jìn)行刷新。其中，對(duì)于T/(MN)、T/N、T之刷新周期(相對(duì)長(zhǎng)的周期)，通過(guò)ECC進(jìn)行錯(cuò)誤檢測(cè)和錯(cuò)誤糾正。當(dāng)自刷新退出時(shí)，在退出時(shí)間，進(jìn)行錯(cuò)誤檢測(cè)和錯(cuò)誤糾正。
圖17是表示本發(fā)明第二實(shí)施例的4數(shù)值適應(yīng)刷新中電源接入后第二次自刷新的內(nèi)部狀態(tài)和消耗電流之間關(guān)系的示意圖。如圖17所示，圖16電源接入后之第一次的初始化(刷新周期選擇處理)被省略了，通過(guò)4種刷新周期(T/(LMN)、T/(MN)、T/N、T)來(lái)實(shí)現(xiàn)自刷新操作。
圖18是將比較例(根據(jù)專利文獻(xiàn)2記載方式之256M-DRAM)與根據(jù)本實(shí)施例之256M-DRAM進(jìn)行對(duì)比所示的比較表。
在本實(shí)施例中，假設(shè)芯片尺寸增加7.2％。通過(guò)將輔助字線SWL單位的刷新周期信息和正常時(shí)訪問(wèn)的行地址的信息記錄到DRAM存儲(chǔ)器單元中，芯片尺寸的增加被抑制了7.2％。
本實(shí)施例中，待機(jī)時(shí)的電源電流ICC6是50μA。
本實(shí)施例中，自刷新進(jìn)入時(shí)間是200ms，進(jìn)入電流是60mA。在比較例中，自刷新進(jìn)入時(shí)間是400ms，進(jìn)入電流是60mA。
本實(shí)施例中，自刷新第一次進(jìn)入時(shí)間是64s。電流是560μA。在比較例中，是400ms，60mA。
在本實(shí)施例和比較例中，退出電流(從自刷新模式退出到正常模式時(shí)的電源電流)是60mA。
自刷新退出時(shí)間的規(guī)格變更要素在本實(shí)施例是6.6ms，在比較例是400ms。即，在本實(shí)施例中，當(dāng)進(jìn)行自刷新退出時(shí)之8K成組刷新和錯(cuò)誤糾正時(shí)，作為自刷新退出時(shí)間需要10ms以下。在本實(shí)施例中，當(dāng)不進(jìn)行自刷新退出時(shí)之8K成組刷新和錯(cuò)誤糾正時(shí)，不存在作為規(guī)格變更要素的退出時(shí)間。
本實(shí)施例和比較例可同時(shí)對(duì)應(yīng)于便攜式電話終端。
本實(shí)施例不可對(duì)應(yīng)斷電，比較例可對(duì)應(yīng)斷電。
本實(shí)施例中，在進(jìn)入自刷新時(shí)，通過(guò)讀出發(fā)生存取之行地址的全部位和進(jìn)行漢明碼編碼而寫(xiě)入。在自刷新退出時(shí)，進(jìn)行一次全部位的成組刷新。在比較例中，當(dāng)進(jìn)入自刷新時(shí)，進(jìn)行累積碼的編碼(2次讀出全部位)，在自刷新退出時(shí)，進(jìn)行累積碼的解碼(2次讀出全部位)。
本實(shí)施例中，電源接入后，在第一次進(jìn)入時(shí)，4數(shù)值適應(yīng)刷新的初始化進(jìn)行3次全部位的讀出。在比較例中，與通常進(jìn)入相同。
而且，以輔助字線單位存儲(chǔ)刷新周期的電路不局限于圖2所示RAM101，可以是用于存儲(chǔ)輔助字線部分信息的觸發(fā)器(flip-flop)組(也可以是SRAM)以及寄存器存儲(chǔ)器等。正常操作時(shí)用于存儲(chǔ)管理存取地址的RAM101也可以由觸發(fā)器組和寄存器存儲(chǔ)器等構(gòu)成。
圖19是表示本發(fā)明另一實(shí)施例之半導(dǎo)體存儲(chǔ)裝置構(gòu)成的示意圖。圖19中，與圖2所示要素等同的要素給出了相同的參考符號(hào)。本實(shí)施例具有在自刷新操作時(shí)通過(guò)錯(cuò)誤檢測(cè)來(lái)進(jìn)行刷新周期之溫度校正的功能。下面，以本實(shí)施例和圖2所示前述實(shí)施例之間的不同點(diǎn)為中心進(jìn)行說(shuō)明。參考圖19，本實(shí)施例是基于錯(cuò)誤檢測(cè)器113的錯(cuò)誤檢測(cè)結(jié)果來(lái)控制自刷新控制器110的刷新周期發(fā)生器111A而進(jìn)行變更刷新周期的控制。除此之外的構(gòu)成與前述實(shí)施例相同。
圖20是用于說(shuō)明本實(shí)施例操作的流程圖。參考圖19和圖20來(lái)說(shuō)明本實(shí)施例的操作。下面，為了說(shuō)明的簡(jiǎn)單化，將刷新周期作為長(zhǎng)周期和短周期T/N(N是規(guī)定的正整數(shù))2個(gè)值來(lái)進(jìn)行說(shuō)明。
將正常操作時(shí)訪問(wèn)的行地址存儲(chǔ)到RAM101(步驟S501)。在步驟S502自刷新進(jìn)入時(shí)，將在自刷新進(jìn)入前之正常操作時(shí)訪問(wèn)的行地址的數(shù)據(jù)用編碼器115進(jìn)行編碼(與圖1的步驟S103對(duì)應(yīng))，在電源接入后開(kāi)始自刷新進(jìn)入時(shí)，選擇刷新周期(與圖1的步驟S104對(duì)應(yīng))。接著，在步驟S503用長(zhǎng)周期T進(jìn)行刷新。在步驟S504進(jìn)行錯(cuò)誤檢查，當(dāng)有錯(cuò)誤時(shí)，在步驟S505進(jìn)行錯(cuò)誤糾正。然后，將檢測(cè)出錯(cuò)誤的輔助字線的刷新周期變更到作為其1/N的短周期T/N，并更新RAM101的該單元(步驟S506)，還將全部刷新周期的基準(zhǔn)周期T變更到T’＝T-ΔT(步驟S507)。在自刷新控制器110的刷新周期發(fā)生器111A中，將長(zhǎng)周期T的刷新周期設(shè)為T(mén)-ΔT，短周期T/N設(shè)為(T-ΔT)/N。本例中，在長(zhǎng)周期和短周期時(shí)，刷新周期都可用相同的比例進(jìn)行縮短。
另一方面，當(dāng)在步驟S504沒(méi)有檢測(cè)出錯(cuò)誤時(shí)，將刷新周期延長(zhǎng)設(shè)定為T(mén)+ΔT，結(jié)果，當(dāng)檢測(cè)出錯(cuò)誤時(shí)(步驟S508之錯(cuò)誤檢查結(jié)果的“是”)，不進(jìn)行全部刷新周期的變更，當(dāng)沒(méi)有錯(cuò)誤時(shí)，將全部刷新周期的基準(zhǔn)周期T變更到T’＝T+ΔT(步驟S509)。在自刷新控制器110的刷新周期發(fā)生器111A中，將長(zhǎng)周期T的刷新周期設(shè)為T(mén)+ΔT，短周期T/N假設(shè)為(T+ΔT)/N。本例中，在長(zhǎng)周期和短周期時(shí)，刷新周期都可用相同的比例進(jìn)行加長(zhǎng)。
接著，在步驟S510進(jìn)行短周期T/N的刷新，只要沒(méi)有自刷新退出指令，就進(jìn)行在N次短周期T/N刷新下的長(zhǎng)周期T的自刷新(步驟S511～S513、S503)。當(dāng)自刷新退出時(shí)，進(jìn)行8K字的成組刷新和錯(cuò)誤糾正(步驟S514)。
圖21(A)、21(B)是用于說(shuō)明本實(shí)施例中半導(dǎo)體存儲(chǔ)裝置之內(nèi)部狀態(tài)過(guò)渡和電流消耗的關(guān)系的示意圖。圖21(A)、(B)中，為了簡(jiǎn)單，示出了半導(dǎo)體存儲(chǔ)裝置電源接入后第二次以后的自刷新，在自刷新進(jìn)入時(shí)，盡管進(jìn)行在正常時(shí)訪問(wèn)的行地址之單元數(shù)據(jù)的編碼，但不進(jìn)行刷新周期的選擇(初始化處理)。而且，如前述，對(duì)于電源接入后最初的自刷新，在自刷新進(jìn)入時(shí)，插入刷新周期的選擇處理(初始化處理)。如圖21(A)所示，自刷新中，當(dāng)溫度上升相等和用長(zhǎng)周期T刷新時(shí)，在檢測(cè)出錯(cuò)誤的情況下，將整個(gè)刷新周期從T變更到T-ΔT，使其縮短。另一方面，如圖21(B)所示，自刷新中，當(dāng)溫度下降相等和用長(zhǎng)周期T刷新時(shí)，在沒(méi)有檢測(cè)出錯(cuò)誤的情況下，將整個(gè)刷新周期從T變更到T+ΔT，使其加長(zhǎng)。如前述，在自刷新退出時(shí)，進(jìn)行1存儲(chǔ)組段之8K字的成組刷新和錯(cuò)誤糾正。
本發(fā)明的半導(dǎo)體存儲(chǔ)裝置不局限于時(shí)鐘同步型DRAM，除了非同步型DRAM之外，其還能夠適用于存儲(chǔ)器混裝LSI、模擬SRAM等。
上面盡管按照上述實(shí)施例說(shuō)明了本發(fā)明，但本發(fā)明不僅僅局限于上述實(shí)施例的構(gòu)成，毫無(wú)疑問(wèn)，本領(lǐng)域技術(shù)人員所做的各種變形和修正都應(yīng)包含在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀；存儲(chǔ)電路，其分別存儲(chǔ)在預(yù)先設(shè)定的多個(gè)刷新周期中與所述各個(gè)字線對(duì)應(yīng)之刷新周期的設(shè)定值；和控制電路，其在電源接入后進(jìn)入預(yù)先設(shè)定的規(guī)定自刷新模式時(shí)，以所述字線單位進(jìn)行存儲(chǔ)器單元之?dāng)?shù)據(jù)保持時(shí)間的檢查，并基于所述檢查結(jié)果進(jìn)行確定每個(gè)所述字線之刷新周期的設(shè)定值并記錄到所述存儲(chǔ)電路的控制。
2.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀；存儲(chǔ)電路，其預(yù)先記錄與在正常模式操作時(shí)被訪問(wèn)之行地址相對(duì)應(yīng)的字線信息；編碼電路，其在從正常模式進(jìn)入到自刷新模式時(shí)，生成用于存儲(chǔ)器單元之?dāng)?shù)據(jù)錯(cuò)誤糾正的代碼并將其寫(xiě)入到規(guī)定的存儲(chǔ)區(qū)，該存儲(chǔ)器單元與字線連接，該字線與在進(jìn)入所述自刷新模式前在所述正常模式操作期間被訪問(wèn)的行地址對(duì)應(yīng)；錯(cuò)誤檢測(cè)電路，其檢測(cè)在由刷新地址所選擇字線上連接的存儲(chǔ)器單元的數(shù)據(jù)中是否有錯(cuò)誤；和解碼電路，其糾正檢測(cè)出錯(cuò)誤的存儲(chǔ)器單元的數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括編碼電路，其對(duì)所述存儲(chǔ)器單元的數(shù)據(jù)生成用于錯(cuò)誤糾正的代碼并將其存儲(chǔ)到所述存儲(chǔ)器陣列之規(guī)定區(qū)域；錯(cuò)誤檢測(cè)電路，其檢測(cè)所述存儲(chǔ)器單元的數(shù)據(jù)錯(cuò)誤；解碼電路，其進(jìn)行被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)的錯(cuò)誤糾正；還包括控制電路，其控制使得在從正常模式進(jìn)入到自刷新模式時(shí)，將字線存儲(chǔ)器單元的數(shù)據(jù)用所述編碼電路編碼，該字線與在進(jìn)入所述自刷新模式前在所述正常模式操作期間被訪問(wèn)的行地址對(duì)應(yīng)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括存儲(chǔ)電路，其預(yù)先記錄與在正常模式時(shí)被訪問(wèn)之行地址相對(duì)應(yīng)的字線；包括編碼電路，其在從正常模式進(jìn)入到自刷新模式時(shí)，對(duì)存儲(chǔ)器單元的數(shù)據(jù)生成檢查位信息，并將其寫(xiě)入到所述存儲(chǔ)器陣列所附加的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在進(jìn)入所述自刷新模式前在所述正常模式操作期間被訪問(wèn)的行地址對(duì)應(yīng)；錯(cuò)誤檢測(cè)電路，其檢測(cè)在由刷新地址所選擇字線上連接的存儲(chǔ)器單元的數(shù)據(jù)中是否有錯(cuò)誤；和解碼電路，其進(jìn)行被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)的錯(cuò)誤糾正。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括自刷新控制電路，其具有用于生成刷新地址的電路；用于生成刷新周期的電路；和用于校正所述刷新周期之溫度特性的電路。
6.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括用于進(jìn)行控制的電路，其對(duì)由所述錯(cuò)誤檢測(cè)電路檢測(cè)出錯(cuò)誤的存儲(chǔ)器單元所連接的所述字線變更其刷新周期的設(shè)定值，并將該變更的設(shè)定值記錄到用于存儲(chǔ)所述字線之刷新周期的所述存儲(chǔ)電路中。
7根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括自刷新控制電路，其具有用于生成刷新地址的電路、和用于生成刷新周期的電路；所述用于生成刷新周期的電路基于在用規(guī)定刷新周期刷新時(shí)由所述錯(cuò)誤檢測(cè)電路檢測(cè)的錯(cuò)誤檢測(cè)結(jié)果，可變地控制所述刷新周期的長(zhǎng)度。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述用于生成刷新周期的電路在通過(guò)所述錯(cuò)誤檢測(cè)電路檢測(cè)出錯(cuò)誤時(shí)用規(guī)定的比例縮短所述刷新周期。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述用于生成刷新周期的電路在通過(guò)所述錯(cuò)誤檢測(cè)電路沒(méi)有檢測(cè)出錯(cuò)誤時(shí)用規(guī)定的比例加長(zhǎng)所述刷新周期。
10.根據(jù)權(quán)利要求4所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述存儲(chǔ)器陣列所附加的所述檢查位區(qū)被設(shè)置在由所述字線訪問(wèn)的存儲(chǔ)器區(qū)中。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述存儲(chǔ)器陣列，對(duì)于在相同位線上連接的用于數(shù)據(jù)存儲(chǔ)的多個(gè)存儲(chǔ)器單元，包括在所述相同位線上連接的至少一個(gè)虛設(shè)單元，并且構(gòu)成為進(jìn)行如下控制當(dāng)設(shè)定所述字線單位上的刷新周期時(shí)，在將與數(shù)據(jù)保持時(shí)間之檢查對(duì)象的字線相連接的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)拷貝到所述虛設(shè)單元之后，對(duì)連接到所述檢查對(duì)象之字線上的存儲(chǔ)器單元，通過(guò)針對(duì)多個(gè)刷新周期進(jìn)行在存儲(chǔ)器單元之保持?jǐn)?shù)據(jù)上是否檢測(cè)出錯(cuò)誤的檢查，選擇對(duì)所述檢查對(duì)象的字線的刷新周期，在對(duì)所述檢查對(duì)象的字線確定了刷新周期之后，將所述虛設(shè)單元中拷貝的數(shù)據(jù)返回到與所述檢查對(duì)象字線相連接的所述存儲(chǔ)器單元上。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，激活所述檢查對(duì)象的字線，將所述檢查對(duì)象字線所連接的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)用在連接所述存儲(chǔ)器單元的位線上所連接的讀出放大器進(jìn)行放大，之后，激活連接所述虛設(shè)單元的字線，通過(guò)將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到所述虛設(shè)單元，進(jìn)行到所述虛設(shè)單元的拷貝。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，激活所述虛設(shè)單元連接的字線，將所述虛設(shè)單元的保持?jǐn)?shù)據(jù)用在連接所述虛設(shè)單元的位線上所連接的讀出放大器進(jìn)行放大，之后，激活所述檢查對(duì)象的字線，通過(guò)將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到所述檢查對(duì)象之字線的存儲(chǔ)器單元，使所述虛設(shè)單元的數(shù)據(jù)返回到所述檢查對(duì)象字線的存儲(chǔ)器單元。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，作為錯(cuò)誤檢測(cè)用的數(shù)據(jù)，存儲(chǔ)器單元讀出值設(shè)為高電平的值(Physical1)被寫(xiě)入到刷新周期檢查對(duì)象之所述字線所連接的存儲(chǔ)器單元。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，作為電源接入后最初進(jìn)入自刷新模式時(shí)的初始化處理，進(jìn)行所述字線單位的刷新周期的選擇。
16.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述錯(cuò)誤檢測(cè)電路對(duì)所述存儲(chǔ)器陣列內(nèi)多根位線的每根位線安裝有用于檢測(cè)1位錯(cuò)誤的檢測(cè)電路。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括單位電路，其具有控制端子被連接到在所述存儲(chǔ)器陣列和讀出放大器之間配設(shè)的位線對(duì)的一個(gè)上以及一端共同連接的第一和第二開(kāi)關(guān)元件、和控制端子被連接到所述位線對(duì)的另一個(gè)上以及一端共同連接的第三和第四開(kāi)關(guān)元件，所述第一、第三開(kāi)關(guān)元件的另一端相互交叉連接，所述第二、第四開(kāi)關(guān)元件的另一端相互交叉連接；多個(gè)位線對(duì)一側(cè)端部之所述單位電路的所述第一、第二開(kāi)關(guān)元件的一端被連接到檢查位使用的信號(hào)線，所述第三、第四開(kāi)關(guān)元件的一端被連接到所述檢查位使用的信號(hào)線的互補(bǔ)線上，所述第一、第三開(kāi)關(guān)元件的被交叉連接的另一端被連接到相鄰單位電路之所述第一、第二開(kāi)關(guān)元件的一端，所述第二、第四開(kāi)關(guān)元件的被交叉連接的另一端被連接到相鄰單位電路之所述第三、第四開(kāi)關(guān)元件的一端；所述多個(gè)位線對(duì)另一側(cè)端部之單位電路的所述第一、第三開(kāi)關(guān)元件的被交叉連接的另一端被連接到檢查位輸出線上。
18.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，與所述存儲(chǔ)器單元陣列對(duì)應(yīng)而包括所述錯(cuò)誤檢測(cè)電路，對(duì)于由多個(gè)存儲(chǔ)器陣列構(gòu)成的一個(gè)存儲(chǔ)組段，包括一組所述編碼電路和所述解碼電路組。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，每個(gè)所述存儲(chǔ)器陣列的所述錯(cuò)誤檢測(cè)器對(duì)所述存儲(chǔ)器陣列內(nèi)多根位線的每個(gè)位線具有用于檢測(cè)1位錯(cuò)誤的檢測(cè)器。
20.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，對(duì)于一個(gè)主字線，具有每個(gè)存儲(chǔ)器陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)，將行地址是否被訪問(wèn)的信息記錄到每個(gè)所述主字線的所述存儲(chǔ)電路中。
21.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，對(duì)于一個(gè)主字線，具有每個(gè)存儲(chǔ)器陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)，對(duì)于與一個(gè)主字線對(duì)應(yīng)選擇的與所述一個(gè)主字線對(duì)應(yīng)的多個(gè)輔助字線的每一個(gè)，具有用于存儲(chǔ)刷新周期的存儲(chǔ)電路。
22.根據(jù)權(quán)利要求19所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述錯(cuò)誤檢測(cè)器具有記錄電路，其在有關(guān)輔助字線之刷新周期的檢查時(shí)，當(dāng)在某個(gè)刷新周期下檢測(cè)出錯(cuò)誤的情況下，將所述輔助字線的刷新周期更新成比所述某個(gè)刷新周期更短周期的刷新周期，并且將所述更新值記錄作為用于存儲(chǔ)輔助字線之刷新周期的存儲(chǔ)電路的設(shè)定值。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，當(dāng)選擇了與刷新地址對(duì)應(yīng)的一個(gè)主字線時(shí)，對(duì)于與所述一個(gè)主字線對(duì)應(yīng)的多個(gè)輔助字線的每一個(gè)，具有通過(guò)讀出用于存儲(chǔ)刷新周期之存儲(chǔ)電路的設(shè)定值來(lái)解碼刷新周期的解碼器電路；基于所述解碼電路的解碼結(jié)果，控制相對(duì)所述多個(gè)存儲(chǔ)器陣列設(shè)置的用于分別驅(qū)動(dòng)所述多個(gè)輔助字線的輔助字線驅(qū)動(dòng)器的激活。
24.根據(jù)權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括用于解碼行地址以及選擇字線的行解碼器；具有隨機(jī)存取型存儲(chǔ)電路，其具有與由所述行解碼器所選擇字線對(duì)應(yīng)而選擇的單元；具有在由所述行解碼器所選擇字線選擇的單元上將是否訪問(wèn)了行地址的信息寫(xiě)入和讀出的結(jié)構(gòu)。
25.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括用于解碼行地址以及選擇字線的行解碼器；具有隨機(jī)存取型存儲(chǔ)電路，其具有與由所述行解碼器所選擇字線對(duì)應(yīng)而選擇的單元；所述存儲(chǔ)器陣列之各個(gè)字線的刷新周期被記錄到由所述行解碼器所選擇字線選擇的單元中。
26.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，當(dāng)從所述自刷新模式退出到所述正常模式時(shí)，用成組模式刷新所述存儲(chǔ)器陣列，此時(shí)，將檢測(cè)出錯(cuò)誤之單元的數(shù)據(jù)的錯(cuò)誤進(jìn)行糾正后寫(xiě)入。
27.一種半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，該半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成陣列形狀，在該刷新控制方法中，其特征在于，包括在電源接入后進(jìn)入規(guī)定的自刷新模式時(shí)，以所述字線單位進(jìn)行存儲(chǔ)器單元之?dāng)?shù)據(jù)保持時(shí)間的檢查的步驟；和基于所述檢查結(jié)果，確定所述每個(gè)字線之刷新周期的設(shè)定值并將所述設(shè)定值記錄到與所述字線對(duì)應(yīng)的存儲(chǔ)電路的步驟；對(duì)每個(gè)字線選擇刷新周期。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，包括將與在正常模式操作中被訪問(wèn)的行地址對(duì)應(yīng)的字線信息存儲(chǔ)到存儲(chǔ)電路的步驟；用于進(jìn)行控制的步驟，其在從正常模式進(jìn)入到自刷新模式時(shí)，讀出存儲(chǔ)器單元的數(shù)據(jù)，對(duì)所述數(shù)據(jù)生成檢查位信息，之后將其寫(xiě)入到所述存儲(chǔ)器陣列所附加的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在所述自刷新前在所述正常模式操作期間被訪問(wèn)的行地址相對(duì)應(yīng)。
29.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，包括在所述自刷新中，用錯(cuò)誤檢測(cè)電路檢測(cè)在存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)中是否有錯(cuò)誤的步驟；用錯(cuò)誤糾正電路糾正被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)的步驟；變更被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元所連接字線的刷新周期的設(shè)定值、并將所述變更后的設(shè)定值記錄到與所述字線相對(duì)應(yīng)的所述存儲(chǔ)電路中的步驟。
30.一種半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，該半導(dǎo)體存儲(chǔ)裝置包括存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成陣列形狀，在該刷新控制方法中，其特征在于，包括將與在正常模式操作時(shí)被訪問(wèn)行地址相對(duì)應(yīng)的字線存儲(chǔ)到與所述字線對(duì)應(yīng)的存儲(chǔ)電路的步驟；用于進(jìn)行控制的步驟，其在從正常模式進(jìn)入到自刷新模式時(shí)，對(duì)存儲(chǔ)器單元的數(shù)據(jù)生成檢查位信息，寫(xiě)入到所述存儲(chǔ)器陣列所附加的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在進(jìn)入所述自刷新模式前在所述正常模式操作期間被訪問(wèn)的行地址相對(duì)應(yīng)；用錯(cuò)誤檢測(cè)電路檢測(cè)在由刷新地址所選擇字線連接的存儲(chǔ)器單元的數(shù)據(jù)中是否有錯(cuò)誤的步驟；糾正被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)的步驟。
31.根據(jù)權(quán)利要求29所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，還包括用于進(jìn)行控制的步驟，變更被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元所連接的所述字線的刷新周期的設(shè)定值、并將變更的設(shè)定值記錄到與所述字線相對(duì)應(yīng)的所述存儲(chǔ)電路中。
32.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，還包括基于在規(guī)定刷新周期之刷新中的錯(cuò)誤檢測(cè)結(jié)果，用規(guī)定比例可變控制所述刷新周期之長(zhǎng)度的步驟。
33.根據(jù)權(quán)利要求32所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，還包括用于進(jìn)行控制的步驟，使得在檢測(cè)出錯(cuò)誤時(shí)用規(guī)定比例縮短自刷新的刷新周期。
34.根據(jù)權(quán)利要求32所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，還包括用于進(jìn)行控制的步驟，使得在沒(méi)有檢測(cè)出錯(cuò)誤時(shí)用規(guī)定比例加長(zhǎng)自刷新的刷新周期。
35.根據(jù)權(quán)利要求28所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，所述檢查位區(qū)被設(shè)置在用所述字線存取的存儲(chǔ)器區(qū)中。
36.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，在所述存儲(chǔ)器陣列內(nèi)，對(duì)于連接到相同位線的用于數(shù)據(jù)存儲(chǔ)的多個(gè)存儲(chǔ)器單元，設(shè)置了連接到相同位線的至少一個(gè)虛設(shè)單元；包括當(dāng)設(shè)定所述字線單位上的刷新周期時(shí)，將與刷新周期之檢查對(duì)象的字線相連接的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)拷貝到所述虛設(shè)單元的步驟；對(duì)所述檢查對(duì)象的字線，就預(yù)先設(shè)定的多個(gè)刷新周期，在存儲(chǔ)器單元上進(jìn)行是否檢測(cè)出錯(cuò)誤的檢查，并選擇所述檢查對(duì)象字線之刷新周期的步驟；和在所述檢查對(duì)象字線的刷新周期設(shè)定結(jié)束之后，將所述虛設(shè)單元中拷貝的數(shù)據(jù)返回到與所述檢查對(duì)象字線相連接的所述存儲(chǔ)器單元上的步驟。
37.根據(jù)權(quán)利要求36所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，具有激活所述檢查對(duì)象的字線，將所述檢查對(duì)象字線所連接的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)用在連接所述存儲(chǔ)器單元的位線上所連接的讀出放大器進(jìn)行放大的步驟；和接著，激活連接所述虛設(shè)單元的字線，將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到所述虛設(shè)單元的步驟；進(jìn)行將連接到所述檢查對(duì)象字線的存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)向所述虛設(shè)單元拷貝。
38.根據(jù)權(quán)利要求36所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，具有激活所述虛設(shè)單元連接的字線，將所述虛設(shè)單元的保持?jǐn)?shù)據(jù)用在連接所述虛設(shè)單元的位線上所連接的讀出放大器進(jìn)行放大的步驟；和接著，激活所述檢查對(duì)象的字線，將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到所述檢查對(duì)象之字線的存儲(chǔ)器單元的步驟；使所述虛設(shè)單元的數(shù)據(jù)返回到所述檢查對(duì)象字線的存儲(chǔ)器單元。
39.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，包括作為用于所述刷新周期選擇的錯(cuò)誤檢測(cè)數(shù)據(jù)，存儲(chǔ)器單元的讀出值設(shè)為高電平的值(Physical1)寫(xiě)入到存儲(chǔ)器單元的步驟；和在刷新周期過(guò)去后，通過(guò)在與刷新地址對(duì)應(yīng)的字線上所連接的所述存儲(chǔ)器單元的數(shù)據(jù)中檢測(cè)是否具有錯(cuò)誤來(lái)進(jìn)行刷新周期的選擇的步驟。
40.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，在電源接入后最初進(jìn)入自刷新模式的初始化時(shí)刻，進(jìn)行所述字線單位的刷新周期的選擇。
41.根據(jù)權(quán)利要求29所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，在所述存儲(chǔ)器陣列內(nèi)設(shè)置的錯(cuò)誤檢測(cè)器上對(duì)多根位線的每根位線檢測(cè)1位錯(cuò)誤，并將檢測(cè)結(jié)果通知所述錯(cuò)誤檢測(cè)電路。
42.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，對(duì)于一個(gè)主字線，具有每個(gè)存儲(chǔ)器陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)；將行地址是否被訪問(wèn)的信息記錄到每個(gè)所述主字線的所述存儲(chǔ)電路中的步驟。
43.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，對(duì)于一個(gè)主字線，具有每個(gè)存儲(chǔ)器陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)；包括對(duì)于與一個(gè)主字線對(duì)應(yīng)所選擇的與所述一個(gè)主字線對(duì)應(yīng)的多個(gè)輔助字線的每一個(gè)，將刷新周期存儲(chǔ)到存儲(chǔ)電路的步驟；對(duì)于與所述一個(gè)主字線對(duì)應(yīng)的多個(gè)輔助字線的每一個(gè)，可變地自由設(shè)定刷新周期。
44.根據(jù)權(quán)利要求29所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，一個(gè)存儲(chǔ)組段具有多個(gè)存儲(chǔ)器陣列，對(duì)于一個(gè)主字線，具有每個(gè)存儲(chǔ)器陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)；所述錯(cuò)誤檢測(cè)器具有在涉及輔助字線之刷新周期的檢查時(shí)，當(dāng)在某個(gè)刷新周期下檢測(cè)出錯(cuò)誤的情況下，將其更新成比所述某個(gè)刷新周期更短周期的刷新周期并且更新用于存儲(chǔ)所述輔助字線之刷新周期的存儲(chǔ)電路的設(shè)定值的步驟。
45.根據(jù)權(quán)利要求28所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，設(shè)置了隨機(jī)存取型存儲(chǔ)電路，其具有與由行解碼器所選擇字線對(duì)應(yīng)而選擇的單元，該行解碼器用于解碼行地址并選擇字線；具有在由所述行解碼器所選擇字線選擇的單元上將是否訪問(wèn)了行地址的信息寫(xiě)入和讀出的步驟。
46.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，設(shè)置了隨機(jī)存取型存儲(chǔ)電路，其具有與由行解碼器所選擇字線對(duì)應(yīng)而選擇的單元，該行解碼器用于解碼行地址并選擇字線；包括將所述存儲(chǔ)器陣列之各個(gè)字線的刷新周期記錄到由所述行解碼器所選擇字線選擇的單元中的步驟。
47.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，所述存儲(chǔ)器陣列對(duì)于一個(gè)字線，具有每個(gè)陣列所設(shè)置輔助字線的分層字線結(jié)構(gòu)；將輔助字線的刷新周期記錄到相同主字線的存儲(chǔ)電路上。
48.一種半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，該半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成陣列形狀，在該刷新控制方法中，其特征在于，包括將與在正常模式操作中被訪問(wèn)行地址相對(duì)應(yīng)的字線存儲(chǔ)到存儲(chǔ)電路的步驟；用于進(jìn)行控制的步驟，在從正常模式進(jìn)入到自刷新模式時(shí)，讀出存儲(chǔ)器單元的數(shù)據(jù)，對(duì)所述數(shù)據(jù)生成檢查位信息，并寫(xiě)入到所述存儲(chǔ)器單元陣列所設(shè)置的檢查位區(qū)中，該存儲(chǔ)器單元與字線連接，該字線與在所述自刷新前在所述正常模式操作期間被訪問(wèn)的行地址相對(duì)應(yīng)；作為電源接入后進(jìn)入自刷新模式的初始化處理，進(jìn)行所述字線單位之存儲(chǔ)器單元的數(shù)據(jù)保持時(shí)間的檢查，通過(guò)基于該檢查結(jié)果來(lái)確定所述字線刷新周期的設(shè)定值并將該設(shè)定值寫(xiě)入到存儲(chǔ)電路來(lái)進(jìn)行每個(gè)所述字線的刷新周期的選擇的步驟。
49.根據(jù)權(quán)利要求48所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，在所述存儲(chǔ)器陣列內(nèi)，對(duì)于連接到相同位線的用于數(shù)據(jù)存儲(chǔ)的多個(gè)存儲(chǔ)器單元，設(shè)置了連接到相同位線的至少一個(gè)虛設(shè)單元，包括當(dāng)進(jìn)行每個(gè)所述字線的刷新周期的選擇時(shí)，將與刷新周期之檢查對(duì)象的字線相連接的存儲(chǔ)器單元的數(shù)據(jù)拷貝到所述虛設(shè)單元的步驟；對(duì)所述字線，就預(yù)先設(shè)定的多個(gè)刷新周期，在存儲(chǔ)器單元上進(jìn)行是否檢測(cè)出錯(cuò)誤的檢查，并選擇刷新周期的步驟；和在所述字線的刷新周期設(shè)定結(jié)束之后，將所述虛設(shè)單元中拷貝的數(shù)據(jù)返回到所述存儲(chǔ)器單元上的步驟。
50.根據(jù)權(quán)利要求48或者49所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，具有在所述自刷新操作時(shí)，用一個(gè)刷新周期進(jìn)行刷新的步驟；當(dāng)通過(guò)所述刷新在存儲(chǔ)器單元的數(shù)據(jù)中檢測(cè)出錯(cuò)誤的情況下，糾正錯(cuò)誤，并將所述字線的刷新周期設(shè)定成比所述第一個(gè)刷新周期更短周期的刷新周期的步驟。
51.根據(jù)權(quán)利要求27所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，包括在從所述自刷新模式退出到所述正常模式時(shí)，用成組模式刷新所述存儲(chǔ)器陣列，糾正被檢測(cè)出錯(cuò)誤之單元的數(shù)據(jù)錯(cuò)誤并寫(xiě)入的步驟。
52.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，具有多根位線、多根字線和存儲(chǔ)器陣列，該存儲(chǔ)器陣列被構(gòu)成為在所述多根位線和所述多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀；激活拷貝源的一個(gè)字線，用在連接所述存儲(chǔ)器單元的位線上所連接的讀出放大器來(lái)放大連接到所述一根字線之存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)；激活拷貝目標(biāo)之一個(gè)或者多個(gè)字線，將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到與拷貝目標(biāo)之一個(gè)或者多個(gè)字線相連接的存儲(chǔ)器單元中，完成將所述一個(gè)字線所連接存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)向所述拷貝目標(biāo)字線所連接的存儲(chǔ)器單元的拷貝。
53.一種半導(dǎo)體存儲(chǔ)裝置的數(shù)據(jù)拷貝方法，其特征在于，該半導(dǎo)體存儲(chǔ)裝置具有多根位線、多根字線和存儲(chǔ)器陣列，該存儲(chǔ)器陣列被構(gòu)成為在所述多根位線和所述多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀，當(dāng)數(shù)據(jù)拷貝時(shí)，具有激活拷貝源的一個(gè)字線，用在連接所述存儲(chǔ)器單元的位線上所連接的讀出放大器來(lái)放大連接到所述一根字線之存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)的步驟；和接著，激活拷貝目標(biāo)之一個(gè)或者多個(gè)字線，將由所述讀出放大器放大的數(shù)據(jù)復(fù)原到與拷貝目標(biāo)之一個(gè)或者多個(gè)字線相連接的存儲(chǔ)器單元中的步驟；完成將所述一個(gè)字線所連接存儲(chǔ)器單元的保持?jǐn)?shù)據(jù)向所述拷貝目標(biāo)字線所連接的存儲(chǔ)器單元的拷貝。
54.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于，包括存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀；錯(cuò)誤檢測(cè)電路，用于在所述存儲(chǔ)器單元所保持的數(shù)據(jù)中檢測(cè)是否有錯(cuò)誤；控制電路，其在刷新操作中，基于由所述錯(cuò)誤檢測(cè)電路的錯(cuò)誤檢測(cè)結(jié)果，來(lái)可變控制所述刷新周期的長(zhǎng)度。
55.根據(jù)權(quán)利要求54所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述錯(cuò)誤檢測(cè)電路包括與所述存儲(chǔ)器陣列內(nèi)多根位線對(duì)應(yīng)的用于檢測(cè)1位錯(cuò)誤的檢測(cè)電路。
56.根據(jù)權(quán)利要求54所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，還包括用于糾正所述被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)錯(cuò)誤的電路。
57.一種半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，該半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器陣列，其被構(gòu)成為在多根位線和多根字線的交叉部上將為了數(shù)據(jù)保持而必須進(jìn)行刷新的存儲(chǔ)器單元配置成多個(gè)陣列形狀；在該刷新控制方法中，其特征在于，包括在刷新操作時(shí)，用于在所述存儲(chǔ)器單元所保持的數(shù)據(jù)中檢測(cè)是否有錯(cuò)誤的步驟；基于所述錯(cuò)誤檢測(cè)結(jié)果來(lái)可變控制所述刷新周期的長(zhǎng)度的步驟。
58.根據(jù)權(quán)利要求57所述的半導(dǎo)體存儲(chǔ)裝置的刷新控制方法，其特征在于，包括用于糾正所述被檢測(cè)出錯(cuò)誤之存儲(chǔ)器單元的數(shù)據(jù)錯(cuò)誤的步驟。
全文摘要
本發(fā)明公開(kāi)了一種動(dòng)態(tài)型的半導(dǎo)體存儲(chǔ)裝置，其在通過(guò)降低待機(jī)時(shí)之電源電流而獲得低功耗的同時(shí)，還抑制了芯片面積的增大。將與在正常操作時(shí)被訪問(wèn)之行地址對(duì)應(yīng)的字線預(yù)先存儲(chǔ)到RAM中，在進(jìn)入自刷新時(shí)，對(duì)于從存儲(chǔ)器單元數(shù)據(jù)中所讀出的數(shù)據(jù)，用編碼器附加檢查位并寫(xiě)入到檢查位區(qū)，該存儲(chǔ)器單元與字線連接，該字線與在正常操作期間被訪問(wèn)的行地址相對(duì)應(yīng)。作為電源接入后最初自刷新進(jìn)入的初始化處理，進(jìn)行字線單位之存儲(chǔ)器單元的數(shù)據(jù)保持時(shí)間的檢查，通過(guò)基于該檢查結(jié)果來(lái)確定字線刷新周期的設(shè)定值并將該設(shè)定值寫(xiě)入到RAM來(lái)實(shí)現(xiàn)每個(gè)字線的刷新周期的設(shè)定。當(dāng)通過(guò)刷新操作檢測(cè)出錯(cuò)誤時(shí)，用錯(cuò)誤糾正電路糾正錯(cuò)誤。
文檔編號(hào)G11C11/406GK1655280SQ20051000614
公開(kāi)日2005年8月17日 申請(qǐng)日期2005年1月31日 優(yōu)先權(quán)日2004年1月30日
發(fā)明者利穗吉郎, 伊藤豐 申請(qǐng)人:爾必達(dá)存儲(chǔ)器股份有限公司