專利名稱：非易失性半導體存儲器件的制作方法
技術領域：
本發(fā)明涉及非易失性半導體存儲器件，更詳細也說，涉及包括具有由鈣鈦礦型金屬氧化膜構成的可變電阻體的可變電阻元件的非易失性半導體存儲器件。
背景技術：
近年來，作為取代閃速存儲器、可高速工作的下一代非易失性隨機存取存儲器(NVRAM)，提出了FeRAM(鐵電RAM)、MRAM(磁RAM)、OUM(雙向統(tǒng)一存儲器)等各種器件結構，從優(yōu)良性能、高可靠性、低成本和工藝的匹配性的觀點看，正在進行激烈的開發(fā)競爭。但是，現有的這些存儲器件各有所長，也各有所短，距實現兼具SRAM、DRAM、閃速存儲器各自的優(yōu)點的“萬能存儲器”的理想尚遠。
例如，已實用化的FeRAM利用了氧化物鐵電體的自發(fā)極化反轉現象，具有低功耗、高速工作的特征，但有成本高、破壞性讀出這樣的缺點。利用了在MRAM中所使用的巨磁阻效應(GMR)的鐵磁性隧道效應元件具有以由Fe、Co、Ni等構成的2個鐵磁性體層夾持Al2O3等極薄的絕緣層(隧道勢壘層)的結構，借助于改變鐵磁性體層的磁化(自旋)方向來控制流經絕緣層的隧道電流的大小，顯現存儲效應，但這里存在寫入時磁化反轉時的高功耗和微細化困難的大問題。另外，基于硫屬化物材料的熱相變的OUM雖具有低成本、工藝匹配性好的優(yōu)點，但由于是熱工作，在微細化、高速工作方面存在問題。
除這些現有技術外，美國休斯頓大學的Shangquing Liu、AlexIgnatiev等人公開了利用作為龐磁阻(CMR)效應材料中的新現象的電場脈沖感應電阻(EPIR)效應的電阻性隨機存取存儲器(RRAM)器件(參照美國專利第6204139號)。以具有鈣鈦礦型結構的Mn系氧化物材料為代表的CMR材料中的EPIR效應在室溫下呈現出跨越數量級的電阻變化，具有劃時代的意義。利用了這一現象的RRAM具有低功耗、適合于微細化的簡單結構、易得到高集成度、電阻變化的動態(tài)范圍寬的特征，還具有也可以進行在單個存儲元件中存儲3值或其以上的信息這樣的多值存儲的優(yōu)越的特征。存儲元件的基本結構極為簡單，是沿襯底的垂直方向依次層疊下部電極薄膜、CMR薄膜、上部電極薄膜的結構。其工作通過如下方式進行借助于控制在上部電極與下部電極間施加的電脈沖的極性、電壓、脈沖寬度(數十ns至數μs的寬闊范圍)使被這些上部電極與下部電極夾持的CMR薄膜的電阻變化。隨該脈沖施加而變化的電阻值在脈沖施加后被長期保持，例如通過設低電阻狀態(tài)為“0”，高電阻狀態(tài)為“1”，可以得到非易失性存儲元件的功能。
作為EPIR元件的CMR材料，具有以3d過渡金屬元素為中心的氧八面體的網絡作為基質的鈣鈦礦型結構的Pr1-xCaxMnO3(PCMO)、La1-xCaxMnO3、La1-xSrxMnO3、Gd0.7Ca0.3BaCo2O5+5等被用作典型的例子，并報道了具有x＝0.3附近的組份的PCMO膜有最寬的電阻值變化幅度。作為電極材料雖然可以使用Pt、Ir、Ru、Ph、Ag、Au、Al、Ta等金屬系，或導電性比CMR材料高的Yba2Cu3O7-x、RuO2、IrO2、SrRuO3、TaSiN、TiN、TiSiN、MoN等氧化物、氮化物系化合物，但適合于批量生產、與CMR層形成良好的界面狀態(tài)、在電連接方面不存在問題的包括Pt(晶格常數a＝0.3923nm)、Ir(a＝0.3839nm)、Rh(a＝0.3803nm)、Pd(a＝0.389nm)等鉑族以及Au(a＝0.4079nm)的貴金屬系是合適的。
本申請的發(fā)明人對利用了上述鈣鈦礦型金屬氧化膜的脈沖電場感應電阻變化的非易失性存儲元件反復進行銳意研究的結果是，判明了用鈣鈦礦型金屬氧化膜時，存在不作為進行開關工作的元件的元件，而進行開關工作的元件的初始電阻值被限定于特定的范圍。圖1示出了該初始電阻值的范圍。
用于得到圖1的初始電阻值范圍的元件通過依次層疊Pt下部電極、PCMO膜(50μm×50μm，膜厚100nm)和Pt上部電極而形成。電阻值的測定是通過測量對上部電極施加0.8V電壓時的電流值并加以計算來進行。對上部電極施加的電壓脈沖的脈沖寬度為100ns，脈沖高度為2V。
判定進行開關工作的可變電阻元件是否良好通過如下方法進行在交替施加了+2V、-2V、+2V、-2V、...的正負兩種極性的脈沖時，若電阻值變化比在3倍以上，并且連續(xù)發(fā)生4次以上，電阻值依次按低電阻、高電阻、低電阻、高電阻、...變化，就確認電阻變化的可重復性。另外，關于電阻值變化比，對作為近年來開發(fā)取得進展的非易失性存儲元件之一種的MRAM，為1.3倍至1.5倍，上述PCMO膜的電阻值變化比的判定條件比此值更為嚴格。
根據圖1，所測定的全部元件的初始電阻值在1kΩ至1GΩ的范圍內，而判明進行開關工作的元件的初始電阻值限定在4kΩ至2MΩ的范圍內。雖然在圖1所示的例子中進行開關工作的元件的初始電阻值的范圍是4kΩ至2MΩ，但已確認進行開關工作時的初始電阻值的范圍隨脈沖施加電壓、脈沖寬度、PCMO膜的組份、形成條件而異。因此，為得到進行開關工作的可變電阻元件，必須將可變電阻元件的初始電阻值控制成適合于作為非易失性半導體存儲器件進行工作的值。

發(fā)明內容
鑒于上述問題，本發(fā)明是首次由本申請的發(fā)明人闡明能控制可變電阻元件的初始電阻值的可變電阻元件的結構和制造方法的發(fā)明，其目的在于提供用包括具有可以恰當工作的初始電阻值的、由鈣鈦礦型金屬氧化膜構成的可變電阻體的非易失性存儲元件構成的非易失性半導體存儲器件。
為達到上述目的，本發(fā)明的非易失性半導體存儲器件是包括具有由鈣鈦礦型金屬氧化膜構成的可變電阻體的可變電阻元件的非易失性半導體存儲器件，其第1特征在于上述可變電阻體在結晶和無定形混合存在的狀態(tài)下成膜。
鈣鈦礦型金屬氧化膜的成膜溫度與電阻率的關系，當以PCMO膜為例時如圖3所示，在350℃或400℃以下的成膜溫度區(qū)，為初始狀態(tài)下的電阻率高的狀態(tài)，在500℃以上的成膜溫度區(qū)，為初始狀態(tài)下的電阻率低的狀態(tài)。這就是說，在350℃或400℃以下的成膜溫度區(qū)，PCMO膜為無定形狀態(tài)，因而呈高電阻狀態(tài)，在500℃以上的成膜溫度區(qū)，PCMO膜為高度結晶的狀態(tài)，因而呈低電阻狀態(tài)。另外可知，在其中間的區(qū)域，即350℃或400℃以上，500℃以下的成膜溫度區(qū)，PCMO膜以結晶和無定形混合存在的狀態(tài)成膜，電阻率隨該混合存在狀態(tài)(混合比例)有很大變化。
因此，按照上述第1特征的非易失性半導體存儲器件，由于決定鈣鈦礦型金屬氧化膜的初始電阻值的電阻率以與可變電阻體的結晶狀態(tài)相關的關系變化，所以例如通過調節(jié)成膜溫度將可變電阻體的結晶狀態(tài)形成為結晶和無定形混合存在的狀態(tài)，可以不改變可變電阻體的膜厚等幾何尺寸而恰當地設定與可變電阻元件所需要的特性相應的可工作的初始電阻值。
另外，理想的情況是，在上述第1特征的非易失性半導體存儲器件中，其第2特征在于上述可變電阻元件依次層疊了下部電極、上述可變電阻體和上部電極而成。據此，可以通過在下部電極與上部電極間施加規(guī)定的電壓，對可變電阻體施加該電壓，使其電阻值發(fā)生變化，可以使由下部電極、可變電阻體和上部電極構成的可變電阻元件具有作為非易失性存儲元件的功能。
更理想的情況是，在上述某種特征的非易失性半導體存儲器件中，其第3特征在于上述可變電阻體是在350℃～500℃的范圍內的成膜溫度下成膜的可用通式Pr1-xCaxMnO3表示的鐠·鈣·錳氧化物。在350℃～500℃的范圍內的成膜溫度下成膜的Pr1-xCaxMnO3(PCMO)膜為結晶和無定形混合存在的狀態(tài)，既有PCMO膜所具有的大的電阻變化特性，又能發(fā)揮上述第1特征所起的作用效果。
更理想的情況是，在上述某種特征的本發(fā)明的非易失性半導體存儲器件中，其第4特征在于上述可變電阻體在比最下層的金屬布線層靠上的層形成。在假定由可變電阻元件和晶體管等有源元件構成的存儲單元的場合，由于可以上下配置可變電阻元件和晶體管，所以求得了存儲單元的縮小。而且由于可變電阻體可用低溫工藝形成，所以也可以避免對在下層配置的金屬布線的熱損傷。
更理想的情況是，在上述第1或第2特征的非易失性半導體存儲器件中，其第5特征在于上述可變電阻體通過在形成無定形狀態(tài)或者結晶和無定形混合存在的狀態(tài)的成膜溫度下成膜后，在比上述成膜溫度高的溫度下并且在上述可變電阻體能夠維持結晶和無定形混合存在的狀態(tài)的溫度范圍內進行退火處理而形成。另外，在第5特征的非易失性半導體存儲器件中，上述成膜溫度最好在500℃以下，還有，上述可變電阻體最好是用通式Pr1-xCaxMnO3表示的鐠·鈣·錳氧化物。
按照上述第5特征的非易失性半導體存儲器件，由于上述可變電阻的初始電阻值也隨成膜后的退火處理變化，所以即使在成膜時為無定形狀態(tài)或者結晶和無定形混合存在的狀態(tài)，并且為在比恰當的初始電阻值高的電阻狀態(tài)，只要在其后的退火處理中在可以維持結晶和無定形混合存在的狀態(tài)的溫度范圍內進行，就可以不使電阻過度地低、不改變可變電阻體的膜厚等幾何尺寸，恰當地設定與可變電阻元件所需要的特性相應的可工作的初始電阻值。


圖1是示出本發(fā)明的具備了鈣鈦礦型金屬氧化膜的可變電阻元件的初始電阻值與能否進行開關工作的關系的圖。
圖2是示意性地示出在本發(fā)明的非易失性半導體存儲器件中使用的可變電阻元件的基本結構的剖面圖。
圖3是示出作為鈣鈦礦型晶體結構的可變電阻體之一例形成PCMO膜時的濺射成膜溫度與PCMO膜的電阻率的關系的特性圖。
圖4是示出在本發(fā)明的非易失性半導體存儲器件中使用的存儲單元的一個結構例的等效電路圖(A)和示意性地示出其剖面結構的剖面圖(B)。
圖5是示出用于制作本發(fā)明的非易失性半導體存儲器件的存儲單元的第1層金屬布線形成工序以后的工序例的工序表。
圖6是用濺射法在300℃下形成PCMO膜后在氧氣氛中、在500℃下退火處理15分鐘形成的情況下的可變電阻元件的剖面TEM像。
圖7是用濺射法在300℃下形成PCMO膜后在氮氣氛中、在525℃下退火處理15分鐘形成的情況下的可變電阻元件的剖面TEM像。
圖8是示出圖6所示的可變電阻元件的開關工作例的圖。
圖9是示出本發(fā)明的非易失性半導體存儲器件的整體結構的方框圖。
圖10是示意性地示出在本發(fā)明的非易失性半導體存儲器件中使用的存儲單元結構的另一例的剖面圖。
圖11是示出在本發(fā)明的非易失性半導體存儲器件中使用的存儲器陣列的一個結構例的電路圖。
具體實施例方式
以下根據

本發(fā)明的非易失性半導體存儲器件(以下適當地稱“本發(fā)明器件”)的一個實施例。
圖2是示出在本發(fā)明器件100中使用的作為非易失性存儲元件的可變電阻元件10的基本結構的剖面圖?？勺冸娮柙?0是作為基本元件結構，依次層疊了下部電極7、由鈣鈦礦型金屬氧化膜構成的可變電阻體8和上部電極9的疊層結構。
作為構成可變電阻體8的鈣鈦礦型金屬氧化物，已知例如有Pr1-xCaxMnO3(PCMO)、Pr1-x(Ca，Sr)xMnO3、Nd0.5Sr0.5MnO3、La1-xCaxMnO3、La1-xSrxMnO3、Gd0.7Ca0.3BaCo2O5+5等多種，但作為用于呈現EPIR效應的本發(fā)明的可變電阻體8的材料，其中的過渡金屬-氧鍵的網絡畸變較大，因由此引起的電荷移動抑制而容易形成電荷有序相的Pr1-xCaxMnO3系顯現了較大的EPIR效應，進而，容易發(fā)生由外部擾動引起的電荷有序相融解現象的、x＝0.3附近的接近于相邊界的組份是理想的。
作為下部電極7，最好使用包括以與鈣鈦礦型金屬氧化物的晶格匹配性好、具有高導電性和高抗氧化性能的Pt、Pd、Rh、Ir為代表的鉑族金屬的貴金屬單質和貴金屬間的合金，或者以這些金屬為基質的各種合金。
另一方面，上部電極9不一定暴露在高溫的氧氣氛中，所以不限于這些貴金屬元素，可以使用Al、Cu、Ni、Ti、Ta等的金屬、氧化物導體之類的各種材料。另外，在下部電極與基底襯底之間適當地插入用于防止反應和改善粘附性的阻擋粘附層。例如，在使用硅襯底確保襯底-下部電極之間的電接觸時，由于Pt-Si間發(fā)生顯著的合金化，所以插入具有導電性兼阻擋性的Ti、TiN、Ti1-xAlxN、TaN、TiSiN、TaSiN等是有效的，在用SiO2層覆蓋時，雖然也可以應用上述阻擋層，但使用不發(fā)生由氧化引起的問題的氧化物的TiOx、IrO2等是有效的。
作為下部電極7的成膜方法，雖然可以適當地采用濺射法、真空蒸鍍法、MOCVD(有機金屬化學氣相生長)法等各種方法，但是從取向性控制、應力控制的觀點來看最好用能夠在寬的范圍內設定生長參數的濺射法。
作為構成可變電阻體8的鈣鈦礦型金屬氧化物薄膜的成膜方法，使用了濺射法。如后面將要述及，圖3示出了PCMO膜的電阻率對成膜溫度的依賴性，在350℃及其以下為高電阻。在高電阻時非易失性存儲元件的寫入、擦除電壓為高電壓，在半導體集成電路的工作電壓以上。另外，隨著對非易失性存儲元件進行微細化，出現了電阻更高的不良情況。在本發(fā)明中，借助于采用從350℃到500℃的范圍內的成膜溫度，形成了應該可以調節(jié)在所希望的工作電壓范圍內進行開關工作的初始電阻值、可以用低溫工藝形成的PCMO膜。
在圖3中示出了以PCMO膜的成膜溫度為參數制作可變電阻元件，對它們的電阻率進行測定的結果。在本實施例的情況下，電阻率在100Ωcm以下時形成完全結晶了的PCMO膜，電阻率在1MΩcm以上時形成僅由無定形體構成的PCMO膜。電阻率在100Ωcm至1MΩcm之間時，形成結晶和無定形混合存在的PCMO膜。由圖3可知，由于電阻率可由PCMO膜的成膜溫度控制，所以通過調節(jié)成膜溫度可以得到如圖1所示那樣正常進行開關工作的可變電阻元件的初始電阻值。
下面說明如圖4所例示的、具備了2個可變電阻元件10a和10b、用3層金屬布線工藝形成的存儲單元的結構。如圖4(A)的等效電路所示，該存儲單元由2個可變電阻元件10a、10b和用于選擇存儲單元的、用MOSFET晶體管形成的選擇晶體管6構成。該存儲單元的結構是選擇晶體管6借助于字線電位而處于導通狀態(tài)，存儲單元被選擇；另外，借助于對位線1或位線2這2條位線中的某一條施加規(guī)定的讀出、寫入或擦除電壓，可以對所選擇的存儲單元內的可變電阻元件10a、10b的一方進行選擇。
圖4(B)示出了其剖面結構。選擇晶體管6由在半導體襯底1上制作的源區(qū)2、漏區(qū)3和在柵氧化膜4上形成的柵電極5構成，漏區(qū)3與2個可變電阻元件10a、10b各自的下部電極7電連接。在比2個可變電阻元件10a、10b靠下的層中形成第1層金屬布線11，其一部分經接觸14與源區(qū)2連接，用于形成源線，其另一部分經接觸14與漏區(qū)3連接，用作與上述2個下部電極7連接的中繼電極11a。在下側的可變電阻元件10a的上層形成第2層金屬布線12，其一部分經第1通路15與下側的可變電阻元件10a的上部電極9連接，用于形成位線1，其另一部分用于中繼下側的可變電阻元件10a的下部電極7和上述中繼電極11a。在上側的可變電阻元件10b的上層形成第3層金屬布線13，經第2通路16與上側的可變電阻元件10b的上部電極9連接，用于形成位線2。這樣，借助于在選擇晶體管6的上方重疊地形成2個可變電阻元件10a、10b，可以進行存儲單元的高密度安裝。另外，設置接觸14是為了在半導體襯底1與第1層金屬布線11之間的第1層間絕緣體17中，在上下層之間進行電連接；設置第1通路15是為了在第1層金屬布線11與第2層金屬布線12之間的第2層間絕緣體18中，在上下層之間進行電連接，設置第2通路16是為了在第2層金屬布線12與第3層金屬布線13之間的第3層間絕緣體19中，在上下層之間進行電連接。
在圖4例示的存儲單元結構中，在半導體集成電路的晶體管形成工序后的3層金屬布線的布線工序中形成2個可變電阻元件10a、10b。在布線工序中，用Al布線時熔點低達660℃，用電阻率較低的Cu布線時，由于越是高溫Cu越容易向絕緣層擴散，所以在形成可變電阻元件10a、10b時，包括電極的形成，為避免對第1層和第2層金屬布線11、12的熱損傷，采用Al熔點以下，例如500℃以下的熱處理。
在圖5中示出了在采用對第2層和第3層金屬布線用Cu布線的3層金屬布線工藝制作的半導體集成電路上制作2個可變電阻元件10a、10b的情況下的工序例。在圖5所示的工序表的右欄中示出了各工序中的處理溫度。在本工序例中示出了在第3層金屬布線上制作Al焊區(qū)的例子。由圖5可知，第1層間絕緣體17和第1層金屬布線11的形成工序以后的最高溫度為420℃，當使PCMO膜8的成膜溫度為420℃至500℃時可以抑制Cu布線向層間絕緣體的擴散，并且可以形成不受來自形成層間絕緣體和布線的工序的熱處理的影響的PCMO膜8。
但是，當使PCMO膜8的成膜溫度在420℃以下時，得到因層間絕緣體的淀積溫度和H2燒結的熱處理的影響而被退火的結果，因而PCMO膜的初始電阻值改變。如圖3所示，當在成膜后以高于成膜溫度的600℃溫度進行退火處理時，由于在當初的成膜溫度為500℃以下的區(qū)域初始的膜處于無定形狀態(tài)或者無定形和結晶混合存在的中間狀態(tài)，所以出現了無定形的部分結晶，電阻率下降的現象。
因此，作為PCMO膜等可變電阻體8的第2種形成方法，一旦在比得到在所希望的工作電壓范圍內進行開關工作的初始電阻值的成膜溫度低的成膜溫度下將可變電阻體8形成為無定形狀態(tài)或者無定形和結晶混合存在的中間狀態(tài)，即，形成電阻值比所希望的初始電阻值高的狀態(tài)，其后，可以在比成膜溫度高的溫度下進行退火，使電阻降低到所希望的初始值。在本發(fā)明器件100中使用的可變電阻元件10中，通過將退火后的可變電阻體8維持在無定形和結晶混合存在的中間狀態(tài)，通過恰當地控制退火條件(退火溫度、退火時間，或者這兩者)，可以對上述無定形和結晶的混合狀態(tài)進行控制，作為其結果，可以將電阻降低到所希望的初始電阻值。
圖6和圖7是用PCMO膜形成了可變電阻體8的可變電阻元件10的剖面TEM像之一例。如圖6和圖7所示，可變電阻元件10具有圖2所示的基本元件結構，并且可變電阻體8為結晶部和無定形部混合存在的中間狀態(tài)。
圖6是用濺射法在300℃形成PCMO膜8后，在氧氣氛中、在500℃的退火溫度下、以15分鐘的退火時間進行退火處理形成時的剖面TEM像，可以得知，在無定形膜中部分地形成了從上部電極跨至下部電極的晶體區(qū)，形成了這樣的部分晶體區(qū)在無定形膜中局部存在的結構。圖7是用濺射法在300℃形成PCMO膜8后，在氮氣氛中、在525℃的退火溫度下、以15分鐘的退火時間進行退火處理形成時的剖面TEM像，可以得知，在無定形中從上部電極至可變電阻體的大致中間處形成了部分的晶體區(qū)，形成了這樣的部分晶體區(qū)在無定形膜中局部存在的結構。另外，還確認了微晶粒在無定形體中局部存在的情形。
下面說明用上述第2種形成方法形成無定形和結晶混合存在的可變電阻體8的情況下的可變電阻元件10的制造過程。但是在以下的說明中，不是對具備了選擇晶體管的存儲單元，而是對可變電阻元件10的單體的制造過程進行簡單說明。
首先，在硅襯底上層疊了氧化硅膜、TiO2的基礎上，用濺射法淀積構成下部電極的Pt。接著，用濺射法在300℃下于下部Pt電極膜上形成100nm厚度的PCMO膜，在500℃的退火溫度下、以15分鐘的退火時間、在氧氣氛中進行退火處理。在此基礎上用濺射法淀積構成上部電極的Pt。其后，依次刻蝕上部電極、PCMO膜、下部電極，形成可變電阻元件的結構。然后，淀積層間絕緣物(氧化硅膜等)，通過形成接觸孔，在上部電極和下部電極上開設接觸孔。然后淀積Al等金屬，通過構圖進行上部Pt電極和下部Pt電極的布線。已確認用上述方式制作的PCMO膜為圖6所示的結晶和無定形混合存在的結構。另外，在圖8中示出了以50μm×50μm的大小形成PCMO膜的可變電阻元件的開關工作的例子。這里的開關工作就是對上部電極施加正負兩種極性的電壓脈沖(脈沖寬度100ns)，在各脈沖施加后對上部電極施加0.8V的電壓，測量在上部電極與下部電極之間流過的電流，觀測電阻值的變化。
在圖3中還對用濺射法分別在300℃、400℃、450℃、500℃、600℃下將可變電阻元件成膜后，在600℃下進行15分鐘的退火處理的情形示出了PCMO膜的電阻率。當成膜溫度在300℃至不足500℃的范圍內形成含無定形體的PCMO膜時，借助于在600℃下進行15分鐘的退火處理，確認其電阻率從PCMO膜成膜之后的電阻率向下降落，可以制作晶體和無定形體混合存在的PCMO膜。由此可知，借助于在用濺射法形成存在無定形體的PCMO膜后，在成膜溫度或其以上的溫度下進行退火，可以控制可變電阻元件的初始電阻值。另外，通過延長退火時間，結晶部增加，從而確認電阻率降低，可知利用退火時間也能控制可變電阻元件的初始電阻值。
下面利用

作為本發(fā)明器件100，將用上述方式制作的可變電阻元件10作為存儲單元配置成陣列狀而形成存儲器陣列101，構成大容量的非易失性半導體存儲器件時的結構例。
圖9示出了本發(fā)明器件100的方框圖。在本發(fā)明器件100中，信息被存儲在存儲器陣列101內，如上所述，存儲器陣列101采用配置多個存儲單元的結構，可以對存儲器陣列101內的存儲單元存儲、讀出信息。
圖10示出了構成存儲器陣列101的存儲單元20的剖面的示意圖。如圖10所示，存儲單元20以如下方式形成對由在半導體襯底1上制作的源區(qū)2、漏區(qū)3、在柵氧化膜4上形成的柵電極5構成的選擇晶體管6和將電阻值隨電壓施加而發(fā)生變化的可變電阻體8夾持在下部電極7與上部電極9之間的可變電阻元件10，以將漏區(qū)3與下部電極7電連接的方式，進行串聯連接。另外，上部電極9與構成位線的第2層金屬布線12連接，柵電極5與字線連接，源區(qū)與構成源線的擴散層或第1層金屬布線11連接?？勺冸娮柙?0以與圖2所示的單體的可變電阻元件10相同的方式形成。與圖4例示的存儲單元結構之不同點在于在1個存儲單元內設置了1個可變電阻元件10。在1個存儲單元內配置的可變電阻元件10的個數可以根據所構成的存儲器件整體的特性、功能決定。
圖11示意性地示出了存儲器陣列101的一個結構例。在該結構中，存儲單元101為在m條位線(BL1～BLm)與n條字線(WL1～WLn)的交點處配置m×n個存儲單元20的結構。另外，源線為n條(SL1～SLn)，呈與字線平行配置的結構。另外，存儲器陣列101的結構不限于圖11的結構。
這樣，形成了如下的結構借助于用選擇晶體管6與可變電阻元件10的串聯電路來構成存儲單元20，被字線的電位選擇的存儲單元20的選擇晶體管6處于導通狀態(tài)，另外，只是有選擇地對被位線的電位選擇了的存儲單元20的可變電阻元件10施加寫入或擦除電壓，可以使可變電阻元件10的可變電阻體8的電阻值變化。
圖9所示的包含本發(fā)明器件100的周邊電路的方框結構與一般的非易失性半導體存儲器件的方框結構相同或類似。對各電路的方框簡單地加以說明。信息被存儲在與從地址線102輸入的地址對應的存儲器陣列101內的特定的存儲單元中，該信息通過數據線103向外部裝置輸出。字線譯碼器104選擇與輸入至地址線102的信號對應的存儲器陣列101的字線，位線譯碼器105選擇與輸入至地址線102的地址信號對應的存儲器陣列101的位線，另外，源線譯碼器106選擇與輸入至地址線102的地址信號對應的存儲器陣列101的源線。控制電路108進行存儲器陣列101的寫入、擦除、讀出的控制?？刂齐娐?08根據從地址線102輸入的地址信號、從數據線103輸入的數據輸入信號(當寫入時)、從控制信號線110輸入的控制輸入信號，對字線譯碼器104，位線譯碼器105，源線譯碼器106，電壓開關電路109以及存儲器陣列101的讀出、寫入和擦除工作進行控制。在圖9所示的例子中，雖未圖示，但控制電路108具備作為一般的地址緩沖電路、數據輸入輸出緩沖電路、控制輸入緩沖電路的功能。
在對存儲器陣列101進行讀出、寫入和擦除時電壓開關電路109施加必要的字線、位線和源線的電壓。Vcc為器件的供給電壓，Vss為地電壓，Vpp為寫入或擦除用電壓。另外，數據的讀出從存儲器陣列101經過位線譯碼器105、讀出電路107進行。讀出電路107判斷數據的狀態(tài)，將其結果送至控制電路108，向數據線103輸出。
另外，圖9例示的本發(fā)明器件100的方框結構和存儲單元的結構是一個例子，可以根據可變電阻元件10的特性進行適當的變更。例如，也可以不用選擇晶體管6與可變電阻元件10的串聯電路構成存儲單元20，而用可變電阻元件10單體構成存儲單元20?；蛘咭部梢圆挥眠x擇晶體管6而用選擇二極管。
如以上詳細說明的那樣，在本發(fā)明的非易失性半導體存儲器件中，作為由構成可變電阻元件的鈣鈦礦型金屬氧化膜構成的可變電阻體，利用結晶和無定形混合存在，通過控制成膜溫度或退火條件，可以在作為非易失性半導體存儲器件可進行恰當的開關工作的初始電阻值的范圍內調節(jié)初始電阻值，可以不改變可變電阻體的膜厚等幾何尺寸，恰當地設定與可變電阻元件所需要的特性相應的可工作的初始電阻值。
雖然通過優(yōu)選實施例對本發(fā)明進行了說明，但應該理解為在不偏離本發(fā)明的宗旨或范圍的條件下專業(yè)人士可以進行各種修改和變更。因此，本發(fā)明應該根據所附的權利要求范圍來量度。
權利要求
1.一種非易失性半導體存儲器件，其特征在于包括具有由鈣鈦礦型金屬氧化膜構成的可變電阻體的可變電阻元件，上述可變電阻體在結晶和無定形混合存在的狀態(tài)下成膜。
2.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述可變電阻元件依次層疊了下部電極、上述可變電阻體和上部電極而成。
3.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述可變電阻體是在350℃～500℃的范圍內的成膜溫度下成膜的可用通式Pr1-xCaxMnO3表示的鐠·鈣·錳氧化物。
4.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述可變電阻體在比最下層的金屬布線層靠上的層形成。
5.如權利要求1所述的非易失性半導體存儲器件，其特征在于上述可變電阻體通過在形成無定形狀態(tài)或者結晶和無定形混合存在的狀態(tài)的成膜溫度下成膜后，在比上述成膜溫度高的溫度下并且在上述可變電阻體能夠維持結晶和無定形混合存在的狀態(tài)的溫度范圍內進行退火處理而形成。
6.如權利要求5所述的非易失性半導體存儲器件，其特征在于上述成膜溫度在500℃以下。
7.如權利要求5所述的非易失性半導體存儲器件，其特征在于上述可變電阻體是可用通式Pr1-xCaxMnO3表示的鐠·鈣·錳氧化物。
全文摘要
非易失性存儲元件(10)通過依次層疊下部電極(7)、可變電阻體(8)和上部電極(9)構成，可變電阻體(8)在結晶和無定形混合存在的狀態(tài)下成膜，形成非易失性存儲元件(10)。更為理想的是，可變電阻體(8)是在350℃～500℃的范圍內的成膜溫度下成膜的可用通式Pr
文檔編號G11C13/00GK1641879SQ20051000432
公開日2005年7月20日 申請日期2005年1月14日 優(yōu)先權日2004年1月14日
發(fā)明者川添豪哉, 玉井幸夫, 島岡篤志, 萩原直人, 增田秀俊, 鈴木利昌 申請人:夏普株式會社