專利名稱：在感測存儲單元時測量電流的方法和裝置的制作方法
技術領域：
本發(fā)明涉及電流測量。例如，可以測量電流來感測基于電阻的存儲器件諸如磁阻隨機存取存儲器(MRAM)器件的狀態(tài)，它們將邏輯值存儲為存儲單元的電阻狀態(tài)。
背景技術：
圖1示出基于電阻的存儲器陣列結構的一個實例，稱為交叉點陣列。存儲器陣列8包括多條行線6，與多條列線12正交排列。每條行線通過各自的電阻存儲單元14連接到各條列線。每個存儲單元的電阻值存儲兩個或更多個邏輯值中的一個，根據將其編程為顯示多個電阻值中的哪一個而定。具有連接到行線和列線的電阻單元14的交叉點陣列的特點是，在陣列中沒有存儲單元存取晶體管。
MRAM器件是實現基于電阻的存儲器的一種方法。在MRAM中，每個電阻存儲單元通常包括插接(pinned)磁層、感測磁層以及插接層和感測層之間的隧道阻擋層。插接層具有固定的磁校準，而感測層的磁校準可編程為不同方向。單元的電阻根據感測層的校準而改變。用一個電阻值例如較高值來表示邏輯“1”，而用另一個電阻值例如較低值來表示邏輯“0”。通過感測存儲單元的各個電阻值并將這樣感測的電阻值解釋為存儲數據的邏輯狀態(tài)，來讀取存儲的數據。
對于二進制邏輯狀態(tài)的感測，不必知道存儲單元電阻的絕對幅度，只需知道電阻是大于還是小于在邏輯1和邏輯0電阻值中間的某個閾值即可。不過，感測MRAM存儲元件的邏輯狀態(tài)很困難，因為MRAM器件的技術有多種限制。
在已尋址單元的列線上感測MRAM單元電阻。為了感測該單元，通常將連接到該單元的行線接地，而將其余的行線和列線保持在特定電壓。減少或消除存儲器單元中的晶體管易于降低對單元面積的要求，增加存儲密度并降低成本。如上所述的交叉點陣列的單元不包括晶體管。這是通過使每個電阻元件始終與各自的行線和列線保持電連接來實現的。結果，當感測一個存儲器單元時，由通過已尋址行線中其它存儲單元的有效寄生電流通路對其進行分流。
在常規(guī)MRAM器件中，高電阻狀態(tài)具有的電阻大約為1MΩ。處于低電阻狀態(tài)的元件具有的電阻大約為950KΩ。由此邏輯1和邏輯0之間的差值電阻通常大約為50KΩ或大約5％的縮放比例。相應地，感測的MRAM器件上的感測電壓以邏輯1和邏輯0狀態(tài)之間的大約5％的縮放比例變化。
感測MRAM電阻的一個方法是將對應于感測電壓的電流在時間上積分，并對所得的被積函數電壓進行采樣。這是通過將電壓加到跨導放大器的輸入并用電容器累積由放大器輸出的電流來實現的。
圖2示出了在這種電容器上電壓隨時間的理論變化。電容器電壓Vcap從初始電壓Vinit上升到參考電壓Vref所用的間隔期間tm與加到跨導放大器輸入的電壓有關。
常規(guī)的感測技術對Vcap和Vref進行比較，允許Vcap增加，直到Vcap超過Vref為止，然后使電容器放電，直到Vcap再次低于Vref為止?？蓪χ甘颈容^結果的脈沖進行計數，以測量感測電壓，該電壓又指示元件的電阻狀態(tài)。但在采樣周期期間累積了大計數時，就會產生問題。
發(fā)明內容
本發(fā)明提供了設置充電和放電間隔期間提供給電容器的電流以影響計數的技術。
根據本發(fā)明的示范性實施例，MRAM單元邏輯狀態(tài)是通過將存儲單元配置成在該單元上形成與該單元電阻有關的感測電壓來感測的。將感測電壓加到跨導放大器的輸入上，該跨導放大器輸出與感測電壓有關的感測電流。對感測電流在時間上積分，以測量感測電壓。
在積分期間，感測電流與正電流或負電流交替相加。與放大的感測電流相加的正電流使電容器充電，直到它超過參考電壓為止，然后與放大的感測電流相加的負電流使電容器放電，直到它再次低于參考電壓為止。將脈沖周期性地提供給數字計數器，當電容器超過參考電壓時提供UP(升)計數脈沖，而當參考電壓超過電容器上的電壓時提供DOWN(降)計數脈沖。通過在初始化計數器后的已知時間間隔對數字計數器的計數值與閾值進行比較，可以確定被感測MRAM單元的邏輯狀態(tài)。如果正電流的幅度保持在低于負電流，即IUP＜IDOWN，則通過減少每個采樣周期上的計數來改進計數器的范圍。
根據以下結合附圖的詳細說明，可以更清晰地理解本發(fā)明的這些和其它特性和優(yōu)點。
圖1示出使用交叉點結構的部分常規(guī)MRAM器件；圖2示出按照感測MRAM單元電阻的一種方法的積分電壓的理想時間和電壓圖；圖3示出部分磁隨機存取存儲器件；圖4示出在單元感測期間圖3器件的一部分；圖5A示出本發(fā)明感測電路的方框圖；圖5B是圖5A中感測電路的一組定時圖；以及圖6示出按照本發(fā)明的示范性實施例包括具有感測電路的存儲器件的數字處理系統(tǒng)。
具體實施例方式
在本發(fā)明的示范性實施例中，在連接到電容器的放大器上接收表示電阻存儲單元的已編程電阻狀態(tài)的信號。電容器還連接到比較器，比較器連接到參考電壓源并受時鐘控制。比較器的輸出連接到一對開關。第一開關將正電流源連接到電容器，而第二開關將負電流源連接到電容器。比較器輸出備選地可連接到單個開關，該開關既連接到正電流源又連接到負電流源，并可在正負電流源之間切換。與放大器的感測電流結合的正電流使電容器充電，而與感測電流結合的負電流使電容器放電。比較器的輸出還連接到也由時鐘控制的升/降計數器。電流源電路包括正電流源、負電流源和開關。正電流的量保持在低于負電流的量，即IUP＜IDOWN。升/降計數器含有在存儲單元的采樣周期上獲得的數字值。
圖3示意性示出了根據本發(fā)明示范性實施例的存儲器件5的一部分。圖3所示電路可全部集成在一個襯底上。電阻存儲單元的交叉點陣列配置成使特定存儲單元的電阻可由感測電壓來表示。器件5包括MRAM單元14的陣列8、多條隔開的導電行線6以及多條隔開的導電列線12。多條行線6基本上與多條列線12正交地放置，在各交叉處定義了多個重疊區(qū)域。在其它實施例中，行線和列線可以相互傾斜隔開的關系放置。每條行線由各自的MRAM電阻單元14連接到每條列線。多個開關器件51(通常用晶體管來實現)各連接到一條行線6、第一恒定電位源(地)20以及第二恒定電位源(陣列電壓Va)24。控制電路61包括行解碼器，并如虛線62所示連接到各開關器件51。開關器件51適于在控制電路61的控制下將行線6交替連接到地20和電壓源Va24?？刂齐娐?1將各個開關器件51保持在默認的行線接地狀態(tài)。開關器件52示出了在讀周期期間選中行54時開關器件51的狀態(tài)。多個感測電路50分別連接到列線12。
電源(未示出)提供電壓源，它維持電路工作的各種電位。電源定義了三種電位，包括地電位20、電路元件的工作電壓Vcc以及如上述連接的電壓Va24。在一個實現中，電壓Va24大約為5伏。
在圖4中，選中的行線54顯示為由選中的開關器件52連接到電壓Va24。還示出了多條列線12中的特定已尋址列線30。還示出了連接著選中行線54和特定列線30的被感測存儲單元38的第一端。各感測電路130操作上連接到列線30，用以感測列線30相對地20的電壓。
如圖所示，寄生通路存儲單元(例如34、40、42、44、46，它們構成多個存儲單元14的子集)連接在列線30和各多條行線6之間。除了連接到被感測單元38的行線之外，各條行線6都由各自的開關器件51接地。這樣，由與被感測的特定電阻單元38串聯的寄生通路單元例如34、40、42、44、46的并聯組合就形成了分壓器。列線30定義了寄生通路單元和被感測單元38之間的感測節(jié)點。列線30的感測電壓連接到感測電路130。
在一個實施例中，所選電阻存儲單元38的電阻在大約900KΩ到大約1.1MΩ的范圍內。在使用目前技術所制備的各種實施例中，存儲單元電阻在低電阻狀態(tài)可在大約900KΩ到大約1MΩ的范圍內，而在高電阻狀態(tài)可在大約950KΩ到大約1.1MΩ的范圍內。在特定器件中，低范圍和高范圍不重疊?？梢岳斫猓娮鑶卧夹g的發(fā)展可以得出仍可有效應用本發(fā)明的不同電阻值。
在MRAM中用來感測電壓也就是存儲單元邏輯狀態(tài)的基于噪聲成形的感測放大器導致了固有偏移。例如，在低電阻狀態(tài)，感測放大器的輸入電壓可為1.992mV，而在高電阻狀態(tài)，輸入電壓可為2.212mV，要感測的實際信號是這兩個電壓之間的差，即大約220μV。感測電路130從數據(輸入電壓)中減少或消除此偏移，即，為兩個輸入電壓所共用的近似2mV。
由于感測放大器的輸出是對計數器的一系列UP和DOWN，因此減少或消除此偏移就可減小用于對UP和DOWN的數量進行計數的計數器的大小。一般來說，計數器必須足夠大，以對采樣周期中所發(fā)生的最大值和最小值進行計數。例如，UP計數對應于在計數器中將值增加1(+1)，而DOWN計數對應于在計數器中將值減少1(-1)。則序列111-11-1對應于(4-2)/6即1/3的平均值。減小偏移具有減小采樣周期中發(fā)生的最大值的效果，在此例中由于起始串是3個1，因此最大值為3。
在采樣周期結束時，計數值指示Vcap超過Vref期間的采樣周期的比例，而這又是Vin的量度。但計數值不必等于所指示的比例；例如，可以減少偏移，以使零計數指示在高電阻時的比例，而較高的非零計數指示在低電阻時的比例。
通過調節(jié)感測放大器中所用的偏流就可實現對偏移的補償?？蓪㈦娙萜鞒潆姇r提供的正偏流設置為低于放電時提供的負偏流。為使典型的感測放大器正常工作，正負偏流的平均值必須等于輸入電流。也就是，ginVin＝Iup和Idown的平均值。
圖5A是本發(fā)明的一個實施例，其中感測電路400的輸入410連接到電阻存儲器件的列線30。被感測電阻存儲單元38的一端連接到列線30。列線30還連接到由電阻39表示的寄生通路。感測電路4000 包括跨導放大器412?？鐚Х糯笃骶哂袀鬟f函數gin，以使在放大器輸出節(jié)點416輸出的電流414與在放大器輸入節(jié)點418所加的電壓Vin成比例，即Iin＝ginVin。放大器的輸出節(jié)點416連接到電容器422的第一極板420、時鐘控制比較器426的第一輸入424、電流源電路430的偏置節(jié)點428以及(可選地)模擬預置電路434的輸出432。應注意到，模擬預置電路的功能可由適當配置的跨導放大器412來實現，就不需要單獨的模擬預置電路了。
比較器426具有兩個輸出，其中輸出444示出帶有反相器，以指示它是輸出445的負(相反的邏輯狀態(tài))?；蛘?，可將輸出445反相，以獲得輸出444。電流源430適于按照一對開關464、466的狀態(tài)向第一電容器極板420提供電流或從其中提取電流，這對開關是打開還是閉合取決于由比較器426到每個開關的反饋。兩個開關不能同時閉合。時鐘控制比較器還包括第二輸入438，其適于由參考電壓源440維持在參考電壓Vref；以及時鐘輸入442，其適于接收時鐘信號CLKcmp。比較器426的輸出444、445連接到開關464、466，這兩個開關可以是晶體管，它們控制著電流源電路430的Iup(正)和Idown(負)電流到第一電容器極板420的連接。開關464連接到比較器426的輸出444，而開關466連接到比較器426的輸出445。比較器的輸出444、445還分別連接到時鐘控制計數器448的UP/DOWN輸入446、447。時鐘控制計數器包括時鐘輸入450、預置輸入452以及包括多條數字輸出線456的數字計數輸出454。
在工作時，由模擬預置電路434在電容器422上建立預置電壓。通過加在數字預置輸入452上的信號轉變在計數器448的輸出454上建立數字預置值。
假定電容器422上的預置電壓小于加在比較器426的第二輸入438上的參考電壓Vref，則一旦比較器426的時鐘輸入442接收到時鐘信號轉變，比較器426的反相輸出444就在數字計數器448的輸入446上加上相應的UP輸入。比較器的輸出444、445還分別加到電流源電路430的開關464、466上。因此，當Vcap＜Vref時，開關464閉合，而開關466打開，并且電容器422的充電電流為Iin+Iup。于是，當Vcap＞Vref時，輸出444和445分別打開開關464和閉合開關466，以使電容器422的放電電流為Iin-Idown。
電容器422上的電壓升到高于由加在比較器426輸入438上的參考電壓Vref所定義的電壓閾值。隨后，電容器422上的電壓繼續(xù)上升，直到在比較器426的時鐘輸入442上檢測到時鐘轉變?yōu)橹?。一檢測到時鐘轉變，比較器426的輸出444和445的邏輯狀態(tài)就反轉(例如在輸出444反相后從“0”到“1”，而在輸出445從“1”到“0”)，并在數字計數器448的輸入446上加相應的UP輸入。作為響應，電流源電路430改變狀態(tài)，以從電容器422中提取電流。由于從電容器422中提取了電流，因此電容器上的電壓下降并然后低于參考電壓Vref電平。然后，當比較器426的輸入442上的時鐘信號轉變時，比較器輸出再次反轉，但這次將DOWN信號提供到輸入447上。
計數器448循環(huán)計數，從其預置值開始并回到預置值。因此，在交替充電和放電間隔期間計數器對UP和DOWN進行計數，并且數字計數器的時間平均值或采樣周期結束時的值應近似于如下兩個值中的一個用于低電阻的高值和用于高電阻的低值。
如上所述，根據開關464、466處于打開或閉合，來自放大器412的電流414與來自電流源電路430的電流460、462相加。在沒有電流源電路430提供的偏流時，放大器412的輸出電流414的感測易于使電容器422充電，以使電容器422的充電比其放電快。于是，當電容器422上的電壓超過Vref時就比其小于Vref時會發(fā)生更多的比較器時鐘信號的上升轉變。在一些實例中，電容器422上的電壓會上升到這樣一點其中在一個時鐘間隔期間發(fā)生的放電不足以使電容器422的電壓低于參考電壓。結果，對于時鐘的多個連續(xù)上升轉變，電容器上的電壓高于參考電壓。
電流源電路430具有兩個電流源460、462，它們制造成提供某種電流。例如，電流源460、462可以是始終導通的開關，提供固定的電流。也就是說，電流源460、462可以實現為包括始終導通的一個或多個晶體管的電路，例如跟隨器。或者，可以使用能夠通過改變晶體管的柵極電壓來控制電流的電路。
使用Iup(正)電流幅度低于Idown(負)電流幅度的電流源電路430降低了每個采樣周期輸入到計數器的UP和DOWN數的平均值，這樣計數器的大小(所需的位數)就可減少。這就給計數器一個更好的總體范圍。
通過調節(jié)Iup(正)和Idown(負)電流的幅度，感測放大器和計數器的中心點都可移動。當最佳調節(jié)時，計數器輸出將終止在接近于零。也就是說，Iup+ginVin≈Idown導致計數器居中，以使對不同電阻值的升/降計數都有較小的最大值和最小值，所以計數器可做得更小。
圖5B示出了感測電路400中各種信號行為與時間的關系圖。在兩個圖中，時間都沿橫軸。在上圖中，實線表示沒加附加偏流時電容器上的信號。由Iup462通過開關464所加的正電流(上圖中用點劃線指示)趨向于隨時間增加電容器上的電荷，以使電容器在單個時鐘周期內不能放電到閾值以下，導致計數大于零。但可由Idown460通過開關466施加比正電流更大量的負電流(用虛線和點劃線指示)。這導致計數器接近于零。計數器的輸出(如下圖所示)在t0以預置值例如零開始，并交替改變，以使計數基本上是恒定的。對于每次增加計數(+1)或UP計數，都有對應的減少(-1)或DOWN計數?？梢允褂幂^小的計數器，因為最大計數為+1。
例如，使用等量的Iup和Idown，邏輯零(0)或高電阻的計數器輸出可能是156，而邏輯1(1)或低電阻的計數器輸出可能是180。使用不等量的Iup和Idown，邏輯零(0)的計數器輸出可能是0，而邏輯01(1)的計數器輸出可能是24。需要較小的計數器，在否則需要9位計數器的地方6位計數器就足夠了。
圖6示出了示范性數字處理系統(tǒng)500，它使用的存儲器件17采用了以上結合圖5A-5B所公開的本發(fā)明的感測電路400。處理系統(tǒng)500包括一個或多個處理器501，該處理器501連接到局部總線504。存儲器控制器502和主總線橋503也連接到局部總線504。處理系統(tǒng)500可包括多個存儲器控制器502和/或多個主總線橋503。存儲器控制器502和主總線橋503可以集成為單一器件506。
存儲器控制器502還連接到一條或多條存儲器總線507。每條存儲器總線接納存儲器組件508，該組件至少包括一個有感測電路400的存儲器件17。每個存儲器組件508可以是一個存儲卡或存儲器模塊。存儲器模塊的實例包括單列直插式存儲器模塊(SIMM)和雙列直插式存儲器模塊(DIMM)。存儲器組件508可包括一個或多個附加器件509。例如，在SIMM或DIMM中，附加器件509可以是配置存儲器，例如串行狀態(tài)檢測(SPD)存儲器。存儲器控制器502還可連接到高速緩沖存儲器505。高速緩沖存儲器505可以是處理系統(tǒng)中唯一的高速緩沖存儲器。或者，其它裝置例如處理器501也可包括高速緩沖存儲器，可與高速緩沖存儲器505形成高速緩存分層結構。如果處理系統(tǒng)500包括作為總線主控或支持直接存儲器存取(DMA)的外設或控制器，則存儲器控制器502可實現高速緩存一致性協議。如果存儲器控制器502連接到多個存儲器總線507，則各存儲器總線507可以并行工作，或將不同的地址范圍映射到不同的存儲器總線507。
主總線橋503連接到至少一條外圍總線510。諸如外設或附加總線橋等各種裝置可連接到外圍總線510。這些裝置可包括存儲控制器511、各種I/O裝置514、輔助總線橋515、多媒體處理器518以及傳統(tǒng)裝置接口520。主總線橋503還可連接到一個或多個專用高速端口522。例如在個人電腦中，專用端口可以是加速圖形端口(AGP)，用于將高性能視頻卡連接到處理系統(tǒng)500上。
存儲控制器511通過存儲總線512將一個或多個存儲裝置513連接到外圍總線510。例如，存儲控制器511可以是SCSI控制器，而存儲裝置513可以是SCSI盤。I/O裝置514可以是任何種類的外設。例如，I/O裝置514可以是局域網接口，例如以太網卡。輔助總線橋可用于通過另一總線將附加裝置對接到處理系統(tǒng)。例如，輔助總線橋可以是通用串行端口(USB)控制器，用于將USB裝置517連接到處理系統(tǒng)500。多媒體處理器518可以是聲卡、視頻捕獲卡或任何其它類型的媒體接口，其還可連接到一個附加裝置例如揚聲器519。傳統(tǒng)裝置接口520用于將傳統(tǒng)裝置(例如老式的鍵盤和鼠標)連接到處理系統(tǒng)500。
圖6所示的處理系統(tǒng)500僅是可以使用本發(fā)明的一個示范性處理系統(tǒng)。雖然圖6示出的處理體系結構特別適用于通用計算機，例如個人計算機或工作站，但應認識到，可以進行眾所周知的各種改動，以將處理系統(tǒng)500配置成更適合于各種應用。例如，需要處理的許多電子裝置可以用較簡單的結構實現，這有賴于連接到存儲器組件508和/或存儲器件100的CPU 501。這些電子裝置可包括但不限于音頻/視頻處理器和記錄器、游戲控制臺、數字電視機、有線或無線電話、導航裝置(包括基于全球定位系統(tǒng)(GPS)和/或慣性導航的系統(tǒng))以及數字攝像機和/或記錄器。改動例如可以包括去除不必要的組件、添加專用裝置或電路和/或集成多個裝置。
雖然以上對本發(fā)明的實施例作了說明，但應理解這些實施例都是本發(fā)明的范例，不應被認為是限制性的。雖然本發(fā)明是就MRAM進行的說明，但本發(fā)明并不限于此，而是可應用于例如PCRAM以及以不同電平感測信號的其它電路中。在不背離本發(fā)明的精神或范圍的前提下，可以進行添加、刪除、替代以及其它改動。所以，本發(fā)明不應認為受上述說明限制，而僅受所附權利要求書的范圍限制。
權利要求
1.一種測量輸入電流的方法，包括在包括交替充電和放電間隔的采樣周期期間在電容元件上接收所述輸入電流；在每個充電間隔期間，在所述電容元件上接收正偏流，直到所述電容元件上的電壓超過參考電壓為止；在每個放電間隔期間，在所述電容元件上接收負偏流，直到所述電容元件電壓小于所述參考電壓為止，所述負偏流的幅度超過所述正偏流的幅度；以及獲得指示所述電容元件的電壓超過所述參考電壓的所述采樣周期的比例的計數，所述計數是所述輸入電流的量度。
2.一種測量輸入電流的方法，包括在包括交替充電和放電間隔的采樣周期期間在電容元件上接收所述輸入電流，所述輸入電流具有低值和高值其中之一；在每個充電間隔期間，在所述電容元件上接收正偏流，直到所述電容元件上的電壓超過參考電壓為止，所述正偏流設置成對于所述輸入電流具有所述低值的采樣周期而言所述計數為零，而對于所述輸入電流具有所述高值的采樣周期而言所述計數大于零；在每個放電間隔期間，在電容元件上接收負偏流，直到所述電容元件電壓小于所述參考電壓為止，所述負偏流的幅度超過所述正偏流的幅度，所述正負偏流的幅度平均值近似等于所述低值或所述高值；以及獲得指示所述電容元件的電壓超過所述參考電壓的所述采樣周期的比例的計數，所述計數是所述輸入電流的量度。
3.一種感測存儲單元邏輯狀態(tài)的方法，包括將計數器的計數值預置為預置計數值；在第一多個時間間隔期間用充電電流對電容器充電，當所述電容器的周期測試指示其上的第一電壓超過閾值電壓時，所述第一多個時間間隔的每個時間間隔終止，所述充電電流包括指示所述存儲單元邏輯狀態(tài)的輸入電流和正偏流；在第二多個時間間隔期間用放電電流對所述電容器放電，當所述電容器的周期測試指示其上的第二電壓低于所述閾值電壓時，所述第二多個時間間隔的每個時間間隔終止，所述放電電流包括所述輸入電流和幅度大于所述正偏流的負偏流；以及在所述第一多個時間間隔期間周期性遞增所述計數器，而在所述第二多個時間間隔期間周期性遞減所述計數器，以獲得凈計數值，所述凈計數值指示所述存儲單元的邏輯狀態(tài)。
4.如權利要求3所述的感測存儲單元狀態(tài)的方法，其中所述周期性遞增所述計數器包括在所述第一多個時間間隔的每個時間間隔期間遞增一次所述計數器。
5.如權利要求3所述的感測存儲單元狀態(tài)的方法，其中所述周期性遞減所述計數器包括在所述第二多個時間間隔的每個時間間隔期間遞減一次所述計數器。
6.如權利要求3所述的感測存儲單元狀態(tài)的方法，其中所述存儲單元包括MRAM存儲單元。
7.一種感測MRAM存儲單元電阻狀態(tài)的感測電路，包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述節(jié)點提供電流或從中吸收電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述電流源是提供電流還是吸收電流；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
8.如權利要求7所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述計數器電路還包括連接到預置信號源的第三輸入。
9.如權利要求7所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，還包括模擬預置電路，所述模擬預置電路的輸出連接到所述第一節(jié)點，用以在所述電容器上建立預置電壓。
10.如權利要求7所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述電流源操作為以比提供電流大的幅度吸收電流。
11.如權利要求7所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述跨導放大器適于在所述跨導放大器的所述輸出產生輸出電流，所述輸出電流與在所述跨導放大器的所述輸入上施加的輸入電壓在函數上相關。
12.如權利要求10所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述電流源的所述吸收近似等于所述電流源的所述提供加上所述跨導放大器的所述輸出。
13.一種感測MRAM存儲單元電阻狀態(tài)的感測電路，包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述電容器提供電流或從中提取電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述電流源是提供電流還是提取電流，其中電流的所述提供近似等于電流的所述提取加上所述跨導放大器的所述輸出；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
14.如權利要求13所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述電流源操作為以比提取電流小的幅度提供電流。
15.一種感測MRAM存儲單元電阻狀態(tài)的感測電路，包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點，所述輸出提供感測電流；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述節(jié)點提供正電流或負電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述感測電流是與所述正電流結合還是與所述負電流結合；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
16.如權利要求15所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述電流源操作為以比提供電流大的幅度吸收電流。
17.如權利要求15所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述正電流連接到電源電壓。
18.如權利要求15所述的感測MRAM存儲單元電阻狀態(tài)的感測電路，其中所述負電流連接到第二恒定電位源。
19.一種感測電路，包括輸入信號電路，其提供輸入電流；電容元件，其在包括交替充電和放電間隔的采樣周期期間接收所述輸入電流；比較電路，其提供指示所述電容元件上的電壓是否超過參考電壓的周期性比較信號；偏流電路，其通過如下方式對所述周期性比較信號作出響應在每個充電間隔期間提供正偏流，直到所述比較信號指示所述電容元件的電壓超過所述參考電壓為止，并在每個放電間隔期間提供負偏流，直到所述比較信號指示所述電容元件的電壓小于所述參考電壓為止，所述負偏流的幅度超過所述正偏流的幅度；以及計數電路，其通過提供指示所述電容元件的電壓超過所述參考電壓的所述采樣周期的比例的計數來對所述周期性比較信號作出響應，所述計數是所述輸入電流的量度。
20.如權利要求19所述的感測電路，其中所述輸入電流指示連接到感測線的電阻存儲元件的電阻。
21.一種集成電路，包括襯底；在所述襯底的表面上形成的電路，包括電阻存儲元件陣列；在所述陣列上延伸的感測線，其連接到所述陣列中的一組電阻存儲元件；以及感測電路，包括輸入信號電路，其提供輸入電流，所述輸入電流指示連接到所述感測線的一個所述電阻存儲元件的電阻；電容元件，其在包括交替充電和放電間隔的采樣周期期間接收所述輸入電流；比較電路，其提供指示所述電容元件上的電壓是否超過參考電壓的周期性比較信號；偏流電路，其通過如下方式對所述周期性比較信號作出響應在每個充電間隔期間提供正偏流，直到所述比較信號指示所述電容元件的電壓超過所述參考電壓為止，并在每個放電間隔期間提供負偏流，直到所述比較信號指示所述電容元件的電壓小于所述參考電壓為止，所述負偏流的幅度超過所述正偏流的幅度；以及計數電路，其通過提供指示所述電容元件的電壓超過所述參考電壓的所述采樣周期的比例的計數來對所述周期性比較信號作出響應，所述計數是所述輸入電流的量度。
22.一種數字處理系統(tǒng)，包括處理器；以及電阻存儲器，其通過總線連接到所述處理器，所述電阻存儲器件包括感測電路，所述感測電路用于感測MRAM存儲單元的電阻狀態(tài)，所述感測電路包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述節(jié)點提供電流或吸收電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述電流源是提供電流還是吸收電流；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
23.如權利要求22所述的數字處理系統(tǒng)，其中所述計數器電路還包括連接到預置信號源的第三輸入。
24.如權利要求22所述的數字處理系統(tǒng)，還包括模擬預置電路，所述模擬預置電路其輸出連接到所述第一節(jié)點，用以在所述電容器上建立預置電壓。
25.如權利要求22所述的數字處理系統(tǒng)，其中所述電流源操作為以比提供電流大的幅度吸收電流。
26.如權利要求22所述的數字處理系統(tǒng)，其中所述跨導放大器適于在所述跨導放大器的所述輸出上產生輸出電流，所述輸出電流與在所述跨導放大器的所述輸入上施加的輸入電壓在函數上相關。
27.如權利要求22所述的數字處理系統(tǒng)，其中所述電流源的所述吸收近似等于所述電流源的所述提供加上所述跨導放大器的所述輸出。
28.一種數字處理系統(tǒng)，包括處理器；以及電阻存儲器，其通過總線連接到所述處理器，所述電阻存儲器件包括感測電路，所述感測電路用于感測MRAM存儲單元的電阻狀態(tài)，所述感測電路包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述電容器提供電流或從中提取電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述電流源是提供電流還是提取電流；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
29.如權利要求28所述的數字計算機系統(tǒng)，其中所述電流源操作為以比提取電流小的幅度提供電流。
30.一種數字計算機系統(tǒng)，包括處理器；以及電阻存儲器，其通過總線連接到所述處理器，所述電阻存儲器件包括感測電路，所述感測電路用于感測MRAM存儲單元的電阻狀態(tài)，所述感測電路包括跨導放大器，其輸入連接到所述MRAM存儲單元電阻元件的一端，而輸出連接到節(jié)點，所述輸出提供感測電流；電容器，其第一極板連接到所述節(jié)點，而第二極板連接到恒定電位源；比較電路，其具有連接到所述節(jié)點的第一輸入、連接到第一時鐘信號的第二輸入、連接到電壓參考源的第三輸入、第一輸出和第二輸出，所述第二輸出處于和所述第一輸出相反的邏輯狀態(tài)；電流源，其輸出連接到所述節(jié)點，所述電流源適于通過所述電流源的所述輸出交替地向所述節(jié)點提供正電流或負電流，所述電流源還包括第一開關和第二開關，其中所述第一開關連接到所述比較器的所述第一輸出，而所述第二開關連接到所述比較器的所述第二輸出，所述第一開關響應于所述比較器的所述第一輸出打開或閉合，而所述第二開關響應于所述比較器的所述第二輸出打開或閉合，并且其中所述第一開關和所述第二開關的所述打開和閉合控制著在特定時間所述感測電流是與所述正電流結合還是與所述負電流結合；以及計數器電路，其第一輸入連接到所述節(jié)點，第二輸入連接到第二時鐘信號，而輸出適于輸出數字計數值。
31.如權利要求30所述的數字計算機系統(tǒng)，其中所述電流源操作為以比提供電流大的幅度吸收電流。
32.如權利要求30所述的數字計算機系統(tǒng)，其中所述正電流連接到電源電壓。
33.如權利要求30所述的數字計算機系統(tǒng)，其中所述負電流連接到第二恒定電位源。
34.一種數字處理系統(tǒng)，包括處理器；以及電阻存儲器，其通過總線連接到所述處理器，所述電阻存儲器件包括感測電路，所述感測電路用于感測MRAM存儲單元的電阻狀態(tài)，所述感測電路包括輸入信號電路，其提供輸入電流；電容元件，其在包括交替充電和放電間隔的采樣周期期間接收所述輸入電流；比較電路，其提供指示所述電容元件上的電壓是否超過參考電壓的周期性比較信號；偏流電路，其通過如下方式對所述周期性比較信號作出響應在每個充電間隔期間提供正偏流，直到所述比較信號指示所述電容元件的電壓超過所述參考電壓為止，并在每個放電間隔期間提供負偏流，直到所述比較信號指示所述電容元件的電壓小于所述參考電壓為止，所述負偏流的幅度超過所述正偏流的幅度；以及計數電路，其通過提供指示所述電容元件的電壓超過所述參考電壓的所述采樣周期的比例的計數對所述周期性比較信號作出響應，所述計數是所述輸入電流的量度。
全文摘要
裝置和方法感測或測量輸入電流，例如指示存儲單元邏輯狀態(tài)的電流。感測電路包括放大器、電容器、電流源電路、時鐘控制比較器和時鐘計數器。電流源電路操作為對比較器的輸出作出響應，以在各充電和放電間隔期間向電容器提供電流或從中提取電流。時鐘控制計數器中的計數由電容器電壓和參考電壓的周期性比較而產生，因此與存儲單元的邏輯狀態(tài)有關。充電期間提供電流的幅度小于放電期間提取的幅度，這允許使用較小的計數器。
文檔編號G11C11/15GK1833293SQ200480022347
公開日2006年9月13日 申請日期2004年6月9日 優(yōu)先權日2003年6月10日
發(fā)明者J·R·貝克 申請人:微米技術有限公司