專利名稱：具有傳感放大器和自定時鎖存器的存儲裝置的制作方法
技術(shù)領(lǐng)域：
概括地說，本發(fā)明涉及集成電路，尤其涉及存儲裝置。
背景技術(shù)：
例如隨機存取存儲器(RAM)這一類的存儲裝置包括傳感放大器，用于提供表示在與傳感放大器連接在一列的存儲單元中存儲的值的信號。
圖1示出現(xiàn)有技術(shù)中的存儲裝置。存儲器101包括具有多個存儲單元的位元陣列103，每個存儲單元用于存儲一位數(shù)據(jù)。位元陣列103中的存儲單元均與一對差分位線BL105和*BL107連接。陣列103中的每個單元與連接在行譯碼器109上的字線相連接。存儲裝置101還包括列邏輯111、傳感放大器電路113、鎖存器115和輸出緩沖器117。列邏輯111包括預(yù)充電均衡電路、寫入電路、列譯碼電路和隔離晶體管。鎖存器115接收容量時鐘定時信號，以使得鎖存器115可以對來自傳感放大器電路113的輸出的數(shù)據(jù)進(jìn)行采樣。第二放大器電路113由感測使能信號啟動。
對于具有多個傳感放大器電路和鎖存器的存儲裝置來說，給每個鎖存器提供時鐘信號會給時鐘產(chǎn)生電路帶來很大負(fù)載，從而消耗了功率并且降低了時鐘信號的性能。此外，使用時鐘信號啟動鎖存器115需要在時鐘信號和感測使能信號之間維持特定的設(shè)置和保持時間(holdtime)要求。存儲裝置性能的變化可能會導(dǎo)致不能對傳感放大器電路113的輸出進(jìn)行鎖存。此外，鎖存器需要額外的電路來處理時鐘信號。而且，具有具備時鐘輸入的鎖存器電路還會在存儲裝置的操作中引入不必要的延遲。
所需要的是改進(jìn)的存儲裝置。


通過參考附圖，本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明，并且本發(fā)明的許多目的、特征和益處對于本領(lǐng)域技術(shù)人員來說是顯而易見的。
圖1為現(xiàn)有技術(shù)中存儲裝置的方框圖。
圖2為根據(jù)本發(fā)明存儲裝置的一個實施例的方框圖。
圖3為部分圖2中存儲裝置的一個實施例的方框圖，根據(jù)本發(fā)明其包括傳感放大器和自定時鎖存器。
圖4為用于根據(jù)本發(fā)明存儲裝置的一個例的方案的定時圖。
圖5為根據(jù)本發(fā)明集成電路的一個實施例的方框圖。
不同附圖中使用的相同附圖標(biāo)記表示相同對象，除非另有說明。
具體實施例方式
下面詳細(xì)描述實現(xiàn)本發(fā)明的模式。該描述旨在解釋本發(fā)明而不應(yīng)被視為限制。
圖2為根據(jù)本發(fā)明的存儲裝置的框圖。存儲裝置201包括具有多個存儲單元的位元陣列203，每個存儲單元用于存儲一位數(shù)據(jù)。在一個實施例中，存儲裝置201為SRAM存儲器，并且位元陣列203的存儲單元是6個晶體管SRAM單元。然而在其他實施例中，存儲裝置中可以使用其他類型的存儲單元例如SRAM、DRAM、MRAM、閃存儲器、ROM、EPROM、EEPROM、鐵磁體或者其他類型的存儲器。在某些實施例中，位元陣列203中的每個單元存儲多個位。位元陣列203中的每一個存儲單元均與一對差分位線BL205和*BL207連接。位元陣列203中的每個單元與字線(例如210)連接，該字線由行譯碼器209控制。行譯碼器209在其輸入端接收行地址，其對該行地址進(jìn)行譯碼來確定由行地址指定的字線。存儲裝置201還包括列邏輯211。在一個實施例中，列邏輯包括預(yù)充電均衡電路、寫入電路、列譯碼電路和隔離晶體管(例如圖3中的306和308)。列邏輯具有與列地址線連接的輸入端，還具有與數(shù)據(jù)輸入線連接的輸入端，所述數(shù)據(jù)輸入線用于將數(shù)據(jù)寫入存儲單元。在某些實施例中，列邏輯211還可以與多對位線連接，其中在所選擇的列與傳感放大器電路213連接時，列邏輯211起到列譯碼器的作用。
在讀取周期期間，傳感放大器電路213放大本地數(shù)據(jù)線(例如，圖3中的LDL305和*LDL307)中的差值，用于確定在位元陣列203中存儲單元的存儲元件中存儲的一位的值。存儲元件中存儲的位值對應(yīng)存儲元件的邏輯狀態(tài)。傳感放大器電路213能夠通過傳感啟動信號放大本地數(shù)據(jù)線中的差值。
存儲裝置201包括自定時鎖存器215。自定時鎖存器215是將傳感放大器電路213提供的數(shù)據(jù)進(jìn)行存儲的數(shù)據(jù)存儲裝置。在一個實施例中，自定時鎖存器215僅響應(yīng)于接收來自于傳感放大器電路213的被放大的差分?jǐn)?shù)據(jù)信號而存儲數(shù)據(jù)。自定時鎖存器215并不是沒有用于時鐘信號的輸入端。自定時鎖存器215的輸出端提供給輸出緩沖器，該輸出緩沖器提供表示在所選擇的存儲單元中存儲的位值的緩沖數(shù)據(jù)輸出信號。
圖3為示出傳感放大器電路213、自定義鎖存器215和列邏輯211的一部分309(此后稱為“電路部分309”)的實施例的示意圖。電路部分309包括兩個隔離晶體管306和308用于將位線BL205和*BL207與傳感放大器電路213隔離開。信號線前面的“*”表示該信號線是與該信號線名字相同但不帶“*”的信號線的邏輯補碼。隔離晶體管306和308由隔離控制信號(CD)控制。在某些實施例中，隔離控制信號(CD)由列邏輯211的列譯碼器(未示出)提供并且是來自于提供給列邏輯211的列地址的譯碼信號。電路部分309還包括用于對本地數(shù)據(jù)線LDL305和*LDL307進(jìn)行預(yù)充電的預(yù)充電均衡電路312。在隔離晶體管306和308上與位線相對的側(cè)上具有預(yù)充電均衡電路312，使得能夠在寫入周期期間對位元陣列203的單元進(jìn)行寫入的同時，對傳感放大器電路213中的傳感放大器314進(jìn)行預(yù)充電。
傳感放大器314包括一對交叉連接的倒相器318和320。倒相器318由晶體管317和319構(gòu)成，倒相器320由晶體管315和321形成。晶體管319和321都包括與晶體管323的電流電極連接的電流電極。晶體管323在其控制電極上接收感測使能信號。傳感放大器314響應(yīng)于感測使能信號的確定，對本地數(shù)據(jù)線LDL305和*LDL307之間的電壓差值進(jìn)行放大。在一個實施例中，當(dāng)確定感測使能信號時，傳感放大器314根據(jù)經(jīng)由位線和晶體管306和308得到的來自于陣列203的選定位元的差分?jǐn)?shù)據(jù)信號，感測哪個本地數(shù)據(jù)線(LDL305或*LDL307)具有較低電平。然后傳感放大器314將該本地數(shù)據(jù)線驅(qū)動為電源端子VSS的電壓，并且將另一個本地數(shù)據(jù)線驅(qū)動為電源端子VDD的電壓，從而提供被放大的差分?jǐn)?shù)據(jù)信號。
在示出的實施例中，傳感放大器電路213還包括緩沖器(例如倒相器327和325)用于使傳感放大器314與自定時鎖存器215隔離開。在其他實施例中，傳感放大器電路213不包括緩沖器。在又一個實施例中，使用非倒相的緩沖器，而不是倒相緩沖器327和325。
自定時鎖存器215包括晶體管337和335，晶體管337和335的控制電極分別與數(shù)據(jù)線DL311和*DL313連接。晶體管337和335都包括與交叉連接的倒相器331和333連接的電流端子。自定時鎖存器215在其輸出端輸出數(shù)據(jù)，該輸出端與倒相器331的輸出端和倒相器333的輸入端連接。自定時鎖存器215響應(yīng)于接收到被放大的差分?jǐn)?shù)據(jù)，而在其輸出端(數(shù)據(jù)輸出)提供一值，該值與差分?jǐn)?shù)據(jù)線DL311和*DL313上接收的被放大的差分?jǐn)?shù)據(jù)信號的值相對應(yīng)。
圖4示出在兩個讀取周期期間用于圖3中電路的時序圖的一個實施例。標(biāo)為讀取“1”周期的時序圖部分表示出在位陣列203中的一個選定存儲單元的一個讀取周期期間，各節(jié)點、信號和數(shù)據(jù)線的電壓值，所述選定存儲單元具有指示數(shù)值“1”的存儲邏輯狀態(tài)。標(biāo)為讀取“0”周期的時序圖部分表示出在位陣列203中的一個選定存儲單元的一個讀取周期期間，各節(jié)點、信號和數(shù)據(jù)線的電壓值，所述選定存儲單元具有指示數(shù)值“0”的存儲邏輯狀態(tài)。將存儲邏輯狀態(tài)指示為一個數(shù)值是任意的，因為在某些實施例中，指示為“1”的存儲單元邏輯狀態(tài)在其他實施例中可以被指示為“0”。時鐘信號由存儲裝置外部的時鐘電路(例如圖5中的511)提供。
在讀取周期期間，CD信號被驅(qū)動為低(例如，在405處)，以便將本地數(shù)據(jù)線LDL305和*LDL307分別與位線BL205和*BL207連接。在該時間中，通過激活與位元單元203中的一存儲單元相關(guān)的字線(例如210)來選擇該位元以供讀出。此外當(dāng)CD信號被驅(qū)動為低時，預(yù)充電信號被驅(qū)動為高，從而通過預(yù)充電均衡電路312使本地數(shù)據(jù)線LDL305和*LDL307的預(yù)充電無效。將本地數(shù)據(jù)線LDL305和*LDL307分別與位線BL205和*BL207連接、并且使預(yù)充電均衡電路312無效，使得本地數(shù)據(jù)線LDL305和*LDL307與選定的位元相連接，從而得到跨越LDL305和*LDL307的電壓差分，該電壓差分取決于所選定的存儲單元中存儲的邏輯狀態(tài)。對于所示出的實施例來說，因為指示為“1”的邏輯狀態(tài)被存儲在選定存儲單元中，所以隨著CD信號的確定，*LDL307的電壓被推向比LDL305的電壓電平更低的電壓電平(參見斜線406)。
在從CD信號在405處被驅(qū)動為低時開始的預(yù)定時間之后，在407處確定感測使能信號(感測使能信號是有效的高電平信號)。感測使能信號，還有CD信號和預(yù)充電信號都是由時鐘信號邏輯地衍生出來的。確定感測使能信號觸發(fā)傳感放大器314，從而將*LDL307驅(qū)動為電源電壓端子VSS的電壓電平。大約在確定感測使能信號時，CD信號被驅(qū)動為高以使本地數(shù)據(jù)線LDL305和*LDL307分別與位線BL205和*BL207隔離開。使本地數(shù)據(jù)線(例如，LDL305和*LDL307)與位線(BL205和*BL207)隔離開可以使傳感放大器314對本地數(shù)據(jù)線上的差分?jǐn)?shù)據(jù)信號的放大快于它們與位線連接的情況，因為當(dāng)它們沒有與位線連接時，本地數(shù)據(jù)線上的電容減少。
因為*LDL307與倒相器325的輸入端連接，數(shù)據(jù)線*LDL313與倒相器325的輸出端連接，所以*LDL307推向VSS使*LDL313驅(qū)動為高。因為DL311通過倒相器327與LDL305連接，所以DL311保持在低電壓電平上。響應(yīng)于*DL313轉(zhuǎn)到高電壓電平、從而指示出在所選擇出的存儲單元中存儲的是“1”，數(shù)據(jù)輸出信號轉(zhuǎn)換到低狀態(tài)。在對倒相器331供電并將倒相器333的輸出端推為低之后，DL*313到達(dá)高電平使得晶體管335導(dǎo)電。響應(yīng)于倒相器333的輸入端被推為低，倒相器331的輸入端(節(jié)點341)被推為高，由此將數(shù)據(jù)輸出信號推為低。
當(dāng)感測使能信號被去確定、并且通過預(yù)充電信號趨于低來啟動預(yù)充電均衡電路312時，本地數(shù)據(jù)線*LDL307被推回到VDD，由此將*LDL313推向低電平，這關(guān)閉了晶體管335。然而，因為自定時鎖存器215的鎖存功能，數(shù)據(jù)輸出信號的電壓電平被鎖存保持在低電壓電平上。因此，在對本地數(shù)據(jù)線和傳感放大器314進(jìn)行預(yù)充電之后，自定時鎖存器215提供了表示所選擇出的存儲單元的內(nèi)容的值。
數(shù)據(jù)輸出信號的值保持指示一個值的相同水平上，直到在隨后的存儲讀取周期期間由傳感放大器感測到了相反的值為止。例如，數(shù)據(jù)輸出信號的電壓保持在低電平，直到在隨后的存儲讀取周期期間由傳感放大器314感測到了“0”值為止。
在讀取“0”周期期間，CD信號被驅(qū)動為低(例如408)上，以便將本地數(shù)據(jù)線LDL305和*LDL307分別與位線BL205和*BL207連接。在此期間，通過激活與位元陣列203中的存儲單元相關(guān)的字線(例如210)，選擇該位元以供讀出。此外，當(dāng)CD信號被驅(qū)動為低時，預(yù)充電信號被驅(qū)動為高，從而通過預(yù)充電均衡電路312使本地數(shù)據(jù)線LDL305和*LDL307的預(yù)充電無效。因為所選擇出的存儲單元中存儲的是“0”，所以LDL305的電壓被推到比*LDL307的電壓電平更低的電壓電平(參見圖4中的斜線412)。
在從CD信號在408處被驅(qū)動為低時開始的預(yù)定時間之后，在409處確定感測使能信號。確定“感測使能”信號觸發(fā)傳感放大器314，從而將LDL305驅(qū)動為電源電壓端子VSS的電壓電平。大約在確定“感測使能”信號時，CD信號驅(qū)動為高，以便將本地數(shù)據(jù)線LDL305和*LDL307分別與位線BL205和*BL207隔離開。
因為LDL305與倒相器327的輸入端連接、并且數(shù)據(jù)線DL313與倒相器327的輸出端連接，所以將LDL305推向VSS使得DL313被驅(qū)動為高。因為*DL313經(jīng)由倒相器325與*LDL307連接，*DL313保持在低電壓電平。響應(yīng)于DL311轉(zhuǎn)到高電壓電平、從而指示出在所選擇的存儲單元中存儲的是“0”，數(shù)據(jù)輸出信號轉(zhuǎn)換到高電壓電平。在對倒相器333供電并將倒相器331的輸入端(節(jié)點341)推為低之后，DL311轉(zhuǎn)到高電壓電平使得晶體管337導(dǎo)電。響應(yīng)于倒相器331的輸入端被推為低，倒相器333的輸入端和數(shù)據(jù)輸出信號被推向高電壓電平。
當(dāng)對感測使能信號去確定、并通過預(yù)充電信號趨于低電平而啟動預(yù)充電均衡電路312時，本地數(shù)據(jù)線LDL305被推回到VDD，由此將DL311推為低，這關(guān)閉了晶體管337。然而，由于自定時鎖存器215的鎖存功能，數(shù)據(jù)輸出信號的電壓電平被鎖存保持在低電壓電平上。
提供僅僅對傳感放大器電路的輸出作出響應(yīng)的自定時鎖存器可以使得該鎖存器在傳感放大器提供了放大的數(shù)據(jù)信號之后立即鎖存數(shù)值，這與定時鎖存器相反，定時鎖存器為了捕獲且保留放大數(shù)據(jù)信號的數(shù)據(jù)，需要維持特定設(shè)置和保持時間要求。此外，提供沒有時鐘輸入的自定時鎖存器使得可以減少集成電路中的時鐘產(chǎn)生電路的負(fù)擔(dān)。還可以對電路進(jìn)一步簡化，從而在存儲裝置中實現(xiàn)鎖存器和傳感放大器電路。
在其他實施例中，傳感放大器電路和鎖存器可以具有其他構(gòu)造。例如，倒相器325和327(起到反相緩沖器的作用)可以替換為非反相緩沖器。在這種實施例中，晶體管337和335將被替換為P溝道晶體管，并且它們的供電端子將與電源端子VDD連接而不是VSS。此外在其他實施例中，可以除去隔離晶體管306和308。在其他實施例中，可以使用其他類型的傳感放大器電路，例如該傳感放大器電路包括提供放大差分輸出的其他傳感放大器。
圖5為根據(jù)本發(fā)明集成電路的一個實施例的方框圖。集成電路501包括核心處理器503、時鐘電路511、總線控制器和直接存儲存取電路505、和L2高速緩沖存儲器509。在一個實施例中，總線控制器和直接存儲存取電路505包括一個或多個總線控制器，每個總線控制器都與不同的系統(tǒng)總線(例如PCI總線這一類)連接。L2高速緩沖存儲器509包括多個列，每個列包括傳感放大器電路、自定時鎖存器、以及與圖3中傳感放大器電路213、自定時鎖存器215和電路部分309類似的電路部分。時鐘電路511提供時鐘信號。核心處理器503通過總線515將行地址和列地址提供給L2高速緩沖存儲器509，并且通過總線515從L2高速緩沖存儲器509中接收數(shù)據(jù)。集成電路501還可以包括其他裝置，例如其他總線控制器和存儲器(例如RAM或閃速存儲器)。在一個實施例中，集成電路501是用于可操作地連接不同協(xié)議總線的通信處理電路。
在其他實施例中，此處描述的傳感放大器電路、自定義鎖存器和列邏輯可以被用于其他類型的存儲裝置。例如，這些電路可以用在嵌入式存儲電路(例如嵌入式RAM或ROM)或者用在孤立存儲裝置中。
在本發(fā)明的一個方面，存儲裝置包括多個存儲單元。該多個存儲單元中的每一個都與位線連接。存儲裝置還包括傳感放大器，其響應(yīng)于確定感測使能信號，對經(jīng)由位線來自于從多個存儲單元中所選擇出的一個存儲單元中的數(shù)據(jù)信號進(jìn)行放大，從而提供放大數(shù)據(jù)信號。該存儲裝置進(jìn)一步包括連接在位線和傳感放大器之間的隔離電路。該隔離電路是用于大約在確定感測使能信號的同時，使從多個存儲單元中所選擇出的一個存儲單元與傳感放大器隔絕。該存儲裝置還包括與傳感放大器連接的自定時存儲裝置，該自定時存儲裝置僅響應(yīng)于放大數(shù)據(jù)信號來存儲與放大數(shù)據(jù)信號相對應(yīng)的數(shù)據(jù)。
在本發(fā)明的另一個方面，存儲裝置包括多個存儲單元。該多個存儲單元中的每一個都與第一位線和第二位線連接。存儲裝置包括第一數(shù)據(jù)線和第二數(shù)據(jù)線，該第一數(shù)據(jù)線在至少部分讀取周期的期間與第一位線連接，該第二數(shù)據(jù)線在至少部分讀取周期的期間與第二位線連接。存儲裝置進(jìn)一步包括具有一對交叉連接的倒相器的傳感放大器。該對交叉連接的倒相器與第一數(shù)據(jù)線和第二數(shù)據(jù)線連接，用于響應(yīng)于確定感測使能信號，對來自于從多個存儲單元中所選擇出的一個存儲單元的數(shù)據(jù)信號進(jìn)行放大。存儲裝置還包括第一緩沖器電路、第二緩沖器電路和自定時存儲裝置，其中第一緩沖器電路具有與第一數(shù)據(jù)線連接的輸入端和輸出端，第二緩沖器電路具有與第二數(shù)據(jù)線連接的輸入端，并包括輸出端，自定時存儲裝置具有與第一緩沖器電路的輸出端連接的第一輸入端和與第二緩沖器電路的輸出端連接的第二輸入端。自定時存儲裝置僅響應(yīng)于第一緩沖器電路的輸出端和第二緩沖器電路的輸出端之間的差分電壓。
在另一方面，本發(fā)明包括一種用于讀取存儲裝置中的存儲單元的方法。該存儲裝置包括多個存儲單元。該多個存儲單元中的每一個都與位線和字線連接。該方法包括從多個存儲單元中選擇出至少一個存儲單元，和響應(yīng)于確定感測使能信號，使用傳感放大器感測并放大位線上的電壓，從而產(chǎn)生放大數(shù)據(jù)信號。該放大數(shù)據(jù)信號代表通過選擇而從多個存儲單元中選擇出的至少一個存儲單元中存儲的邏輯狀態(tài)。該方法還包括大約在確定感測使能信號的同時使位線和傳感放大器斷開，以及在自定時鎖存器中對與放大數(shù)據(jù)信號相對應(yīng)的數(shù)據(jù)進(jìn)行鎖存。該自定時鎖存器僅僅響應(yīng)于放大數(shù)據(jù)信號來鎖存數(shù)據(jù)。
雖然已經(jīng)示出了本發(fā)明的具體實施例，但是本領(lǐng)域技術(shù)人員可以理解，根據(jù)其中的技術(shù)，在不脫離該發(fā)明及其更寬的范圍的情況下可以做出進(jìn)一步的變化和改動，因此，附帶的權(quán)利要求是要將所有這些在該發(fā)明真正的精神和范圍內(nèi)的變化和改動都包括在其范圍之內(nèi)。
權(quán)利要求
1.一種存儲裝置，包括多個存儲單元，該多個存儲單元中的每一個均與位線連接；傳感放大器，其響應(yīng)于確定感測使能信號，對經(jīng)由位線來自于從多個存儲單元中所選擇出的一個存儲單元的數(shù)據(jù)信號進(jìn)行放大，從而提供放大數(shù)據(jù)信號；隔離電路，連接在位線和傳感放大器之間，所述隔離電路用于大約在確定感測使能信號的同時，使從多個存儲單元中所選擇出的一個存儲單元和傳感放大器隔離開；以及與傳感放大器連接的自定時存儲裝置，用于僅僅響應(yīng)于所述放大數(shù)據(jù)信號來存儲與所述放大數(shù)據(jù)信號相對應(yīng)的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1的存儲裝置，其中所述存儲裝置是在集成電路上實現(xiàn)的。
3.根據(jù)權(quán)利要求1的存儲裝置，其中存儲裝置特征在于其為靜態(tài)隨機存取存儲器(SRAM)。
4.根據(jù)權(quán)利要求1的存儲裝置，其中所述數(shù)據(jù)信號為差分?jǐn)?shù)據(jù)信號；所述放大數(shù)據(jù)信號為被放大的差分?jǐn)?shù)據(jù)信號；所述傳感放大器包括一對交叉連接的倒相器，連接該對交叉連接的倒相器以便響應(yīng)于感測使能信號來放大所述差分?jǐn)?shù)據(jù)信號，從而提供被放大的差分?jǐn)?shù)據(jù)信號。
5.根據(jù)權(quán)利要求1的存儲裝置，其中所述自定時存儲裝置包括第一晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第一數(shù)據(jù)線連接的控制電極；第二晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第二數(shù)據(jù)線連接的控制電極；第一倒相器，具有與第一晶體管的第一電流電極連接的輸入端、和與第二晶體管的第一電流電極連接的輸出端；第二倒相器，具有與第二晶體管的第一電流電極連接的輸入端、和與第一晶體管的第一電流電極連接的輸出端。
6.根據(jù)權(quán)利要求1的存儲裝置，其中所述傳感放大器包括第一晶體管，具有與第一電源電壓端子連接的第一電流電極連、與第一數(shù)據(jù)線連接的第二電流電極、和控制電極；第二晶體管，具有與第一晶體管的第二電流電極連接的第一電流電極、第二電流電極、和與第一晶體管的控制電極連接的控制電極；第三晶體管，具有與第一電源電壓端子連接的第一電流電極、與第一晶體管的控制電極和第二數(shù)據(jù)線連接的第二電流電極、和與第一晶體管的第二電流電極連接的控制電極；第四晶體管，具有與第三晶體管的第二電流電極連接的第一電流電極、第二電流電極、和與第三晶體管的控制電極連接的控制電極；第五晶體管，具有與第二晶體管和第四晶體管兩者的第二電流電極連接的第一電流電極、與第二電源電壓端子連接的第二電流電極、和用于接收感測使能信號的控制電極。
7.根據(jù)權(quán)利要求1的存儲裝置，其中所述數(shù)據(jù)信號為第一位線和第二位線上提供的差分?jǐn)?shù)據(jù)信號，并且所述隔離電路還包括第一隔離晶體管，用于有選擇地將第一位線連接到第一數(shù)據(jù)線；以及第二隔離晶體管，用于有選擇地將第二位線連接到第二數(shù)據(jù)線。
8.根據(jù)權(quán)利要求7的存儲裝置，其中所述傳感放大器與第一數(shù)據(jù)線和第二數(shù)據(jù)線連接，所述第一隔晶體管用于有選擇地將第一位線連接到傳感放大器上，所述第二隔離晶體管用于有選擇地將第二位線連接到傳感放大器上。
9.根據(jù)權(quán)利要求7的存儲裝置，還包括與第一和第二數(shù)據(jù)線連接的預(yù)充電電路，該預(yù)充電電路用于在確定感測使能信號之前對第一和第二數(shù)據(jù)線進(jìn)行預(yù)充電。
10.根據(jù)權(quán)利要求7的存儲裝置，還包括第一倒相器，具有與第一數(shù)據(jù)線連接的輸入端、和與自定時存儲裝置的第一輸入端連接的輸出端；第二倒相器，具有與第二數(shù)據(jù)線連接的輸入端、和與自定時存儲裝置的第二輸入端連接的輸出端。
11.根據(jù)權(quán)利要求10的存儲裝置，其中所述自定時存儲裝置包括第一晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第一數(shù)據(jù)線連接的控制電極；第二晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第二數(shù)據(jù)線連接的控制電極；第一倒相器，具有與第一晶體管的第一電流電極連接的輸入端、和與第二晶體管的第一電流電極連接的輸出端；以及第二倒相器，具有與第二晶體管的第一電流電極連接的輸入端、和與第一晶體管的第一電流電極連接的輸出端。
12.一種存儲裝置，包括；多個存儲單元，該多個存儲單元中的每一個都與第一位線和第二位線連接；第一數(shù)據(jù)線，在至少部分讀取周期的期間與第一位線連接；第二數(shù)據(jù)線，在至少部分讀取周期的期間與第二位線連接；傳感放大器，具有一對交叉連接的倒相器，該對交叉連接的倒相器與第一數(shù)據(jù)線和第二數(shù)據(jù)線連接，用于響應(yīng)于確定感測使能信號，對來自于從多個存儲單元中所選擇出的一個存儲單元的數(shù)據(jù)信號進(jìn)行放大第一緩沖器電路，具有與第一數(shù)據(jù)線連接的輸入端、和輸出端；第二緩沖器電路，具有與第二數(shù)據(jù)線連接的輸入端、和輸出端；以及自定時存儲裝置，具有與第一緩沖器電路的輸出端連接的第一輸入端、和與第二緩沖器電路的輸出端連接的第二輸入端，該自定時存儲裝置僅僅響應(yīng)于第一緩沖器電路的輸出端和第二緩沖器電路的輸出端之間的差分電壓。
13.根據(jù)權(quán)利要求12的存儲裝置，其中所述多個存儲裝置特征在于其為多個靜態(tài)隨機存取存儲器(SRAM)單元。
14.根據(jù)權(quán)利要求12的存儲裝置，其中所述存儲裝置是集成電路的一部分。
15.根據(jù)權(quán)利要求12的存儲裝置，還包括第一隔離晶體管，用于有選擇地將第一位線連接到第一數(shù)據(jù)線上；以及第二隔離晶體管，用于有選擇地將第二位線連接到第二數(shù)據(jù)線上。
16.根據(jù)權(quán)利要求15的存儲裝置，其中大約在確定感測使能信號的同時，所述第一和第二隔離晶體管使第一和第二數(shù)據(jù)線與第一和第二位線隔離開。
17.根據(jù)權(quán)利要求12的存儲裝置，其中傳感放大器包括第一晶體管，具有與第一電源電壓端子連接的第一電流電極、與第一數(shù)據(jù)線連接的第二電流電極、和控制電極；第二晶體管，具有與第一晶體管的第二電流電極連接的第一電流電極、第二電流電極、和與第一晶體管的控制電極連接的控制電極；第三晶體管，具有與第一電源電壓端子連接的第一電流電極、與第一晶體管的控制電極和第二數(shù)據(jù)線連接的第二電流電極、和與第一晶體管的第二電流電極連接的控制電極；第四晶體管，具有與第三晶體管的第二電流電極連接的第一電流電極、第二電流電極、和與第三晶體管的控制電極連接的控制電極；第五晶體管，具有與第二晶體管的第二電流電極和第四晶體管的第二電流電極連接的第一電流電極、與第二電源電壓端子連接的第二電流電極，和用于接收感測使能信號的控制電極。
18.根據(jù)權(quán)利要求12的存儲裝置，其中所述自定時存儲裝置包括第一晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第一數(shù)據(jù)線連接的控制電極；第二晶體管，具有第一電流電極、與電源電壓端子連接的第二電流電極、和與第二數(shù)據(jù)線連接的控制電極；第一倒相器，具有與第一晶體管的第一電流電極連接的輸入端、和與第二晶體管的第一電流電極連接的輸出端；第二倒相器，具有與第二晶體管的第一電流電極連接的輸入端、和與第一晶體管的第一電流電極連接的輸出端。
19.根據(jù)權(quán)利要求12的存儲裝置，其中第一和第二緩沖器分別是第一和第二倒相器。
20.根據(jù)權(quán)利要求12的存儲裝置，還包括與第一和第二數(shù)據(jù)線連接的預(yù)充電電路，該預(yù)充電電路用于在確定感測使能信號之前對第一和第二數(shù)據(jù)線進(jìn)行預(yù)充電。
21.根據(jù)權(quán)利要求12的存儲裝置，其中感測使能信號是根據(jù)時鐘信號產(chǎn)生的。
22.用于讀取存儲裝置中的存儲單元的方法，所述存儲裝置包括多個存儲單元，該多個存儲單元中的每一個均與位線和字線連接，該方法包括從多個存儲單元中選擇出至少一個存儲單元；響應(yīng)于確定感測使能信號，使用傳感放大器讀取并放大位線上的電壓，以產(chǎn)生放大數(shù)據(jù)信號，所述放大數(shù)據(jù)信號表示在通過選擇從多個存儲單元中選擇出的至少一個存儲單元中存儲的邏輯狀態(tài)；大約在確定感測使能信號的同時，使位線與傳感放大器隔離開；以及在自定時鎖存器中對與放大數(shù)據(jù)信號相對應(yīng)的數(shù)據(jù)進(jìn)行鎖存，該自定時鎖存器僅僅響應(yīng)于放大數(shù)據(jù)信號來鎖存數(shù)據(jù)。
23.根據(jù)權(quán)利要求22的方法，其中存儲裝置特征在于其為靜態(tài)隨機存取存儲器(SRAM)。
24.根據(jù)權(quán)利要求22的方法，其中感測使能信號是根據(jù)時鐘信號產(chǎn)生的。
25.根據(jù)權(quán)利要求22的方法，還包括在確定感測使能信號之前對第一和第二數(shù)據(jù)線進(jìn)行預(yù)充電。
全文摘要
存儲裝置(201)包括多個存儲單元(203)、位線、字線、傳感放大器(314)和自定時鎖存器(215)。響應(yīng)感測使能信號的傳感放大器(314)用于感測和放大位線上的電壓，其對應(yīng)于從多個存儲單元中所選擇出的至少一個存儲單元中存儲的邏輯狀態(tài)。隔離電路(306、308)連接在位線(205和207)和傳感放大器(314)之間。隔離電路(306、308)大約在確定感測使能信號的同時，使從多個存儲單元中所選擇出的一個存儲單元與傳感放大器(314)隔離。自定時鎖存器(215)與傳感放大器(314)連接。自定時鎖存器(215)不接收時鐘信號并且僅僅響應(yīng)于被放大的電壓。
文檔編號G11C11/00GK1774766SQ200480009750
公開日2006年5月17日 申請日期2004年4月8日 優(yōu)先權(quán)日2003年4月11日
發(fā)明者杰利米亞·T·C·帕默爾, 佩里·H·派萊伊三世 申請人:飛思卡爾半導(dǎo)體公司