專利名稱：動態(tài)移位寄存器的制作方法
技術領域：
本實用新型是關于一種移位寄存器，特別是一種動態(tài)移位寄存器。
背景技術：
目前薄膜晶體管液晶顯示器TFT-LCD(Thin Film TransistorsLiquid Crystal Displays)已逐漸成為各種數(shù)字產(chǎn)品的標準輸出設備，其需要設計適當?shù)尿?qū)動電路以保證其穩(wěn)定工作。
通常，液晶顯示器驅(qū)動電路可以被分為兩部分，即源極驅(qū)動電路和柵極驅(qū)動電路。源極驅(qū)動電路用于控制TFT-LCD每一像素單元的灰階，柵極驅(qū)動電路則用于控制每一像素單元的掃描。兩種驅(qū)動電路都應用移位寄存器作為核心電路。
移位寄存器是能夠延時數(shù)據(jù)信號并保存二進制數(shù)據(jù)信號的電路，其一般由依次連接的多級電路構成。
在移位寄存器工作期間，任意時刻，移位寄存器的每一級電路皆可保存二進制的一比特資料，該一比特數(shù)據(jù)分別對應每一級電路中輸出節(jié)點的高電壓或低電壓，而且其保存時間是時鐘脈沖信號的一周期。該時鐘脈沖信號同時驅(qū)動每一級電路，使每一級電路的輸出端周期性地在每一時鐘周期結束時輸出該一比特資料到相連的下一級電路。在時鐘脈沖信號連續(xù)驅(qū)動下，該一比特資料依次通過移位寄存器的每一級電路，即從第一級電路的輸入端到最后一級電路的輸出端。每一時鐘周期內(nèi)，每一級電路的輸入端接收到一新的比特資料，同時該級電路的輸出端移位并輸出其本身保存的一比特資料到下一級電路。
移位寄存器通?？煞譃殪o態(tài)移位寄存器和動態(tài)移位寄存器兩種，靜態(tài)移位寄存器通常允許在任意時間施加邏輯信號，并且立即產(chǎn)生資料輸出結果。動態(tài)移位寄存器通常允許施加和時鐘信號同步的邏輯信號，并且輸出和時鐘信號同步的邏輯信號，雖然靜態(tài)移位寄存器在保存資料方面有更多的優(yōu)勢，但是實現(xiàn)靜態(tài)移位寄存器所需的晶體管比實現(xiàn)動態(tài)移位寄存器所需的晶體管多。
參考圖1，是一種典型的動態(tài)移位寄存器，該動態(tài)移位寄存器100包括第一單元11和第二單元12，第一單元11包括一邏輯信號輸入端101、第一傳輸門111和第一反相器121，第二單元12包括第二傳輸門112、第二反相器122和邏輯信號輸出端105。該第一傳輸門111包括一輸入端、一輸出端、第一P型隔離柵場效應晶體管(P-type Insulated Gate Field Effect Transistor)181和第一N型隔離柵場效應晶體管(N-type Insulated Gate Field Effect Transistor)171，第二傳輸門112包括一輸入端、一輸出端、第二P型隔離柵場效應晶體管182和第二N型隔離柵場效應晶體管172。
該邏輯信號輸入端101連接到該第一傳輸門111的輸入端，該第一傳輸門111的輸出端連接到該第一反相器121的輸入端，該第一反相器121的輸出端連接到該第二傳輸門112的輸入端，該第二傳輸門112的輸出端連接到該第二反相器122的輸入端，該第二反相器122的輸出端連接到邏輯信號輸出端105。該第一傳輸門111中，該P型隔離柵場效應晶體管181的源極和該N型隔離柵場效應晶體管171的漏極都連接到該第一傳輸門111的輸入端，該P型隔離柵場效應晶體管181的漏極和該N型隔離柵場效應晶體管171的源極都連接到該第一傳輸門111的輸出端，該第二傳輸門112中，該P型隔離柵場效應晶體管182的源極和該N型隔離柵場效應晶體管172的漏極都接到該第二傳輸門112的輸入端，該P型隔離柵場效應晶體管182的漏極和該N型隔離柵場效應晶體管172的源極都接到該第二傳輸門112的輸出端。
提供時鐘信號CLK和它的互補時鐘信號XCLK到該第一傳輸門111的柵極和該第二傳輸門112的柵極后，該P型隔離柵場效應晶體管181和該N型隔離柵場效應晶體管171允許該邏輯信號輸入端101的邏輯信號從該第一傳輸門111的輸入端傳輸?shù)皆摰谝粋鬏旈T111的輸出端，然后該邏輯信號通過第一反相器121后出現(xiàn)在第二傳輸門112的輸入端，同時，該P型隔離柵場效應晶體管182和該N型隔離柵場效應晶體管172允許該邏輯信號從第二傳輸門112的輸入端傳輸?shù)降诙鬏旈T112的輸出端，然后通過該第二反相器122到該邏輯信號輸出端105。
每一周期內(nèi)時鐘信號CLK和它的互補時鐘信號XCLK停止后，第一傳輸門111關閉，第一傳輸門111的輸出端的電壓為浮動態(tài)，該電壓僅靠該第一反相器121和該第一傳輸門111內(nèi)的該P型隔離柵場效應晶體管181和該N型隔離柵場效應晶體管171的高阻抗在維持，因此該電壓容易受到其它寄生效應的影響。同樣，每一周期內(nèi)時鐘停止后，該第二傳輸門112關閉，該第二傳輸門112的輸出端的電壓為浮動態(tài)，該電壓也容易受到其它寄生效應的影響。為了TFT-LCD驅(qū)動電路中驅(qū)動信號保存較穩(wěn)定，需要提供一種每一周期時鐘停止后邏輯信號保存較穩(wěn)定的動態(tài)移位寄存器。

實用新型內(nèi)容為解決現(xiàn)有技術動態(tài)移位寄存器數(shù)據(jù)保存不穩(wěn)定的缺點，本實用新型提供一種數(shù)據(jù)保存較穩(wěn)定的動態(tài)移位寄存器。
本實用新型解決技術問題的技術方案是一種動態(tài)移位寄存器，包括第一單元和第二單元，第一單元包括一邏輯信號輸入端和外部可控制的第一傳輸門，該第一傳輸門包括一輸入端和一輸出端，第二單元包括外部可控制的第二傳輸門和邏輯信號輸出端，該第二傳輸門包括一輸入端和一輸出端，該邏輯信號輸入端連接到第一傳輸門的輸入端，該第一傳輸門的輸出端和該第二傳輸門的輸入端相連接，該第二傳輸門的輸出端連接到該邏輯信號輸出端，該第一單元進一步包括一第一保持電路，該第一保持電路連接到第一傳輸門的輸出端，該第二單元進一步包括一第二保持電路，該第二保持電路連接到第二傳輸門的輸出端。
相較于現(xiàn)有技術，本實用新型的動態(tài)移位寄存器在采用保持單元后，每一周期內(nèi)時鐘停止后，該動態(tài)移位寄存器中的邏輯信號都能夠被該保持電路持續(xù)保持，因此本實用新型的動態(tài)移位寄存器實現(xiàn)每一周期內(nèi)時鐘停止后，數(shù)據(jù)保存穩(wěn)定的目的。
另外，在第一保持單元和第二保持單元中串聯(lián)一傳輸門可減少該動態(tài)移位寄存器保持邏輯信號的功耗。

圖1是現(xiàn)有技術動態(tài)移位寄存器的電路圖。
圖2是本實用新型動態(tài)移位寄存器的第一實施方式電路圖。
圖3A、圖3B和圖3C是圖2所示動態(tài)移位寄存器的工作時序圖。
圖4是本實用新型動態(tài)移位寄存器的第二實施方式電路圖。
圖5A、圖5B和圖5C是圖4所示動態(tài)移位寄存器的工作時序圖。
具體實施方式請參照圖2，是本實用新型動態(tài)移位寄存器第一實施方式的電路圖，該動態(tài)移位寄存器200包括第一單元21和第二單元22，第一單元21包括一邏輯信號輸入端201、外部可控制的第一傳輸門211和第一保持電路231，第二單元22包括一外部可控制的第二傳輸門212、第二保持電路232和一邏輯信號輸出端205。該第一傳輸門211包括一輸入端、一輸出端、第一P型隔離柵場效應晶體管281和第一N型隔離柵場效應晶體管N型隔離柵場效應晶體管271，該第二傳輸門212包括一輸入端、一輸出端、第二P型隔離柵場效應晶體管282和第二N型隔離柵場效應晶體管272，該第一保持電路231包括第一反相器221和第二反相器222，該第二保持電路232包括第三反相器223和第四反相器224。
該邏輯信號輸入端201連接到該第一傳輸門211的輸入端，該第一傳輸門211的輸出端連接到該第二傳輸門212的輸入端，該第二傳輸門212的輸出端連接到該邏輯信號輸入端205，該第一保持電路231連接到該第一傳輸門211的輸出端，該第二保持電路232連接到該第二傳輸門212的輸出端。
該第一傳輸門211中，該第一P型隔離柵場效應晶體管281的源極和該N型隔離柵場效應晶體管271的漏極都連接到該第一傳輸門211的輸入端，該第一P型隔離柵場效應晶體管281的漏極和該N型隔離柵場效應晶體管271的源極都連接到該第一傳輸門211的輸出端。該第二傳輸門212中，該第二P型隔離柵場效應晶體管282的源極和該第二N型隔離柵場效應晶體管272的漏極都接到該第二傳輸門212的輸入端，該第二P型隔離柵場效應晶體管282的漏極和該第二N型隔離柵場效應晶體管272的源極都接到該第二傳輸門212的輸出端。該第一保持電路231中，該第一反相器221的輸出端連接到該第二反相器222的輸入端，該第一反相器221的輸入端和該第二反相器222的輸出端都連接到該第一傳輸門211的輸出端。該第二保持電路232中，該第三反相器223的輸出端連接到該224的輸入端，該第三反相器223的輸入端和該224的輸出端都連接到該第二傳輸門212的輸出端。
提供時鐘信號CLK和它的互補時鐘信號XCLK到該第一傳輸門211的柵極和第二傳輸門212的柵極后，第一傳輸門211和第二傳輸門212都開啟，因此該第一傳輸門211允許邏輯信號輸入端201的邏輯信號通過該第一傳輸門211到達該第一傳輸門211的輸出端，和該第一傳輸門211的輸出端連接的該第一保持電路231能時時保持該第一傳輸門211的輸出端的邏輯信號。同時，該第二傳輸門212允許該邏輯信號通過該第二傳輸門212后到達該第二傳輸門212的輸出端，和該第二傳輸門212的輸出端連接的第二保持電路232能時時保持該該第二傳輸門212的輸出端的邏輯信號，然后該邏輯信號提供給邏輯信號輸出端205。
請參照圖3A、圖3B和圖3C，是圖2所示本實用新型動態(tài)移位寄存器200的工作時序圖。圖3A中，“CLOCK”是提供給第一傳輸門211的柵極和第二傳輸門212的柵極的時鐘信號，圖3B中“D”是邏輯信號輸入端201的邏輯信號，圖3C中“Q”是邏輯信號輸出端205的邏輯信號。
Tn時刻前，邏輯信號D是高電壓，邏輯信號Q是低電壓，Tn時刻時鐘信號CLOCK的上升沿到來時，第一傳輸門211和第二傳輸門212開啟，邏輯信號D通過第一傳輸門211和第二傳輸門212提供給邏輯信號輸出端205，因此邏輯信號Q從低電壓轉變?yōu)楦唠妷翰⒈３衷摳唠妷?。Tn+1時刻前，邏輯信號D是低電壓，邏輯信號Q是高電壓，Tn+1時刻時鐘信號CLOCK的上升沿到來時，第一傳輸門211和第二傳輸門212開啟，邏輯信號D通過第一傳輸門211和第二傳輸門212提供給邏輯信號輸出端205，因此邏輯信號Q從高電壓轉變?yōu)榈碗妷翰⒈３衷摰碗妷?。Tn+2時刻前，邏輯信號D是高電壓，邏輯信號Q是低電壓，Tn+2時刻時鐘信號CLOCK的上升沿到來時，第一傳輸門211和第二傳輸門212開啟，邏輯信號D通過第一傳輸門211和第二傳輸門212提供給邏輯信號輸出端205，因此邏輯信號Q從低電壓轉變?yōu)楦唠妷翰⒈３衷摳唠妷?。Tn+3時刻前，邏輯信號D是低電壓，邏輯信號Q是高電壓，Tn+3時刻時鐘信號CLOCK的上升沿到來時，第一傳輸門211和第二傳輸門212開啟，邏輯信號D通過第一傳輸門211和第二傳輸門212提供給邏輯信號輸出端205，因此邏輯信號Q從高電壓轉變?yōu)榈碗妷翰⒈３衷摰碗妷?。和現(xiàn)有技術相比，本實用新型的動態(tài)移位寄存器200采用保持單元后，每一周期內(nèi)時鐘停止后，該動態(tài)移位寄存器200中的邏輯信號都能夠被持續(xù)保持，因此本實用新型的動態(tài)移位寄存器200實現(xiàn)每一周期內(nèi)時鐘停止后，數(shù)據(jù)保存穩(wěn)定的目的。
因為每一周期內(nèi)時鐘停止后，該動態(tài)移位寄存器200中的邏輯信號被持續(xù)保持，但是該持續(xù)保持動作增加該動態(tài)移位寄存器200的功耗。
針對功耗過高的問題，本實用新型在第一保持單元和第二保持單元中分別串聯(lián)一傳輸門，該二傳輸門可減少該動態(tài)移位寄存器200保持邏輯信號的功耗。
請參照圖4，是本實用新型動態(tài)移位寄存器第二實施方式的電路圖，該動態(tài)移位寄存器400包括第一單元41和第二單元42，第一單元41包括一邏輯信號輸入端401、一外部可控制的第一傳輸門411和一第一保持電路431，第二單元42包括一外部可控制的第二傳輸門412、第二保持電路432和一邏輯信號輸出端405。該第一傳輸門411包括一輸入端、一輸出端、第一P型隔離柵場效應晶體管481和第一N型隔離柵場效應晶體管471，該第二傳輸門412包括一輸入端、一輸出端、第二P型隔離柵場效應晶體管482和第二N型隔離柵場效應晶體管472，該第一保持電路431包括第一反相器421、第二反相器422和第三傳輸門413，該第二保持電路432包括第三反相器423、第四反相器424和第四傳輸門414。該第三傳輸門413包括一輸入端、一輸出端、第三P型隔離柵場效應晶體管483和第三N型隔離柵場效應晶體管473，該第四傳輸門414包括一輸入端、一輸出端、第四P型隔離柵場效應晶體管484和第四N型隔離柵場效應晶體管474。
該邏輯信號輸入端401連接到該第一傳輸門411的輸入端，該第一傳輸門411的輸出端連接到該第二傳輸門412的輸入端，該第一保持電路431連接到該第一傳輸門411的輸出端，該第二保持電路432連接到該第二傳輸門412的輸出端，該邏輯信號輸出端405連接到第二保持電路432。
該第一傳輸門411中，該第一P型隔離柵場效應晶體管481的源極和該第一N型隔離柵場效應晶體管471的漏極都連接到該第一傳輸門411的輸入端，該第一P型隔離柵場效應晶體管481的漏極和該第一N型隔離柵場效應晶體管471的源極都連接到該第一傳輸門411的輸出端。
該第二傳輸門412中，該第二P型隔離柵場效應晶體管482的源極和該第二N型隔離柵場效應晶體管472的漏極都接到輸入端，該第二P型隔離柵場效應晶體管482的漏極和該第二N型隔離柵場效應晶體管472的源極都接到輸出端。
該第一保持電路431中，該第一反相器421、第二反相器422和第三傳輸門413依次串聯(lián)，即該第一反相器421的輸出端連接到該第二反相器422的輸入端，該第二反相器422的輸出端連接到該第三傳輸門413的輸入端，該第一反相器421的輸入端和該第三傳輸門413的輸出端都連接到該第一傳輸門411的輸出端。
該第二保持電路432中，該第三反相器423、第四反相器424和第四傳輸門414依次串聯(lián)，即該第三反相器423的輸出端連接到該第四反相器424的輸入端，該第四反相器424的輸出端連接到該第四傳輸門414的輸入端，該第三反相器423的輸入端和該第四傳輸門414的輸出端都連接到該第二傳輸門412的輸出端。該邏輯信號輸出端405連接到該第四反相器424的輸出端。
該第三傳輸門413中，該第三P型隔離柵場效應晶體管483的源極和該第三N型隔離柵場效應晶體管473的漏極都連接到該第三傳輸門413的輸入端，該第三P型隔離柵場效應晶體管483的漏極和該第三N型隔離柵場效應晶體管473的源極都連接到該第三傳輸門413的輸出端。
該第四傳輸門414中，該第四P型隔離柵場效應晶體管484的源極和該第四N型隔離柵場效應晶體管474的漏極都接到輸入端，該第四P型隔離柵場效應晶體管484的漏極和該第四N型隔離柵場效應晶體管474的源極都接到輸出端。
工作時，提供時鐘信號CLK和它的互補時鐘信號XCLK于該第一傳輸門411的柵極、第二傳輸門412的柵極、第三傳輸門413的柵極和第四傳輸門414的柵極后，該第一傳輸門411、第二傳輸門412、第三傳輸門413和第四傳輸門414都開啟，該第一保持電路431和第二保持電路432保持該第二傳輸門412輸出端的邏輯信號一段時間后，同時該第一傳輸門411和第二傳輸門412允許該邏輯信號輸入端401的邏輯信號通過該第一傳輸門411和第二傳輸門412到達該第二傳輸門412的輸出端，然后邏輯信號由該第二保持電路432中該第四反相器424的輸出端提供給邏輯信號輸出端405。
請參照圖5A、圖5B和圖5C，是圖4所示本實用新型動態(tài)移位寄存器400的工作時序圖。圖5A中，“CLOCK”是提供給該第一傳輸門411、第二傳輸門412、第三傳輸門413和第四傳輸門414的時鐘信號，圖5B中“D”是邏輯信號輸入端401的邏輯信號，圖5C中“Q”是邏輯信號輸出端405的脈沖信號。
Tn時刻前，邏輯信號D是高電壓，邏輯信號Q低電壓，Tn時刻時鐘信號CLOCK的上升沿到來時，該第一傳輸門411、第二傳輸門412、第三傳輸門413、第四傳輸門414都開啟，因該第三傳輸門413和第四傳輸門414開啟，該第一保持電路431和第二保持電路432對該第二傳輸門412輸出端放電，同時，因該第一傳輸門411和第二傳輸門412開啟，邏輯信號D通過該第一傳輸門411和第二傳輸門412后對該第二傳輸門412輸出端充電，結果該第二傳輸門412輸出端的低電壓下降一段時間后轉變?yōu)楦唠妷海缓笤撾妷焊淖兺ㄟ^該第三反相器423和第四反相器424延遲后提供給邏輯信號輸出端405，所以邏輯信號Q的低電壓下降一段時間后轉變?yōu)楦唠妷?。Tn+1時刻前，邏輯信號D是低電壓，邏輯信號Q是高電壓，Tn+1時刻時鐘信號C LOCK的上升沿到來時，該第一傳輸門411、第二傳輸門412、第三傳輸門413和第四傳輸門414都開啟，因該第三傳輸門413和第四傳輸門414開啟，該第一保持電路431和第二保持電路432對該第二傳輸門412輸出端充電，同時，因該第一傳輸門411和第二傳輸門412開啟，邏輯信號D通過該第一傳輸門411和該第二傳輸門412對該第二傳輸門412輸出端放電，結果該第二傳輸門412輸出端的高電壓上升一段時間后轉變?yōu)榈碗妷海缓笤撛撾妷焊淖兺ㄟ^該第三反相器423和第四反相器424延遲后提供給邏輯信號輸出端405，所以邏輯信號Q的高電壓上升一段時間后轉變?yōu)榈碗妷?。Tn+2時刻前，邏輯信號D是高電壓，邏輯信號Q低電壓，Tn+2時刻時鐘信號CLOCK的上升沿到來時，該第一傳輸門411、第二傳輸門412、第三傳輸門413、第四傳輸門414都開啟，因該第三傳輸門413和第四傳輸門414開啟，該第一保持電路431和第二保持電路432對該第二傳輸門412輸出端放電，同時，因該第一傳輸門411和第二傳輸門412開啟，邏輯信號D通過該第一傳輸門411和第二傳輸門412后對該第二傳輸門412輸出端充電，結果該第二傳輸門412輸出端的低電壓下降一段時間后轉變?yōu)楦唠妷?，然后該電壓改變通過該第三反相器423和第四反相器424延遲后提供給邏輯信號輸出端405，所以邏輯信號Q的低電壓下降一段時間后轉變?yōu)楦唠妷?。Tn+3時刻前，邏輯信號D是低電壓，邏輯信號Q是高電壓，Tn+3時刻時鐘信號CLOCK的上升沿到來時，該第一傳輸門411、第二傳輸門412、第三傳輸門413和第四傳輸門414都開啟，因該第三傳輸門413和第四傳輸門414開啟，該第一保持電路431和第二保持電路432對該第二傳輸門412輸出端充電，同時，因該第一傳輸門411和第二傳輸門412開啟，邏輯信號D通過該第一傳輸門411和第二傳輸門412對該第二傳輸門412輸出端放電，結果該第二傳輸門412輸出端的高電壓上升一段時間后轉變?yōu)榈碗妷?，然后該電壓改變通過該第三反相器423和第四反相器424延遲后提供給邏輯信號輸出端405，所以邏輯信號Q的高電壓上升一段時間后轉變?yōu)榈碗妷骸?br> 由于本實用新型第二實施方式的動態(tài)移位寄存器400中第一保持電路431和第二保持電路432分別串聯(lián)第三傳輸門413和第四傳輸門414后，僅在時鐘上升沿到來時實施保持動作，保持該動態(tài)移位寄存器中的邏輯信號，因此可減少該動態(tài)移位寄存器保持邏輯信號的功耗，且該邏輯信號輸出端405連接到該第四反相器424的輸出端，該第二傳輸門412輸出端的邏輯信號能夠被延遲一段時間后輸出。很明顯，該動態(tài)移位寄存器400可以實現(xiàn)一般動態(tài)移位寄存器的基本功能。即根據(jù)時鐘信號移位存儲數(shù)據(jù)信號且輸出數(shù)據(jù)信號。
權利要求1.一動態(tài)移位寄存器，包括第一單元，該第一單元包括一邏輯信號輸入端和一外部可控制的第一傳輸門，該第一傳輸門包括一輸入端和一輸出端，該邏輯信號輸入端和該第一傳輸門輸入端相連接；第二單元，該第二單元包括一外部可控制的第二傳輸門和一邏輯信號輸出端，該第二傳輸門包括一輸入端和一輸出端，該第二傳輸門的輸入端連接到該第一傳輸門的輸出端，該第二傳輸門的輸出端連接到該邏輯信號輸出端；其特征在于該第一單元進一步包括一第一保持電路，該第一保持電路連接到第一傳輸門的輸出端，該第二單元進一步包括一第二保持電路，該第二保持電路連接到第二傳輸門的輸出端。
2.如權利要求1所述的動態(tài)移位寄存器，其特征在于該第一保持電路包括第一反相器和第二反相器，該第二反相器的輸入端連接到該第一反相器的輸出端，該第一反相器的輸入端和該第二反相器的輸出端都連接到該第一單元的輸出端；該第二保持電路包括第三反相器和第四反相器，該第四反相器的輸入端連接到該第三反相器的輸出端，該第三反相器的輸入端和該第四反相器的輸出端都連接到該第二單元的輸出端。
3.如權利要求1所述的動態(tài)移位寄存器，其特征在于該第一傳輸門和該第二傳輸門都包括隔離柵場效應晶體管。
4.如權利要求1所述的動態(tài)移位寄存器，其特征在于該動態(tài)移位寄存器進一步包括一外部電路，用于控制第一傳輸門和第二傳輸門的開關狀態(tài)。
5.如權利要求1所述的動態(tài)移位寄存器，其特征在于該第一保持電路包括第一反相器、第二反相器和第三傳輸門，該第三傳輸門包括一輸入端和一輸出端，該第一反相器的輸出端連接到該第二反相器的輸入端，該第二反相器的輸出端連接到該第三傳輸門的輸入端，該第三傳輸門的輸出端和該第一反相器的輸入端都連接到該第一傳輸門的輸出端；該第二保持電路包括第三反相器、第四反相器和第四傳輸門，該第四傳輸門包括一輸入端和一輸出端，該第三反相器的輸出端連接到該第四反相器的輸入端，該第四反相器的輸出端連接到該第四傳輸門的輸入端，該第四傳輸門的輸出端和該第三反相器的輸入端都連接到該第二傳輸門的輸出端。
6.如權利要求5所述的動態(tài)移位寄存器，其特征在于進一步包括一外部電路用于控制第一傳輸門、第二傳輸門、第三傳輸門和第四傳輸門的開關狀態(tài)。
7.如權利要求5所述的動態(tài)移位寄存器，其特征在于該邏輯信號輸出端連接到該第四反相器的輸出端。
專利摘要本實用新型公開一種用于液晶顯示器驅(qū)動電路的動態(tài)移位寄存器，該動態(tài)移位寄存器包括第一單元和第二單元，該第一單元包括一邏輯信號輸入端和一外部可控制的第一傳輸門，該第二單元包括一外部可控制的第二傳輸門和一邏輯信號輸出端，該邏輯信號輸入端和該第一傳輸門的輸入端相連接，該第二傳輸門的輸入端連接到該第一傳輸門的輸出端，該第二傳輸門的輸出端連接到該邏輯信號輸出端，該第一單元進一步包括一第一保持電路，該第一保持電路連接到第一傳輸門的輸出端，該第二單元進一步包括一第二保持電路，該第二保持電路連接到第二傳輸門的輸出端。本實用新型的動態(tài)移位寄存器中的數(shù)據(jù)保持較穩(wěn)定。
文檔編號G11C19/28GK2757294SQ20042007223
公開日2006年2月8日 申請日期2004年7月26日 優(yōu)先權日2004年7月26日
發(fā)明者吳宏基, 彭家鵬 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 群創(chuàng)光電股份有限公司