專利名稱:數(shù)字伺服裝置的制作方法
本發(fā)明是有關(guān)把例如，視頻磁帶記錄器(以下記為VTR)的伺服系統(tǒng)，數(shù)字化了的數(shù)字伺服裝置。特別是有關(guān)使適用于象主導(dǎo)軸伺服系統(tǒng)的各種馬達(dá)轉(zhuǎn)速的伺服系統(tǒng)，穩(wěn)定化的裝置。
在要求具有VTR伺服系統(tǒng)那種高精度、高穩(wěn)定性的伺服裝置中，用數(shù)字信號處理來進(jìn)行的伺服裝置是非常有效的。
第11圖表示的是，已有的數(shù)字頻率鑒別器的構(gòu)成。時(shí)鐘脈沖信號CK從輸入端子8輸入，并被輸入到構(gòu)成輸入控制部的“與”回路7的一個(gè)端子和序列發(fā)生器1，當(dāng)輸入被測信號FG時(shí)，序列發(fā)生器與其同步，并按第12圖所示的定時(shí)，產(chǎn)生停止信號STOP、閂鎖信號LATCH和預(yù)置信號PRESET。以下將結(jié)合第12圖進(jìn)行說明。
作為被測信號FG，例如是從檢測VTR主導(dǎo)軸馬達(dá)轉(zhuǎn)速檢測裝置發(fā)出的檢測脈沖。來自序列發(fā)生器的停止信號STOP，加到“與”回路7上，并停止時(shí)鐘脈沖信號CK供給可預(yù)置的正向計(jì)數(shù)器2(以下稱為正向計(jì)數(shù)器)。而且當(dāng)計(jì)數(shù)器2的動(dòng)作穩(wěn)定，例如經(jīng)過5個(gè)時(shí)鐘脈沖信號后，來自序列發(fā)生器1的閂鎖信號LATCH，加到閂鎖回路3和閂鎖回路4的脈沖輸入端，當(dāng)輸入閂鎖信號LATCH時(shí)，閂鎖回路3鎖存正向計(jì)數(shù)器2的從低位開始的M個(gè)位(比特);而閂鎖回路4鎖存分別由后述的線性范圍判定信號F和進(jìn)位判定信號G，而信號F和G是由譯碼器5對正向計(jì)數(shù)器2的高位的L個(gè)比特進(jìn)行了譯碼的信號。在得到鎖存動(dòng)作后，再把從序列發(fā)生器得到的預(yù)置信號PRESET，加到正向計(jì)數(shù)器2的預(yù)置端PR上。預(yù)置數(shù)據(jù)可用存儲在由只讀存儲器構(gòu)成的記憶裝置(以下稱ROM)中的數(shù)據(jù)。
進(jìn)行了上述預(yù)置動(dòng)作后，用來自序列發(fā)生器的“1”電平的停止信號STOP，使“與”回路7變?yōu)閷?dǎo)通狀態(tài)，正向計(jì)數(shù)器2可以再次進(jìn)行計(jì)數(shù)動(dòng)作。
譯碼器5對L比特的內(nèi)容進(jìn)行判定，并且在全“1”時(shí)，輸出表示線性范圍的線性范圍判定信號F，而當(dāng)計(jì)數(shù)器中有顯示其溢出的進(jìn)位時(shí)，輸出進(jìn)位判定信號G。下面將結(jié)合第13圖說明其內(nèi)容。
如第13圖所示，當(dāng)輸入第1個(gè)被測信號FG1時(shí)，上述系統(tǒng)就以預(yù)置值NP為起始值，開始正向計(jì)數(shù)器2的計(jì)數(shù)動(dòng)作。同圖用CNT表示的鋸齒狀實(shí)線圖形，表示的是計(jì)數(shù)動(dòng)作的變化狀況。
如果輸入譯碼器中的L比特?cái)?shù)為3比特，則在該L比特變?yōu)槿?”以前，低位的M比特的內(nèi)容，按CNT中的鋸齒狀的虛線圖形，重復(fù)進(jìn)行3循環(huán)。而當(dāng)下一個(gè)被測信號FG2在虛線所示的位置上出現(xiàn)時(shí)，時(shí)點(diǎn)t1的數(shù)據(jù)則被鎖存到閂鎖回路3中。由于該時(shí)點(diǎn)t1在線性范圍內(nèi)，閂鎖回路3的輸出數(shù)據(jù)，將加到圖中未示的下一段脈沖幅寬的調(diào)制回路上，并作為設(shè)定脈沖寬度的數(shù)據(jù)。而脈沖調(diào)制回路的輸出，用再下一段的低通濾波器進(jìn)行平整后，作為主導(dǎo)軸馬達(dá)的驅(qū)動(dòng)電路的轉(zhuǎn)速控制電壓使用。
上述閂鎖回路4的輸出，表示檢波輸出現(xiàn)在的時(shí)點(diǎn)是否是在線性范圍里，所以如果線性范圍制定信號F和進(jìn)位判定信號G是低電平，則表示是檢波特性為下限以下，如果線性范圍判定信號F是高電平，而進(jìn)位判定信號G是低電平，則表示是線性范圍;如果線性范圍判定信號F是低電平，而進(jìn)位判定信號G是高電平，則表示是線性范圍的上限以上。
因此，閂鎖電路4的內(nèi)容，可以利用來決定是否采用閂鎖電路3的輸出數(shù)據(jù)。將其歸納為
預(yù)置值NP可以這樣進(jìn)行設(shè)定;當(dāng)具有中心頻率f0的被測信號FG到來時(shí)，可得到線性范圍的中央(
)，更具體地說，如果時(shí)鐘信號CK的頻率為fck時(shí)由fck/f0＝2N-2M-1-NP+NS可得NP＝2N-2M-1+NS-fck/f0其中，NS為定序期間的時(shí)鐘脈沖信號的停止數(shù)。
第14圖為已有的數(shù)字相位比較器的構(gòu)成例。
序列發(fā)生器11根據(jù)比較信號COM，按時(shí)鐘脈沖信號CK取定時(shí)，并按第15圖所示的定時(shí)，輸出停止信號STOP和閂鎖信號LATCH。停止信號STOP加到3輸入“與”回路15的一個(gè)輸入端上，在其低電平期間，阻止時(shí)鐘信號CK經(jīng)“與”回路15加到正向計(jì)數(shù)器12上。而后，在計(jì)數(shù)器12的動(dòng)作穩(wěn)定后，(例如在第5個(gè)時(shí)鐘脈沖時(shí))，產(chǎn)生閂鎖信號LATCH。把正向計(jì)數(shù)器12的內(nèi)容，保持在閂鎖回路13中。閂鎖信號LATCH產(chǎn)生以后，當(dāng)停止信號STOP變成高電平后，則允許時(shí)鐘脈沖信號CK，再次通過“與”回路15，向正向計(jì)數(shù)器12輸入。
基準(zhǔn)信號REF，如第16圖所示，是占空的矩形波，例如，在低電平“0”期間，把正向計(jì)數(shù)器12強(qiáng)制復(fù)位，此時(shí)，正向計(jì)數(shù)器12的輸出保持為“0”。當(dāng)基準(zhǔn)信號REF變?yōu)楦唠娖健?”時(shí)，正向計(jì)數(shù)器12被解除復(fù)位，并開始正向計(jì)數(shù)。正向計(jì)數(shù)器12連續(xù)地對時(shí)鐘脈沖信號CK進(jìn)行計(jì)數(shù)，而當(dāng)變?yōu)槿?”時(shí)，用全“1”檢測回路14，檢測該狀態(tài)。在全“1”檢測回路14檢測出全“1”時(shí)，把該檢測輸出F，經(jīng)反相器16，加到“與”回路15，和停止信號同樣地禁止時(shí)鐘脈沖信號CK輸入到正向計(jì)數(shù)器12里。利用這個(gè)禁止，正向計(jì)數(shù)器12保持全“1”的狀態(tài)，而且該狀態(tài)一直可持續(xù)到基準(zhǔn)信號REF變?yōu)榈碗娖?，?qiáng)制正向計(jì)數(shù)器復(fù)位為止，如第16圖所示?？窟@一系列的動(dòng)作，正向計(jì)數(shù)器12的內(nèi)容CNT，如第16圖所示，可以得到與基準(zhǔn)信號REF同步的臺形波的特性(梯形波特性)。
當(dāng)比較信號COM到來時(shí)，如果把位于臺形波傾斜部的計(jì)數(shù)內(nèi)容CNT，鎖存到閂鎖回路13中，則相對于基準(zhǔn)信號REF的比較信號COM的相位差，可以用正向計(jì)數(shù)器12的計(jì)數(shù)內(nèi)容來表示。也就是說，可以實(shí)現(xiàn)基準(zhǔn)信號REF和比較信號COM的相位比較。閂鎖回路13的鎖存內(nèi)容，可以作為圖中未示出的伺服馬達(dá)的相位控制情報(bào)使用。
在上述回路中，利用僅僅領(lǐng)先于基準(zhǔn)信號2N-1相位上，使基準(zhǔn)信號變成高電平“1”，是有可能做到把基準(zhǔn)信號REF和比較信號COM的相位差為0的狀態(tài)，取在臺形波傾斜部的中央位置的(如果計(jì)數(shù)器比特?cái)?shù)為N，則為2N-1)。
第17圖表示的是利用上述已有的數(shù)字頻率鑒別器(第11圖)和相位比較器(第14圖)的VTR伺服系統(tǒng)的構(gòu)成例。例如，在VHS制式的VTR中，其主導(dǎo)軸系統(tǒng)有SP/LP/EP三種記錄帶速度，同時(shí)，都需要對用于高速再生的各種馬達(dá)的轉(zhuǎn)速進(jìn)行控制。例如，當(dāng)N倍速度再生時(shí)，為了使被測信號FG、比較信號COM的頻率變成為N倍，首先將各信號進(jìn)行1/N分頻，再分別進(jìn)行頻率鑒別和相位比較。亦即，如第17圖所示，分頻器21、24分別對響應(yīng)主導(dǎo)軸馬達(dá)30的轉(zhuǎn)速的被測信號FG和磁帶MT走行速度的比較信號COM進(jìn)行分頻，并將其分頻輸出，供給頻率鑒別器22和相位比較器25。該頻率鑒別器22、相位比較器25的輸出，經(jīng)消除脈沖寬度調(diào)制波脈動(dòng)成分的脈動(dòng)濾波器23、26，輸入到合成AFC控制電壓和APC控制電壓的增益補(bǔ)正放大器27。對N倍速度再生時(shí)，由于1/N分頻，使增益降低了，所以把增益補(bǔ)正放大器27的增益，按使閉環(huán)的整體增益相同那樣地切換設(shè)定為N倍。從該增益補(bǔ)正放大器27得到的輸出，經(jīng)驅(qū)動(dòng)放大器28、晶體管29，供給主導(dǎo)軸馬達(dá)30。
已有的VTR的主導(dǎo)軸伺服回路，如上述構(gòu)成。而且可以把第17圖的構(gòu)成中的用斜線所表示的范圍的回路，進(jìn)行集成電路化，因而需要和外付電路脈動(dòng)濾器23、26相連接的插頭P1～P5，同時(shí)還需要增益放大器27所必要的、構(gòu)成其增益切換回路的模擬開關(guān)，因此，已有的伺服回路存在著需要把組件芯片面積做大的缺點(diǎn)。
本發(fā)明的目的在于，提供一種在回路集成化時(shí)，能減少插頭數(shù)并能減縮芯片面積的數(shù)字伺服裝置。
本發(fā)明是一種能控制輸入計(jì)數(shù)器的時(shí)鐘脈沖信號，并利用了該計(jì)數(shù)器的低位側(cè)M比特和高位側(cè)L比特的伺服裝置，該裝置中還備有當(dāng)輸入被測脈沖時(shí)，利用控制輸入控制部，禁止時(shí)鐘脈沖信號向計(jì)數(shù)器輸入的手段;把前記M比特中的最高位進(jìn)行鎖存的高位比特鎖存手段;再把計(jì)數(shù)器的內(nèi)容向高位方向移動(dòng)指定比特?cái)?shù)的手段;用上述高位比特閂鎖手段的輸出和上述被移位計(jì)數(shù)器的指定高位L比特的輸出，來判斷上述閂鎖手段內(nèi)容的上限、下限及其間的線性范圍的判定手段，而且利用增加的上記的移位功能，可以改變檢波增益。
如上所述，由于可改變數(shù)字檢波電路的檢波增益，所以與已有的裝置相比，只需增加很少的元件，就可以滿足所要求的功能，而且在數(shù)字處理部就能得到伺服環(huán)的增益切換，所以在集成電路化時(shí)，能有效地減少芯片的面積和與外部連接的插頭數(shù)。
以下將參照附圖來說明本發(fā)明的實(shí)施例。
第1圖是本發(fā)明的一個(gè)實(shí)施例，是適用于主導(dǎo)軸伺服裝置中的數(shù)字頻率鑒別回路的例子。
將被測信號FG和時(shí)鐘脈沖信號CK供給序列發(fā)生器31。時(shí)鐘脈沖信號CK還加到構(gòu)成輸入控制部的“與”回路32的一邊的端子上。
當(dāng)被測信號FG輸入時(shí)，序列發(fā)生器31與該信號同步，并按圖2所示的定時(shí)產(chǎn)生下述各信號。下面將結(jié)合第2圖進(jìn)行說明。對被測信號FG，例如是來自VTR的主導(dǎo)軸馬達(dá)轉(zhuǎn)速的轉(zhuǎn)速測量裝置的檢測脈沖。來自序列發(fā)生器31的停止信號STOP，加到“與”回路32上，并在其高電平期間，禁止把時(shí)鐘脈沖CK信號加到計(jì)數(shù)器33上。
前面已經(jīng)說明了與已有電路(第11圖)的不同點(diǎn)，計(jì)數(shù)器33不但作為可預(yù)置正向計(jì)數(shù)器功能來使用，同時(shí)也作為移位寄存器功能來使用，該功能切換信號C/S，由序列發(fā)生器31按第2圖所示的定時(shí)可得到。而且該回路可以切換檢波增益，所以不同于所希望的線性范圍的檢測手段。
現(xiàn)在再返回來說明第1圖、第2圖。輸入到計(jì)數(shù)器33的時(shí)鐘脈沖信號CK被禁止后，例如經(jīng)5個(gè)時(shí)鐘脈沖后(計(jì)數(shù)器33的穩(wěn)定時(shí)間)，序列發(fā)生器31將該計(jì)數(shù)器33切換為移位寄存器模式，而且在切換為移位寄存器的同時(shí)，為了把計(jì)數(shù)器33的指定低位比特(M比特)內(nèi)的最高位比特QM，鎖存到高位比特處理回路34中，而發(fā)出高位鎖存信號MSB LATCH。
接著，序列發(fā)生器31控制“與”回路32，把時(shí)鐘脈沖信號CK，例如把5個(gè)時(shí)鐘脈沖供給計(jì)數(shù)器33(第2圖的t11～t12期間)。而后按圖示的定時(shí)，產(chǎn)生數(shù)據(jù)鎖存信號DATA LATCH，供給閂鎖回路35、38。閂鎖回路35，鎖存移位后的計(jì)數(shù)器33的內(nèi)容(M-1)比特和原來鎖存在高位比特處理回路34里的前述的最高位比特QM的數(shù)據(jù)。而閂鎖回路38變?yōu)殒i存上述比特處理回路34數(shù)據(jù)中對應(yīng)于線性范圍判定信號F及進(jìn)位判定信號G的輸出信號K和L。保持在閂鎖回路35里的數(shù)據(jù)，作為伺服馬達(dá)的轉(zhuǎn)動(dòng)頻率控制信號來使用，而保持在閂鎖回路38里的數(shù)據(jù)，表示轉(zhuǎn)動(dòng)控制用的數(shù)據(jù)是否在線性控制范圍內(nèi);或者是否在線性控制范圍的上限以上;或者是否在線性控制范圍的下限以下。
當(dāng)門鎖回路35、38進(jìn)行了上述鎖存動(dòng)作后，序列發(fā)生器31按圖示的定時(shí)，產(chǎn)生預(yù)置信號PRESET，預(yù)置計(jì)數(shù)器33。這時(shí)的預(yù)置值，被存儲到存儲器(ROM)39里，而后解除時(shí)鐘脈沖信號CK的禁止?fàn)顟B(tài)，計(jì)數(shù)器33的計(jì)數(shù)動(dòng)作再度開始。
下面就高位比特處理回路34的動(dòng)作及其原理進(jìn)行說明。
上述比特處理回路34，在檢波增益可變的情況下，是靠比特移位來變化線性范圍的，所以進(jìn)行檢測所希望的線性范圍的動(dòng)作。
第3圖是用于說明1比特移位時(shí)(增益提高6dB)的增益可變動(dòng)作的，同圖(A)的實(shí)線圖形，是沒進(jìn)行移位動(dòng)作的原有的檢波特性，而虛線圖形是移位了1比特時(shí)的檢波特性，其檢波特性的斜率為原有檢波特性(實(shí)線圖形)斜率的2倍。同圖(B)的虛線圖形是通過移位1比特而得到的檢波特性，而實(shí)線圖形是去掉了其中最高位比特而得到的檢波特性。就是說，用于前述最高位比特QM的檢波特性，在由QM＝“0”變成QM＝“1”間，比QM低位的比特內(nèi)容，如同圖(B)所示地重復(fù)二次(循環(huán))同樣的變化，其中當(dāng)去掉前述高位比特QM時(shí)，QM-1在上述二循環(huán)間，“0”“1”，“0”“1”地變化4次。當(dāng)QM＝“0”時(shí)(圖的左側(cè))，原封不動(dòng)地使用Q1～QM～1的輸出數(shù)據(jù)，而當(dāng)QM＝“1”時(shí)(圖的右半部)，如果在Q1～QM-1的輸出數(shù)據(jù)中，加上檢波特性的中央值，則可得到同圖(C)所示的檢波特性。因此作為所希望的線性范圍，可使用
圖里所示的范圍，并以該范圍的上限以上為進(jìn)位范圍，而且該范圍與QM為“0”、QM-1為“1”的狀態(tài)和接著的QM為“1”、QM-1為“0”的狀態(tài)期間相對應(yīng)。
參照第4圖、第5圖來說明取得上述線性范圍判定信號K、進(jìn)位判定信號L的高位比特處理回路34的具體例及其動(dòng)作。另，在第3圖所示的1比特移位動(dòng)作時(shí)，其線性范圍的識別為如前述QM＝“0”QM-1＝“1”時(shí)和QM＝“1”、QM-1＝“0”時(shí)為線性范圍。
根據(jù)同樣的考慮，第5圖表示的是4比特移位時(shí)，用于識別線性范圍的圖表。4比特移位時(shí)的線性范圍，最好按第5圖中用斜線所示范圍的數(shù)據(jù)進(jìn)行判定。即，是QM為“0”、QM-1以下的3比特為全“1”，或者QM為“1”、QM-1以下的3比特為全“0”。
用第4圖的回路，來實(shí)現(xiàn)這種判定。
觸發(fā)器FF1是鎖存QM的回路。觸發(fā)器FF2由鎖存信號MSBLATCH置位，它是以其輸出Q2和QM經(jīng)3個(gè)輸入部的“與”回路G1產(chǎn)生的輸出，作為輸入數(shù)據(jù)的電路。因此，QM(但這時(shí)由于靠時(shí)鐘脈沖信號CK被移位了1比特，所以實(shí)際上輸入的是QM-1的內(nèi)容)是“0”時(shí)，“與”回路G1的輸出也變成“0”，當(dāng)下次供給時(shí)鐘脈沖信號CK時(shí)，觸發(fā)器FF2的輸出Q2變?yōu)椤?”，相反，當(dāng)QM為“1”時(shí)，“與”回路G1的輸出變成“1”，當(dāng)下次供給時(shí)鐘脈沖信號CK時(shí)，該輸出Q2變?yōu)椤?”。
按這樣連續(xù)地進(jìn)行移位動(dòng)作，將各比特QM，QM-1，QM-2，QM-3依次供給“與”回路G1的一個(gè)輸入端，其結(jié)果“與”回路G1的輸出變成了QM-1以下比特和前述的輸出Q2的邏輯乘，而且當(dāng)QM-1～QM-3全部為“1”時(shí)，輸出為高電平“1”。就是說相當(dāng)于檢測了第5圖斜線的左側(cè)區(qū)域。另外，利用觸發(fā)器FF1的反相輸出
Q1，可以選通控制“與”回路G1，當(dāng)
Q1是低電平“0”時(shí)，“與”回路G1的上述邏輯乘動(dòng)作被禁止，其輸出保持為“0”。
觸發(fā)器FF3由閂鎖信號MSB LATCH清零，它是以其輸出Q3和QM通過三輸入的“或”回路G2所產(chǎn)生的輸出，作為數(shù)據(jù)輸入的回路。
“或”回路G2是取觸發(fā)器FF3的輸出Q3和由QM輸入部導(dǎo)入的比特(QM-1，QM-2，QM-3)的邏輯和的回路，“或”回路G2的輸出，檢測QM-1比特以下的全“0”，在全“0”時(shí)，輸出“0”。
因此，把“與”回路G1的輸出和把“或”回路G2的輸出，經(jīng)反相器G3反相了的輸出供給“或非”回路G4后，如果抽出的話，該“或”輸出為高電平時(shí)，為線性范圍。
然后，再把“或非”回路G4的輸出和從譯碼器36(參照第1圖)來的輸出F(表示增益不可變時(shí)得到的線性范圍信號)供給“與”回路G6，并以該“與”回路G6的輸出K，作為最終的線性范圍判定信號來使用。另外，把前面的觸發(fā)器FF1的輸出Q1和“或”回路G2的輸出，加到“與”回路G5上，該“與”回路G5，可以得到第5圖所示的判定輸出，并作為判定表示計(jì)數(shù)器33溢出的進(jìn)位輸出?！芭c”回路G5的輸出和原有的線性范圍判定輸出F一起供給“與”回路G7，再將“與”回路G7的輸出和原來的進(jìn)位輸出判定信號G供給“或”回路G8，則可以導(dǎo)出最終的進(jìn)位輸出L。
如上所述可以得到第4圖所示的線性范圍判定信號K和進(jìn)位判定信號L如上所述，本發(fā)明對于數(shù)字檢波回路，能具備增益可變功能，如果想得到與已有的同樣的動(dòng)作的話，可以按省略計(jì)數(shù)器移位動(dòng)作那樣地切換序列發(fā)生器31的設(shè)定，就可以容易地達(dá)到。把這樣的電路進(jìn)行IC化，就變成圖6中所示的結(jié)構(gòu)。即，分頻器21、24和已有的(參照第17圖)相同，然而由于采用了增益可變的頻率鑒別器22A和相位比較器25A，對已有的合成AFC輸出和APC輸出的放大器，則可以直接利用驅(qū)動(dòng)放大器28A，因此可以減少模擬回路。另外，在第6圖中，對與已有的相同的部分，付與相同的符號，并且省略了說明。IC化的部分為用斜線所表示的區(qū)域，而且這個(gè)區(qū)域的回路如前面已說明的那樣，靠增加較少的元件數(shù)，就可以實(shí)現(xiàn)。
第7圖是本發(fā)明應(yīng)用在數(shù)字相位比較器25A中的例子。
序列發(fā)生器41根據(jù)比較信號COM，按時(shí)鐘脈沖信號CK取定時(shí)，并且在按照第8圖所示的定時(shí)，輸出停止信號STOP、功能切換信號C/S、高位鎖存信號MSB LATCH和數(shù)據(jù)鎖存信號DATA LATCH。停止信號STOP供給“與”回路45，在其低電平期間，阻止時(shí)鐘脈沖信號CK通過“與”回路45而輸入到正向計(jì)數(shù)器及移位寄存器(以下對一半叫計(jì)數(shù)器)42里。在計(jì)數(shù)器42穩(wěn)定時(shí)點(diǎn)(經(jīng)過5個(gè)時(shí)鐘脈沖)，功能切換信號C/S把計(jì)數(shù)器42切換為移位模式。這時(shí)，計(jì)數(shù)器42的最高位比特QM，根據(jù)從序列發(fā)生器41來的高位鎖存信號MSB LATCH，被鎖存到高位比特處理回路50的鎖存部47。然后如第8圖的虛線所示，序列發(fā)生器41來的停止信號STOP變成高電平后，解除“與”回路45的時(shí)鐘脈沖信號CK的阻止?fàn)顟B(tài)，例如允許輸入5個(gè)時(shí)鐘脈沖分的時(shí)鐘脈沖信號CK。由此計(jì)數(shù)器42的計(jì)數(shù)內(nèi)容被移位，當(dāng)移位終止時(shí)，產(chǎn)生數(shù)據(jù)鎖存信號DATA LATCH。該數(shù)據(jù)鎖存信號DATA LATCH，供給閂鎖回路43、49。因此，閂鎖回路43鎖存了計(jì)數(shù)器42移位后的QM-1比特及移位前的最高位比特QM。而閂鎖回路49，鎖存高位比特處理回路50的判定輸出。
靠數(shù)據(jù)鎖存信號DATA LATCH進(jìn)行數(shù)據(jù)鎖存后，停止信號STOP返回高電平，序列發(fā)生器41再次解除“與”回路45的時(shí)鐘脈沖信號CK的阻止，使計(jì)數(shù)器繼續(xù)進(jìn)行計(jì)數(shù)動(dòng)作。而后，當(dāng)計(jì)數(shù)器42的計(jì)數(shù)內(nèi)容變?yōu)槿?”時(shí)，由全“1”檢測回路44對其進(jìn)行檢測，并將該檢測輸出經(jīng)反相器46供給“與”回路45，禁止向計(jì)數(shù)器42輸入時(shí)鐘脈沖。這之后，直到基準(zhǔn)信號REF到來之前，計(jì)數(shù)器42保持不變，計(jì)數(shù)內(nèi)容停留為全“1”，當(dāng)基準(zhǔn)信號Ref通行時(shí)，其被復(fù)位。然后當(dāng)上記的比較信號再次到來時(shí)起，實(shí)行第8圖的序列動(dòng)作，并進(jìn)行基準(zhǔn)信號REF和比較信號COM的下一個(gè)相位差數(shù)據(jù)的檢測動(dòng)作。
第9圖、第10圖表示高位比特處理回路50的具體例及其動(dòng)作。該回路由觸發(fā)器FF11～F14、與回路G11、G15、G16、G17、“或”回路G12、G18以及“或非”回路G14構(gòu)成。
觸發(fā)器FF11按照高位比特信號MSB LATCH，鎖存計(jì)數(shù)器42的高位比特QM。該觸發(fā)器FF11的數(shù)據(jù)輸入端連接到計(jì)數(shù)器42的最高位比特端子上。因此當(dāng)計(jì)數(shù)器42移位時(shí)，依次輸入QM以下比特的數(shù)據(jù)QM-1，QM-2，……。
高位鎖存信號MSB LATCH，對FF12作為置位信號
，而對觸發(fā)器FF13是作為復(fù)位信號起作用，再在觸發(fā)器FF12、FF13上輸入時(shí)鐘脈沖信號CK。
觸發(fā)器FF12是以其輸出Q12和QM輸入部經(jīng)“與”回路G11產(chǎn)生的“與”回路輸出，為數(shù)據(jù)輸入?！芭c”回路G11為對QM-1以下的比特和上述的輸出Q12取邏輯積的回路。
觸發(fā)器FF13用鎖存信號MSB LATCH復(fù)位，是以其輸出Q13和從QM輸入部來的信號，經(jīng)“或”回路G12產(chǎn)生的邏輯和輸出，作為數(shù)據(jù)輸入的回路。用該“或”回路G12的輸出經(jīng)反相的信號和“與”回路G11的輸出，經(jīng)“或非”回路G14抽取的信號，可得到線性范圍的判定輸出。“與”回路G16是對全“1”檢測回路44(參見第7圖)的輸出用反相器46取反了的信號及觸發(fā)器FF14鎖存了的輸出Q14取邏輯積的輸出回路。利用加上了“或”回路G12的輸出的“與”回路G15、加上了“與”回路G15的輸出和觸發(fā)器FF14的輸出Q14的“與”回路G17和加上“與”回路17輸出和觸發(fā)器FF14的反相輸出
Q14的“或”回路G18等邏輯回路，可以得到進(jìn)位判定輸出。
上述高位比特處理回路50的動(dòng)作原理也和前面第4圖所示的回路相同，但與第4圖中回路使用的是從譯碼器36(參照第1圖)來的輸出不同，該回路50使用的是由觸發(fā)器FF14鎖存的從全“1”檢測回路44(參照第7圖)來的經(jīng)反相了的輸出。
第10圖所示的是進(jìn)行1比特移位時(shí)的檢波特性的變化。用虛線表示的特性是可變增益時(shí)的檢波特性。如果初始鎖存的QM為“1”，則有是線性范圍的可能性。這里，用“或”回路G14及“與”回路G15來觀察“與”回路G11的輸出和“或”回路G12的輸出，并可以得到線性范圍的判定輸出K，還可以得到進(jìn)位判定輸出L。
如上所述，利用所裝備的把計(jì)數(shù)器的檢波用數(shù)據(jù)向高位方向移位指定量的手段，利用這時(shí)對于檢波已成為不需要的高位比特，形成與需要的線相范圍相對應(yīng)的判定信號的手段以及確定該動(dòng)作的序列發(fā)生器，就可以得到能夠改變檢波增益的數(shù)字頻率鑒別回路或相位比較器。而且，并不增加大量元件，就可以實(shí)現(xiàn)該回路，從而對回路集成化也可有效地減少了芯片的面積和插頭數(shù)。
另，對第1圖的實(shí)施例，計(jì)數(shù)器33作成了移位寄存器的模式，而一旦鎖存了計(jì)數(shù)器的內(nèi)容，也可以作為能移位的結(jié)構(gòu)。
附圖的簡要說明，第1圖是表示本發(fā)明的一個(gè)實(shí)施例的數(shù)字頻率鑒別回路的電路圖。
第2圖是用于說明第1圖的電路動(dòng)作原理的時(shí)間圖表。
第3圖是說明第1圖回路動(dòng)作的說明圖。
第4圖是第1圖回路里高位比特處理回路的具體例。
第5圖是說明第4圖回路動(dòng)作的說明圖。
第6圖是用本發(fā)明的實(shí)施例構(gòu)成的伺服回路集成化回路的說明圖。
第7圖是把本發(fā)明應(yīng)用于數(shù)字相位比較回路的實(shí)施例的回路圖。
第8圖是為說明第7圖回路動(dòng)作的時(shí)間圖表。
第9圖是第7圖中，高位比特處理回路的具體例。
第10圖是第7圖回路檢波特性的說明圖。
第11圖是已有的數(shù)字頻率鑒別回路圖。
第12、第13是第11圖的動(dòng)作說明圖。
第14是已有的數(shù)字相位比較器的回路圖。
第15圖、第16圖是第14圖的回路動(dòng)作的說明圖。
第17圖是由已有的回路構(gòu)成的伺服回路的集成化回路的說明圖。
31-序列發(fā)生器，32-“與”回路，33-計(jì)數(shù)器，34-高位比特處理回路，35，38-閂鎖回路，36-譯碼器。
權(quán)利要求
1.一種具備有帶時(shí)鐘脈沖信號輸入控制部的計(jì)數(shù)器；鎖存該計(jì)數(shù)器輸出里的指定低位比特的閂鎖手段；利用上述閂鎖手段的輸出，得到與該輸出相對應(yīng)的伺服控制輸出的手段以及加上了檢測脈沖間隔或相位的被測脈沖，并用于取得響應(yīng)該脈沖，控制上記計(jì)數(shù)器輸入控制部的時(shí)鐘脈沖信號的導(dǎo)通或非導(dǎo)通和相應(yīng)于上述閂鎖手段的閂鎖脈沖的序列發(fā)生器的數(shù)字伺服裝置，其特征在于，該裝置中還備有被測脈沖輸入時(shí)，利用控制上述的輸入控制部，使時(shí)鐘脈沖信號停止向上記計(jì)數(shù)器中輸入的手段；鎖存上述的指定低位比特中的最高位的最高位閂鎖手段；將計(jì)數(shù)器的內(nèi)容向高位方向移指定比特的手段；用上述最高位閂鎖手段的輸出和上述計(jì)數(shù)器移位指定比特的輸出，得到判斷上記伺服控制輸出的上限、下限以及其間的線性范圍的判定輸出的高位比特處理手段。
2.按照權(quán)利要求
1記載的數(shù)字伺服裝置，其特征是，上記比特處理手段具備有當(dāng)上述最高位比特為“0”時(shí)，檢測上述被移位的指定的比特為全“1”的手段;當(dāng)上述最高位比特為“1”時(shí)，檢測上述被移位的指定比特為全“0”的手段以及取得該檢測輸出的邏輯和輸出的手段。
3.按照權(quán)利要求
1記載的數(shù)字伺服裝置，其特征是，前記的閂鎖手段是由前記被測脈沖的頻率鑒別輸出取得的，前記的時(shí)序發(fā)生器使計(jì)數(shù)器移位后再得到預(yù)置脈沖。
4.按照權(quán)利要求
1記載的數(shù)字伺服裝置，其特征是前記的計(jì)數(shù)器，由基準(zhǔn)信號復(fù)位;前記的被測脈沖是前記的基準(zhǔn)信號和應(yīng)進(jìn)行相位比較的比較信號。
專利摘要
一種數(shù)字伺服裝置，具有計(jì)數(shù)器，閂鎖手段，伺服控制輸出的手段及序列發(fā)生器，其特征在于還具備被測脈沖輸入時(shí)，利用控制輸入控制部，使時(shí)鐘脈沖信號停止向計(jì)數(shù)器中輸入的手段；鎖存指定低位比特中的最高位的最高位閂鎖手段；將計(jì)數(shù)器的內(nèi)容向高位方向移指定比特的手段；用最高位閂鎖手段的輸出和計(jì)數(shù)器移位指定比特的輸出，得到判斷伺服控制輸出的上限、下限以及其間的線性范圍的判定輸出的高位比特處理手段。
文檔編號G11B15/467GK87107593SQ87107593
公開日1988年7月13日 申請日期1987年9月30日
發(fā)明者伊藤健司 申請人:東芝株式會(huì)社導(dǎo)出引文BiBTeX, EndNote, RefMan