專利名稱：半導體存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有冗余挽救電路的半導體存儲器件。
背景技術(shù)：
為了提高產(chǎn)品率，靜態(tài)隨機存取存儲器(SRAM)和動態(tài)隨機存取存儲器(DRAM)等半導體器件除常規(guī)存儲單元陣外，通常還裝載預(yù)先準備的存儲單元陣。半導體存儲器件的檢查工序中判斷為常規(guī)存儲單元陣內(nèi)存在有缺陷的存儲單元時，進行“冗余性挽救”，將該缺陷處置換為預(yù)備存儲單元，使該半導體存儲器件作為合格品制成。
下面說明已有半導體存儲器件的技術(shù)。
圖7示出已有半導體存儲器件(SRAM)的組成圖。圖7的半導體存儲器件包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線WL1和WL2，冗余字線RWL，位線對BL1與/BL1和BL2與/BL2，位線預(yù)充電控制信號線PCGL。
WLCG1～3表示字線控制信號，PCG表示位線預(yù)充電控制信號，A表示字線發(fā)生的斷線。
字線驅(qū)動器2是連接字線WL1～2的緩存器，將輸入的字線控制信號WLCG1～2通過字線WL1～2傳送到各存儲單元1。
冗余字線驅(qū)動器3是連接冗余字線RWL的緩存器，在字線WL1～2等存在缺陷時，通過冗余字線RWL將輸入的字線控制信號WLCG3傳送到各存儲單元1。
位線預(yù)充電控制信號線驅(qū)動器4是連接位線預(yù)充電控制信號線PCGL緩存器，將輸入的位線預(yù)充電控制信號PCG輸出到位線預(yù)充電控制信號線PCGL，使位線預(yù)充電電路5激活或非激活。
各存儲單元1連接一條字線(包括冗余字線)和一個位線對。
圖8是示出存儲單元1的具體組成的電路圖。圖8中，Q1和Q2是接入晶體管，Q3和Q4是驅(qū)動晶體管，Q5和Q6是負載晶體管，WL是字線，BL，/BL是位線對，VDD是電源端子。
接入晶體管Q1和Q2的柵極端子連接字線WL或冗余字線RWL，漏極端子分別連接位線對BL，/BL。
用驅(qū)動晶體管Q3和負載晶體管Q5構(gòu)成第1反相器，用驅(qū)動晶體管Q4和負載晶體管Q6構(gòu)成第2反相器。
第1反相器的輸出端子連接第2反相器的輸入端子，第2反相器的輸出端子連接第1反相器的輸入端子，從而構(gòu)成鎖存器。鎖存電路進行數(shù)據(jù)存儲保持。字線WL或RWL(包括冗余字線)為H電平的存儲單元1將存儲的數(shù)據(jù)輸出到位線對BL，/BL，或輸入通過位線對BL，/BL傳送的互補信號(數(shù)據(jù))。
圖9是示出位線預(yù)充電電路5的具體組成的電路圖。圖9中，Q7和Q8是預(yù)充電晶體管，Q9是均衡晶體管，BL和/BL是位線對，PCGL是位線預(yù)充電控制信號線，VDD是電源端子。
預(yù)充電晶體管Q7和Q8，均衡晶體管Q9的各柵極端子連接位線預(yù)充電控制信號線PCGL，以輸入位線預(yù)充電控制信號PCG。預(yù)充電晶體管Q7和Q8的漏極端子連接位線對BL，/BL，源極端子連接電源端子VDD。均衡晶體管Q9的源極端子和漏極端子分別連接位線對BL，/BL。
位線預(yù)充電電路5在位線預(yù)控制信號PCG為L電平時被激活，對位線對BL1，/BL1和BL2，/BL2進行預(yù)充電。該控制信號PCG為H電平時，電路5得不到激活，為高阻抗狀態(tài)。
下面，對以上那樣組成的半導體存儲器件說明其工作。首先說明字線不發(fā)生斷線A的情況。
全部字線驅(qū)動器2和冗余字線驅(qū)動器3都輸出L電平的字線控制信號WLCG1～3時，全部存儲單元1為高阻抗狀態(tài)(不進行數(shù)據(jù)輸入輸出的狀態(tài))。這時，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號線驅(qū)動器4的輸出信號)為L電平，位線預(yù)充電電路5為激活狀態(tài)。全部位線對BL，/BL由位線預(yù)充電電路5預(yù)充電到H電平(VDD電平)。
接著，位線預(yù)充電控制信號PCG為H電平時，該電路5為非激活狀態(tài)(高阻抗狀態(tài))。
全部的字線驅(qū)動器2和冗余字線驅(qū)動器3中，任何一個字線驅(qū)動器2和3輸出H電平時，通過字線WL或RWL輸入H電平的存儲單元1激活(執(zhí)行數(shù)據(jù)的寫入或讀出)。輸入H電平的字線控制信號WLCG的存儲單元1中，接入晶體管Q1和Q2的柵極導通，通過分別連接該晶體管Q1和Q2的位線對BL，/BL，執(zhí)行對所存電路Q3～Q6的數(shù)據(jù)寫入或讀出。
結(jié)束對存儲單元1的數(shù)據(jù)寫入或讀出，則字線控制信號WLCG從H電平回到L電平，使存儲單元1為高阻抗狀態(tài)。再次使位線預(yù)充電控制信號PCG為L電平，激活位線預(yù)充電電路5，將位線對BL，/BL預(yù)充電到H電平。以后，重復(fù)上述處理。
下面說明字線發(fā)生斷線A的情況。
假設(shè)在圖7的A所示的部分發(fā)生斷線。即使字線驅(qū)動器2通過發(fā)生斷線的字線WL1傳送H電平的字線控制信號，斷線處右側(cè)的字線WL1連接的存儲單元中也不能正常進行數(shù)據(jù)的寫入和讀出。
這時，通常利用下述方法進行冗余性挽救，以制成合格品的半導體存儲器件。使發(fā)生斷線的字線WL1為L電平(將該字線WL1的字線驅(qū)動器2的輸入端子接地)，從而該字線WL1連接的全部存儲單元1為高阻抗狀態(tài)。如果不發(fā)生斷線，在冗余字線驅(qū)動器3輸入該字線WL1的字線驅(qū)動器2中輸入的字線控制信號WLCG。該冗余字線驅(qū)動器3通過冗余字線RWL將字線控制信號WLCG傳送到存儲單元1，使該冗余字線RWL連接的存儲單元1執(zhí)行數(shù)據(jù)的寫入或讀出。利用將發(fā)生斷線的字線WL1連接的存儲單元置換為冗余字線RWL連接的存儲單元，半導體存儲器件能進行正常的數(shù)據(jù)寫入和讀出。
然而，上述已有的組成中存在以下所述的問題。
圖7中，即使發(fā)生斷線的字線WL1的字線驅(qū)動器2將其輸入端子接地，斷線處A點右側(cè)的字線WL1也總為浮動狀態(tài)。浮動狀態(tài)的字線WL1的電位為存儲單元1中接入晶體管Q1和Q2的柵壓門限值以上時，斷線處A點右側(cè)連接的全部存儲單元1常為激活狀態(tài)(總執(zhí)行數(shù)據(jù)寫入或讀出的狀態(tài))。
即使假設(shè)將發(fā)生斷線的字線WL1連接的存儲單元置換為冗余字線RWL連接的存儲單元，浮動狀態(tài)的字線所連接的存儲單元1也可能總以激活狀態(tài)留在存儲陣中。斷線的字線WL1以外的正常字線(圖7時為字線WL2或冗余字線RWL)為H電平時，連接在浮動狀態(tài)的字線WL1且總為激活狀態(tài)的存儲單元1與連接在正常字線且按照控制信號得到激活的存儲單元1之間通過位線對(圖7時為BL2和/BL2)，其數(shù)據(jù)發(fā)生沖突，有可能破壞正常字線所連接存儲單元1的數(shù)據(jù)。
而且，在位線預(yù)充電控制信號PCG為L電平，將位線對預(yù)充電到H電平的期間，產(chǎn)生流過貫穿電流的問題。以上對字線發(fā)生斷線的情況說明上述問題，但冗余字線斷線時也發(fā)生同樣的問題。

發(fā)明內(nèi)容
本發(fā)明用于解決上述已有問題，其目的在于提供一種能對字線的斷線故障進行較可靠冗余性挽救的半導體存儲器件。
本發(fā)明一觀點的半導體存儲器件，包括含一條以上冗余字線的多條字線，多個位線對，連接所述多條字線和所述多個位線對的多個存儲單元，連接所述多條字線的一端并且由多個字線控制信號分別控制的多個字線驅(qū)動器，和連接所述多條字線的另一端并且由位線預(yù)充電時激活的控制信號控制的多個字線控制元件。
本發(fā)明另一觀點的上述半導體存儲器件，用預(yù)充電控制信號和冗余選擇信號控制所述多個字線控制元件。
本發(fā)明又一觀點的上述半導體器件，用配置在由所述多個存儲單元組成的存儲單元陣外圍的虛擬存儲單元所具有的元件，形成所述多個字線控制元件。
本發(fā)明再一觀點的半導體存儲器件，包括含一條以上冗余字線的多條字線， 多個位線對，連接所述多條字線和所述多個位線對的多個存儲單元，連接所述多條字線的一端并且由多個字線控制信號分別控制的多個字線驅(qū)動器，連接所述多條字線的另一端并且由位線預(yù)充電時激活的控制信號控制的多個第1字線控制元件，和分別連接所述多條字線的兩端以外的部位并且由位線預(yù)充電時激活的控制信號控制的多個第2字線控制元件。
本發(fā)明再一觀點的上述半導體存儲器件，用預(yù)充電控制信號和冗余選擇信號控制所述多個第1字線控制元件和所述多個第2字線控制元件。
本發(fā)明再一觀點的上述半導體器件，用配置在由所述多個存儲單元組成的存儲單元陣外圍的虛擬存儲單元所具有的元件，形成所述多個第1字線控制元件和所述多個第2字線控制元件。
根據(jù)以上的組成，本發(fā)明的半導體存儲器件在含冗余字線的全部字線的遠端(與字線驅(qū)動器連接端相反的端。他端)連接由位線預(yù)充電時激活的控制信號控制的字線控制元件。該控制元件在位線對預(yù)充電期間使全部字線為存儲單元非激活狀態(tài)的電平。字線控制元件在位線對預(yù)充電周期以外的期間為高阻抗狀態(tài)。由此，防止發(fā)生斷電故障的字線連接的存儲單元與正常字線所連接存儲單元之間通過位線對產(chǎn)生數(shù)據(jù)沖突和對位線對預(yù)充電期間在發(fā)生斷電故障的字線連接的存儲單元與位線預(yù)充電電路之間流通貫穿電流。能對半導體存儲器件中字線的斷線故障可靠進行冗余性挽救。
本發(fā)明的半導體存儲器件在用冗余選擇信號控制字線控制元件，使字線不發(fā)生斷線故障時，位線預(yù)充電控制反相信號不變化。因此，不發(fā)生位線預(yù)充電控制反相信號的充放電信號，可降低半導體存儲器件耗電。
又，用虛擬存儲單元組成字線控制元件，因而能抑制半導體存儲器件布局面積的增加。最好不改變半導體基片的圖案，僅改變鋁布線，使虛擬存儲單元的元件用作字線控制元件。這樣，將虛擬存儲單元的元件轉(zhuǎn)用于字線控制元件，不對存儲單元陣的形狀加工產(chǎn)生不良影響。
還在含冗余字線的全部字線的遠端(與字線驅(qū)動器連接端相反的端。他端)和遠端以外的部位連接由位線預(yù)充電時激活的控制信號控制的字線控制元件。由此，防止發(fā)生斷電故障的字線連接的存儲單元與正常字線所連接存儲單元之間通過位線對產(chǎn)生數(shù)據(jù)沖突和對位線對預(yù)充電期間在發(fā)生斷電故障的字線連接的存儲單元與位線預(yù)充電電路之間流通貫穿電流。能提高半導體存儲器件中可對字線斷線故障進行冗余性挽救的概率。
又，在用冗余選擇信號控制字線控制元件，使字線不發(fā)生斷線故障時，位線預(yù)充電控制反相信號不變化。因此，不發(fā)生位線預(yù)充電控制反相信號的充放電信號，可降低半導體存儲器件耗電。
又，用虛擬存儲單元組成字線控制元件，因而能抑制半導體存儲器件布局面積的增加。
本發(fā)明的新特征僅為所附權(quán)利要求范圍具體記述的特征，但在從以下詳細說明結(jié)合附圖理解其他目的和特征的同時，會對組成和內(nèi)容兩方面更好理解并評價本發(fā)明。


圖1是本發(fā)明實施例1的半導體存儲器件的組成圖。
圖2是本發(fā)明實施例2的半導體存儲器件的組成圖。
圖3是示出本發(fā)明實施例3的半導體存儲器件的存儲單元陣的組成圖。
圖4是示出本發(fā)明實施例3的半導體存儲器件中一例使用虛擬存儲單元構(gòu)成字線控制元件的具體電路組成的圖。
圖5是本發(fā)明實施例4的半導體存儲器件的組成圖。
圖6是本發(fā)明實施例5的半導體存儲器件的組成圖。
圖7是已有技術(shù)例的半導體存儲器件的組成圖。
圖8是示出存儲單元具體電路組成的圖。
圖9是示出位線預(yù)充電電路的具體電路組成的圖。
附圖的一部分或全部按圖示為目的的概要表現(xiàn)畫出，未必限于忠實畫出這里所示的要素的實際相對大小和位置。
具體實施形態(tài)下面，說明作為本發(fā)明半導體存儲器件較佳實施形態(tài)的實施例1至實施例5。
實施例1圖1示出本發(fā)明實施例1的半導體存儲器件(SRAM)的組成圖。
圖1的半導體存儲器件包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制元件6，反相器7，字線WL1～2，冗余字線RWL，位線對BL1～2和/BL1～2以及位線預(yù)充電控制信號線PCGL。
WLCG1～3表示字線控制信號，PCG表示位線預(yù)充電控制信號，/PCG表示位線預(yù)充電控制反相信號，A表示字線發(fā)生斷線。
字線驅(qū)動器2是連接字線WL1～2的一端的緩存器，通過字線WL1～2將輸入的字線控制信號WLCG1～2傳送到各存儲單元1。
冗余字線驅(qū)動器3是連接冗余字線RWL的一端的緩存器，通過冗余字線RWL將輸入的字線控制信號WLCG3傳送到各存儲單元1。
位線預(yù)充電控制信號線驅(qū)動器4是連接位線預(yù)充電控制信號線PCGL的緩存器，將輸入的位線預(yù)充電控制信號PCG輸出到位線預(yù)充電控制信號線PCGL，使位線預(yù)充電電路5激活或非激活。各存儲單元1連接一條字線WL和RWL(含冗余字線)以及一個位線對。反相器7輸入位線預(yù)充電控制信號PCG，將作為其反相信號的位線預(yù)充電控制反相信號/PCG傳送到各字線控制元件6。
連接在含冗余字線的全部字線WL1～2和RWL的他端(與字線驅(qū)動器2和冗余字線驅(qū)動器3連接的字線等的一端相反的端。遠端)的字線控制元件6(實施例中為FET(場效應(yīng)晶體管))在位線預(yù)充電控制信號PCG為L電平(位線預(yù)充電控制反相信號/PCG為H電平)時，使含冗余字線的全部字線WL1～2和RWL為L電平，而在位線預(yù)充電控制信號PCG為H電平(位線預(yù)充電控制反相信號/PCG為L電平)時，成為高阻抗狀態(tài)。
圖8示出存儲單元1的具體電路組成，圖9示出位線預(yù)充電電路5的具體電路組成。其說明與已有技術(shù)例相同，因而省略。
下面，對以上那樣組成的本實施例的半導體存儲器件說明其工作。
首先，說明字線不發(fā)生斷線的情況。
全部字線驅(qū)動器2和冗余字線驅(qū)動器3輸出L電平的字線控制信號WLCG1～3時，全部存儲單元1為高阻抗狀態(tài)(不進行數(shù)據(jù)輸入輸出的狀態(tài))。接著，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號驅(qū)動器4的輸出信號)變成L電平，位線預(yù)充電電路5成為激活狀態(tài)。全部位線對BL，/BL由位線預(yù)充電電路5預(yù)充電到H電平(VDD電平)。這時，位線預(yù)充電控制反相信號/PCG由反相器7變成H電平，全部字線控制元件6的柵極導通，使含冗余字線的全部字線WL1～2和RWL為L電平。這時，全部字線驅(qū)動器2和冗余字線驅(qū)動器3都同樣輸出L電平(2個輸出信號不相互競爭)。因此，字線控制元件6的輸出信號與字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號不發(fā)生沖突。
接著，位線預(yù)充電控制信號PCG為H電平時，位線預(yù)充電電路5全部成為非激活狀態(tài)(高阻抗狀態(tài))。全部字線驅(qū)動器2和冗余字線驅(qū)動器3中的任一字線驅(qū)動器2或3輸出H電平，則通過字線(含冗余字線)WL或RWL輸入H電平的存儲單元1激活(執(zhí)行數(shù)據(jù)的寫入或讀出)。這時，位線預(yù)充電控制反相信號/PCG變化到L電平，因而含冗余字線的全部字線上連接的字線控制元件6的柵極全部阻斷(高阻抗狀態(tài))。因此，字線控制元件6不妨礙激活的存儲單元1通過字線WL或RWL(含冗余字線)進行的數(shù)據(jù)寫入或讀出。輸入H電平的字線控制信號WLCG的存儲單元1中，接入晶體管Q1和Q2的柵極導通，通過分別連接接入晶體管Q1和Q2的位線對BL，/BL，執(zhí)行對所存電路Q3～Q6的數(shù)據(jù)寫入或讀出。
完成對存儲單元1的數(shù)據(jù)寫入或讀出，則字線控制信號從H電平回到L電平，存儲單元1成為非激活狀態(tài)(高阻抗狀態(tài))。位線預(yù)充電控制信號PCG再次成為L電平，激活位線預(yù)充電電路5，將全部位線對BL，/BL預(yù)充電到H電平(VDD電平)。這時，位線預(yù)充電控制反相信號/PCG為H電平，全部字線控制元件6的柵極導通，使全部字線WL1～2和冗余字線RWL為L電平。全部字線驅(qū)動器2和冗余字線驅(qū)動器3都同樣輸出L電平(2個輸出信號不相互競爭)。因此，字線控制元件6不影響字線驅(qū)動器2和冗余字線驅(qū)動器3的字線的信號電平。以后，重復(fù)上述處理。
如上文所述，字線不發(fā)生斷線時本實施例的半導體存儲器件工作與已有技術(shù)例沒有區(qū)別。
說明字線發(fā)生斷線A的情況。
發(fā)生斷線A的字線(圖1時的WL1)借助冗余性挽救，置換成冗余字線RWL。使發(fā)生斷線A的字線WL1為L電平(將該字線WL1的字線驅(qū)動器2的輸入端子接地)，從而該字線WL1連接的存儲單元1成為非激活狀態(tài)(到阻抗狀態(tài))。
全部字線驅(qū)動器2和冗余字線驅(qū)動器3輸出L電平的字線控制信號WLCG1～3時，全部存儲單元1成為到阻抗狀態(tài)(不進行數(shù)據(jù)輸入輸出的狀態(tài))。接著，位線預(yù)充電控制信號PCG(位線預(yù)充電控制信號線驅(qū)動器4的輸出信號)成為L電平，位線預(yù)充電電路5變成激活狀態(tài)。全部位線對由位線預(yù)充電電路5預(yù)充電到H電平(VDD電平)。這時，位線預(yù)充電控制反相信號/PCG由反相器7變成H電平，全部字線控制元件6的柵極導通，使含冗余字線的全部字線WL1～2和RWL為L電平。這時，由于全部字線驅(qū)動器2和冗余字線驅(qū)動器3都同樣輸出L電平，字線控制元件6的輸出信號與字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號不相互競爭。即使字線WL1發(fā)生斷線A，也由于字線控制元件6為激活狀態(tài)，字線WL1的斷線處A右則部分為L電平，不成為浮動狀態(tài)。
接著，位線預(yù)充電控制信號PCG變成H電平時，位線預(yù)充電電路5全部成為非激活狀態(tài)(高阻抗狀態(tài))。此后，全部字線驅(qū)動器2和冗余字線驅(qū)動器3中任一字線驅(qū)動器2或3輸出H電平，則通過字線WL或RWL(含冗余字線)輸入H電平的存儲單元1激活(執(zhí)行數(shù)據(jù)的寫入或讀出)。這時，位線預(yù)充電控制反相信號/PCG變化到L電平，因而含冗余字線的全部字線連接的字線控制元件6的柵極全部阻斷(高阻抗狀態(tài))。因此，字線WL1的斷線處A右側(cè)的部分成為浮動狀態(tài)(該斷線處A左側(cè)部分由字線驅(qū)動器2驅(qū)動為L電平)。然而，其前將位線對BL，/BL預(yù)充電到H電平的周期中，利用字線控制元件6將字線WL1斷線處A右側(cè)部分預(yù)充電到L電平，因而在其他任一字線為H電平的周期(位線預(yù)充電控制信號PCG為H電平的周期)，字線WL1斷線處A右側(cè)部分不會上升到存儲單元1中接入晶體管Q1和Q2的柵壓門限值以上的電位。
因此，即使字線WL1存在斷線A的情況下，也僅成為H電平的其他任一字線連接的存儲單元1中接入晶體管Q1和Q2為導通，通過分別連接接入晶體管Q1和Q2的位線對BL，/BL執(zhí)行對鎖存電路Q3～Q6的數(shù)據(jù)寫入或讀出(存儲單元1激活)。
完成對存儲單元1的數(shù)據(jù)寫入或讀出，則該字線控制信號從H電平回到L電平，全部存儲單元1成為非激活狀態(tài)(到阻抗狀態(tài))。位線預(yù)充電控制信號PCG再次成為L電平，激活位線預(yù)充電電路5，將全部位線對BL，/BL預(yù)充電到H電平(VDD電平)。這時，位線預(yù)充電控制反相信號/PCG成為H電平，全部字線控制元件6的柵極導通，使含冗余字線的全部字線WL1～2和RWL為L電平。即使假設(shè)字線WL1發(fā)生斷線A，斷線處A右側(cè)的字線WL1也由字線控制元件6控制為L電平，不成為浮動狀態(tài)。由于全部字線驅(qū)動器2和冗余字線驅(qū)動器3都同樣輸出L電平，字線控制元件6的輸出信號與字線驅(qū)動器2和冗余字線驅(qū)動器3的輸出信號不相互競爭。以后，重復(fù)上述處理。
為了可靠挽救字線的斷線故障，字線控制元件6連接含冗余字線的全部字線，而且連接離開字線驅(qū)動器2和冗余字線驅(qū)動器3所連接的字線的一端最遠處(字線等的遠端。他端)。這是因為如果字線控制元件6不連接字線或冗余字線的遠端，則在從字線控制元件6的連接處到字線或冗余字線的遠端的范圍發(fā)生字線斷線故障時，不能挽救半導體存儲器件。
為了將本發(fā)明的內(nèi)容說明得容易理解，圖1的半導體存儲器件用數(shù)量少的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制元件等構(gòu)成，但各元件的數(shù)量可分別為多個(或數(shù)量多)，其效果與本實施例相同，這當然不用說明。
如上文那樣，在含冗余字線的全部字線的遠端(離開字線驅(qū)動器連接端最遠處)連接由位線預(yù)充電控制信號控制的字線控制元件，因而本發(fā)明的半導體存儲器件中，防止發(fā)生斷線的字線上連接的存儲單元與正常字線連接的存儲單元之間通過位線對發(fā)生數(shù)據(jù)沖突和對位線對預(yù)充電期間發(fā)生斷線故障的字線連接的存儲單元與位線預(yù)充電電路之間流通貫穿電流。能以高概率對字線的斷線故障進行冗余性挽救。
由于全部字線控制元件由共用信號(位線預(yù)充電控制反相信號)加以控制，不會增大半導體存儲器件的布線密度。例如與全部字線和冗余字線的兩端分別連接字線驅(qū)動器的半導體存儲器件相比，本發(fā)明的半導體存儲器件容易設(shè)計鋁布線圖案。
實施例2圖2示出本發(fā)明實施例2的半導體存儲器件(SRAM)的組成圖。
圖2的半導體存儲器件包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制元件6，NOR電路8，字線WL1～2，冗余字線RWL，位線對BL1～2和/BL1～2以及位線預(yù)充電控制信號線PCGL。
WLCG1～3表示字線控制信號，PCG表示位線預(yù)充電控制信號，/PCG表示位線預(yù)充電控制反相信號，A表示字線發(fā)生斷線。
圖8示出存儲單元1的具體電路組成，圖9示出位線預(yù)充電電路5的具體電路組成。各字線控制元件6連接離開字線驅(qū)動器2和冗余字線驅(qū)動器3分別連接的字線(含冗余字線)的一端最遠處(遠端)。
本實施例的半導體存儲器件的組成為將圖1所示實施例1的半導體存儲器件的反相器7的部分置換成用位線預(yù)充電控制信號PCG和冗余選擇信號RED控制的NOR電路8。
下面，對以上那樣組成的本實施例的半導體存儲器件說明其工作。
在實施例1的情況下，位線預(yù)充電控制信號PCG變化時，隨著該信號的變化，位線預(yù)充電控制反相信號/PCG也同時變化。然而，全部字線不發(fā)生斷線故障時，字線控制元件6可常為非激活狀態(tài)(阻斷狀態(tài))，所以位線預(yù)充電控制反相信號/PCG不需要變化，可總固定為L電平。
因此，利用NOR電路8控制位線預(yù)充電控制反相信號，該電路8輸入字線不發(fā)生斷線故障時(不使用冗余字線時)輸出H電平并且在字線發(fā)生斷線故障時(使用冗余字線時)輸出L電平的冗余選擇信號RED和位線預(yù)充電控制信號PCG。也就是說，僅在位線預(yù)充電控制信號PCG為L電平且冗余選擇信號RED為L電平時，位線預(yù)充電控制信號/PCG成為H電平，字線控制元件6為全部激活狀態(tài)，并且全部字線成為L電平。
不發(fā)生斷線故障時，NOR電路8起與反相器相同的作用，圖2所示本實施例的電路圖進行與圖1所示實施例1的電路圖相同的工作。
字線不發(fā)生斷線故障時，冗余選擇信號RED輸出H電平，因而位線預(yù)充電控制反相信號/PCG固定為L電平，字線控制元件6全部常為非激活狀態(tài)(阻斷狀態(tài))。
如實施例1所說明，為了可靠挽救字線的斷線故障，字線控制元件6連接含冗余字線的全部字線，并且連接離開字線驅(qū)動器2和冗余字線驅(qū)動器3所連接字線等的一端最遠處(字線等的遠端)。
為了將本發(fā)明的內(nèi)容說明得容易理解，圖2的半導體存儲器件用數(shù)量少的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制元件等構(gòu)成，但各元件的數(shù)量可分別為多個(或數(shù)量多)，其效果與本實施例相同，這當然不用說明。
如上文那樣，本發(fā)明的半導體存儲器件中，字線不發(fā)生斷線故障時，冗余選擇信號不使位線預(yù)充電控制反相信號變化。因此，不發(fā)生位線預(yù)充電控制反相信號的充放電電流，半導體存儲器件可降低耗電。
實施例3圖3示出本發(fā)明實施例3的半導體存儲器件(SRAM)的組成圖。
圖3的半導體存儲器件包括存儲單元1，虛擬存儲單元1d，字線驅(qū)動器2，冗余字線驅(qū)動器3，存儲單元陣9，虛擬存儲單元陣10，字線WL1～2，冗余字線RWL，位線對BL1～2和/BL1～2以及虛擬位線對DBL1～2和/DBL1～2(也包括位線預(yù)充電電路5等，但圖中未示出)。
圖3中存儲單元1和虛擬存儲單元1d的具體電路組成與圖8中所示的組成相同。
近年來，半導體器件中，隨著工藝微細化，為了穩(wěn)定加工存儲單元陣9的形狀，如圖3所示，一般進行在存儲單元陣9的外圍配置虛擬存儲單元陣10。虛擬存儲單元1d通常包括與存儲單元1相同的組成。虛擬存儲單元1d僅配置在存儲單元陣10外圍，不像存儲單元1那樣用于保持數(shù)據(jù)存儲，與電路工作無關(guān)。
圖4示出實施例3的半導體存儲器件中虛擬存儲單元的一例具體電路圖。本實施例的半導體存儲器件，其特征為將虛擬存儲單元的一個接入晶體管用作位線控制元件。
圖4中，Q1是接入晶體管，Q3和Q4是驅(qū)動晶體管，Q5和Q6是負載晶體管，WL表示字線，DBL和/DBL表示虛擬位線對，VDD表示電源端子。
作為常規(guī)晶體管起作用的Q2在實施例3中用作字線控制元件。
接入晶體管Q2的柵極端子輸入位線預(yù)充電控制反相信號/PCG，其漏極端子連接字線WL，源極端子接地。利用這樣的結(jié)構(gòu)，能用虛擬存儲單元1d組成字線控制元件6。最好不改變半導體基片的圖案，僅通過改變鋁布線執(zhí)行將接入晶體管Q2轉(zhuǎn)換成位線控制元件。這樣，即使將接入晶體管Q2用作位線控制元件，也無損于存儲單元陣9的形狀加工穩(wěn)定性。
如上文那樣，對實施例1和實施例2所示的字線控制元件6采用組成圖3中虛擬存儲單元1d的任一晶體管，則能抑制布局面積的增加。
實施例4圖5示出本發(fā)明實施例4的半導體存儲器件(SRAM)的組成圖。
圖5的半導體存儲器件包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制元件6，反相器7，字線WL1～2，冗余字線RWL，位線對BL1～4和/BL1～4以及位線預(yù)充電控制信號線PCGL。
WLCG1～3表示字線控制信號，PCG表示位線預(yù)充電控制信號，/PCG1～2表示位線預(yù)充電控制反相信號，A和B表示字線發(fā)生斷線。
圖8示出存儲單元1的具體電路組成，圖9示出位線預(yù)充電電路5的具體電路組成。
本實施例的半導體存儲器件包括與實施例1類似的組成。實施例1中，僅在離開字線驅(qū)動器和冗余字線驅(qū)動器連接的字線的一端最遠處(遠端)連接字線控制元件6，但本實施例中，字線兩端以外的部位(字線驅(qū)動器和冗余字線驅(qū)動器連接的字線的一端及其遠端以外的部位)也連接字線控制元件。
如圖5所示，多個反相器7輸入位線預(yù)充電控制信號PCG，并且分別輸出位線預(yù)充電控制反相信號/PCG1和/PCG2。利用該信號/PCG1和/PCG2控制各字線控制元件6。該元件6的工作與實施例1相同。
下面，對以上那樣組成的本實施例的半導體存儲器件說明其工作。
實施例1和實施例2的電路結(jié)構(gòu)能處理同一字線中僅發(fā)生一處斷線的情況(的A)，但同一字線中多處(A和B，如圖5所示)發(fā)生字線斷線時不能處理。即，圖5中，如果不連接用位線預(yù)充電控制反相信號/PCG2控制的字線控制元件6，斷線處A和B之間的字線就處于浮動狀態(tài)。于是，存儲單元數(shù)據(jù)發(fā)生沖突，可能產(chǎn)生破壞正常字線所連接存儲單元1的數(shù)據(jù)和對位線對進行預(yù)充電期間在存儲單元與位線預(yù)充電電路之間流通貫穿電流的問題。
本實施例中，如圖5所示，在含冗余字線的全部字線的遠端(與字線驅(qū)動器2和冗余字線驅(qū)動器3連接的字線等的一端相反的他端)和全部字線兩端以外的部位連接字線控制元件6，從而解決上述問題。
本實施例，如圖5所示，在同一字線中發(fā)生2處斷線。然而，發(fā)生3處以上斷線時，利用在含冗余字線的全部字線的遠端和字線兩端以外的多個部位連接字線控制元件6，能以較高的概率解決上述問題。
為了將本發(fā)明的內(nèi)容說明得容易理解，圖5的半導體存儲器件用數(shù)量少的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制元件等構(gòu)成，但各元件的數(shù)量可分別為多個(或數(shù)量多)，其效果與本實施例相同，這當然不用說明。
如上文那樣，本發(fā)明的半導體存儲器件，利用在含冗余字線的全部字線的遠端和字線兩端以外的一個以上部位連接由位線預(yù)充電控制信號控制的字線控制元件，防止發(fā)生多處斷線的一條字線連接的存儲單元與正常字線連接的存儲單元之間通過位線對數(shù)據(jù)相互沖突和對位線對進行預(yù)充電期間發(fā)生多處斷線故障的一條字線連接存儲單元與位線預(yù)充電電路之間流通貫穿電流。能提高可對半導體存儲器件中字線斷線故障進行冗余性挽救的概率。
本實施例與實施例3的發(fā)明組合，將組成圖3所示虛擬存儲單元1d的任一晶體管(圖8的晶體管Q1～Q6)用作字線控制元件6，能抑制半導體存儲器件布局面積的增加。
實施例5圖6示出本發(fā)明實施例5的半導體存儲器件(SRAM)的組成圖。
圖6的半導體存儲器件包括存儲單元1，字線驅(qū)動器2，冗余字線驅(qū)動器3，位線預(yù)充電控制信號線驅(qū)動器4，位線預(yù)充電電路5，字線控制元件6，NOR電路8，字線WL1～2，冗余字線RWL，位線對BL1～4和/BL1～4以及位線預(yù)充電控制信號線PCGL。
WLCG1～3表示字線控制信號，PCG表示位線預(yù)充電控制信號，/PCG1～2表示位線預(yù)充電控制反相信號，A和B表示字線發(fā)生斷線。
圖8示出存儲單元1的具體電路組成，圖9示出位線預(yù)充電電路5的具體電路組成。
本實施例的半導體存儲器件包括與實施例2相同的組成。實施例2中，僅在離開字線的字線驅(qū)動器2或冗余字線驅(qū)動器3的連接端最遠處(遠端)連接字線控制元件6，但本實施例，其特征為在離開字線的字線驅(qū)動器或冗余字線驅(qū)動器的連接端最遠處(遠端)以外的部位(字線兩端以外的部位)也連接字線控制元件6。
圖6所示本實施例的半導體存儲器件電路圖，其組成為將圖5所示實施例4的半導體存儲器件電路圖的反相器7置換成用位線預(yù)充電控制信號PCG和冗余選擇信號RED控制的NOR電路8。
下面，對以上那樣組成的本實施例的半導體存儲器件說明其工作。
在實施例4的情況下，位線預(yù)充電控制信號PCG變化時，隨著該信號變化，位線預(yù)充電控制反相信號/PCG1和/PCG2也同時變化。然而，字線不發(fā)生斷線故障時，字線控制元件6可總為非激活狀態(tài)，因而位線預(yù)充電控制反相信號/PCG1和/PCG2可常固定于L電平，不需要變化。
于是，本實施例中利用NOR電路8控制位線預(yù)充電控制反相信號，該電路8輸入字線不發(fā)生斷線故障時輸出H電平并且字線發(fā)生故障時輸出L電平的冗余選擇信號RED和位線預(yù)充電控制信號PCG。僅在位線預(yù)充電控制信號PCG為L電平且冗余選擇信號RED為L電平時，位線預(yù)充電控制反相信號/PCG1，/PCG2成為H電平，字線控制元件6全部為激活狀態(tài)，全部字線成為L電平。
發(fā)生斷線故障時(冗余選擇信號RED變成L電平)，NOR電路8起與反相器相同的作用，圖6所示本實施例電路圖進行與圖5所示實施例4的電路圖相同的工作。
字線不發(fā)生斷線故障時，冗余選擇信號RED輸出H電平，因而位線預(yù)充電控制反相信號/PCG固定為L電平，字線控制元件6全部為非激活狀態(tài)(高阻抗狀態(tài))。
本實施例，如圖6所示，在同一字線中發(fā)生2處斷線。然而，發(fā)生3處以上斷線時，利用在含冗余字線的全部字線的遠端和字線兩端以外的多個部位連接字線控制元件6，能以較高的概率解決上述問題(存儲單元的數(shù)據(jù)相互沖突而破壞和對位線對進行預(yù)充電期間流通貫穿電流)。
為了將本發(fā)明的內(nèi)容說明得容易理解，圖6的半導體存儲器件用數(shù)量少的存儲單元，字線驅(qū)動器，冗余字線驅(qū)動器，字線，冗余字線，位線對，字線控制元件等構(gòu)成，但各元件的數(shù)量可分別為多個(或數(shù)量多)，其效果與本實施例相同，這當然不用說明。
如上文那樣，本發(fā)明的半導體存儲器件中，字線不發(fā)生斷線故障時，采用冗余選擇信號，使位線預(yù)充電控制反相信號不變化。因此，位線預(yù)充電控制反相信號不發(fā)生充放電電流，可降低半導體存儲器件耗電。
本實施例與實施例3的發(fā)明組合，將組成圖3所示虛擬存儲單元1d的任一晶體管(圖8的晶體管Q1～Q6)用作字線控制元件6，能抑制半導體存儲器件布局面積的增加。
上述實施例的半導體存儲器件是SRAM，但不受此限制，也可以是例如DRAM。
如以上所說明，本實施例的半導體存儲器件利用在含冗余字線的全部字線的遠端連接由位線預(yù)充電控制信號控制的字線控制元件，防止發(fā)生斷線故障的字線連接的存儲單元與正常字線連接的存儲單元之間通過位線對數(shù)據(jù)相互沖突和對位線對進行預(yù)充電期間發(fā)生斷線故障的字線連接的存儲單元與位線預(yù)充電電路之間流通貫穿電流。因此，能對半導體存儲器件中字線的斷線故障可靠地進行冗余性挽救。
本發(fā)明的半導體存儲器件利用在含冗余字線的全部字線的遠端和字線兩端以外的一個以上部位連接由位線預(yù)充電控制信號控制的字線控制元件，防止發(fā)生多處斷線的一條字線連接的存儲單元與正常字線連接的存儲單元之間通過位線對數(shù)據(jù)相互沖突和對位線對進行預(yù)充電期間發(fā)生多處斷線故障的一條字線連接存儲單元與位線預(yù)充電電路之間流通貫穿電流。因此，能提高可對半導體存儲器件中字線斷線故障進行冗余性挽救的概率。
再者，用冗余選擇信號控制字線控制元件，使字線不發(fā)生斷線故障時，位線預(yù)充電控制反相信號不變化。因此，位線預(yù)充電控制反相信號不產(chǎn)生充放電電流，可降低半導體存儲器件耗電。
又，用虛擬存儲單元組成字線控制元件，因而能抑制半導體存儲器件布局面積的增加。
以某種詳細程度對較佳實施形態(tài)說明了本發(fā)明，但該較佳實施形態(tài)當前所揭示內(nèi)容的細節(jié)當然應(yīng)該變化，并且能不脫離所申請權(quán)利要求書的范圍和思想而實現(xiàn)各要素的組合和順序的變化。
權(quán)利要求
1.一種半導體存儲器件，其特征在于，包括含一條以上冗余字線的多條字線，多個位線對，連接所述多條字線和所述多個位線對的多個存儲單元，連接所述多條字線的一端并且由多個字線控制信號分別控制的多個字線驅(qū)動器，和連接所述多條字線的另一端并且由位線預(yù)充電時激活的控制信號控制的多個字線控制元件。
2.如權(quán)利要求1所述的半導體存儲器件，其特征在于，用預(yù)充電控制信號和冗余選擇信號控制所述多個字線控制元件。
3.如權(quán)利要求1或2所述的半導體器件，其特征在于，用配置在由所述多個存儲單元組成的存儲單元陣外圍的虛擬存儲單元所具有的元件，形成所述多個字線控制元件。
4.一種半導體存儲器件，其特征在于，包括含一條以上冗余字線的多條字線，多個位線對，連接所述多條字線和所述多個位線對的多個存儲單元，連接所述多條字線的一端并且由多個字線控制信號分別控制的多個字線驅(qū)動器，連接所述多條字線的另一端并且由位線預(yù)充電時激活的控制信號控制的多個第1字線控制元件，和分別連接所述多條字線的兩端以外的部位并且由位線預(yù)充電時激活的控制信號控制的多個第2字線控制元件。
5.如權(quán)利要求4所述的半導體存儲器件，其特征在于，用預(yù)充電控制信號和冗余選擇信號控制所述多個第1字線控制元件和所述多個第2字線控制元件。
6.如權(quán)利要求4或5所述的半導體器件，其特征在于，用配置在由所述多個存儲單元組成的存儲單元陣外圍的虛擬存儲單元所具有的元件，形成所述多個第1字線控制元件和所述多個第2字線控制元件。
全文摘要
本發(fā)明的半導體存儲器件包括含一條以上冗余字線的多條字線，多個位線對，連接所述多條字線和所述多個位線對的多個存儲單元，連接所述多條字線的一端并且由多個字線控制信號分別控制的多個字線驅(qū)動器，和連接所述多條字線的另一端并且由位線預(yù)充電時激活的控制信號控制的多個字線控制元件。
文檔編號G11C29/04GK1461010SQ0313073
公開日2003年12月10日 申請日期2003年5月13日 優(yōu)先權(quán)日2002年5月13日
發(fā)明者山上由展 申請人:松下電器產(chǎn)業(yè)株式會社