專利名稱：負(fù)微分電阻場(chǎng)效應(yīng)晶體管及其電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件，本發(fā)明更特別地涉及改進(jìn)型負(fù)微分電阻(NDR)FET以及采用該改進(jìn)型負(fù)微分電阻(NDR)FET的電路。本發(fā)明可以應(yīng)用于包括在SOI上、特別是用于其中希望將NDR FET器件與傳統(tǒng)FET以及其它類似邏輯/存儲(chǔ)電路集成在一起的應(yīng)用以及存儲(chǔ)器應(yīng)用的各式各樣的半導(dǎo)體集成電路。
背景技術(shù)：
在King等人于2000年6月22日提交的以下專利申請(qǐng)中序列號(hào)為09/603,101、標(biāo)題為“A CMOS-PROCESS COMPATIBLE，TUNABLE NDR(NEGATIVE DIFFERENTIAL RESISTANCE)DEVICE AND METHOD OF OPERATING SAME”；以及序列號(hào)為09/603,102、標(biāo)題為“CHARGE TRAPPING DEVICE AND METHODFOR IMPLEMENTING A TRANSISTOR HAVING A NEGATIVEDIFFERENTIAL RESISTANCE MODE”；以及序列號(hào)為09/602,658、標(biāo)題為“COMS COMPATIBLE FPOCESS FOR MAKENG ATUNABLE NEGATIVE DIFFERENTIAL RESISTANCE(NDR)DEVICE”公開(kāi)了一種新型CMOS兼容、NDR容許(capable)RET，在此引用這些專利申請(qǐng)供參考，如同在此進(jìn)行了全面說(shuō)明。在這些資料中，對(duì)這種器件的優(yōu)點(diǎn)進(jìn)行了很好地描述，在此不再重復(fù)。
在優(yōu)選實(shí)施例中，該器件通常利用電介質(zhì)層建立電荷陷獲區(qū)域，該區(qū)域迅速陷獲/去陷獲(detrap)載流子。為了實(shí)現(xiàn)要求的NDR效應(yīng)，解釋了多種用于形成所述陷獲的不同技術(shù)。然而，顯然，其它處理技術(shù)(和/或King等人描述的處理過(guò)程的更優(yōu)化處理過(guò)程)有利于擴(kuò)大這種器件的可用性。
當(dāng)前的趨勢(shì)也是使用所謂絕緣硅(Silicon-on-insulator)襯底。預(yù)期該技術(shù)在未來(lái)的幾年中將得到迅速發(fā)展，但是迄今為止，在這種環(huán)境下，僅實(shí)現(xiàn)了兩端NDR二極管。因此，在這種技術(shù)中，需要一種與傳統(tǒng)FET同樣容易集成的NDR器件。
另一個(gè)發(fā)展趨勢(shì)是將NDR器件用作SRAM存儲(chǔ)單元和其它電路應(yīng)用的負(fù)載元件。迄今為止，這種NDR器件局限于兩端、二極管型結(jié)構(gòu)，這樣存在運(yùn)行限制，而且利用CMOS處理的集成過(guò)程復(fù)雜。此外，例如，利用單溝道技術(shù)，不能實(shí)現(xiàn)低功率存儲(chǔ)單元，當(dāng)前的方法局限于其中既需要p型又需要n型晶體管的傳統(tǒng)CMOS。因此，顯然，必然需要一種用于這種應(yīng)用的低成本、容易集成NDR解決方案。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是克服現(xiàn)有技術(shù)的上述缺陷。
本發(fā)明的另一個(gè)目的是提供一種包括對(duì)King等人描述的NDRFET所做附加變型和改進(jìn)的NDR FET。
本發(fā)明的又一個(gè)目的是提供一種附加類型陷獲層和/或可以有利地用于NDR FET的新型電荷陷阱。
本發(fā)明的另一個(gè)目的是提供一種嵌入SOI襯底內(nèi)的NDR FET。
本發(fā)明的又一個(gè)目的是提供一種用于實(shí)現(xiàn)邏輯電路和存儲(chǔ)電路的新型通用低功率、單溝道技術(shù)。
本發(fā)明的又一個(gè)目的是提供一種更具柔性而且更容易(比現(xiàn)有技術(shù)NDR二極管器件)集成到傳統(tǒng)半導(dǎo)體電路內(nèi)、包括SRAM存儲(chǔ)單元的改進(jìn)型NDR器件。
本發(fā)明的第一方面實(shí)現(xiàn)這些以及其它目的，本發(fā)明的第一方面包括半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底以及位于該半導(dǎo)體襯底上的電介質(zhì)層(柵極絕緣層)，以致在半導(dǎo)體襯底與電介質(zhì)層之間形成交界面區(qū)域。配置于交界面區(qū)域內(nèi)的多個(gè)載流子陷獲點(diǎn)，以陷獲利用控制電場(chǎng)電偏置從而從溝道移動(dòng)到交界面區(qū)域內(nèi)的載流子。因此，溝道內(nèi)的電流從與導(dǎo)通條件有關(guān)的第一電流值變到與非導(dǎo)通條件有關(guān)的第二電流值，其中第二電流值基本小于第一電流值。
在優(yōu)選實(shí)施例中，交界面區(qū)域內(nèi)的陷獲點(diǎn)的陷阱能級(jí)高于溝道的導(dǎo)帶邊緣。此外，陷阱能級(jí)被設(shè)置成使所述陷獲點(diǎn)主要陷獲流入溝道內(nèi)的熱載流子(而不是普通載流子)，以避免干擾FET的工作。為了實(shí)現(xiàn)該效果，將陷阱能級(jí)設(shè)置為高于導(dǎo)帶邊緣0.5eV。所述半導(dǎo)體結(jié)構(gòu)被結(jié)合作為絕緣柵極場(chǎng)效應(yīng)晶體管的一部分，另外，在第一工作區(qū)域，絕緣柵極場(chǎng)效應(yīng)晶體管的性能類似于傳統(tǒng)FET，而在第二工作區(qū)域還具有NDR能力。
在優(yōu)選實(shí)施例中，熱載流子穿過(guò)溝道到達(dá)陷獲點(diǎn)，但是不激發(fā)該熱載流子以穿過(guò)溝道到達(dá)交界面區(qū)域的導(dǎo)帶。而且不是象傳統(tǒng)NDR器件要求的那種需要具有匹配導(dǎo)帶以便于進(jìn)行隧道處理的交界面區(qū)域。
此外，在優(yōu)選實(shí)施例中，NDR FET與傳統(tǒng)絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)共享一個(gè)或者多個(gè)公用結(jié)構(gòu)，一組公用處理操作可以為集成電路制造兩種類型的元件。
在其它變型中，陷獲點(diǎn)可以包括在蒸汽環(huán)境下產(chǎn)生的基于水的陷阱。NDR FET使用對(duì)其植入了p型摻雜劑的n型溝道，以便可以建立有助于使所述載流子從所述溝道移動(dòng)到所述陷獲點(diǎn)的較強(qiáng)偏置電場(chǎng)。
在本發(fā)明的另一個(gè)方面，存儲(chǔ)單元至少包括一個(gè)第一摻雜劑型溝道絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)。第一溝道型IGFET具有IGFET柵極端、與第一電位相連的IGFET源極端以及與存儲(chǔ)節(jié)點(diǎn)相連的IGFET漏極端。代替?zhèn)鹘y(tǒng)的兩端二極管，本發(fā)明引入負(fù)微分電阻場(chǎng)效應(yīng)晶體管(NDR-FET)元件，該負(fù)微分電阻場(chǎng)效應(yīng)晶體管(NDR-FET)元件也具有第一摻雜劑型溝道，而且在與IGFET串聯(lián)時(shí)，用作上拉或下拉器件。NDR FET元件包括與第二電位相連的第一NDRFET漏極端、與存儲(chǔ)節(jié)點(diǎn)相連的第二NDR源極端以及與偏壓相連的第三NDR柵極端。這樣，存儲(chǔ)單元完全由具有公用溝道摻雜劑類型的有源器件形成。
在優(yōu)選實(shí)施例中，NDR RET元件和IGFET至少共享公用襯底和公用柵極絕緣層。此外，由一個(gè)導(dǎo)電層制造二者的公用柵極端。這兩個(gè)器件可以進(jìn)一步共享一個(gè)或者多個(gè)源極/漏區(qū)。
這樣，可以構(gòu)造NDR存儲(chǔ)單元，該存儲(chǔ)單元比傳統(tǒng)NDR二極管更容易集成到傳統(tǒng)制造過(guò)程中。此外，可以制造該單元，以便兩個(gè)器件使用一種溝道類型的摻雜劑(即，二者是n溝道或p溝道)，而且與CMOS的實(shí)現(xiàn)過(guò)程相同，還可以實(shí)現(xiàn)低功率工作。


圖1是本發(fā)明公開(kāi)的、包括用于接收NDR模式使能/失能偏置信號(hào)的體接觸端(body contact terminal)125的NDR金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管(MISFET)的實(shí)施例的原理剖視圖；圖2是示出包括NDR的工作區(qū)域的NDR-MISFET的電流-電壓(I-V)特性的曲線圖；圖3是本發(fā)明公開(kāi)的、包括用于接收NDR模式使能/失能偏置信號(hào)的體接觸端(body contact terminal)125的NDR-MISFET的另一個(gè)實(shí)施例的原理剖視圖；圖4是用于將NDR-MISFET集成到傳統(tǒng)CMOS邏輯處理流程中的說(shuō)明性工藝順序；圖5是利用組合的NDR FET和傳統(tǒng)FET形成的雙(2)晶體管SRAM的電路圖。
具體實(shí)施例方式
下面的詳細(xì)說(shuō)明僅用于說(shuō)明本發(fā)明的特定實(shí)施例。根據(jù)下面的說(shuō)明，本發(fā)明的其它實(shí)施例以及在此公開(kāi)的這些實(shí)施例的變型對(duì)于本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員是顯而易見(jiàn)的。
如下所述，首先說(shuō)明優(yōu)選器件實(shí)施例。接著，說(shuō)明實(shí)現(xiàn)負(fù)微分電阻(NDR)模式的機(jī)理，之后說(shuō)明用于增強(qiáng)NDR器件的性能的附加優(yōu)選實(shí)施例。最后，說(shuō)明示例的制造方法。
根據(jù)本發(fā)明的優(yōu)選實(shí)施例，提供n溝道MISFET NDR器件結(jié)構(gòu)(參考圖1)100，該結(jié)構(gòu)是對(duì)標(biāo)準(zhǔn)CMOS處理過(guò)程做最小修改獲得的。實(shí)際上，初看起來(lái)，器件100好象是普通n溝道MOS(NMOS)晶體管，其中在半導(dǎo)體襯底120的上部形成該器件的柵極110，而且利用電介質(zhì)層130，使柵極110與襯底電絕緣。立刻可以明白，本發(fā)明的NDR器件100與現(xiàn)有技術(shù)中的NDR器件明顯不同。
現(xiàn)有技術(shù)NDR器件通常是利用與傳統(tǒng)CMOS工藝兼容的、非常復(fù)雜、昂貴的工藝順序制成的兩端二極管器件。盡管本發(fā)明的NDR器件100的外表與NMOS晶體管類似，但是為了使該器件具有要求的NDR輸出特性模式，它引入了少量、關(guān)鍵性修改，如本發(fā)明所述。
第一修改是與當(dāng)前利用傳統(tǒng)方法處理的n溝道器件相比，位于柵極之下的半導(dǎo)體襯底的表面區(qū)域(溝道)中的p型摻雜劑的濃度較高。在器件100的優(yōu)選實(shí)施例中，在該溝道中，p型摻雜劑的濃度高于1×1018cm-3。當(dāng)然，我們明白，對(duì)于任何特定設(shè)計(jì)規(guī)則、器件特性以及處理環(huán)境，可以相應(yīng)改變p型摻雜劑的濃度，而且在任何特定應(yīng)用中，某種常規(guī)設(shè)計(jì)、模擬和/或測(cè)試是優(yōu)化器件性能所必需的。因此，本發(fā)明并不局限于任何特定濃度，相反，通過(guò)研究是否引入足夠高的摻雜劑濃度以對(duì)NDR效應(yīng)起作用，可以更好地指導(dǎo)本發(fā)明。半導(dǎo)體表面區(qū)域上、與該溝道相鄰并位于柵極兩端的更重?fù)诫s的n型區(qū)域分別形成源極接觸區(qū)域140和漏極接觸區(qū)域150。利用體接觸端125，可以進(jìn)一步調(diào)節(jié)溝道的電位。
相比傳統(tǒng)晶體管，本器件100的第二修改是，在半導(dǎo)體襯底120與柵極110之間的絕緣層130上存在電荷陷阱或存儲(chǔ)節(jié)點(diǎn)135。這些電荷陷阱的位置比較靠近(在1.5nm范圍內(nèi))半導(dǎo)體-絕緣體交界面138，以便陷獲來(lái)自半導(dǎo)體120的電荷，并非?？焖俚厝ハ莴@該電荷。此外，我們還明白，該距離數(shù)值取決于本實(shí)施例的細(xì)節(jié)，而且對(duì)于特定環(huán)境，該參數(shù)的變化非常大，因此本發(fā)明并不局限于該實(shí)施例的特定細(xì)節(jié)。當(dāng)然，關(guān)鍵是存在這些電荷陷阱，或用于存儲(chǔ)電子的某個(gè)其它物理特征。當(dāng)然，我們還明白，圖1所示的圖僅是為了更好地描述本發(fā)明的特征所做的圖解說(shuō)明，因此，未按比例示出陷獲點(diǎn)135的排列和位置。第三修改是，為了防止大量陷獲電荷通過(guò)隧道丟失到柵極，使半導(dǎo)體襯底120與柵極110之間的絕緣層130較厚(大于6nm)。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員還明白，該厚度還隨特定材料、工藝環(huán)境等變化，而且本發(fā)明并不局限于該圖。
在器件100的源極端145和體端125保持地電位，而柵極端115被足夠高偏壓偏置以使該器件導(dǎo)通的情況下，器件100的輸出特性(作為漏極電壓的函數(shù)的漏極電流)將在漏極電壓范圍內(nèi)顯示負(fù)微分電阻。圖2示出本發(fā)明的該方面，其中對(duì)兩個(gè)不同柵極電壓，示出器件漏極電流與漏極電壓的關(guān)系的曲線圖，以示出如何通過(guò)適當(dāng)選擇柵極電壓，影響NDR模式?？梢钥吹?，對(duì)于固定的柵極電壓VGS，漏極電流IDS首先在第一區(qū)域210內(nèi)隨漏極電壓VDS升高，與在傳統(tǒng)NMOS晶體管中檢測(cè)的漏極電流的特性相同。然而，令人驚奇的是，在區(qū)域220內(nèi)，在特定漏極電壓電平之上，漏極電流隨電壓的進(jìn)一步升高而降低，即，該器件顯示具有NDR性能的NDR模式。通過(guò)正確選擇溝道長(zhǎng)度、閾值電壓等，可以調(diào)整漏極電流開(kāi)始降低的漏極電壓(即，其中VDS＝VNDR的點(diǎn)225)。應(yīng)該注意，因?yàn)檩^高的溝道摻雜劑濃度和較厚的柵極介質(zhì)，NDR FET的閾值電壓比傳統(tǒng)MOSFET的閾值電壓高得多，因此NDR FET相應(yīng)地使用比傳統(tǒng)柵極電壓高的電壓。因此，VGS＞VNDR，以使垂直電場(chǎng)處于這樣的方向，以致電子被吸引到柵極，從而增強(qiáng)NDR效應(yīng)。
本發(fā)明的器件100的該特性非常令人驚奇，而且它顯然是迄今為止在半導(dǎo)體器件的該區(qū)域內(nèi)和處理過(guò)程中還未開(kāi)發(fā)的物理機(jī)制的結(jié)果。在現(xiàn)有技術(shù)中，已知從二極管的一端到另一端的帶電粒子(電子和/或空穴)的能帶到能帶(band-to-band)量子力學(xué)隧道是隧道二極管的NDR的主要機(jī)制。相反，關(guān)于本發(fā)明的器件100，物理機(jī)制顯示迅速陷獲位于柵極下方、靠近(在1.5nm范圍內(nèi))半導(dǎo)體-絕緣體交界面的柵極絕緣體內(nèi)的電子。參考圖1所示的器件結(jié)構(gòu)，當(dāng)利用足夠高的柵極電壓偏置器件100，以致器件的溝道處于強(qiáng)反型(strong-inversion)條件下時(shí)(即，當(dāng)柵極-源極電壓大于閾值電壓時(shí))，如果在該端子之間施加低電壓，則在器件的源極端145與連接端155之間分別流過(guò)電流。由于配置該溝道以含有較高p型摻雜劑濃度，所以該溝道內(nèi)的垂直(即方向垂直于半導(dǎo)體表面的)電場(chǎng)很強(qiáng)(高于106V/cm)。隨著漏極-源極電壓的升高，橫向(方向平行于半導(dǎo)體表面的)電場(chǎng)增強(qiáng)，因此對(duì)溝道內(nèi)的反型層電子施加力的合成(水平+垂直)電場(chǎng)也升高。一旦合成電場(chǎng)達(dá)到某個(gè)臨界值(當(dāng)然，它隨摻雜和器件的幾何形狀變化)，則在碰撞之間，從源極140流入漏極150的電子獲得足夠高能量，以克服半導(dǎo)體-絕緣體交界面勢(shì)壘。由于垂直電場(chǎng)分量將電子吸引到柵極110，所以電子進(jìn)入絕緣體130，然后，被絕緣體內(nèi)的陷阱或存儲(chǔ)節(jié)點(diǎn)135捕獲。絕緣體130內(nèi)出現(xiàn)和累積的負(fù)電荷動(dòng)態(tài)提高器件100的閾值電壓。換句話說(shuō)，陷阱/存儲(chǔ)節(jié)點(diǎn)135內(nèi)累積的電子用于建立反電場(chǎng)，該反電場(chǎng)禁止其它電子從源極移動(dòng)到該溝道內(nèi)，并通過(guò)降低溝道區(qū)域內(nèi)的電子密度，來(lái)減小可用溝道電流。因此，本發(fā)明的陷阱/存儲(chǔ)節(jié)點(diǎn)135產(chǎn)生的凈效應(yīng)是急劇減小反型層電荷密度，并成比例減小在源極與漏極之間流動(dòng)的電流。我們清楚地明白，陷阱可以影響的溝道內(nèi)的凈電流的數(shù)量隨其數(shù)量、濃度、位置以及對(duì)器件100施加的偏置條件變化，對(duì)于特定環(huán)境，所有這些均容易控制和優(yōu)化，因此，在需要時(shí)，可以修改并優(yōu)化負(fù)微分電阻模式的開(kāi)始條件、強(qiáng)度和工作區(qū)域。
請(qǐng)注意，本說(shuō)明書(shū)描述了僅在溝道區(qū)域內(nèi)產(chǎn)生單一一種高能載流子(熱電子)并在絕緣體130內(nèi)陷獲這些載流子，在整個(gè)溝道長(zhǎng)度上，這兩種現(xiàn)象優(yōu)先以基本相同的方式發(fā)生。該操作過(guò)程也與傳統(tǒng)NMOS晶體管的操作過(guò)程明顯不同，在傳統(tǒng)NMOS晶體管中，通常在漏極p-n結(jié)的耗盡區(qū)內(nèi)產(chǎn)生熱電子，這樣引起碰撞電離和產(chǎn)生大量熱空穴和熱電子的雪崩效應(yīng)。通常，在比漏極-源極電壓低的柵極-源極電壓(例如，在等于漏極電壓的一半的柵極電壓)，可以最大化該效應(yīng)；因此，在傳統(tǒng)器件中，溝道內(nèi)靠近漏結(jié)的垂直電場(chǎng)將熱空穴、而不是熱電子吸引到柵極。因此，顯然，這就解釋了，為什么在傳統(tǒng)NMOS晶體管內(nèi)產(chǎn)生熱電子(即使偶爾產(chǎn)生)不能產(chǎn)生本發(fā)明描述的負(fù)微分電阻特性。此外，熱空穴注入柵極絕緣體造成損壞，會(huì)對(duì)NMOS晶體管的性能和穩(wěn)定性產(chǎn)生不利影響。在本發(fā)明的NDR-MISFET 100中，盡管溝道內(nèi)的碰撞電離產(chǎn)生空穴，但是它們不被注入(或者它們的注入基本被減小到從工作的角度出發(fā)可以忽略的程度)柵極絕緣體130，因?yàn)榇怪彪妶?chǎng)防止空穴到達(dá)柵極110。
需要進(jìn)一步說(shuō)明的一點(diǎn)是，對(duì)本發(fā)明的NDR性能起作用的機(jī)制還不需要NDR MISFET 100在傳統(tǒng)“夾斷”條件下工作，即，在夾斷條件下，柵極-漏極電壓低于閾值電壓，以致溝道內(nèi)靠近漏極的反型層電荷密度是0。在夾斷條件下，橫向電場(chǎng)不均勻分布在源極與漏極之間的溝道內(nèi)該電場(chǎng)根據(jù)離開(kāi)源極的距離逐漸地線性增強(qiáng)，然后，在漏結(jié)的耗盡區(qū)內(nèi)按指數(shù)增強(qiáng)，因此，產(chǎn)生熱電子的現(xiàn)象主要發(fā)生在漏結(jié)的耗盡區(qū)內(nèi)，導(dǎo)致漏極雪崩。相反，在本發(fā)明中，NDR-MISFET 100優(yōu)先在“三極管”區(qū)域內(nèi)工作，因此從溝道的源極端到漏極端，該電場(chǎng)均勻增強(qiáng)。因?yàn)榭焖亠柡停粖A斷，所以漏極電流飽和，因此電流不隨VDS線性升高(在圖2中一般看到的那樣)。
在NDR-MISFET 100的優(yōu)選實(shí)施例中，施加足夠高的偏壓，以使該溝道內(nèi)的電子具有高能，以致因?yàn)闇系纼?nèi)的強(qiáng)合成電場(chǎng)，而產(chǎn)生溝道熱電子。這些溝道熱電子具有由該電場(chǎng)的水平分量施加的足夠高能量，以克服半導(dǎo)體-絕緣體交界面上的勢(shì)壘，然后，進(jìn)入柵極絕緣體130，因?yàn)榇怪彪妶?chǎng)分量將它們吸引到柵極110。絕緣體130內(nèi)的陷阱或存儲(chǔ)節(jié)點(diǎn)135捕獲電子；然后，晶體管的閾值電壓迅速升高。隨著漏極-源極電壓的升高(對(duì)于恒柵極電壓)，陷獲更多的電荷，因?yàn)楫a(chǎn)生的熱載流子(并因此根據(jù)熱載流子分量的電流百分比)相應(yīng)增加，然后，陷獲這些熱載流子。隨著陷獲更多的熱載流子，它們使閾值電壓升高，從而使溝道內(nèi)的移動(dòng)電荷密度不成比例降低(與熱載流子電流電荷量相比)，因此迅速降低漏極電流。這樣在輸出(漏極電流與漏極電壓)特性中產(chǎn)生負(fù)微分電阻。我們還明白，通過(guò)升高電場(chǎng)的垂直分量，也可以陷獲更多的電荷，因?yàn)檫@樣提高了使帶電載流子進(jìn)入電介質(zhì)層130內(nèi)的陷阱135內(nèi)的似然性(陷獲率)，而且還可以增加電荷的臨時(shí)存儲(chǔ)/陷獲時(shí)間。然而，無(wú)需陷獲非常大量的載流子，因?yàn)榇鎯?chǔ)在陷獲點(diǎn)的少量電荷足以耗盡移動(dòng)載流子的溝道。還優(yōu)選不將電場(chǎng)增強(qiáng)到可以看到某些有害效應(yīng)(例如，介質(zhì)擊穿，或者沒(méi)有NDR效應(yīng)的快速可逆性)的程度。換句話說(shuō)，通常希望以確保該器件可以快速進(jìn)入和離開(kāi)NDR模式或工作區(qū)域的特定速率，迅速陷獲和去陷獲電荷，而不是被限制在特定區(qū)域內(nèi)工作。對(duì)于本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員，用于提高陷獲電荷數(shù)量以及陷獲/去陷獲速率的其它技術(shù)顯而易見(jiàn)。例如，實(shí)際上，在許多應(yīng)用中，無(wú)需使電子“熱”，因?yàn)樗鼈儽淮怪彪妶?chǎng)驅(qū)趕到陷獲點(diǎn)。
因此，本發(fā)明采用與具有電荷陷阱、諸如第5,633,178號(hào)美國(guó)專利的現(xiàn)有技術(shù)不同的方法。在現(xiàn)有技術(shù)中，重點(diǎn)是盡可能長(zhǎng)地保持電荷，而且例如，該參考文獻(xiàn)具體公開(kāi)利用刷新操作保持邏輯狀態(tài)。因此，現(xiàn)有技術(shù)沒(méi)有努力實(shí)現(xiàn)或保持其中連續(xù)陷獲和去陷獲電荷的動(dòng)態(tài)處理過(guò)程。實(shí)際上，傳統(tǒng)公開(kāi)內(nèi)容并不鼓勵(lì)這種情況，因?yàn)槠駷橹?，它被看作不希望的情況，因此，這也就說(shuō)明了為什么這些參考文獻(xiàn)沒(méi)有對(duì)為了具有有助于這種陷獲/去陷獲機(jī)制的結(jié)構(gòu)和摻雜特性而構(gòu)造FET溝道進(jìn)行描述。
通過(guò)改變?cè)趫D2中看到的柵極電壓，可以調(diào)整本發(fā)明的漏極電流，并因此可以調(diào)整負(fù)微分電阻。正如在圖2中看到的那樣，可以認(rèn)為本發(fā)明利用了這樣的事實(shí)，即，因?yàn)殡S著漏極-源極電壓VDS的升高，閾值電壓Vt急劇升高(因?yàn)橄莴@電荷的集聚)，所以漏極電流IDS(與Vg-Vt成正比)首先升高，然后，在Vt開(kāi)始超過(guò)Vg時(shí)，開(kāi)始降低，因此控制該器件的性能。因此，對(duì)于給定的Vg和變化的Vt，曲線228所示的電流值通常跟隨圖2所示的一組連續(xù)曲線229。所謂“峰值谷值比”是NDR器件關(guān)鍵質(zhì)量因數(shù)，通過(guò)適當(dāng)組合摻雜密度、器件幾何形狀以及外加電壓，本發(fā)明還可以調(diào)節(jié)該峰值谷值比。
本發(fā)明與泄漏(或易失性)浮柵存儲(chǔ)器件非常相似。然而，與傳統(tǒng)浮柵非易失性存儲(chǔ)器件的編程和擦除過(guò)程相比，陷獲和去陷獲NDR-MISFT 100的柵極絕緣體130內(nèi)的電子的過(guò)程是非常迅速的處理過(guò)程，因此NDR-MISFET 100的閾值電壓可以動(dòng)態(tài)響應(yīng)柵極-源極電壓和/或漏極-源極電壓的變化。實(shí)際上，雖然為了改變閾值狀態(tài)，傳統(tǒng)存儲(chǔ)器件需要大量預(yù)編程和擦除周期時(shí)間，但是本發(fā)明的閾值電壓以最短延遲響應(yīng)外加源極-漏極偏壓。因此，它可以與器件100花費(fèi)基本相同的時(shí)間改變和逆變閾值(并因此實(shí)現(xiàn)NDR模式)，從而響應(yīng)這種偏置條件，使溝道導(dǎo)通或斷開(kāi)。對(duì)于任何給定的偏置條件(固定柵極-源極電壓和漏極-源極電壓)，存在穩(wěn)態(tài)，在該穩(wěn)態(tài)中，連續(xù)快速陷獲、存儲(chǔ)以及去陷獲電子，而保留在柵極絕緣體130內(nèi)陷獲的固定數(shù)量的凈電荷。柵極絕緣體內(nèi)陷獲的凈電荷的固定數(shù)量取決于對(duì)器件100施加的特定電壓偏置條件。隨著柵極-源極電壓和/或漏極-源極電壓發(fā)生變化，陷獲與去陷獲過(guò)程的平衡也發(fā)生變化，從而改變?cè)跂艠O絕緣體內(nèi)陷獲的凈電荷的固定數(shù)量，并動(dòng)態(tài)改變閾值電壓。這意味著，利用兩個(gè)不同偏置參數(shù)，可以控制凈NDR效應(yīng)，與傳統(tǒng)兩端NDR器件相比，具有顯著優(yōu)點(diǎn)。此外，不僅在漏極-源極電壓從0伏升高到高值時(shí)(以致在柵極絕緣體130內(nèi)陷獲熱電子)，可以檢測(cè)到負(fù)微分電阻特性，而且在反方向即漏極-源極電壓從高值降低到0伏時(shí)，也可以檢測(cè)到負(fù)微分電阻特性?？梢灶A(yù)期，實(shí)際上，可以修改閾值電壓的可變性/可逆性，以便相對(duì)對(duì)稱，因此可以以與將閾值電壓從較高電壓值調(diào)整到較低電壓值所需時(shí)間幾乎相同的時(shí)間，將它從較低電壓值調(diào)整為較高電壓值。
如上所述，本發(fā)明人相信，在較高漏極-源極電壓下，本發(fā)明的另一個(gè)特征是顯而易見(jiàn)的，即該溝道電流中的熱載流子百分比較高。換句話說(shuō)，由于隨著漏極-源極電壓的升高，以較高速率產(chǎn)生熱載流子，所以本發(fā)明人相信，凈結(jié)果是溝道電流的熱載流子電流分量最終起主導(dǎo)作用，因此，最終構(gòu)成溝道內(nèi)的唯一電流分量，即使它總體上極小。因此，可以控制溝道電流中的熱載流子的相對(duì)百分比，而且本發(fā)明的該特征在其它應(yīng)用環(huán)境下有利。
可能有用的本發(fā)明的另一個(gè)方面是，可以將本發(fā)明的陷獲點(diǎn)看作根據(jù)一個(gè)溝道引入一種形式的電流/電荷延遲。通過(guò)施加水平電場(chǎng)和垂直電場(chǎng)，可以控制構(gòu)成該延遲的陷獲時(shí)間、臨時(shí)存儲(chǔ)時(shí)間以及去陷獲時(shí)間，而且這一方面在其它環(huán)境下也可以采用。
如在此所述，位于柵極下方的半導(dǎo)體表面區(qū)域上的p型摻雜劑濃度較高。在晶體管導(dǎo)通時(shí)，這樣可以確保強(qiáng)垂直電場(chǎng)(高于106V/cm)，從而有助于在溝道內(nèi)產(chǎn)生熱電子。其溝道長(zhǎng)度小于250nm的傳統(tǒng)NMOS晶體管可以(在一些應(yīng)用中)具有這樣的高溝道摻雜劑濃度，但是它不能實(shí)現(xiàn)本發(fā)明的效應(yīng)，因?yàn)閮H該結(jié)構(gòu)不能產(chǎn)生NDR效應(yīng)。在優(yōu)選實(shí)施例中，使摻雜濃度稍微分級(jí)，以便摻雜劑在半導(dǎo)體表面的濃度略低，然后，在低于所述表面的某個(gè)較低距離(低于30nm)處達(dá)到峰值。這樣做是為了實(shí)現(xiàn)內(nèi)建電場(chǎng)，該內(nèi)建電場(chǎng)又用于限制靠近半導(dǎo)體表面的電子，因此，進(jìn)一步促使電子注入介質(zhì)內(nèi)的陷獲點(diǎn)。此外，為了產(chǎn)生同樣的現(xiàn)象，還可以采用其它摻雜濃度和技術(shù)。
此外，為了將漏極雪崩的概率降低到最低，這里的優(yōu)選實(shí)施例描述了使位于具有溝道的結(jié)的漏極摻雜劑濃度分布具有較輕摻雜。這樣不僅可以將漏極與溝道之間的碰撞電離電流降低到最小，而且具有將它們之間的電容降低到最低的好處。通過(guò)將與溝道的漏結(jié)電容降低到最低，可以增強(qiáng)整個(gè)器件的開(kāi)關(guān)性能，因此，該器件的運(yùn)行速度更快。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，除了在此描述的方法之外，其它方式也可以增強(qiáng)在溝道內(nèi)產(chǎn)生熱電子，而且本發(fā)明并不局限于在溝道內(nèi)產(chǎn)生熱電子的任何特定實(shí)現(xiàn)方式。
優(yōu)選實(shí)施例還將溝道內(nèi)相對(duì)較高的摻雜劑濃度僅限制在表面區(qū)域，以便溝道區(qū)域內(nèi)的摻雜劑濃度開(kāi)始低(以將電子限制到表面區(qū)域)，然后升高，此后，離開(kāi)表面使它更低，以實(shí)現(xiàn)低漏結(jié)電容效應(yīng)。如上所述，本發(fā)明并不局限于摻雜劑在溝道內(nèi)的任何特定摻雜濃度和分布，因?yàn)樾枰a(chǎn)生NDR效應(yīng)的這些參數(shù)的范圍對(duì)于各個(gè)器件都不同，取決于該器件的尺寸、幾何形狀、預(yù)定功能等，但是對(duì)于任何特定應(yīng)用，以與對(duì)任何其它傳統(tǒng)半導(dǎo)體器件執(zhí)行的同樣方式，利用常規(guī)、傳統(tǒng)模擬和測(cè)試方法，可以獲得這些細(xì)節(jié)。如上所述，利用輕摻雜漏極(LDD)結(jié)構(gòu)，溝道內(nèi)的高表面摻雜劑濃度還應(yīng)該偏離漏區(qū)150內(nèi)的最高摻雜劑濃度。
本發(fā)明的一個(gè)附加的非常好的特征是，利用按比例縮小CMOS技術(shù)，可以按比例縮小位于負(fù)微分電阻開(kāi)始處的漏極電壓。換句話說(shuō)，隨著晶體管溝道長(zhǎng)度的減小，相應(yīng)地減小在溝道內(nèi)達(dá)到臨界合成電場(chǎng)所需的漏極電壓(對(duì)應(yīng)于負(fù)微分電阻的開(kāi)始處)。本發(fā)明的該方面保證，可以確保在此描述的結(jié)構(gòu)和方法在與當(dāng)前可用幾何形狀、偏置條件等相比，利用較小幾何形狀、較低偏壓條件等制造的各代高級(jí)器件和產(chǎn)品中具有大量有意義的未來(lái)實(shí)用性。
顯然，NDR-MISFET 100的關(guān)鍵特征是電荷陷阱或存儲(chǔ)節(jié)點(diǎn)135存在于柵極絕緣體130內(nèi)，非?？拷?在1.5nm范圍內(nèi))半導(dǎo)體-絕緣體交界面，因此可以快速陷獲和去陷獲電子?？梢砸耘c傳統(tǒng)半導(dǎo)體處理技術(shù)兼容的任何數(shù)量的方式，產(chǎn)生和分布/定位該陷阱135。例如，陷阱135可以包括如圖1所示的位于柵極電介質(zhì)130內(nèi)的缺陷點(diǎn)，或者兩層或者更多層多層絕緣體疊層之間的交界面陷阱135，或者一個(gè)或者多個(gè)電隔離(“浮動(dòng)”)導(dǎo)體或如圖3所示嵌入柵極絕緣體130(由插在嵌入電極137內(nèi)的兩層130’和130”構(gòu)成)內(nèi)的半導(dǎo)體電極137。唯一要考慮的重要問(wèn)題是，載流子陷獲點(diǎn)被配置成陷獲利用控制電場(chǎng)電偏置的載流子(即，由溝道摻雜、柵極-源極電壓、源極-漏極電壓獲得的偏置條件的組合效應(yīng))，以從溝道移動(dòng)到絕緣體/電介質(zhì)層130。這可以以層130內(nèi)的任何數(shù)量的不同濃度和排列實(shí)現(xiàn)，因此，根據(jù)控制電場(chǎng)的強(qiáng)度，溝道電流可以一直從大致0(不導(dǎo)通)變化到全導(dǎo)通。
在本發(fā)明的優(yōu)選實(shí)施例中，在熱氧化重硼摻雜硅期間，摻入柵極絕緣體130內(nèi)的硼原子用于提供容易陷獲電荷的缺陷點(diǎn)。變換實(shí)施例可以采用諸如銦的替換摻雜劑來(lái)形成電荷陷阱135，而在這方面，本發(fā)明并不局限于任何特定的摻雜劑。
如上所述，其它可能實(shí)施例可以采用多層?xùn)艠O絕緣體，例如非常薄的二氧化硅交界層和諸如氮化硅的第二介質(zhì)材料的較厚層，其中電荷陷獲點(diǎn)位于介質(zhì)-介質(zhì)交界面上。進(jìn)一步的可能實(shí)施例可以包括嵌入柵極絕緣體內(nèi)的金屬、硅或鍺納晶體的小島，甚或一個(gè)連續(xù)浮動(dòng)?xùn)艠O(參考圖3)137，以便陷獲電荷。實(shí)際上，在極端情況下，可以采用本方法，以實(shí)現(xiàn)閃速存儲(chǔ)單元的新型非易失性浮動(dòng)?xùn)艠O?？梢钥闯觯ㄟ^(guò)僅使陷獲點(diǎn)定位成充分遠(yuǎn)離交界面，可以實(shí)現(xiàn)完全非易失性，以便在它被定位在那里后(利用傳統(tǒng)編程技術(shù))，電荷不泄漏。與傳統(tǒng)連續(xù)電極相比，形成為分布在柵極介質(zhì)上的大量陷獲點(diǎn)的這種斷續(xù)浮動(dòng)?xùn)艠O具有顯著運(yùn)行優(yōu)點(diǎn)。特別是，在本發(fā)明的分布式電荷存儲(chǔ)點(diǎn)方面，陷獲電荷的移動(dòng)性比片型電極上的電子的移動(dòng)性低，因此電荷存儲(chǔ)點(diǎn)不太可能使存儲(chǔ)的電荷(單獨(dú)地，當(dāng)然還可以一起)泄漏到源極/漏區(qū)。這又意味著，可以更靠近溝道地定位電荷存儲(chǔ)點(diǎn)，因此，柵極絕緣層可以更薄，編程電壓和/或電流可以更小等。根據(jù)本發(fā)明的內(nèi)容，對(duì)于本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員，以適于實(shí)現(xiàn)NDR效應(yīng)以及在此所示的任何非易失性效應(yīng)的方式，建立并分布陷阱135的其它方法和技術(shù)是顯而易見(jiàn)的，而且根據(jù)上述現(xiàn)有技術(shù)參考文獻(xiàn)中關(guān)于建立不同類型和不同排列的電荷陷阱的描述可以進(jìn)一步發(fā)現(xiàn)該方法和技術(shù)。
為了增強(qiáng)因?yàn)闇系纼?nèi)產(chǎn)生熱電子引起的電子陷獲(由于它是對(duì)負(fù)微分電阻特性起作用的主要機(jī)制)，本公開(kāi)還描述了，在高柵極電壓偏置條件下，用于保持陷獲電荷的絕緣體130的優(yōu)選實(shí)施例。為了避免通過(guò)經(jīng)由柵極絕緣體130的隧道使陷獲電子丟失到柵極110，絕緣體130應(yīng)該足夠厚，以防止或者至少大致減少這種隧道效應(yīng)。在優(yōu)選實(shí)施例中，絕緣體130是由傳統(tǒng)熱氧化和沉積技術(shù)之任一、或者它們的組合所形成的二氧化硅。如上所述，為了避免因?yàn)榱孔恿W(xué)隧道而顯著丟失陷獲電荷，所形成的柵極絕緣體130的厚度至少為6nm。層130的絕緣材料的其它實(shí)例包括氮化硅(Si3N4)，或氮氧化硅(SiOxNy)，或高介電常數(shù)介質(zhì)(相對(duì)介電常數(shù)大于8)。使用高介電常數(shù)柵極介質(zhì)有利于獲得大面積柵極電容，這樣便于溝道電位的充分柵極控制。此外，本發(fā)明并不局限于對(duì)絕緣層130特別選擇的任何厚度和材料，而且可以采用本技術(shù)領(lǐng)域內(nèi)公知的、用于減小量子力學(xué)隧道的其它變型/技術(shù)，從而與本發(fā)明的目的一致。
關(guān)于本發(fā)明的優(yōu)選實(shí)施例，多晶硅(多Si)用作柵極110的材料。其它可能實(shí)施例可以采用替換的柵極材料，例如多晶硅鍺或金屬，或任何數(shù)量的其它傳統(tǒng)材料。
圖4示出利用傳統(tǒng)CMOS制造設(shè)施制造NDR-MISFET的典型處理過(guò)程。首先，利用標(biāo)準(zhǔn)隔離結(jié)構(gòu)形成(isolation-structure-formation)處理步驟，處理標(biāo)準(zhǔn)p型硅起始襯底120；然后，利用淺硼植入物，適度摻雜(達(dá)到～5×1018cm-3)襯底120的表面。此后，以硼溶合到位于硅襯底120的表面附近的柵極絕緣體130內(nèi)的方式，沉積(或者熱氧化)二氧化硅(～6nm)?？拷摫砻娴腟i溝道內(nèi)的最終摻雜劑濃度比在上述植入步驟之后直接摻雜的濃度低幾倍，這是因?yàn)榉蛛x的硼會(huì)進(jìn)入柵極絕緣體130。如上所述，然后，在器件100的運(yùn)行過(guò)程中，硼摻雜劑有效用作電子陷阱。與上述討論的某些現(xiàn)有技術(shù)的植入技術(shù)不同，氧化步驟與以有助于淺電子陷阱的方式溶合硼相似，這樣更容易使電荷進(jìn)入和離開(kāi)柵極絕緣體130。
接著，沉積并圖形化多晶硅，以形成柵極110。然后，以中等劑量植入諸如砷的n型摻雜劑離子，以形成與柵極110自對(duì)準(zhǔn)的輕摻雜源極/漏區(qū)，此后，通過(guò)保形沉積且各向異性蝕刻(包括氮化硅)的絕緣層，形成側(cè)壁間隔(未示出)。然后，通過(guò)離子植入砷或磷并且熱退火以激活摻雜劑，形成深源極/漏極接觸區(qū)140和150。利用標(biāo)準(zhǔn)鈍化處理、接觸(contact)處理以及金屬化處理，完成器件制造過(guò)程。盡管未明顯示出，但是顯然，因?yàn)閮H要求傳統(tǒng)處理過(guò)程，所以利用具有該NDR器件100的相同掩膜可以形成其它CMOS器件，因此例如，可以與該器件同時(shí)形成存儲(chǔ)電路和邏輯電路，可以直接集成以形成具有NDR能力的傳統(tǒng)CMOS電路。盡管參考CMOS處理過(guò)程進(jìn)行了以上說(shuō)明，但是本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，還可以代之以使用其它類型的起始半導(dǎo)體材料。利用傳統(tǒng)建模技術(shù)和實(shí)驗(yàn)技術(shù)，本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員容易設(shè)計(jì)并確定用于在任何特定CMOS兼容環(huán)境下實(shí)現(xiàn)NDR模式的適當(dāng)和/或最佳處理?xiàng)l件。
最后請(qǐng)注意，優(yōu)先在器件100的正常運(yùn)行過(guò)程中，電偏置-體接觸(VB)(例如，以n溝道MOSFET典型采取的0伏固定電位)。如果不連接體端(VB)(即，是“浮動(dòng)”的)，則NDR性能急劇減少，甚或消失。這是因?yàn)?，如果不使空穴通過(guò)體接觸從溝道區(qū)流出，則熱電子產(chǎn)生的空穴將累積在溝道-源結(jié)，從而正向偏置該結(jié)并有效降低晶體管的閾值電壓(抵消了提高閾值電壓的電荷陷獲效應(yīng))。因此，如果在絕緣硅襯底上，或者在多晶硅薄膜上實(shí)現(xiàn)NDR-MISFET 100，則必須小心提供體接觸。當(dāng)然，對(duì)于其中通過(guò)分別對(duì)體端VB連接或者斷開(kāi)(接通或者斷開(kāi))偏壓，可能有效導(dǎo)通或者斷開(kāi)NDR模式的特定應(yīng)用，也可以采用本發(fā)明的該方面。
利用現(xiàn)有技術(shù)，即使可以生產(chǎn)具有足夠負(fù)微分電阻的器件，但是將這種器件集成到傳統(tǒng)CMOS處理過(guò)程中仍是一件困難工作。由于本發(fā)明的器件本來(lái)就是NMOS結(jié)構(gòu)，所以容易將該器件與傳統(tǒng)邏輯CMOS器件集成在一起。圖4所示的說(shuō)明性流程圖使NDR器件處理模塊完全與傳統(tǒng)處理過(guò)程分離，以便獨(dú)立優(yōu)化NDR器件和CMOS器件。這樣更容易隨著未來(lái)各代CMOS集成電路技術(shù)縮小本發(fā)明的NDR器件。
其它處理過(guò)程變型本發(fā)明人所做的理論分析說(shuō)明，利用深亞微米(deep-submicron)CMOS技術(shù)，下面的條件和附加處理細(xì)節(jié)足以實(shí)現(xiàn)NDR FET。特別是，結(jié)果顯示，溝道內(nèi)的峰值電場(chǎng)優(yōu)選約為0.5MV/cm的量級(jí)或者更高。此外，除了上面說(shuō)明的其它物質(zhì)外，我們還發(fā)現(xiàn)，水(H2O)或氫也可以用于形成上述電荷陷阱。在優(yōu)選方法中，通過(guò)氧化重硼摻雜Si，之后，在蒸汽環(huán)境下接著進(jìn)行退火，可以形成與水有關(guān)的陷阱?？梢韵嘈?但是未證實(shí))，硼有助于形成基于水的陷阱。
此外，至少對(duì)于某些幾何形狀，更優(yōu)選不使用禁止在溝道內(nèi)產(chǎn)生熱載流子的、或者會(huì)顯著降低峰值電場(chǎng)的結(jié)構(gòu)。例如，特別是如果在進(jìn)行上述溝道摻雜之前形成某些形式的傳統(tǒng)輕摻雜漏極(LDD)結(jié)構(gòu)，則它們能妨礙產(chǎn)生這種載流子。
此外，在上述關(guān)于溝道內(nèi)的優(yōu)選p型摻雜劑濃度的討論中，本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，這是指“凈”p型濃度，而不是指任何特定處理步驟可以植入的，或者任何中間步驟期間植入的實(shí)際絕對(duì)值。換句話說(shuō)，不考慮中間摻雜操作，只要溝道內(nèi)的最終p型摻雜劑濃度約為1×1018cm-3或者更高，則可以以任何方式實(shí)現(xiàn)本發(fā)明，因?yàn)檫@樣可以在溝道內(nèi)產(chǎn)生適當(dāng)電場(chǎng)強(qiáng)度。實(shí)際上，根據(jù)上述說(shuō)明可以明白，通過(guò)適當(dāng)調(diào)整溝道摻雜濃度，也可以控制起始NDR性能。應(yīng)該注意，這些數(shù)字僅對(duì)于現(xiàn)有幾何形狀是優(yōu)選的，還應(yīng)該注意，對(duì)于其它幾何形狀、結(jié)構(gòu)等，根據(jù)本發(fā)明內(nèi)容和其它眾所周知的技術(shù)，本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員可以確定其它適當(dāng)值。
在另一種變型中，本發(fā)明的優(yōu)選實(shí)施例還可以包括用于調(diào)整NDR FET閾值電壓的反摻雜(counter-doping)步驟。在上述溝道摻雜操作之后，執(zhí)行該步驟，而且僅為了降低溝道內(nèi)的凈p型濃度，這樣做。對(duì)于利用深亞微米技術(shù)實(shí)現(xiàn)的某些體系結(jié)構(gòu)，可以要求更高濃度的硼(高于5×1018cm-3)。為了有助于使一些硼溶合到柵極介質(zhì)內(nèi)，還優(yōu)先采用傳統(tǒng)熱退火方法，因此這樣便于產(chǎn)生正確配置的陷獲點(diǎn)。
在又一種變型中，盡管在一些襯底和應(yīng)用中，為了將“浮動(dòng)體”效應(yīng)降低到最低，優(yōu)先偏置NDR FET體(例如，以0V)，但是可以調(diào)整NDR FET的設(shè)計(jì)，以確保在沒(méi)有體偏壓時(shí)保持NDR性能。因此，對(duì)于緊密集成，利用絕緣硅(SOI)襯底，可以實(shí)現(xiàn)NDR FET，而無(wú)需設(shè)置體接觸。與SOI襯底的兼容性是一個(gè)有用特征，因?yàn)樵贗C制造過(guò)程中，為了以低功率消耗實(shí)現(xiàn)高電路運(yùn)行速度，使用這種襯底越來(lái)越多，因?yàn)轱@著減少互連和結(jié)電容。
如上所述，用于在絕緣柵極場(chǎng)效應(yīng)晶體管內(nèi)實(shí)現(xiàn)NDR性能的優(yōu)選主要機(jī)制是陷獲溝道內(nèi)的高能(“熱”)載流子。優(yōu)選使陷阱被配置成陷阱能級(jí)應(yīng)該高于半導(dǎo)體導(dǎo)帶邊緣，從而主要陷獲熱載流子(如果不是專門(mén)用于陷獲熱載流子的話)。例如，被高能定位在半導(dǎo)體導(dǎo)帶邊緣之上0.5eV的陷阱僅可以從半導(dǎo)體陷獲其動(dòng)能等于或者大于0.5eV的電子。對(duì)于高速NDR FET運(yùn)行過(guò)程，最好盡快進(jìn)行載流子陷獲和去陷獲過(guò)程。正如在上述優(yōu)選實(shí)施例中描述的那樣，通過(guò)緊靠溝道，即，在柵極介質(zhì)/半導(dǎo)體交界面的1.5nm內(nèi)設(shè)置陷阱，可以實(shí)現(xiàn)該效果，如上所述。
如果陷阱剛好在該交界面本身之上，可以獲得同樣的效果(即使在大多數(shù)情況下不優(yōu)于此效果)。在這方面，應(yīng)該注意，在溝道內(nèi)相當(dāng)比例的移動(dòng)載流子具有足以被陷獲的高能之前，被良好高能定位在半導(dǎo)體導(dǎo)帶邊緣之上的交界面陷阱不影響FET的性能。從處理過(guò)程集成的觀點(diǎn)出發(fā)，還優(yōu)先形成這種交界面陷阱，因?yàn)檫@樣不需要在半導(dǎo)體表面上的NDR FET區(qū)域內(nèi)選擇性地形成單獨(dú)含陷阱的電介質(zhì)層。因此，在這種情況下，可以代之以植入/擴(kuò)散適當(dāng)摻雜劑或離子物質(zhì)(上述類型的)，從而在該交界面區(qū)域定位陷阱。當(dāng)然，根據(jù)特定幾何形狀、層成分、層厚度、要求的陷阱特性、要求的陷阱位置等，對(duì)于不同的實(shí)現(xiàn)過(guò)程，這種植入和/或擴(kuò)散操作的細(xì)節(jié)不同，因此利用常規(guī)優(yōu)化過(guò)程，本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員容易確定正確處理參數(shù)，包括離子植入能量和物質(zhì)。
根據(jù)本發(fā)明的內(nèi)容可以明顯看出，應(yīng)用本發(fā)明的器件采用一種到電荷“陷阱”的隧道，而不象諸如隧道二極管的傳統(tǒng)NDR器件要求的那樣、采用到導(dǎo)帶本身的隧道。所要求的僅僅是，賦予載流子足夠高的能量，以使它們穿過(guò)半導(dǎo)體-絕緣體交界面勢(shì)壘，然后，利用一個(gè)或者多個(gè)電介質(zhì)層內(nèi)的陷阱陷獲它們(該電介質(zhì)層包括上述SiO2、SiOXNY以及Si3N4層之任一或者它們的全部)。因此，不需要象傳統(tǒng)NDR器件那樣為了實(shí)現(xiàn)一組連續(xù)導(dǎo)帶、而建立一組復(fù)雜的精確調(diào)制層，而且這是為什么與競(jìng)爭(zhēng)技術(shù)相比，預(yù)期本發(fā)明可以得到更廣泛應(yīng)用的另一個(gè)原因。
作為另一種變型，利用本發(fā)明的NDR FET可以在低功率存儲(chǔ)器和包括在例如SRAM單元或倒相器內(nèi)的邏輯電路內(nèi)不需要p溝道晶體管。在這方面，本發(fā)明提供了利用全NMOS(僅n溝道器件)技術(shù)實(shí)現(xiàn)低功率存儲(chǔ)器和/或邏輯功能的能力。與全NMOS技術(shù)相比，傳統(tǒng)CMOS技術(shù)需要非常復(fù)雜的處理過(guò)程，因?yàn)樾枰_定單獨(dú)、電隔離n型和p型阱區(qū)以及單獨(dú)、n型和p型源極/漏極擴(kuò)展區(qū)和接觸區(qū)。因此，本發(fā)明提供了用于實(shí)現(xiàn)更緊密、更簡(jiǎn)單而且總體更廉價(jià)的電路體系結(jié)構(gòu)和制造過(guò)程的方法。
盡管眾所周知采用單式晶體管的現(xiàn)有技術(shù)器件(包括存儲(chǔ)單元)，但是這種器件通常采用有源或無(wú)源負(fù)載器件，包括例如晶體管和/或植入的電阻或薄膜電阻。過(guò)去的這些方法的缺點(diǎn)是1.明顯靜態(tài)功率耗散2.降低輸出電壓擺動(dòng)(輸出電壓的“高”值與“低”值之間的差值)此外，為了降低單元的總體尺寸，已經(jīng)建議了某種現(xiàn)有技術(shù)NDR器件作為SRAM單元的負(fù)載器件(請(qǐng)參考第6,294,412號(hào)美國(guó)專利，在此引用該專利供參考)，但是這些實(shí)現(xiàn)局限于兩端隧道二極管，這樣就需要特定順序的處理步驟，因此提高了IC制造過(guò)程的復(fù)雜程度和成本。
相反，在本發(fā)明中，NDR FET不需要任何非標(biāo)準(zhǔn)處理過(guò)程，而僅需要設(shè)置用于控制這種FET的附加信號(hào)線，如上所述。此外，由于NDR FET的溝道區(qū)使用與傳統(tǒng)絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)相同的摻雜劑即例如n型溝道相同的摻雜劑，所以在制造過(guò)程中，可以同時(shí)形成這些特征圖形。
因此，本發(fā)明的NDR FET的非常有利的用途包括作為上述第6,294,412號(hào)美國(guó)專利的圖1a和圖1b所示類型的SRAM存儲(chǔ)單元的NDR器件的替代品，作為與適當(dāng)偏壓的IGFET串聯(lián)的下拉元件或上拉元件。在這種實(shí)施例中，在公共操作期間，可以同時(shí)形成全部對(duì)在此所示IGFET的運(yùn)行過(guò)程起關(guān)鍵作用的、包括例如柵極絕緣層、源極/漏區(qū)、隔離區(qū)、接觸、柵極等、在半導(dǎo)體模片/圓片上形成的結(jié)構(gòu)特征圖形，因此可以與本發(fā)明的NDR FET共享該結(jié)構(gòu)特征圖形。從處理過(guò)程集成的觀點(diǎn)出發(fā)，因此，與混合處理負(fù)載技術(shù)相比，本發(fā)明方法具有顯著優(yōu)點(diǎn)。
因此，請(qǐng)參考圖5，2T SRAM單元500的優(yōu)選實(shí)施例使用包括被輸入信號(hào)Vbias(可以是固定的，也可以是定時(shí)的)偏置的柵極的NDR FET 510。以低電位Vss(例如0V，或者接地)，偏置NDR FET源極；其漏極連接到n溝道存取晶體管(n-channel access transistor)520的一個(gè)源極/漏極端。存取晶體管520的另一個(gè)源極/漏極端連接到數(shù)據(jù)(位)線530。存取晶體管520的柵極連接到字線540。因此，這種2T SRAM單元需要4條輸入/輸出線Vss線、Vbias線、字線、位線。數(shù)據(jù)被存儲(chǔ)在被NDR FET 510和存取晶體管520共享的節(jié)點(diǎn)550。
為了將數(shù)據(jù)寫(xiě)入單元500，將位線530驅(qū)動(dòng)到適宜邏輯電平(HI或LO，例如分別對(duì)應(yīng)于電源Vdd或Vss)，然后，對(duì)字線540施加脈沖，以達(dá)到高壓(例如，Vdd)。如果待寫(xiě)入數(shù)據(jù)為HI，則通過(guò)存取晶體管520，將存儲(chǔ)節(jié)點(diǎn)(SN)550充電到HI電平，然后，斷開(kāi)NDR FET 510。如果要待寫(xiě)入數(shù)據(jù)為L(zhǎng)O，則SN 550被放電至Vss，然后，斷開(kāi)NDR FET 510。
因此，一旦將數(shù)據(jù)寫(xiě)入SN 550，NDR FET 510就斷開(kāi)，以實(shí)現(xiàn)低靜態(tài)電流。字線電壓脈沖的脈沖寬度應(yīng)該足夠?qū)挘允筍N 550被完全充電到HI電平，或者被完全放電到LO電平，并使NDR FET 510從NDR模式轉(zhuǎn)換到非NDR模式，或相反。因此，對(duì)于不同電路，脈沖寬度自然不同，而且可以根據(jù)眾所周知的技術(shù)，確定脈沖寬度。
為了從單元500讀取數(shù)據(jù)，優(yōu)先將位線530預(yù)充電到HI電平，然后，將它連接到傳統(tǒng)讀出放大器(未示出)的輸入端。對(duì)字線540施加脈沖，以達(dá)到高壓。如果所存儲(chǔ)的數(shù)據(jù)是HI，則SN 550不通過(guò)存取晶體管520下拉位線530上的電壓。如果所存儲(chǔ)的數(shù)據(jù)是LOW，則SN 550通過(guò)存取晶體管520下拉位線530上的電壓。由于位線電壓被下拉，所以SN 550上的電壓將升高，因此NDR FET 510接通，并有助于通過(guò)存取晶體管520下拉位線電壓。
可以利用任何傳統(tǒng)技術(shù)設(shè)計(jì)讀出放大器，以快速檢測(cè)(在納秒范圍內(nèi))位線電壓是否被下拉，然后，放大該數(shù)據(jù)信號(hào)(例如，如果檢測(cè)到位線電壓在降低，則輸出電壓Vss，否則則保持高輸出電壓)。
應(yīng)該注意，對(duì)于快速數(shù)據(jù)讀出(在1ns內(nèi))，優(yōu)先采用差動(dòng)放大器(需要2個(gè)輸入，而非1個(gè)輸入)。在這種情況下，可以將相鄰位線或“偽”位線預(yù)充電到適當(dāng)電平(例如，Vdd/2)，然后，利用該相鄰位線或“偽”位線將第二輸入信號(hào)送到差動(dòng)讀出放大器。
為了補(bǔ)償潛在的電流泄漏和/或α粒子的碰撞，可以進(jìn)行周期性刷新，以確保任何HI電壓不隨著時(shí)間降低。
本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明白，作為邏輯電路、自鎖邏輯器件、放大器、振蕩器、電源管理以及可以采用其有效特性的許多其它環(huán)境下的一部分，上述NDR器件既可以有利地用于存儲(chǔ)器和邏輯應(yīng)用，又可以有利地應(yīng)用于在現(xiàn)有技術(shù)中描述的電路類型，即，用作存儲(chǔ)器件。
盡管參考說(shuō)明性實(shí)施例對(duì)本發(fā)明進(jìn)行了說(shuō)明，但是無(wú)意使該說(shuō)明被認(rèn)為具有限制性意義。本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員清楚地明白，上面的描述僅作為例子，而不限制本發(fā)明的范圍，本發(fā)明可以用于利用傳統(tǒng)處理技術(shù)制造的許多類型的集成電路。對(duì)于參考了該說(shuō)明的本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員，該說(shuō)明性實(shí)施例的各種修改和組合以及本發(fā)明的其它實(shí)施例是顯而易見(jiàn)的。當(dāng)然，這種修改和組合可以采用已知的其它特征，該其它特征代替或者附加在此公開(kāi)的內(nèi)容。因此，所附權(quán)利要求意在包括任何這種修改或?qū)嵤├?。盡管該權(quán)利要求是根據(jù)在此描述的特定實(shí)施例編寫(xiě)的，但是應(yīng)該明白，在此公開(kāi)的范圍還可以應(yīng)用于對(duì)本技術(shù)領(lǐng)域內(nèi)的熟練技術(shù)人員明確公開(kāi)的或不明確公開(kāi)的任何新穎的、不明顯特征(或其組合)，而不考慮這是否與下面所附權(quán)利要求有關(guān)，而且不考慮它是否解決和/或減輕了在此描述的所有技術(shù)問(wèn)題。最后，在本專利申請(qǐng)被起訴期間，申請(qǐng)人還保留追加與任何這種新穎的、不明顯特征有關(guān)的新權(quán)利要求和/或附加權(quán)利要求的權(quán)利。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底；以及電介質(zhì)層，位于所述半導(dǎo)體襯底上，以致在半導(dǎo)體襯底與所述電介質(zhì)層之間形成交界面區(qū)域；溝道，位于所述交界面區(qū)域附近，該溝道可以承載從與導(dǎo)通條件有關(guān)的第一電流值到與非導(dǎo)通條件有關(guān)的第二電流值變化的電流，所述第二電流值基本小于所述第一電流值；多個(gè)載流子陷獲點(diǎn)，位于所述交界面區(qū)域內(nèi)，并被配置成陷獲被控制電場(chǎng)電偏置、從而從所述溝道流入所述交界面區(qū)域的載流子；其中所述陷獲點(diǎn)的特征在于，其能級(jí)高于所述溝道的導(dǎo)帶，而低于所述電介質(zhì)層的導(dǎo)帶，而且所述陷獲點(diǎn)具有這樣的濃度和排列，以致利用根據(jù)所述控制電場(chǎng)的值調(diào)整所述電流的所述陷獲點(diǎn)的作用，使所述溝道內(nèi)的電流可以在所述第一電流值與所述第二電流值之間變化。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述陷阱能級(jí)被設(shè)置成使所述陷獲點(diǎn)主要陷獲在所述溝道中流動(dòng)的熱載流子。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其中所述陷阱能級(jí)被設(shè)置為高于所述導(dǎo)帶邊緣大約0.5eV。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述半導(dǎo)體結(jié)構(gòu)被結(jié)合作為絕緣柵極場(chǎng)效應(yīng)晶體管的一部分。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中所述載流子穿過(guò)所述溝道到達(dá)所述陷獲點(diǎn)。
6.一種位于襯底中而且具有控制柵極、源區(qū)、漏區(qū)的負(fù)微分電阻場(chǎng)效應(yīng)晶體管(NDR-FET)，該負(fù)微分電阻場(chǎng)效應(yīng)晶體管進(jìn)一步包括溝道，位于襯底的表面區(qū)域中用于承載源極-漏極電流，并被配置成對(duì)所述溝道內(nèi)的所述源極-漏極電流的載流子施加電場(chǎng)，該電場(chǎng)是對(duì)源區(qū)和漏區(qū)施加偏壓并對(duì)控制柵極施加控制電壓而產(chǎn)生的；柵極絕緣層，位于所述溝道與控制柵極之間；交界面區(qū)域，位于所述柵極絕緣層與所述溝道的邊界，而且包括大量陷獲點(diǎn)，該陷獲點(diǎn)適于臨時(shí)存儲(chǔ)獲取了基本等于所述陷獲點(diǎn)的陷阱能級(jí)的高能能量的載流子，所述陷阱能級(jí)高于所述襯底內(nèi)的所述載流子的導(dǎo)帶能級(jí)，而低于所述柵極絕緣層的導(dǎo)帶能級(jí)；其中在半導(dǎo)體器件的第一工作區(qū)域內(nèi)，所述源極-漏極電流的值隨著所述電場(chǎng)的增強(qiáng)而增加；而且其中在半導(dǎo)體器件的第二工作區(qū)域內(nèi)，所述源極-漏極電流的值隨著所述電場(chǎng)的增強(qiáng)而減小。
7.根據(jù)權(quán)利要求6所述的器件，其中所述NDR FET與傳統(tǒng)絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)共享一個(gè)或者多個(gè)公用結(jié)構(gòu)。
8.根據(jù)權(quán)利要求6所述的器件，其中所述陷獲點(diǎn)包括基于水的陷阱。
9.根據(jù)權(quán)利要求6所述的器件，其中所述NDR FET使用對(duì)其植入了p型摻雜劑的n型溝道，以便建立有助于使所述載流子從所述溝道移動(dòng)到所述陷獲點(diǎn)的較強(qiáng)偏置電場(chǎng)。
10.一種位于絕緣硅(SOI)襯底中而且具有控制柵極、源區(qū)、漏區(qū)的半導(dǎo)體器件，該半導(dǎo)體器件進(jìn)一步包括溝道，位于SOI襯底的表面區(qū)域中用于承載源極-漏極電流，并被配置成對(duì)所述溝道內(nèi)的所述源極-漏極電流的載流子施加電場(chǎng)，該電場(chǎng)是對(duì)源區(qū)和漏區(qū)施加偏壓、并對(duì)控制柵極施加控制電壓而產(chǎn)生的；陷獲層，位于所述溝道附近，用于臨時(shí)存儲(chǔ)從所述電場(chǎng)獲取足夠能量，以便可以克服位于所述陷獲層內(nèi)的載流子陷阱的陷獲能級(jí)的載流子，所述陷獲能級(jí)高于所述溝道內(nèi)的導(dǎo)帶能級(jí)，而低于所述陷獲層內(nèi)的導(dǎo)帶能級(jí)；其中在半導(dǎo)體器件的第一工作區(qū)域內(nèi)，所述源極-漏極電流的值隨著所述電場(chǎng)的增強(qiáng)而增加；而且其中在半導(dǎo)體器件的第二工作區(qū)域內(nèi)，所述源極-漏極電流的值隨著所述電場(chǎng)的增強(qiáng)而減小。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述陷獲層包含在位于所述溝道與控制柵極之間的電介質(zhì)層內(nèi)。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述陷獲層包含在所述半導(dǎo)體器件的所述溝道與柵極絕緣層之間的交界面區(qū)域內(nèi)。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件與傳統(tǒng)絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)共享一個(gè)或者多個(gè)公用結(jié)構(gòu)。
14.一種存儲(chǔ)單元，至少包括一個(gè)第一摻雜劑型溝道絕緣柵極場(chǎng)效應(yīng)晶體管(IGFET)，第一溝道型IGFET具有IGFET柵極端、與第一電位相連的第一IGFET源極/漏極端以及與存儲(chǔ)節(jié)點(diǎn)相連的第二IGFET源極/漏極端，改進(jìn)包括負(fù)微分電阻場(chǎng)效應(yīng)晶體管(NDR-FET)元件，也具有第一摻雜劑型溝道，所述NDR FET元件包括與第二電位相連的第一NDR FET源極/漏極端、與存儲(chǔ)節(jié)點(diǎn)相連的第二NDR源極/漏極端以及與偏壓相連的第三NDR柵極端；其中NDR FET元件用作存儲(chǔ)單元的下拉器件，以便完全由具有公用溝道摻雜劑類型的有源器件形成存儲(chǔ)單元。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)單元，其中所述NDR RET元件和IGFET至少共享公用襯底和公用柵極絕緣層。
16.根據(jù)權(quán)利要求14所述的存儲(chǔ)單元，其中由同一個(gè)導(dǎo)電層形成所述第三NDR柵極端和所述IGFET柵極端。
17.根據(jù)權(quán)利要求16所述的存儲(chǔ)單元，其中所述存儲(chǔ)節(jié)點(diǎn)是被所述NDR FET和IGFET共享的源極/漏區(qū)。
18.根據(jù)權(quán)利要求16所述的存儲(chǔ)單元，其中所述第一型摻雜劑是n型的，以便所述NDR FET和IGFET是n溝道器件。
全文摘要
本發(fā)明公開(kāi)了一種改進(jìn)型負(fù)微分電阻場(chǎng)效應(yīng)晶體管(NDR－FET)。該NDR－FET包括在襯底(可以是硅或SOI)與柵極絕緣層之間的交界面之上或者極靠近該交界面形成的電荷陷獲層。這樣，可以優(yōu)化電荷陷阱，以便非?？焖傧莴@和去陷獲電荷，因?yàn)樗鼈兎浅？拷鼰彷d流子的溝道。NDR－FET還可以替換傳統(tǒng)NDR二極管以及存儲(chǔ)單元內(nèi)的類似器件，而且激活僅需要單溝道技術(shù)(即代替CMOS)而且還提供低功率的整組邏輯電路。
文檔編號(hào)G11C11/39GK1618129SQ02828011
公開(kāi)日2005年5月18日 申請(qǐng)日期2002年12月19日 優(yōu)先權(quán)日2001年12月21日
發(fā)明者金緒杰 申請(qǐng)人:普羅格瑞森特技術(shù)公司