專利名稱：互補(bǔ)位pcram感測(cè)放大器和操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于感測(cè)可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器(PCRAM)元件的電阻的方法和設(shè)備。
背景技術(shù)：
PCRAM器件將二進(jìn)制數(shù)據(jù)存儲(chǔ)為兩個(gè)不同的阻值，一個(gè)比另一個(gè)更高。該阻值代表特定的二進(jìn)制值邏輯“0”或邏輯“1”。當(dāng)感測(cè)PCRAM器件的阻值時(shí)，一般將經(jīng)歷讀操作的存儲(chǔ)單元電阻與參考單元電阻作比較來(lái)確定被讀取單元的阻值，以及它的邏輯態(tài)。此方法在美國(guó)專利No.5,883,827中被公開(kāi)。然而，此方法具有一些局限性。
如果參考單元有缺陷，并且陣列中的一列存儲(chǔ)單元使用相同的缺陷參考單元，則整列存儲(chǔ)單元將得到錯(cuò)誤的阻值讀取結(jié)果。另外，需要專用電路來(lái)將阻值寫(xiě)入?yún)⒖紗卧@樣設(shè)置的感測(cè)放大器的電路將復(fù)雜而龐大。
典型地，PCRAM器件的感測(cè)方案還傾向于具有不同于一般使用在典型DRAM電路中的獨(dú)特結(jié)構(gòu)。盡管PCRAM與DRAM的不同之處在于它們?cè)陔娮栊源鎯?chǔ)元件中存儲(chǔ)二進(jìn)制值而不是存儲(chǔ)為電容器上的電荷，盡管PCRAM為非易失性的，其中DRAM中使用的電容器結(jié)構(gòu)是易失性的，然而期望的是，如果兩種器件的讀取和寫(xiě)入電路盡可能的類似，這樣現(xiàn)有的DRAM存儲(chǔ)器件結(jié)構(gòu)可以容易地適應(yīng)于讀取和寫(xiě)入PCRAM器件。
發(fā)明簡(jiǎn)述本發(fā)明提供一種PCRAM存儲(chǔ)器件和其操作方法，其利用了類似于一些DRAM存儲(chǔ)器件中使用的讀取結(jié)構(gòu)。使用了包括第一和第二可編程導(dǎo)體存儲(chǔ)元件的一對(duì)互補(bǔ)PCRAM存儲(chǔ)單元，每個(gè)連接到相應(yīng)的存取晶體管。寫(xiě)操作期間，第一和第二存儲(chǔ)元件以互補(bǔ)二進(jìn)制值寫(xiě)入，就是說(shuō)如果第一存儲(chǔ)元件被寫(xiě)入高阻態(tài)，那么第二存儲(chǔ)元件被寫(xiě)入低阻態(tài)；反之，如果第一存儲(chǔ)元件被寫(xiě)入低阻態(tài)，則第二存儲(chǔ)元件被寫(xiě)入較高的阻態(tài)。
例如在第一存儲(chǔ)元件的讀操作期間，感測(cè)放大器被連接使得其相應(yīng)的輸入被耦合以接收通過(guò)第一和第二存儲(chǔ)元件釋放的相應(yīng)的預(yù)充電壓。感測(cè)放大器讀取通過(guò)兩個(gè)存儲(chǔ)元件的釋放電壓來(lái)確定哪一個(gè)是更大的電壓，從而確定被讀取存儲(chǔ)單元的阻值(高或低)和邏輯態(tài)(高或低)。
附圖簡(jiǎn)述通過(guò)下面聯(lián)系相應(yīng)附圖提供的本發(fā)明的典型實(shí)施例的詳細(xì)描述，本發(fā)明的上述和其他特征與優(yōu)點(diǎn)將變得更加明晰。附圖中

圖1顯示一種實(shí)例性的PCRAM器件；圖2為描述本發(fā)明一個(gè)方面的示意圖。
圖3為描述本發(fā)明另一方面的示意圖。
圖4為描述本發(fā)明另一方面的示意圖。
圖5顯示了本發(fā)明使用的電容器的放電率特性曲線。
圖6顯示計(jì)算機(jī)系統(tǒng)中使用的本發(fā)明。
發(fā)明詳述本發(fā)明使用一種感測(cè)放大器結(jié)構(gòu)，它與一些常規(guī)DRAM器件中使用的結(jié)構(gòu)有些類似，用來(lái)感測(cè)PCRAM存儲(chǔ)單元的阻態(tài)。在本發(fā)明中，二進(jìn)制值在第一PCRAM單元中存儲(chǔ)為阻值，同時(shí)其互補(bǔ)阻值存儲(chǔ)在第二PCRAM單元中。在第一PCRAM單元讀出期間，兩個(gè)PCRAM單元均被使用以將預(yù)充電壓釋放到各自的感測(cè)放大器的輸入，該感測(cè)放大器讀取釋放電壓來(lái)確定阻值，從而確定經(jīng)歷讀操作的第一PCRAM單元中存儲(chǔ)的二進(jìn)制值。
圖1圖示了一種提供在根據(jù)本發(fā)明構(gòu)造的一部分PCRAM存儲(chǔ)器件內(nèi)部的示例性單元設(shè)置。圖中的PCRAM存儲(chǔ)元件102具有一個(gè)硫?qū)倩衔锊Ａw和下方103和上方104導(dǎo)體。眾所周知，可編程導(dǎo)體存儲(chǔ)單元具有兩個(gè)穩(wěn)定的阻態(tài)一個(gè)高阻和一個(gè)低阻。一般地，當(dāng)閑置時(shí)存儲(chǔ)器具有高阻態(tài)，但是可以在導(dǎo)體103和104上適當(dāng)?shù)厥┘悠秒妷簛?lái)將其編程為低阻態(tài)。典型地，PCRAM存儲(chǔ)元件的低阻態(tài)其特征在于，在導(dǎo)體103和104之間穿過(guò)硫?qū)倩衔锊Ａw或沿硫?qū)倩衔锊Ａw表面的樹(shù)枝晶生長(zhǎng)。當(dāng)沒(méi)有這種樹(shù)枝晶生長(zhǎng)時(shí)高阻態(tài)存在。生長(zhǎng)的樹(shù)枝晶是相對(duì)不易失的，原因在于在除去偏置電壓后樹(shù)枝晶將保持在適當(dāng)?shù)奈恢贸掷m(xù)相對(duì)長(zhǎng)的時(shí)間，例如幾天或幾周。
圖1進(jìn)一步顯示，PCRAM存儲(chǔ)元件102通過(guò)導(dǎo)電栓塞101耦合到存取晶體管207上，此晶體管通過(guò)形成晶體管207的柵極結(jié)構(gòu)的字線105驅(qū)動(dòng)。存取晶體管通過(guò)導(dǎo)電栓塞101耦合到PCRAM存儲(chǔ)元件的其中一個(gè)導(dǎo)體103上。PCRAM元件的另一個(gè)導(dǎo)體104通過(guò)一個(gè)公共單元板109連接到偏置電壓上，其是對(duì)于存儲(chǔ)器件中提供的其他PCRAM存儲(chǔ)元件所共用的。
圖1圖示了一個(gè)普通的PCRAM結(jié)構(gòu)，其中兩個(gè)相鄰的存儲(chǔ)單元207、211耦合到公共位線118上。這樣，圖1還顯示了另一個(gè)通過(guò)字線107驅(qū)動(dòng)的存取晶體管211，它通過(guò)導(dǎo)電栓塞99與另一個(gè)PCRAM存儲(chǔ)元件104相連接，該P(yáng)CRAM存儲(chǔ)元件104還依次連接到公共單元板109。存取晶體管211還具有連接到位線118的一個(gè)端子。
圖2顯示一個(gè)使用圖1描述的單元結(jié)構(gòu)的存儲(chǔ)器陣列的電路圖方案。這樣，圖2的上面部分圖示了耦合到相應(yīng)的PCRAM存儲(chǔ)元件102和106的晶體管207和211，該存取晶體管207和211將存儲(chǔ)元件102和106耦合到位線118。
同樣在圖2中顯示的，在存儲(chǔ)陣列中還配置有互補(bǔ)位線D1*120，另一組存取晶體管連接到其上，其依次連接到其他PCRAM存儲(chǔ)元件。為了簡(jiǎn)化討論，一個(gè)單獨(dú)互補(bǔ)PCRAM單元對(duì)表示為300。它包括晶體管207和關(guān)聯(lián)的PCRAM存儲(chǔ)元件102，其耦合到位線118(D1)，還包括存取晶體管209和關(guān)聯(lián)的PCRAM存儲(chǔ)元件124，其耦合到位線120(D1*)。
寫(xiě)操作期間，耦合到晶體管207的行線104和耦合到晶體管209的行線113被啟動(dòng)，以使如果PCRAM存儲(chǔ)元件102被寫(xiě)為高阻態(tài)，PCRAM元件124被寫(xiě)為低阻態(tài)，反之亦然。用這種方法，PCRAM存儲(chǔ)元件102和124一起被存取并總是存儲(chǔ)互補(bǔ)的阻抗數(shù)字值。因而假設(shè)PCRAM存儲(chǔ)元件102是被寫(xiě)入和讀取的基本元件，耦合到位線118和120的感測(cè)放大器210將通過(guò)比較存儲(chǔ)器讀操作期間位線118上釋放的預(yù)充電壓與位線120上釋放的預(yù)充電壓來(lái)讀取PCRAM存儲(chǔ)元件102的值。
因而，存儲(chǔ)器讀取之前，預(yù)充電壓通過(guò)預(yù)充電路301施加到互補(bǔ)位線118和120上。通過(guò)啟動(dòng)晶體管305的預(yù)充線上的邏輯電路來(lái)啟動(dòng)預(yù)充電路，以提供電壓(例如Vcc/2)到兩個(gè)位線118和120。
還可以提供平衡電路303，該平衡電路303是在預(yù)充電路啟動(dòng)后通過(guò)平衡信號(hào)而被啟動(dòng)的，以確保線118和120上的電壓相同。線118和120上的電壓通過(guò)線上的寄生電容保持。預(yù)充和平衡(如果存在的話)電路被啟動(dòng)之后，可以在互補(bǔ)單元對(duì)300上執(zhí)行讀操作。在圖3中更詳細(xì)地說(shuō)明了此讀操作，圖3為感測(cè)放大器210輸入通路的簡(jiǎn)化。
對(duì)于互補(bǔ)位線118和120的寄生電容表示為C1和C1*。相應(yīng)的存取晶體管207和209如圖示連接到它們各自的字線105和113。還示出了PCRAM存儲(chǔ)元件102和124。正如注意到的，二進(jìn)制值在例如存儲(chǔ)器PCRAM存儲(chǔ)元件102中被存儲(chǔ)為阻值。它或?yàn)楦咦柚祷驗(yàn)榈妥柚?，而互補(bǔ)阻值將被存儲(chǔ)在PCRAM存儲(chǔ)元件124中。
在讀操作期間，施加在互補(bǔ)位線118和120上的預(yù)充電壓被允許通過(guò)存取晶體管207和209和通過(guò)存儲(chǔ)元件102和124的相應(yīng)阻值來(lái)釋放。因?yàn)樽柚挡煌?，一個(gè)高一個(gè)低，因此位線D1和D1*(118，120)上的電壓在讀操作期間將分開(kāi)。盡管初始施加在互補(bǔ)位線118和120上的電壓為Vcc/2，但是在讀操作期間此電壓實(shí)際上會(huì)稍微高出大約.3mV，原因是位線118和120上的寄生電容C1和C1*的存在，以及晶體管207和209內(nèi)部固有的柵-漏電容。
圖5圖示了讀操作期間互補(bǔ)位線118和120上的電壓。字線105和113的啟動(dòng)示出為脈沖信號(hào)，并且最初存在于兩個(gè)位線D1和D1*上的Vcc/2+大約.3mV的電壓開(kāi)始衰減。因?yàn)橐粋€(gè)PCRAM存儲(chǔ)元件，如102，具有比另一個(gè)更高的阻抗，與低阻抗如124相關(guān)聯(lián)的位線上的電壓將比耦合到更高阻值的位線如D1上的電壓衰減更快。這在圖5中示出。
線D1和D1*上的兩個(gè)電壓的偏差逐漸增加。在字線105和113啟動(dòng)后預(yù)設(shè)時(shí)間處，感測(cè)放大器210被啟動(dòng)。感測(cè)放大器具有如圖4所示DRAM排列中通常使用的結(jié)構(gòu)。這樣的感測(cè)放大器包括N感測(cè)放大器鎖存器302和P感測(cè)放大器鎖存器304。此結(jié)構(gòu)如圖4所示。
再回到圖5，N感測(cè)放大器在t1時(shí)刻首先被啟動(dòng)。當(dāng)N感測(cè)放大器啟動(dòng)時(shí)，具有較低電壓的位線，在本例中如D1*，立即被拉到地。隨后，P感測(cè)放大器在t2時(shí)刻被啟動(dòng)，其驅(qū)動(dòng)較高電壓線(如D1)到Vcc。因此在t2時(shí)刻，感測(cè)放大器210輸出表示PCRAM存儲(chǔ)元件102在高阻態(tài)的值Vcc。
盡管圖5圖示了當(dāng)PCRAM存儲(chǔ)元件102具有比存儲(chǔ)元件104更高的阻抗時(shí)產(chǎn)生的信號(hào)時(shí)序，但是顯然，如果PCRAM存儲(chǔ)元件102具有低阻態(tài)并且PCRAM存儲(chǔ)元件124具有高阻態(tài)，則信號(hào)電平將顛倒。也就是說(shuō)，圖5中示出的信號(hào)圖將使得位線D1*朝向Vcc而位線D1朝向地。
圖5還說(shuō)明了本發(fā)明的另一個(gè)方面。如圖所示，對(duì)于讀操作，行線105、113的電壓從接近地電平升高到接近Vcc的正電平。此電壓在感測(cè)放大器被使能之前(t1之前)回到接近地電平。結(jié)果，沒(méi)有讀PCRAM存儲(chǔ)元件的重寫(xiě)。如果期望這種PCRAM單元的重寫(xiě)，那么在感測(cè)放大器210工作期間，具有被寫(xiě)到低阻態(tài)的存儲(chǔ)元件的行線105、113上的電壓可能處于接近Vcc的電壓電平，這會(huì)自動(dòng)地將讀單元重寫(xiě)(刷新)到低阻態(tài)。
因?yàn)榭删幊探佑|存儲(chǔ)元件為電阻性的而不是電容性的存儲(chǔ)元件，可能它們會(huì)比DRAM中典型的電容性存儲(chǔ)元件花費(fèi)更長(zhǎng)的時(shí)間將位線拉高到Vcc和到地。假如這是真實(shí)的，比最新一代DRAM感測(cè)放大器運(yùn)行稍慢的老式DRAM感測(cè)放大器設(shè)計(jì)還可以用于PCRAM存儲(chǔ)單元。這樣做的好處在于，這些老式的DRAM感測(cè)放大器已經(jīng)表明可以有效率地進(jìn)行工作，并且它們的測(cè)試架構(gòu)是已經(jīng)證實(shí)的。因此，可以制作由使用DRAM感測(cè)放大器的PCRAM存儲(chǔ)元件構(gòu)成的混合存儲(chǔ)器，這樣既具有PCRAM技術(shù)的優(yōu)點(diǎn)，還可以快速和廉價(jià)的生產(chǎn)。
盡管如圖2所示，互補(bǔ)可編程接觸存儲(chǔ)元件102和106以及相關(guān)聯(lián)的存取晶體管和位線D和D*被配置在同一存儲(chǔ)陣列中，但是，互補(bǔ)存儲(chǔ)單元、存取晶體管和位線還可以被配置在相應(yīng)的不同存儲(chǔ)陣列中。
圖6為使用根據(jù)本發(fā)明一個(gè)實(shí)施例建立的PCRAM存儲(chǔ)器件200的基于處理器的系統(tǒng)400的框圖?；谔幚砥鞯南到y(tǒng)400可以是計(jì)算機(jī)系統(tǒng)、處理控制系統(tǒng)或使用處理器和關(guān)聯(lián)存儲(chǔ)器的任意其他系統(tǒng)。系統(tǒng)400包括中央處理單元(CPU)402，例如，通過(guò)總線420與PCRAM存儲(chǔ)器件408和I/O器件404進(jìn)行通信的微處理器。需要注意總線420可以是通常用在基于處理器系統(tǒng)中的一系列總線和橋，但僅僅為方便起見(jiàn)，總線420表示為單一總線。第二I/O器件406也被表示出來(lái)，但并不是實(shí)現(xiàn)本發(fā)明所必須的?；谔幚砥鞯南到y(tǒng)400還包括只讀存儲(chǔ)器(ROM)410，并可以包括如本領(lǐng)域公知的，通過(guò)總線420還與CPU402進(jìn)行通信的外圍設(shè)備，例如軟驅(qū)412和光盤(CD)ROM驅(qū)動(dòng)器414。
為了容易與總線420連接或斷開(kāi)，一個(gè)或更多的存儲(chǔ)設(shè)備200可以配置在插入式的存儲(chǔ)模塊256上，如SIMM、DIMM或者其他插入式存儲(chǔ)模塊。雖然參考特定的典型實(shí)施例已經(jīng)描述和說(shuō)明本發(fā)明，但應(yīng)該理解只要不脫離本發(fā)明的精神和范圍，很多修正和替換都可以進(jìn)行。因此，本發(fā)明并不受前述的限制，而僅受到附屬的權(quán)利要求書(shū)的限定。
權(quán)利要求
1.一種PCRAM器件，包括第一和第二位線；第一和第二可編程導(dǎo)體存儲(chǔ)元件，用于存儲(chǔ)互補(bǔ)二進(jìn)制數(shù)值；第一和第二存取器件，用于分別將所述第一和第二導(dǎo)體存儲(chǔ)元件耦合到所述第一和第二位線；和感測(cè)放大器，具有分別耦合到所述第一和第二位線的輸入，用來(lái)讀取在所述存儲(chǔ)元件之一中存儲(chǔ)為阻值的二進(jìn)制值。
2.如權(quán)利要求1中的器件，還包括預(yù)充電路，用來(lái)在讀操作前將所述位線預(yù)充到公共的預(yù)充電壓。
3.如權(quán)利要求1中的器件，還包括一對(duì)行線，分別與所述第一和第二存取器件耦合；和用于同時(shí)啟動(dòng)所述第一和第二行線、并因此啟動(dòng)所述第一和第二存取器件的電路。
4.如權(quán)利要求3中的器件，其中所述第一和第二存取器件為存取晶體管。
5.如權(quán)利要求1中的器件，其中所述第一和第二可編程導(dǎo)體存儲(chǔ)元件是由硫?qū)倩衔锊Ａ纬傻摹?br> 6.如權(quán)利要求3中的器件，其中當(dāng)所述存取器件被啟動(dòng)時(shí)，所述位線上的所述預(yù)充電壓通過(guò)所述第一和第二可編程導(dǎo)體存儲(chǔ)器件的相應(yīng)的電阻釋放，所述感測(cè)放大器決定所述存儲(chǔ)器件中的哪一個(gè)具有高和低阻態(tài)，并且輸出相應(yīng)于所述一個(gè)存儲(chǔ)元件的阻態(tài)的二進(jìn)制值。
7.如權(quán)利要求2中的器件，其中所述位線具有存儲(chǔ)所述預(yù)充電壓的關(guān)聯(lián)的寄生電容。
8.如權(quán)利要求2中的器件，其中所述寄生電容存儲(chǔ)比所述預(yù)充電壓更大的電壓值。
9.如權(quán)利要求3中的器件，其中所述行線是以防止讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式來(lái)啟動(dòng)的。
10.如權(quán)利要求3中的器件，其中所述行線是以導(dǎo)致讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式來(lái)啟動(dòng)的。
11.如權(quán)利要求1中的器件，其中所述第一和第二存儲(chǔ)元件是在公共的存儲(chǔ)陣列中。
12.如權(quán)利要求1中的器件，其中所述第一和第二存儲(chǔ)元件在不同存儲(chǔ)陣列中。
13.如權(quán)利要求2中的器件，還包括平衡電路，用來(lái)平衡所述位線上的電壓。
14.一種存儲(chǔ)器件，包括多個(gè)第一和第二可編程導(dǎo)體隨機(jī)存取存儲(chǔ)單元對(duì)，每對(duì)存儲(chǔ)單元包括第一和第二可編程導(dǎo)體存儲(chǔ)元件，用來(lái)存儲(chǔ)互補(bǔ)二進(jìn)制數(shù)值；第一和第二存取器件，用來(lái)分別將所述第一和第二導(dǎo)體存儲(chǔ)元件耦合到第一和第二位線；和感測(cè)放大器，具有分別耦合到所述第一和第二位線的輸入，用來(lái)讀取在所屬存儲(chǔ)元件之一中存儲(chǔ)為阻值的二進(jìn)制值。
15.如權(quán)利要求14中的器件，還包括預(yù)充電路，用來(lái)在讀操作前將所述位線預(yù)充到公共預(yù)充電壓。
16.如權(quán)利要求14中的器件，還包括分別耦合到所述第一和第二存取器件的一對(duì)行線；和用于同時(shí)啟動(dòng)所述第一和第二行線、并因此啟動(dòng)所述第一和第二存取器件的電路。
17.如權(quán)利要求16中的器件，其中所述第一和第二存取器件為存取晶體管。
18.如權(quán)利要求14中的器件，其中所述第一和第二可編程導(dǎo)體存儲(chǔ)元件由硫?qū)倩衔锊Ａ纬伞?br> 19.如權(quán)利要求16中的器件，其中當(dāng)所述存取器件被啟動(dòng)時(shí)，所述位線上的所述預(yù)充電壓通過(guò)所述第一和第二可編程導(dǎo)體存儲(chǔ)器件的相應(yīng)電阻釋放，所述感測(cè)放大器決定了哪一個(gè)所述存儲(chǔ)器件具有高和低阻態(tài)，并且輸出對(duì)應(yīng)于所述一個(gè)存儲(chǔ)元件的阻態(tài)的二進(jìn)制值。
20.如權(quán)利要求15中的器件，其中所述位線具有存儲(chǔ)所述預(yù)充電壓的關(guān)聯(lián)的寄生電容。
21.如權(quán)利要求15中的器件，其中所述寄生電容存儲(chǔ)比所述預(yù)充電壓更高的電壓值。
22.如權(quán)利要求16中的器件，其中所述行線是以防止讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式被啟動(dòng)的。
23.如權(quán)利要求16中的器件，其中所述行線是以導(dǎo)致讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式被啟動(dòng)的。
24.如權(quán)利要求14中的器件，其中所述第一和第二存儲(chǔ)元件在公共的存儲(chǔ)陣列中。
25.如權(quán)利要求14中的器件，其中所述第一和第二存儲(chǔ)元件在不同的存儲(chǔ)陣列中。
26.如權(quán)利要求15中的器件，還包括平衡電路，用來(lái)平衡所述位線上的預(yù)充電壓。
27.如權(quán)利要求14中的器件，其中所述存儲(chǔ)器件被提供在存儲(chǔ)模塊上。
28.如權(quán)利要求27中的器件，其中所述存儲(chǔ)模塊為插入式存儲(chǔ)模塊。
29.一種計(jì)算機(jī)系統(tǒng)，包括處理器；耦合到所述處理器的存儲(chǔ)系統(tǒng)，所述存儲(chǔ)系統(tǒng)包括第一和第二位線；第一和第二可編程導(dǎo)體存儲(chǔ)元件，用來(lái)存儲(chǔ)互補(bǔ)二進(jìn)制數(shù)值；第一和第二存取器件，用來(lái)分別將所述第一和第二導(dǎo)體存儲(chǔ)元件耦合到所述第一和第二位線；和感測(cè)放大器，具有分別耦合到所述第一和第二位線的輸入，用來(lái)讀取所述存儲(chǔ)元件之一中存儲(chǔ)為阻值的二進(jìn)制值。
30.如權(quán)利要求29中的系統(tǒng)，還包括預(yù)充電路，用來(lái)在讀操作前將所述位線預(yù)充到公共預(yù)充電壓。
31.如權(quán)利要求29中的系統(tǒng)，還包括分別耦合到所述第一和第二存取器件的一對(duì)行線；和用于同時(shí)啟動(dòng)所述第一和第二行線、并因此啟動(dòng)所述第一和第二存取器件的電路。
32.如權(quán)利要求31中的系統(tǒng)，其中所述第一和第二存取器件為存取晶體管。
33.如權(quán)利要求29中的系統(tǒng)，其中所述第一和第二可編程導(dǎo)體存儲(chǔ)元件由硫?qū)倩衔锊Ａ纬伞?br> 34.如權(quán)利要求31中的系統(tǒng)，其中當(dāng)所述存取器件被啟動(dòng)時(shí)，所述位線上的所述預(yù)充電壓通過(guò)所述第一和第二可編程導(dǎo)體存儲(chǔ)器件的相應(yīng)電阻釋放，所述感測(cè)放大器決定了哪一個(gè)所述存儲(chǔ)器件具有高和低阻態(tài)，并輸出相應(yīng)于所述一個(gè)存儲(chǔ)元件的阻態(tài)的二進(jìn)制值。
35.如權(quán)利要求30中的系統(tǒng)，其中所述位線具有存儲(chǔ)所述預(yù)充電壓的關(guān)聯(lián)的寄生電容。
36.如權(quán)利要求30中的系統(tǒng)，其中所述寄生電容存儲(chǔ)比所述預(yù)充電壓更高的電壓值。
37.如權(quán)利要求31中的系統(tǒng)，其中所述行線是以防止讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式而被啟動(dòng)的。
38.如權(quán)利要求31中的系統(tǒng)，其中所述行線是以導(dǎo)致讀操作期間至少其中一個(gè)所述存儲(chǔ)元件自動(dòng)刷新的方式而被啟動(dòng)的。
39.如權(quán)利要求29中的系統(tǒng)，其中所述第一和第二存儲(chǔ)元件在公共的存儲(chǔ)陣列中。
40.如權(quán)利要求29中的系統(tǒng)，其中所述第一和第二存儲(chǔ)元件在不同的存儲(chǔ)陣列中。
41.如權(quán)利要求30中的系統(tǒng)，還包括平衡電路，用來(lái)平衡所述位線上的電壓。
42.一種操作可編程導(dǎo)體存儲(chǔ)器件的方法，包括在第一和第二可編程導(dǎo)體存儲(chǔ)元件中存儲(chǔ)二進(jìn)制值為相應(yīng)的不同阻態(tài)；通過(guò)經(jīng)所述存儲(chǔ)元件釋放相應(yīng)的電壓并比較釋放電壓，確定存儲(chǔ)在所述存儲(chǔ)元件之一中的二進(jìn)制值。
43.如權(quán)利要求42中的方法，其中所述釋放包括將互補(bǔ)位線預(yù)充到一個(gè)電壓值；和通過(guò)相應(yīng)的存儲(chǔ)元件釋放每個(gè)所述互補(bǔ)位線上的電壓值。
44.如權(quán)利要求43中的方法，其中通過(guò)使能分別關(guān)聯(lián)于每個(gè)所述存儲(chǔ)元件的存取晶體管，所述互補(bǔ)位線上的所述預(yù)充電壓值通過(guò)所述相應(yīng)的存儲(chǔ)元件釋放。
45.如權(quán)利要求44中的方法，還包括在使能所述存取晶體管之前完成所述預(yù)充。
46.如權(quán)利要求45中的方法，還包括在使能所述存取晶體管之前平衡所述位線。
47.如權(quán)利要求44中的方法，其中所述比較包括確定與一個(gè)存儲(chǔ)元件關(guān)聯(lián)的釋放電壓是否是兩個(gè)釋放電壓中的較高值者或者較低者，如果與所述一個(gè)存儲(chǔ)元件關(guān)聯(lián)的釋放電壓為較高電壓則輸出第一二進(jìn)制值，如果與所述一個(gè)存儲(chǔ)元件關(guān)聯(lián)的釋放電壓為較低電壓則輸出第二二進(jìn)制值。
48.如權(quán)利要求47中的方法，還包括將具有較高釋放電壓的位線設(shè)定為第一預(yù)設(shè)電壓態(tài)，并且將具有較低釋放電壓的位線設(shè)定為第二預(yù)設(shè)電壓態(tài)。
49.如權(quán)利要求48中的方法，其中所述第一預(yù)設(shè)電壓比所述第二預(yù)設(shè)電壓更高。
50.如權(quán)利要求49中的方法，其中所述第二預(yù)設(shè)電壓為地電壓。
51.如權(quán)利要求48中的方法，還包括在所述位線被設(shè)為所述第一和第二電壓態(tài)之前，禁用所述存取晶體管。
52.如權(quán)利要求48中的方法，還包括當(dāng)所述位線被設(shè)為所述第一和第二電壓態(tài)時(shí)，使能至少其中一個(gè)所述存取晶體管。
53.一種生成可編程導(dǎo)體存儲(chǔ)器件的方法，所述方法包括形成第一和第二位線；形成第一和第二可編程導(dǎo)體存儲(chǔ)元件；形成第一和第二存取晶體管，用來(lái)分別將所述第一和第二存儲(chǔ)元件耦合到所述第一和第二位線；形成預(yù)充電路，用來(lái)將所述第一和第二位線預(yù)充到第一電壓；形成相應(yīng)的行線，用來(lái)操作所述存取晶體管以將所述存儲(chǔ)元件耦合到相應(yīng)的位線；和形成感測(cè)放大器，其具有分別耦合到所述位線的輸入。
54.如權(quán)利要求53中的方法，還包括形成行解碼器，用來(lái)解碼行地址信號(hào)和有選擇地并同時(shí)使能所述字線。
55.如權(quán)利要求53中的方法，其中所述存儲(chǔ)元件由硫?qū)倩衔锊Ａ纬伞?br> 56.如權(quán)利要求53中的方法，其中所述存儲(chǔ)元件制造于公共的存儲(chǔ)陣列中。
57.如權(quán)利要求53中的方法，其中所述存儲(chǔ)元件制造于不同的存儲(chǔ)陣列中。
58.如權(quán)利要求53中的方法，還包括形成平衡電路，用來(lái)平衡所述位線。
全文摘要
公開(kāi)了一種方法和設(shè)備，用于使用互補(bǔ)PCRAM元件來(lái)感測(cè)可編程導(dǎo)體隨機(jī)存取存儲(chǔ)器(PCRAM)的阻態(tài)，一個(gè)保持被感測(cè)的阻態(tài)和另一個(gè)保持互補(bǔ)阻態(tài)。感測(cè)放大器通過(guò)高和低阻抗元件來(lái)檢測(cè)電壓釋放，以確定被讀取元件的阻態(tài)。
文檔編號(hào)G11C11/16GK1672214SQ02827370
公開(kāi)日2005年9月21日 申請(qǐng)日期2002年11月20日 優(yōu)先權(quán)日2001年11月20日
發(fā)明者G·哈斯, J·巴克 申請(qǐng)人:微米技術(shù)有限公司