專利名稱：電荷注入方法
技術(shù)領(lǐng)域：
本發(fā)明系大致有關(guān)內(nèi)存系統(tǒng)，尤系有關(guān)一種在使用虛擬接地(virtualground)架構(gòu)，且在具有雙位存儲(chǔ)晶體管單元的電子閃存裝置中，用來編程及擦除數(shù)個(gè)位區(qū)段的系統(tǒng)及方法。
背景技術(shù)：
閃存是一種可被重新寫入且可在沒有供電的情形下保持其內(nèi)容的電子內(nèi)存媒體。閃存裝置通常具有10萬次至30萬次寫入周期的使用壽命。與可擦除單一字節(jié)的動(dòng)態(tài)隨機(jī)存取內(nèi)存(Dynamic Random AccessMemory；簡稱DRAM)及靜態(tài)機(jī)存取內(nèi)存(Static Random AccessMemory；簡稱SRAM)的內(nèi)存芯片不同，通常系以固定多個(gè)位的區(qū)塊或區(qū)段為單位對(duì)閃存進(jìn)行擦除及寫入。閃存系由可在原位置進(jìn)行擦除的電氣可擦除可程序只讀存儲(chǔ)器(Electrically Erasable ProgrammableRead Only Memory；簡稱EEPROM)進(jìn)展而來，閃存具有較低的成本及較高的組件密度。此種新的EEPROM類型已發(fā)展成一種結(jié)合了EPROM的高組件密度及EEPROM的可以電氣擦除這兩項(xiàng)優(yōu)點(diǎn)的重要的非揮發(fā)性內(nèi)存。
傳統(tǒng)的閃存系以一種將單一位的信息儲(chǔ)存在每一存儲(chǔ)單元的存儲(chǔ)單元結(jié)構(gòu)來建構(gòu)。在此種單一位內(nèi)存架構(gòu)中，每一存儲(chǔ)單元通常包含一金屬氧化物半導(dǎo)體(Metal Oxide Semiconductor；簡稱MOS)晶體管結(jié)構(gòu)，該結(jié)構(gòu)具有在一基材或P型井中的一源極、一漏極、及一信道，以及覆蓋在該信道之上的堆棧式柵極結(jié)構(gòu)。該堆棧式柵極可進(jìn)一步包含在該P(yáng)型井的表面上形成的薄柵極介質(zhì)層(有時(shí)被稱為隧道氧化物)。該堆棧式柵極亦包含覆蓋在該隧道氧化物之上的多晶硅浮接?xùn)艠O，及覆蓋在該浮接?xùn)艠O之上的多晶硅間介質(zhì)層。該多晶硅間的介質(zhì)層通常是一多層絕緣體例如具有兩個(gè)氧化物層而在其間夾入一個(gè)氮化物層的氧化物-氮化物-氧化物(Oxide-Nitride-Oxide；簡稱ONO)層。最后，一多晶硅控制柵極系覆蓋于該多晶硅間的介質(zhì)層之上。
該控制柵極系連接到與一列與此種存儲(chǔ)單元相關(guān)聯(lián)的一字線，以便以典型的NOR組態(tài)而形成若干區(qū)段的此種存儲(chǔ)單元。此外，漏極區(qū)該等存儲(chǔ)單元系由一導(dǎo)電位線而的連接在一起。存儲(chǔ)單元的信道根據(jù)該堆棧式柵極結(jié)構(gòu)在該信道中產(chǎn)生的電場，而在源極與漏極之間傳導(dǎo)電流。在該NOR組態(tài)中，單一行內(nèi)的各晶體管的每一漏極端系連接到相同的位線。此外，每一快閃存儲(chǔ)單元系使其堆棧式柵極端連接到不同的字線，而陣列中所有的快閃存儲(chǔ)單元系使其源極端連接到共同源極端。在作業(yè)中，個(gè)別的快閃存儲(chǔ)單元系利用周邊的譯碼器及控制電路而經(jīng)由各別的位線及字線而加以尋址，以便執(zhí)行編程(寫入)、讀取、或擦除功能。
此種單一位的堆棧式柵極快閃存儲(chǔ)單元系將一電壓施加到控制柵極，并將源極接地，且將漏極連接到高于該源極電位的預(yù)定電位，而加以編程?？缭剿淼姥趸飪啥怂纬傻母唠妶鰰?huì)導(dǎo)致一種被稱為″Fowler-Nordheim″穿隧效應(yīng)的現(xiàn)象。在該過程中，在中心存儲(chǔ)單元信道區(qū)的電子穿過柵極氧化物而進(jìn)入浮接?xùn)艠O，且被困陷在浮接?xùn)艠O中，這是因?yàn)楦〗訓(xùn)艠O被多晶硅間的介質(zhì)及隧道氧化物所包圍。由于該等被困陷的電子，所以該存儲(chǔ)單元的臨界電壓提高了。由被困陷的電子產(chǎn)生的存儲(chǔ)單元臨界電壓的改變(及因而造成的信道導(dǎo)電系數(shù)的改變)使得該存儲(chǔ)單元被編程。
為了要擦除一典型的單一位堆棧式柵極快閃存儲(chǔ)單元，將一電壓施加到源極，并將控制柵極保持在一負(fù)電位，同時(shí)可讓漏極浮接。在這些條件下，在介于浮接?xùn)艠O與源極之間的隧道氧化物兩端產(chǎn)生了一電場。原先被困陷在浮接?xùn)艠O中的電子朝向浮接?xùn)艠O中覆蓋在源極區(qū)之上的部分流動(dòng)，并群集在該部分中，且自浮接?xùn)艠O粹取出來并在Fowler-Nordheim穿隧效應(yīng)下經(jīng)由隧道氧化物而進(jìn)入源極區(qū)。當(dāng)自浮接?xùn)艠O移開該等電子時(shí)，即擦除了該存儲(chǔ)單元。
在傳統(tǒng)的單一位閃存裝置中，要執(zhí)行一擦除確認(rèn)，以便決定是否已正確地擦除了一區(qū)塊或一組此種存儲(chǔ)單元中的每一存儲(chǔ)單元。目前的單一位擦除確認(rèn)方法提供了確認(rèn)位或存儲(chǔ)單元的擦除，并將補(bǔ)充擦除脈沖施加到個(gè)別的存儲(chǔ)單元，此種方法無法通過初始的確認(rèn)。然后再度確認(rèn)該已擦除的存儲(chǔ)單元的狀態(tài)，繼續(xù)執(zhí)行該程序，直到成功地擦除了該存儲(chǔ)單元或位或者該存儲(chǔ)單元被標(biāo)示為不能再用為止。
最近，已采用了雙位快閃存儲(chǔ)單元，此種快閃存儲(chǔ)單元可將兩位的信息儲(chǔ)存在單一存儲(chǔ)單元中。在單一位堆棧式柵極架構(gòu)中采用的傳統(tǒng)的編程及擦除確認(rèn)方法不適用于此種雙位裝置。最近，已采用了并不使用多晶硅浮接?xùn)艠O的雙位閃存結(jié)構(gòu)，例如一種在ONO層之上采用一多晶硅層以便提供字線連接的ONO閃存裝置。傳統(tǒng)的技術(shù)從未提及與這類裝置相關(guān)聯(lián)的特性。因此，本技術(shù)領(lǐng)域中非常需要新的改良式編程及擦除方法及系統(tǒng)，此類新的改良式編程及擦除方法及系統(tǒng)將可確保正確地編程及擦除雙位內(nèi)存虛擬接地架構(gòu)中的資料位，并可應(yīng)付此種架構(gòu)的結(jié)構(gòu)特性。

發(fā)明內(nèi)容
本發(fā)明提供了一種在一相當(dāng)高的電壓差(delta VT)之下編程一內(nèi)存陣列的雙位存儲(chǔ)單元的第一及第二位的系統(tǒng)及方法。該相對(duì)較高的VT保證在相當(dāng)長的一段時(shí)間中經(jīng)過較高的溫度應(yīng)力及(或)客戶操作之后，該內(nèi)存陣列仍能一貫地保持所編程的資料并能擦除資料。在一相對(duì)較高的電壓差的，對(duì)存儲(chǔ)單元的第一位的編程會(huì)使對(duì)第二位的編程因較短的信道長度而變得較不易改變且較快速。因此，本發(fā)明在編程第一及第二位期間，采用了經(jīng)過選擇的柵極及漏極電壓、以及編程脈沖寬度，此種方式保證了一受到控制的第一位VT，并減緩了對(duì)第二位的編程。此外，該等經(jīng)過選擇的燒錄參數(shù)可在不使電荷耗損變差的情形下保持較短的編程時(shí)間。
本發(fā)明可進(jìn)行有效率且徹底的編程、擦除、及確認(rèn)，因而盡量減少了類似于一ONO雙位存儲(chǔ)單元架構(gòu)中會(huì)產(chǎn)生的資料保持及過度擦除問題。當(dāng)以與利用一ONO架構(gòu)形成的雙位存儲(chǔ)單元相關(guān)聯(lián)的方式采用本發(fā)明時(shí)，本發(fā)明提供了顯著的優(yōu)點(diǎn)。然而，我們當(dāng)了解，本發(fā)明在與雙位存儲(chǔ)單元架構(gòu)相關(guān)聯(lián)的方面有其效用，且本發(fā)明并不限于任何特定的雙位存儲(chǔ)單元使用的施行或組態(tài)。雖然與編程雙位存儲(chǔ)單元中的單一位相關(guān)聯(lián)的電荷被隔離了，但是該電荷將使對(duì)相關(guān)聯(lián)的存儲(chǔ)單元的編程變得較不易改變，而使得該存儲(chǔ)單元較難以被擦除。例如，殘留的電荷可能聚積在存儲(chǔ)單元的中央?yún)^(qū)，因而無法以正常單獨(dú)擦除位的方式來擦除該存儲(chǔ)單元。因此，本系統(tǒng)及方法包含對(duì)存儲(chǔ)單元的在同一ONO晶體管的兩相對(duì)端的正常位及互補(bǔ)位(complimentary bit)的編程、確認(rèn)、及擦除。該擦除包括將一組擦除脈沖施加到一單一的雙位存儲(chǔ)單元中的該正常位及互補(bǔ)位。該組擦除脈沖系由施加到該晶體管的兩端的一個(gè)兩端擦除脈沖、接著由施加到一端的一單端擦除脈沖、以及施加到另一端的一單端擦除脈沖(所構(gòu)成)。
在本發(fā)明的一個(gè)實(shí)施例中，提供了一種用來確認(rèn)一內(nèi)存陣列的雙位快閃存儲(chǔ)單元的擦除的系統(tǒng)及方法。該系統(tǒng)及方法包括預(yù)先編程各正常行位置及互補(bǔ)行位置中的位；然后確認(rèn)各正常及互補(bǔ)位行位置中的位的擦除。該確認(rèn)擦除要求在移到次一地址之前，每一位地址的位置先通過該擦除確認(rèn)。另外，可對(duì)I/O或字線的位執(zhí)行擦除確認(rèn)，以便在移到次一I/O或字線之前，I/O的正常位及互補(bǔ)位都必須通過擦除確認(rèn)。如果地址的位置并非低于用來界定空白狀態(tài)的最大VT，則施加一組擦除脈沖。該組擦除脈沖包括在指定的持續(xù)時(shí)間(例如10毫秒)中施加到正常及互補(bǔ)行位置中的位的一個(gè)兩端擦除脈沖、接著在指定的持續(xù)時(shí)間(例如1毫秒)中施加到正常行位置及互補(bǔ)行位置中的一種行位置中的位的一第一單端擦除脈沖、以及在一指定的持續(xù)時(shí)間(例如1毫秒)中施加到正常行位置及互補(bǔ)行位置中的另一種行位置中的位的第二單端擦除脈沖。重復(fù)該等確認(rèn)及擦除步驟，直到一區(qū)段中的每一正常位及互補(bǔ)位低于用來界定一空白存儲(chǔ)單元的最大VT為止。然后針對(duì)每一區(qū)段而重復(fù)該等步驟。
然后評(píng)估該等位，以便決定該等位是否已被過度擦除或低于用來界定一空白存儲(chǔ)單元的最小VT。將一軟式程序脈沖提供給經(jīng)決定已被過度擦除的該等位。該軟式程序確認(rèn)應(yīng)包括低位準(zhǔn)的源極電壓，以便關(guān)掉來自同一行上的其它存儲(chǔ)單元的漏電流。對(duì)正常行位置及互補(bǔ)行位置中的位執(zhí)行第二或最后確認(rèn)擦除程序，以便保證該軟式程序脈沖并未使該等位上升到用來界定一空白存儲(chǔ)單元的最大VT之上。
為了達(dá)到前文所述的及相關(guān)的目的，本發(fā)明包含了在本文中完整說明且于申請(qǐng)專利范圍中明確指出的特征。下文中的說明及附圖詳細(xì)述及了本發(fā)明的某些例示面向及實(shí)施例。然而，這些面向及實(shí)施例只是象征了可采用本發(fā)明原理的各種方式中的一些方式。若參照下文中對(duì)本發(fā)明的詳細(xì)說明，并配合各圖式，將可易于了解本發(fā)明的其它目的、優(yōu)點(diǎn)、及創(chuàng)新特征。


第1圖是可實(shí)施本發(fā)明的各種面向的一例示雙位存儲(chǔ)單元的一側(cè)視剖面圖；第2圖是用來解說將一已編程的電荷儲(chǔ)存在雙位存儲(chǔ)單元的一正常區(qū)及一互補(bǔ)區(qū)的雙位存儲(chǔ)單元側(cè)視剖面圖；第3圖是用來解說由于雙位存儲(chǔ)單元的編程后第二位的過度編程而將不均勻的電荷積聚在該存儲(chǔ)單元的中央?yún)^(qū)的雙位存儲(chǔ)單元側(cè)視剖面圖；第4圖是用來解說在只使用單端擦除或兩端擦除而擦除存儲(chǔ)單元之后殘留電荷停留在接近陣列邊緣的存儲(chǔ)單元的中央?yún)^(qū)的雙位存儲(chǔ)單元側(cè)視剖面圖；第5圖是用來解說在擦除根據(jù)本發(fā)明的雙位存儲(chǔ)單元之后移開了停留在接近陣列邊緣的存儲(chǔ)單元的中央?yún)^(qū)的殘留電荷的雙位存儲(chǔ)單元側(cè)視剖面圖；第6圖是適于實(shí)施本發(fā)明的各種面向的系統(tǒng)的方塊示意圖；第7圖是根據(jù)本發(fā)明而具有16字組的16位內(nèi)存的雙位閃存陣列的一64K區(qū)段的一部分俯視圖；第8圖是根據(jù)本發(fā)明的雙位存儲(chǔ)單元的一列的一部分的示意圖；第9圖是根據(jù)本發(fā)明一面向的一第一位VT改變值與第二位編程時(shí)間之間的關(guān)系圖；第10圖是根據(jù)本發(fā)明面向的VT改變值電荷耗損與編程及擦除周期間的關(guān)系圖；第11圖是用來決定一相當(dāng)高的VT改變值及選擇的編程參數(shù)以便編程根據(jù)本發(fā)明一面向的雙位存儲(chǔ)單元的第一及第二位的方法的流程圖；第12圖是用來對(duì)根據(jù)本發(fā)明一面向的一陣列的雙位存儲(chǔ)單元執(zhí)行擦除確認(rèn)的方法的流程圖；
第13圖是用來在執(zhí)行根據(jù)本發(fā)明一面向的第12圖所示擦除確認(rèn)方法之后對(duì)該雙位存儲(chǔ)單元陣列的存儲(chǔ)單元執(zhí)行軟式編程的方法的流程圖；以及第14圖是用來在執(zhí)行根據(jù)本發(fā)明一面向的第13圖所示軟式編程方法之后對(duì)該雙位存儲(chǔ)單元陣列的存儲(chǔ)單元執(zhí)行確認(rèn)擦除的方法的流程圖。
具體實(shí)施例方式
下文是參照各附圖而對(duì)本發(fā)明所作的詳細(xì)說明。本發(fā)明提供了用來編程(寫入)、確認(rèn)(讀取)、及正確地擦除在雙位模式下工作的雙位存儲(chǔ)單元的方法及系統(tǒng)?？膳浜祥W存裝置中的芯片擦除或區(qū)段擦除作業(yè)而使用本發(fā)明。此外，本發(fā)明提供了用來正確地配置并維護(hù)在雙位模式下工作的一陣列中的雙位存儲(chǔ)單元的方法及系統(tǒng)。雖然后文中系以與將每一存儲(chǔ)單元的兩個(gè)位用于資料儲(chǔ)存的ONO雙位存儲(chǔ)單元架構(gòu)相關(guān)聯(lián)的方式示出及說明本發(fā)明，但是我們當(dāng)了解，亦可將本發(fā)明應(yīng)用于其它類型的架構(gòu)及其它的雙位架構(gòu)使用體系。
現(xiàn)在請(qǐng)參閱各圖式，第1圖標(biāo)出可實(shí)施本發(fā)明的各種面向中的一個(gè)或多個(gè)面向的一例示雙位存儲(chǔ)單元(10)。存儲(chǔ)單元(10)包含氮化硅層(16)，該氮化硅層(16)系夾在上二氧化硅層(14)與下二氧化硅層(18)之間，而該等三層構(gòu)成ON層(30)。一多晶硅層(12)系設(shè)于該ON層(30)之上，且提供了存儲(chǔ)單元(10)的一字線連接。第一位線(32)系設(shè)于第一區(qū)(4)的下的該ON層(30)的下，且第二位線(34)系設(shè)于第二區(qū)(6)的下的該ON層(30)的下。位線(32)及(34)系由導(dǎo)電部分(24)及可自由選擇的氧化物部分(22)所構(gòu)成。在每一位線(32)及(34)的兩端上設(shè)有硼離子核心植入物(20)，且該等位線系在該等兩端處接觸下二氧化硅層(18)或沿著整個(gè)晶體管。該等硼離子核心植入物的摻雜濃度高于P型基材的摻雜濃度，且有助于控制存儲(chǔ)單元(10)的VT。該存儲(chǔ)單元(10)系設(shè)于P型基材區(qū)(9)上，且系利用N+砷離子植入物形成位線(32)及(34)的導(dǎo)電部分(24)，因而跨越該P(yáng)型基材之間形成了一信道(8)。存儲(chǔ)單元(10)系由一單一的晶體管構(gòu)成，該晶體管具有由該N+砷離子植入部(24)所形成的可交換源極的漏極，該N+砷離子值入部(24)系與一形成為多晶硅字線(12)的一部份的柵極共同設(shè)于該P(yáng)型基材區(qū)(9)之上。
雖然第一及第二位線(32)及(34)系相對(duì)于導(dǎo)電部分(24)及可自由選擇的氧化物部分(22)所圖標(biāo)，但是我們當(dāng)了解，亦可只利用導(dǎo)電部分形成該等位線。此外，雖然第1圖在氮化硅層(16)中示出若干間隙，但是我們當(dāng)了解，亦可以沒有間隙而以單一條或單一層的方式來制造該氮化硅層(16)。
氮化硅層(16)形成一電荷困陷層。該存儲(chǔ)單元的編程系將電壓施加到漏極與門極，并將源極接地而完成的。該電壓沿著該信道而產(chǎn)生電場，而使電子加速，并自基材層(9)跳進(jìn)該氮化物，而此種現(xiàn)象被稱為熱電子注入(hot electron injection)。因?yàn)樵摰入娮釉诼O上得到大部分的能量，所以該等電子被困陷在且保持儲(chǔ)存在接近漏極的氮化物層處。存儲(chǔ)單元(10)通常是均勻的，且漏極及源極是可交換的。因?yàn)樵摰璨粚?dǎo)電，所以可使第一電荷(26)注入氮化物(16)中接近中央?yún)^(qū)(5)的第一端處，并可使第二電荷(28)注入氮化物(16)中接近中央?yún)^(qū)(5)的第二端處。因此，如果該等位并未移動(dòng)，則每一存儲(chǔ)單元可以有兩個(gè)位，而非一個(gè)位。
如前文所述，可使該第一電荷(26)儲(chǔ)存在氮化物層(16)中的中央?yún)^(qū)(5)第一端處，并可使該第二電荷(28)儲(chǔ)存在氮化物層(16)中的中央?yún)^(qū)(5)第二端處，因而每一存儲(chǔ)單元(10)可存在有兩個(gè)位。該雙位存儲(chǔ)單元(10)一般說來是對(duì)稱的，因而漏極及源極是可交換的。因此，當(dāng)編程左方位C0時(shí)，第一位線(32)可用來作為漏極端，且第二位線(34)可用來作為源極端。同樣地，當(dāng)編程右方位C1時(shí)，第二位線(34)可用來作為漏極端，且第一位線(32)可用來作為源極端。第1表示出用來對(duì)具有第一位C0及第二位C1的雙位存儲(chǔ)單元(10)執(zhí)行讀取、編程、及單端擦除的一組特定的電壓參數(shù)。
表1


可根據(jù)本發(fā)明的一個(gè)或多個(gè)面向而實(shí)現(xiàn)雙位存儲(chǔ)單元架構(gòu)的各種實(shí)施例。本發(fā)明尤其適用于將一個(gè)雙位存儲(chǔ)單元的兩個(gè)位用于資料或信息儲(chǔ)存的內(nèi)存裝置。本發(fā)明的發(fā)明人已發(fā)現(xiàn)編程及擦除此種存儲(chǔ)單元中的一個(gè)位(例如位C0)時(shí)，將造成該位的相關(guān)聯(lián)位(例如位C1)的燒錄及(或)擦除。例如，對(duì)存儲(chǔ)單元(10)的位C1的重復(fù)編程可能造成位C0中的電荷積聚，反的亦然。此外，將擦除電壓脈沖重復(fù)地施加到位C1可能造成位C0的過度擦除。相關(guān)聯(lián)的位C0中的這些現(xiàn)象又會(huì)造成正常作業(yè)中該等位的作業(yè)的性能下降(例如，有效地讀取、寫入/編程、及(或)擦除一個(gè)或兩個(gè)位的能力)。本發(fā)明藉由選擇性地編程、確認(rèn)、擦除、及重新確認(rèn)此種存儲(chǔ)單元的個(gè)別位，以便進(jìn)一步確保在閃存裝置中的諸如區(qū)塊或區(qū)段擦除作業(yè)時(shí)對(duì)存儲(chǔ)單元有正確的擦除，而解決了與雙位存儲(chǔ)單元技術(shù)有關(guān)的上述這些問題。
第2圖標(biāo)出對(duì)存儲(chǔ)單元(10)中的兩個(gè)位的編程。為了便于解說，將一個(gè)位稱為正常位(Normal Bit；簡稱NB)，而將相關(guān)聯(lián)的位稱為互補(bǔ)位(Complimentary Bit；簡稱CB)。在讀取作業(yè)期間，最接近被讀取的存儲(chǔ)單元的接面是接地端，而該晶體管的另一端是漏極。此種方式被稱為反向讀取。在編程及擦除期間，該漏極被轉(zhuǎn)換到最接近的接面，而此時(shí)該最接近的接面的電壓是漏極電壓而非接地，此種方式系用于讀取及確認(rèn)作業(yè)。
可將雙位存儲(chǔ)單元(10)視為一起動(dòng)作的三個(gè)部分，這三個(gè)部分是一互補(bǔ)位區(qū)(40)、中央?yún)^(qū)(42)、及正常位區(qū)(44)?；パa(bǔ)位區(qū)(40)及中央?yún)^(qū)(42)接近漏極/源極接面，且于編程及擦除作業(yè)期間可修改局部的VT。中央?yún)^(qū)(42)應(yīng)接近存儲(chǔ)單元(10)的制程中所產(chǎn)生的自然VT。來自O(shè)N堆棧(30)的氮化硅(16)系用于將第一電荷(38)儲(chǔ)存在正常位區(qū)(44)，并將第二電荷(39)儲(chǔ)存在額外位區(qū)(40)。因?yàn)榈锊⒎且粚?dǎo)體，所以在編程及擦除作業(yè)期間加入或移開的電荷本身應(yīng)不會(huì)重新分布，而是應(yīng)停留在原先被注入的位置。亦即，該晶體管的每一端可以有與另一端幾乎無關(guān)的不同的電荷及不同的VT。例如，如果該CB及NB的自然或擦除/空白VT大約為1.2伏，而且如果該NB被編程到約為3.8伏的VT，則該CB應(yīng)仍然接近空白狀態(tài)。此外，如果兩個(gè)位被編程到3.8伏的VT，然后擦除該NB，則該CB應(yīng)大約在3.8伏，且該NB應(yīng)大約在1.2伏。
此外，在該NB的讀取作業(yè)期間，應(yīng)由一漏極空乏區(qū)覆蓋接近該CB位線的電荷的一部分，這是因?yàn)樵礃O(接地點(diǎn))必然是在最接近被確認(rèn)的存儲(chǔ)單元的接面。該作業(yè)被稱為反向讀取作業(yè)，這是因?yàn)楸淮_認(rèn)的存儲(chǔ)單元的接面系接地的。雖然該反向讀取法覆蓋了接近另一位的接面的電荷的某些部分，但是在信道中央中的任何電荷將修改該CB及該NB的有效VT。當(dāng)該等區(qū)域中的一個(gè)區(qū)域的VT變得較高或較低時(shí)，另一區(qū)域也可能受到影響，這是因?yàn)樵摰葏^(qū)域都是同一晶體管的一部分。第3圖標(biāo)出在已經(jīng)以類似的編程參數(shù)對(duì)該CB進(jìn)行編程之后，對(duì)該NB所執(zhí)行的將電荷(38)編程到NB區(qū)(44)的編程作業(yè)如何將使一積聚的電荷(46)部分地脫離而進(jìn)入中央?yún)^(qū)(42)。該有效的較短信道是由于接近在該第二位的編程期間接地的接面的該第一位上儲(chǔ)存的電荷。由于被充電的該第一位所造成的較短的信道長度，所以對(duì)第二位的編程將比對(duì)該第一位的編程快許多。因?yàn)橄狄暂^不易改變的方式編程該第二位，所以該第二位的擦除要比該第一位的擦除緩慢。本發(fā)明藉由選擇可用來以一致的方式編程及擦除兩個(gè)位并消除編程及擦除周期中積聚的殘留電荷的編程參數(shù)，而解決了該第二位的較不易改變的編程所產(chǎn)生的問題。
如第4圖所示，積聚的電荷(46)可能停留在存儲(chǔ)單元(10)中，并改變存儲(chǔ)單元(10)在每一周期中的編程及擦除特性。該額外的第二位編程電荷(46)的位置將改變CB區(qū)(40)及NB區(qū)(44)的有效VT，并使擦除時(shí)間隨著編程及擦除周期的次數(shù)增加而增加。兩端及單端擦除步驟的組合提供了一種用來控制陣列的存儲(chǔ)單元中的一般及最外部位的雙位擦除的穩(wěn)定方法。陣列的存儲(chǔ)單元中的最外部位通常有不同的信道長度或?qū)挾?，且只使用兩端擦除法時(shí)會(huì)很緩慢地進(jìn)行擦除，但是兩端擦除脈沖對(duì)一般的存儲(chǔ)單元有最佳的效果。因此，加入了一個(gè)單端擦除，以便保持該陣列的存儲(chǔ)單元的最外部位的擦除速度。
因此，重要的是要確定對(duì)NB區(qū)(44)、中央?yún)^(qū)(42)、及CB區(qū)(40)的VT進(jìn)行監(jiān)視，并將該等區(qū)的VT保持在已知的位準(zhǔn)，以便正確地操作該存儲(chǔ)單元。通常是在擦除(后文中稱為″雙位擦除″)期間執(zhí)行監(jiān)視并控制CB及NB的VT的程序。因此，在本發(fā)明中，選擇編程參數(shù)，以便確保該等位不會(huì)因殘留電荷而被過度編程，且執(zhí)行擦除，以便確保中央?yún)^(qū)(42)中的殘留電荷受到控制。藉由控制編程及擦除期間的VT分布，在編程及擦除周期的擦除及編程時(shí)間將會(huì)保持穩(wěn)定。第5圖標(biāo)出采用本發(fā)明的雙位編程及擦除方法的存儲(chǔ)單元(10)在編程及擦除周期之后的情形。
許多閃存設(shè)有命令邏輯及嵌入式狀態(tài)機(jī)，用以自動(dòng)執(zhí)行復(fù)雜的編程及擦除作業(yè)。靜態(tài)隨機(jī)存取內(nèi)存(SRAM)模塊組件可包含用來控制命令邏輯及內(nèi)存系統(tǒng)的作業(yè)而由一微控制器實(shí)施的程序。當(dāng)一系統(tǒng)開機(jī)時(shí)，通常系將這些程序加載一SRAM中。可利用一總線將控制命令自一處理器傳送到命令邏輯裝置，并將自該閃存裝置讀取的資料或?qū)懭朐撻W存裝置的資料與該命令邏輯及一主處理器交換。該閃存裝置的該等嵌入式狀態(tài)機(jī)產(chǎn)生用于詳細(xì)作業(yè)的命令邏輯控制，例如執(zhí)行編程、讀取、及擦除作業(yè)所需的的各種個(gè)別步驟。該狀態(tài)機(jī)因而系用來減少通常與一包含閃存的微芯片相關(guān)聯(lián)地使用的一處理器(圖中未示出)所需的資源耗用。
現(xiàn)在請(qǐng)參閱第6圖，其中提供了一系統(tǒng)(60)，該系統(tǒng)(60)系用來對(duì)一采用本發(fā)明的雙位存儲(chǔ)單元的內(nèi)存陣列(68)執(zhí)行編程、確認(rèn)、軟式編程、及擦除。在本例子中，內(nèi)存陣列(68)系由復(fù)數(shù)個(gè)64K區(qū)段(69)所構(gòu)成。閃存陣列的一區(qū)段(69)包含內(nèi)存陣列(68)的一部分，其中包含經(jīng)由共享相同的區(qū)段地址的所有字線而聚集在一起的所有存儲(chǔ)單元。該區(qū)段地址通常是用來尋址到該內(nèi)存陣列中的一個(gè)或多個(gè)存儲(chǔ)單元的地址位信號(hào)的n個(gè)(例如六個(gè))最高有效地址位，其中n是一整數(shù)。例如，可由8個(gè)IO構(gòu)成每一64K區(qū)段(69)，其中一IO是具有4個(gè)正常位及4個(gè)互補(bǔ)位的4個(gè)存儲(chǔ)單元或4個(gè)雙位存儲(chǔ)單元構(gòu)成的一列。我們當(dāng)了解，內(nèi)存陣列(68)可以是任何數(shù)目的不同組態(tài)，例如，可由在8個(gè)存儲(chǔ)單元上的8個(gè)正常位及8個(gè)互補(bǔ)位構(gòu)成128K區(qū)段。此外，可采用任何數(shù)目的區(qū)段，且只受限于應(yīng)用的大小、及采用閃存陣列(68)的裝置的大小。
系統(tǒng)(60)包含一連接到閃存陣列(68)的地址譯碼器(62)，用以在對(duì)陣列(68)執(zhí)行的各種作業(yè)(例如編程、讀取、確認(rèn)、擦除)期間將各IO譯碼。該地址譯碼器自一系統(tǒng)控制器(圖中未示出)或類似的裝置接收地址總線信息。
一命令邏輯組件(64)包含一內(nèi)部狀態(tài)機(jī)(65)。該命令邏輯組件(64)系連接到地址內(nèi)存陣列(68)。該命令邏輯及狀態(tài)機(jī)自連接到一系統(tǒng)控制器或類似裝置的一數(shù)據(jù)總線接收命令或指令。該等命令或指令呼叫命令邏輯(64)及狀態(tài)機(jī)(65)中所嵌入的算法。該等算法執(zhí)行將于本文中說明的各種編程、讀取、擦除、軟式編程、及確認(rèn)方法。一電壓產(chǎn)生器組件(66)亦系連接到內(nèi)存陣列(68)以及命令邏輯(64)及狀態(tài)機(jī)(65)。電壓產(chǎn)生器組件(66)系由命令邏輯(64)及狀態(tài)機(jī)(65)所控制。電壓產(chǎn)生器組件(66)可工作而產(chǎn)生用來編程、讀取、擦除、軟式編程、及確認(rèn)內(nèi)存陣列(68)的該等存儲(chǔ)單元所需的電壓。
第7圖是例示64K區(qū)塊(70)的部分存儲(chǔ)單元布局的俯視或平視圖。本范例系參照由16位I/O所構(gòu)成的64K區(qū)塊而顯示。我們當(dāng)了解，各區(qū)塊(block)可以由8位、32位、64位、或更多位的I/O所構(gòu)成，且不限于64K(例如，可以是128K、256K等)。該64K區(qū)塊(70)可以是一區(qū)段(sector)、或一區(qū)段的一部分。例如，具有連接到共同金屬位線的接點(diǎn)的一個(gè)或多個(gè)區(qū)塊可構(gòu)成一區(qū)段。ONO堆棧條或?qū)?72)延伸到該內(nèi)存陣列的長度，且包含區(qū)塊(70)。區(qū)塊(70)包含16個(gè)I/O或行(76)的群組。每一″字″或I/O的群組系由八個(gè)晶體管或八個(gè)正常位及八個(gè)互補(bǔ)位所構(gòu)成。每一I/O包含一多晶硅字線(74)，用以尋址到該等列的存儲(chǔ)單元。復(fù)數(shù)條位線系設(shè)于ONO堆棧條層(72)之下，以便起動(dòng)對(duì)該等存儲(chǔ)單元的個(gè)別位的讀取、寫入、及擦除。每一位線系在一組的十六列的一端上連接到一第一接點(diǎn)(78)及各金屬位線(圖中未示出)，并在該組的另一端上連接到一第二接點(diǎn)(79)。在圖7所示的例子中，示出了五條位線，因而一位線系連接到一行中的每隔一個(gè)的晶體管的一端，且利用兩個(gè)選擇晶體管來選擇兩個(gè)晶體管的四個(gè)位，以便執(zhí)行讀取、寫入、及擦除。
第8圖是利用若干選擇晶體管及三條位線而尋址到一列中的前四個(gè)雙位存儲(chǔ)單元以便讀取、寫入、及擦除各位的示意圖。第一雙位存儲(chǔ)單元(82)包含第一位C0及第二位C1，第二雙位存儲(chǔ)單元(84)包含第一位C2及第二位C3，第三雙位存儲(chǔ)單元(86)包含第一位C4及第二位C5，以及第四雙位存儲(chǔ)單元(88)包含第一位C6及第二位C7。這四個(gè)雙位存儲(chǔ)單元可構(gòu)成一個(gè)8位的字。設(shè)有選擇柵(88)(Sel0)及選擇柵(90)(Sel1)，用以起動(dòng)對(duì)雙位存儲(chǔ)單元(82)的位C0、C1、以及雙位存儲(chǔ)單元(84)的位C2、C3的讀取、寫入、及擦除。設(shè)有選擇柵(92)(Sel2)及選擇柵(94)(Sel3)，用以起動(dòng)對(duì)雙位存儲(chǔ)單元(86)的位C4、C5、以及雙位存儲(chǔ)單元(88)的位C6、C7的讀取、寫入、及擦除。第一開關(guān)(96)系連接到第一位線BL0，第二開關(guān)(98)系連接到一第二位線BL1，以及第三開關(guān)(100)系連接到第三位線BL2。該第一、第二、及第三開關(guān)系將對(duì)應(yīng)的位線耦合于電源(VDD)與接地點(diǎn)(GND)之間。藉由提供下表2所示的不同電壓組態(tài)，即可讀取該等雙位存儲(chǔ)單元的任何位。在第8圖所示的例子中，正在讀取雙位存儲(chǔ)單元(82)的位C0。
表2


在雙位編程期間，選擇一較高的VT改變值，以便補(bǔ)償后周期的電荷耗損。在這些較高的VT改變值下，該晶體管上的第一位系以比編程晶體管上的第二位慢很多的速率下編程。這種情況不會(huì)在編程電壓低很多的時(shí)候發(fā)生。第9圖標(biāo)出第二位的編程時(shí)間與第一位的VT改變值間的關(guān)系圖(110)。因?yàn)閷?duì)第二位的編程呈現(xiàn)較不易改變及較快速的情況，所以第二位決定了雙位擦除時(shí)間及可用來擦除雙位的方法。重要的是要選擇使第二位編程后的VT接近第一位編程后的VT的編程條件，否則雙位的擦除可能會(huì)非常緩慢，且編程后的第一位將會(huì)被過度擦除。一般而言，最關(guān)鍵的是控制編程第一位期間的漏極電壓，以便限制第一位的VT范圍。為了控制第一位的VT，將兩個(gè)位于編程期間的柵極電壓選擇為大約9.25伏至大約9.5伏，將漏極電壓選擇為大約5.0伏至大約5.5伏，并將編程脈沖的脈沖寬度減小至0.5微秒。這些條件有助于維持一較嚴(yán)格的第一位VT，并減緩對(duì)第二位的編程。
ONO雙位存儲(chǔ)單元的一關(guān)鍵性特性是在加速高溫烘烤(攝氏75至200度)期間的電荷耗損是編程及擦除周期的次數(shù)的一強(qiáng)函數(shù)。第10圖標(biāo)出以電壓表示的電荷耗損與編程及擦除(Program and Erase；簡稱PE)周期的次數(shù)間的一關(guān)系圖(120)。該圖呈現(xiàn)可能的可靠性問題，這是因?yàn)殡姾珊膿p量隨著編程及擦除周期的次數(shù)增加到10,000次而增加。該晶體管的單一位編程后狀態(tài)(當(dāng)編程該晶體管的一端，但另一端是空白的或未被編程的，即發(fā)生此種狀態(tài))出現(xiàn)了在較大的周期次數(shù)時(shí)有較大的電荷耗損的問題。兩個(gè)位都被編程的情形所耗損的電荷小于10或01狀態(tài)所耗損的電荷。因此，VT改變值系將編程選擇在介于2至2.5伏之間，以便補(bǔ)償因循環(huán)使用而造成的電荷耗損。
考慮到前文所示出及說明的該等例示系統(tǒng)，請(qǐng)參閱第11至14圖的流程圖，將可更易于了解可根據(jù)本發(fā)明而實(shí)施的一方法。為了顧及說明的簡潔，雖然第11至14圖的方法系以循序執(zhí)行的方式而示出及說明，但是我們當(dāng)了解，本發(fā)明并不受限于所示的順序，因某些步驟可根據(jù)本發(fā)明而以不同的順序來執(zhí)行，且(或)可與本文示出及說明的其它步驟同時(shí)執(zhí)行。此外，并不是所有示出的步驟都是實(shí)施根據(jù)本發(fā)明的一方法所必需的。
本發(fā)明的閃存陣列中的雙位存儲(chǔ)單元的一關(guān)鍵性特性是在加速高溫烘烤(75至200□C)期間的電荷耗損是燒錄及擦除周期的次數(shù)的一強(qiáng)函數(shù)。此種現(xiàn)象呈現(xiàn)可能的可靠性問題，這是因?yàn)殡姾珊膿p量隨著編程及擦除周期的次數(shù)增加到10,000次而增加。該晶體管的單一位1至0或0至1狀態(tài)(當(dāng)編程該晶體管的一端，但另一端是空白的或未被編程的，即發(fā)生此種狀態(tài))出現(xiàn)了在較大的周期次數(shù)時(shí)有較大的電荷耗損的問題。在250□C的烘烤溫度下，存儲(chǔ)單元晶體管的行為不是高斯(Gaussian)型。在250□C之下，由于氮化物中電荷的重新分布、以及在接近較大多晶硅間隙處的局部性增強(qiáng)被困陷的氮化物電荷，所以接近較大字線(中心部分的多晶硅柵極)間隙的存儲(chǔ)單元晶體管耗損較多的電荷。我們發(fā)現(xiàn)當(dāng)所有裝置經(jīng)過相同周期次數(shù)的循環(huán)使用之后，每個(gè)存儲(chǔ)單元晶體管晶粒在相同數(shù)據(jù)型樣下的電荷耗損分布是會(huì)重復(fù)出現(xiàn)的。在循環(huán)使用次數(shù)超過1000周期之后，循環(huán)使用期間的編程及擦除條件呈現(xiàn)對(duì)電荷耗損與周期次數(shù)間的關(guān)系圖的影響很小的現(xiàn)象。
為了應(yīng)付在100k周期之后的電荷耗損，增加編程VT改變值(例如，使VT改變值等于2至2.5伏)，以便確保在閃存陣列的使用壽命后期中編程后的存儲(chǔ)單元可維持有效的VT。我們決定可選擇特定的編程參數(shù)(例如，在Vgate＝9.25至9.5伏，且Vdrain＝5.0至5.5伏下，每一字的編程脈沖施加0.5微秒)，而將雙位存儲(chǔ)單元編程到一較高的VT(2.0伏至2.5伏)，且仍然在雙位作業(yè)中保持極短的編程時(shí)間。我們決定在較高的溫度(例如250□C)下，電荷耗損是PE周期次數(shù)的一函數(shù)。用來修正此類與循環(huán)使用相關(guān)的電荷耗損問題的方法是將各存儲(chǔ)單元編程到2.0伏至2.5伏間的一VT改變值，并以較慢的速率來編程該等位(例如，在Vgate＝9.25至9.5伏，且Vdrain＝5.0至5.5伏下，每一字的編程脈沖施加0.5微秒)，以便對(duì)與雙位編程相關(guān)聯(lián)的互補(bǔ)位干擾效應(yīng)有較佳的控制。
第11圖標(biāo)出一種用來決定根據(jù)本發(fā)明的一個(gè)面向而在雙位模式下操作的內(nèi)存陣列的一個(gè)雙位存儲(chǔ)單元的VT電壓改變值的特定方法。本方法開始于步驟(200)，其中決定對(duì)于一批在一陣列中的存儲(chǔ)單元的正常空白或未經(jīng)編程VT。在步驟(205)中，以各種編程VT改變值對(duì)該批中的該陣列執(zhí)行若干次編程及擦除周期，然后執(zhí)行一高溫加速烘烤(100至250□C)。然后在步驟(210)中，決定該等存儲(chǔ)單元的電荷耗損。在步驟(215)中，根據(jù)電荷耗損量而增加編程VT改變值。在步驟(220)中，選擇編程參數(shù)(例如，在Vgate＝9.25至9.5伏，且Vdrain＝5.0至5.5伏下，每一字的編程脈沖施加0.5微秒)，以便保證在該增加的VT改變值下能夠控制第一位的VT，并減緩對(duì)第二位的編程。在步驟(225)中，使用所選擇的該等編程參數(shù)對(duì)該批的另一陣列執(zhí)行若干編程及擦除周期，然后執(zhí)行加速烘烤。在步驟(230)中，本方法決定步驟(225)中執(zhí)行的該等編程及擦除周期的結(jié)果是否為可接受的。如果該等編程及擦除周期的結(jié)果是不可接受的(″否″分支)，則本方法回到步驟(220)。如果該等編程及擦除周期的結(jié)果是可接受的(″是″分支)，則在步驟(235)中將命令邏輯及狀態(tài)機(jī)設(shè)定成使用該VT改變值及所選擇的漏極與門極電位來編程該等雙位存儲(chǔ)單元的兩個(gè)位。
我們當(dāng)了解，不只是在正常的編程狀況下可采用使用較高VT改變值的編程，而且在雙位擦除方法中的預(yù)先編程或編程階段亦可采用上述的編程方式。第12圖標(biāo)出一種使用所選擇的編程參數(shù)(例如，在Vgate＝9.25至9.5伏，Vdrain＝5.0至5.5伏，VT改變值介于2伏與2.5伏之間下，施加0.5微秒的編程脈沖)的方法。
第12至14圖所示的雙位擦除方法包含一存儲(chǔ)單元擦除程序，用以控制每一存儲(chǔ)晶體管的互補(bǔ)位端及正常位端在空白或被擦除狀況下的VT臨界值上限及下限(例如，最小VT＝1.0伏，最大VT＝1.8伏)。此外，該雙位擦除方法包含軟式編程程序，用以避免可能造成較長編程時(shí)間對(duì)存儲(chǔ)單元的過度擦除，而控制編程時(shí)間。該軟式編程也可能影響到循環(huán)使用后的電荷耗損量。最后，該雙位擦除程序可包含第二擦除程序，用以保證任何存儲(chǔ)單元并未因該軟式編程程序而被編程。第12至14圖所示的該雙位方法改善了在延伸循環(huán)使用期間(例如100,000次的編程及擦除(PE)周期)工作的本發(fā)明的閃存陣列的編程及擦除特性。
第12圖標(biāo)出一種在接近正常位及互補(bǔ)位的高電壓漏極接面處利用熱電洞注入的擦除方法。對(duì)一位的重度編程程序會(huì)造成積聚的殘留電荷，而單端擦除或傳統(tǒng)的擦除法在可接受的電壓位準(zhǔn)及(或)可接受的擦除時(shí)間范圍內(nèi)都無法觸及此種殘留電荷。本雙位擦除方法在每一周期中藉由確認(rèn)及修改后的擦除法，而確保對(duì)正常位及互補(bǔ)位的空白VT的控制。因此，本雙位擦除方法在每一脈沖期間將一系列的擦除條件或序列施加到單一存儲(chǔ)單元內(nèi)的互補(bǔ)位及其相關(guān)聯(lián)的正常位。每一脈沖的第一擦除序列是一兩端或兩個(gè)漏極的擦除脈沖，該脈沖使所有存儲(chǔ)單元晶體管的源極及漏極成為高電壓(例如4至7伏)。容許互補(bǔ)位及其相關(guān)聯(lián)的正常位放電。然后將一單端擦除脈沖施加到互補(bǔ)位(例如，互補(bǔ)位端的漏極變?yōu)楦唠妷?，而另一晶體管接面則是浮接)，然后將一單端擦除脈沖施加到正常位(例如，正常位端的漏極變?yōu)楦唠妷?，而另一晶體管接面則是浮接)。不論所要確認(rèn)的位為何，該等單端脈沖的順序是可以交換的。當(dāng)該兩端擦除脈沖的時(shí)間是總擦除脈沖時(shí)間的大約75％至95％時(shí)，在ONO雙位架構(gòu)中達(dá)到了顯著改善的結(jié)果。
第12圖標(biāo)出一種用來對(duì)根據(jù)本發(fā)明的一個(gè)面向而具有雙位存儲(chǔ)單元的閃存陣列執(zhí)行編程及擦除的特定方法。該方法開始于步驟(300)，此時(shí)呼叫擦除程序。例如，可將一命令自控制器傳送到設(shè)于閃存裝置上的狀態(tài)機(jī)，而呼叫該擦除程序。在步驟(305)中，將正常行位置及額外行位置中的位編程到VT改變值。所選擇的編程電壓參數(shù)是在Vgate＝9.25至9.5伏，Vdrain＝5.0至5.5伏，VT改變值介于2伏與2.5伏之間下，施加0.5微秒的脈沖。本方法然后進(jìn)入步驟(310)，此時(shí)將指向該陣列的內(nèi)存地的地址計(jì)數(shù)器設(shè)定為第一地址。本方法然后進(jìn)入步驟(315)。在步驟(315)中，本方法對(duì)一區(qū)段中的一地址位置執(zhí)行確認(rèn)擦除。該地址位置可以是單一位位置的一內(nèi)存址、或區(qū)段的II/O或字位置的內(nèi)存地址。如果該地址位置的確認(rèn)擦除失敗了，則本方法繼續(xù)進(jìn)入步驟(320)。在步驟(320)中，本方法決定是否已達(dá)到最大脈沖計(jì)數(shù)。如果已達(dá)到最大脈沖計(jì)數(shù)(″是″分支)，則本方法繼續(xù)進(jìn)入步驟(325)，此時(shí)指示該裝置為確實(shí)失敗。如果尚未達(dá)到最大脈沖計(jì)數(shù)(″否″分支)，則本方法進(jìn)入步驟(330)，以便施加擦除脈沖。
在步驟(330)中，本方法在8至12毫秒的一段持續(xù)時(shí)間中將一個(gè)兩端擦除脈沖施加到該區(qū)段的各互補(bǔ)行位置及正常行位置(例如一個(gè)10毫秒的脈沖)。在一段放電時(shí)間之后，在0.5至2毫秒(例如1毫秒)的一段持續(xù)時(shí)間中將一第一單端脈沖施加到互補(bǔ)行位置中的位，然后在0.5至2毫秒(例如1毫秒)的一段持續(xù)時(shí)間中將一第二單端脈沖施加到正常行位置中的位。本方法然后回到步驟(315)，以便確認(rèn)目前地址位置的擦除。如果目前地址位置的確認(rèn)擦除通過了，則本方法繼續(xù)進(jìn)入步驟(335)，以便決定目前位或I/O地址是否為最大地址位置。如果目前存儲(chǔ)單元或I/O地址不是最大地址位置(″否″分支)，則在步驟(340)中將地址計(jì)數(shù)器的地址位置遞增到次一地址位置。本方法然后回到步驟(315)，以便執(zhí)行對(duì)該次一地址位置的擦除的確認(rèn)。如果在步驟(335)中決定已達(dá)到了最大地址(″是″分支)，則本方法進(jìn)入第13圖所示的軟式編程程序，以便確保存儲(chǔ)單元并未被過度擦除。
在第12圖所示的擦除方法之后，利用一種軟式編程方法來控制空白狀態(tài)的最小(被過度擦除的)正常位及互補(bǔ)位VT。被過度擦除的存儲(chǔ)單元是VT低于空白狀態(tài)的最小值的和存儲(chǔ)單元，并不是傳統(tǒng)的行漏電位。雖然將被困陷的電洞儲(chǔ)存在氮化物層中并不被認(rèn)為是可能的，但是用來擦除存儲(chǔ)單元的電場是極高的，且可能將存儲(chǔ)單元的局部VT降低到低于自然狀態(tài)。當(dāng)發(fā)生此種情形時(shí)，被過度擦除的存儲(chǔ)單元的正常位及互補(bǔ)位的其中的一或兩種位的編程時(shí)間將會(huì)增加。因此，執(zhí)行第13圖所示的軟式編程方法，以便消除被過度擦除的存儲(chǔ)單元，并維持循環(huán)使用期間的穩(wěn)定編程時(shí)間。
第13圖標(biāo)出一種用來對(duì)閃存陣列執(zhí)行軟式編程以便確保閃存的存儲(chǔ)單元部不會(huì)被過度擦除的特定方法。在步驟(400)中，開始該軟式編程程序。例如，可將一命令自控制器傳送到設(shè)于閃存裝置上的狀態(tài)機(jī)，而呼叫該軟式編程程序。在替代實(shí)施例中，該軟式編程程序可以是整體擦除程序的一部分，且系在完成第12圖所示的方法之后，開始該軟式編程程序。本方法然后進(jìn)入步驟(405)，此時(shí)將地址計(jì)數(shù)器設(shè)定為第一地址。本方法然后繼續(xù)進(jìn)入步驟(410)。在步驟(410)中，本方法對(duì)該第一地址位置的軟式編程執(zhí)行確認(rèn)。該確認(rèn)應(yīng)包含較低的源極電壓，用以抑制任何次臨界漏電流(subthreshold leakage current)。如果對(duì)該地址位置的確認(rèn)軟式編程失敗了，則本方法繼續(xù)進(jìn)入步驟(415)，以便決定是否已到達(dá)最大脈沖計(jì)數(shù)(例如5個(gè)脈沖)。如果已到達(dá)了最大脈沖計(jì)數(shù)(″是″分支)，則在步驟(425)中指示為確實(shí)失敗。如果尚未到達(dá)最大脈沖計(jì)數(shù)(″否″分支)，則本方法進(jìn)入步驟(420)，以便將一軟式編程脈沖施加到該地址位置，并回到步驟(410)，以便確認(rèn)該地址位置是否已通過該軟式編程確認(rèn)條件。如果該區(qū)段的該地址位置在步驟(410)中通過了，則本方法繼續(xù)進(jìn)入步驟(430)，此時(shí)決定是否已達(dá)到該區(qū)段的最大地址。如果尚未到達(dá)該最大區(qū)段地址(″否″分支)，則在步驟(435)中將該地址計(jì)數(shù)器的地址位置移到次一地址位置，且本方法回到步驟(410)，以便重復(fù)對(duì)該內(nèi)存陣列中的該次一地址位置執(zhí)行軟式編程確認(rèn)的該等步驟。如果在步驟(430)中決定已到達(dá)了最大地址位置(″是″分支)，則本方法進(jìn)入第14圖所示的第二擦除程序。
第14圖標(biāo)出一種根據(jù)本發(fā)明一面向?qū)﹂W存陣列執(zhí)行第二擦除程序以便確保該軟式編程程序并未過度編程該存儲(chǔ)單元的特定方法。該方法開始于第二擦除程序的步驟(500)。例如，可將一命令自控制器傳送到設(shè)于閃存裝置上的狀態(tài)機(jī)，而呼叫該第二擦除程序。在替代實(shí)施例中，該第二擦除程序可以是整體擦除程序的一部分，且系在完成第12及13圖所示的方法之后，開始該第二擦除程序。本方法然后進(jìn)入步驟(505)，此時(shí)將地址計(jì)數(shù)器設(shè)定為第一地址位置。本方法然后繼續(xù)進(jìn)入步驟(510)。在步驟(510)中，本方法對(duì)該內(nèi)存陣列的一區(qū)段中的地址位置執(zhí)行確認(rèn)擦除。該地址位置可以是單一位位置的內(nèi)存地址、或該區(qū)段的I/O或字位置的內(nèi)存地址。如果該地址位置的確認(rèn)擦除失敗了，則本方法繼續(xù)進(jìn)入步驟(520)。在步驟(520)中，本方法決定是否已到達(dá)了最大脈沖計(jì)數(shù)。如果已到達(dá)了最大脈沖計(jì)數(shù)(″是″分支)，則本方法繼續(xù)進(jìn)入步驟(530)，此時(shí)指示該裝置的一確實(shí)失敗。如果尚未到達(dá)最大脈沖計(jì)數(shù)(″否″分支)，則本方法進(jìn)入步驟(525)，以便施加擦除脈沖。
在步驟(525)中，本方法在8至12毫秒的一段持續(xù)時(shí)間中將一擦除脈沖施加到該區(qū)段的各互補(bǔ)行位置及正常行位置(例如一個(gè)10毫秒的脈沖)。在一段放電時(shí)間之后，在0.5至2毫秒(例如1毫秒)的一段持續(xù)時(shí)間中將單端脈沖施加到互補(bǔ)行位置中的位，然后在0.5至2毫秒(例如1毫秒)的一段持續(xù)時(shí)間中將一單端脈沖施加到正常行位置中的位。本方法然后回到步驟(510)，以便確認(rèn)目前地址位置的擦除。如果目前地址位置的確認(rèn)擦除通過了，則本方法繼續(xù)進(jìn)入步驟(535)，以便決定目前位或I/O地址是否為最大地址位置。如果目前存儲(chǔ)單元或I/O地址不是最大地址位置(″否″分支)，則在步驟(540)中將地址計(jì)數(shù)器的地址位置遞增到次一地址位置。本方法然后回到步驟(510)，以便執(zhí)行對(duì)該次一地址位置的擦除的確認(rèn)。如果在步驟(535)中決定已達(dá)到了最大地址(″是″分支)，則本方法結(jié)束，且該裝置回到正常作業(yè)。
為達(dá)成本發(fā)明前述及其它目的，本發(fā)明包括有后敘的申請(qǐng)專利范圍中所完整敘述及特別指出的特征，但是對(duì)此項(xiàng)技術(shù)具有一般知識(shí)者當(dāng)可了解，本發(fā)明的許多進(jìn)一步的組合及變更也是可能的。因此，本發(fā)明將包含在最后的申請(qǐng)專利范圍的精神及范圍內(nèi)的所有此類改變、修改、及變化。此外，雖然可以只參照數(shù)種實(shí)施例中的一種實(shí)施例而揭示本發(fā)明的特定特征，但是可將此種特征與任何特定應(yīng)用可能需要及有利的其它實(shí)施例的一個(gè)或多個(gè)其它特征結(jié)合。
權(quán)利要求
1.一種用來編程在雙位模式中工作的ONO雙位存儲(chǔ)單元(10，82，84，86，88)中的位的方法，該方法包含下列步驟將編程脈沖施加到該雙位存儲(chǔ)單元(10，82，84，86，88)的至少一個(gè)位，其方式為將電壓施加到該至少一個(gè)位的漏極，且同時(shí)將電壓施加到該至少一個(gè)位的柵極；確認(rèn)該至少一個(gè)位的VT改變值是在大約2.0伏至大約2.5伏的范圍內(nèi)；以及重復(fù)施加編程脈沖的步驟，直到該至少一個(gè)位的該VT改變值是在大約2.0伏至大約2.5伏的范圍內(nèi)。
2.如權(quán)利要求1所述的方法，其中施加編程脈沖的該步驟包含下列步驟將范圍為大約5伏至大約5.5伏的一電壓施加到該漏極，且同時(shí)將范圍為大約9.25伏至大約9.5伏的一電壓施加到該柵極。
3.如權(quán)利要求1所述的方法，其中該ONO雙位存儲(chǔ)單元(10，82，84，86，88)系在雙位模式中工作，其中該ONO雙位存儲(chǔ)單元(10，82，84，86，88)具有正常位及一互補(bǔ)位，其中該正常位及該互補(bǔ)位被編程。
4.一種用來決定編程參數(shù)以便編程雙位模式中工作的一個(gè)ONO雙位存儲(chǔ)單元陣列(68)的位的方法，該方法包含下列步驟對(duì)一批中的至少一個(gè)陣列執(zhí)行一預(yù)定次數(shù)的編程及擦除周期，然后執(zhí)行加速烘烤；在該等編程及擦除周期及加速烘烤之后，決定該至少一個(gè)陣列的至少一個(gè)位的一電荷耗損；決定VT改變值的一增加，以便調(diào)和該批中的若干額外陣列的至少一個(gè)陣列的至少一個(gè)位的電荷耗損；以及決定若干編程參數(shù)，以便可在可接受的時(shí)間范圍內(nèi)在該增加的VT改變值下編程該等存儲(chǔ)單元，該等編程參數(shù)包含一編程脈沖寬度、在該位的一柵極上的該編程脈沖的一電位、以及在該位的漏極上的該編程脈沖的一電位。
5.如權(quán)利要求4所述的方法，其中該編程脈沖寬度在大約9.25伏至大約9.5伏的柵極電位上及在大約5.0伏至大約5.5伏的漏極電位上是大約為0.5微秒。
6.如權(quán)利要求5所述的方法，進(jìn)一步包含下列步驟設(shè)定命令邏輯(64)及狀態(tài)機(jī)(65)，以便利用所選擇的該漏極與門極電位而編程到該增加的VT改變值。
7.一種用來編程在雙位模式中工作的ONO雙位存儲(chǔ)單元陣列(68)的系統(tǒng)，該系統(tǒng)包含雙位快閃存儲(chǔ)單元陣列(68)；耦合到該ONO雙位快閃存儲(chǔ)單元陣列(68)的地址譯碼器組件(62)，該地址譯碼器組件(62)系適于提供對(duì)該等ONO雙位快閃存儲(chǔ)單元的位的存取；電壓產(chǎn)生器(66)，該電壓產(chǎn)生器(66)適于提供適當(dāng)?shù)碾妷?，以便?duì)該等ONO雙位快閃存儲(chǔ)單元的位執(zhí)行編程及擦除；以及包含狀態(tài)機(jī)(65)的命令邏輯組件(64)，該命令邏輯組件(64)及狀態(tài)機(jī)(65)系耦合到該陣列及該地址譯碼器組件(62)，且系可作業(yè)而控制該電壓產(chǎn)生器(66)，該命令邏輯組件(64)及狀態(tài)機(jī)(65)系適于編程至少一個(gè)位，其編程方式為選擇該至少一個(gè)位；施加一編程脈沖，該編程脈沖將第一電壓施加到該至少一個(gè)位的一漏極，并將第二電壓施加到該至少一個(gè)位的柵極；確認(rèn)該至少個(gè)位的VT改變值是在大約2.0伏至大約2.5伏的范圍內(nèi)；以及重復(fù)施加一編程脈沖的該步驟，直到該至少一個(gè)位的該VT改變值是在大約2.0伏至大約2.5伏的范圍內(nèi)。
8.如權(quán)利要求7所述的系統(tǒng)，其中施加到該漏極的電壓系在大約5.0伏至大約5.5伏的范圍，且施加到該柵極的電壓系在大約9.25伏至大約9.5伏的范圍。
9.如權(quán)利要求8所述的系統(tǒng)，其中該編程脈沖具有大約0.5微秒的一持續(xù)時(shí)間。
10.如權(quán)利要求7所述的方法，其中該ONO雙位存儲(chǔ)單元陣列(68)系在雙位模式中工作，其中每一該等ONO雙位存儲(chǔ)單元具有正常位及互補(bǔ)位，其中該正常位及該互補(bǔ)位被編程。
全文摘要
本發(fā)明提供了一種在相當(dāng)高的臨界電壓(VT)改變值(delta VT)下編程一內(nèi)存陣列(68)的雙位存儲(chǔ)單元(10，82，84，86，88)的第一位(C0，C2，C4，C6)及第二位(C1，C3，C5，C7)的系統(tǒng)及方法。該相當(dāng)高的VT保證在相當(dāng)長的一段時(shí)間中經(jīng)過較高的溫度應(yīng)力及(或)客戶操作之后，該內(nèi)存陣列(68)仍能一貫地保持所編程的資料并能擦除資料。在大致較高的VT改變值下，對(duì)存儲(chǔ)單元(10，82，84，86，88)的第一位(C0，C2，C4，C6)的編程會(huì)使對(duì)第二位(C1，C3，C5，C7)的編程因較短的信道(8)長度而變得較不易改變且較快速。因此，本發(fā)明在編程第一位(C0，C2，C4，C6)及第二位(C1，C3，C5，C7)期間，采用了經(jīng)過選擇的柵極及漏極電壓、以及編程脈沖寬度，此種方式保證了受到控制的第一位VT，并減緩了對(duì)第二位(C1，C3，C5，C7)的編程。此外，該等經(jīng)過選擇的編程參數(shù)可在不使電荷耗損變差的情形下保持較短的編程時(shí)間。
文檔編號(hào)G11C16/10GK1628358SQ02827250
公開日2005年6月15日 申請(qǐng)日期2002年12月17日 優(yōu)先權(quán)日2002年1月16日
發(fā)明者D·漢密爾頓, T·瑟格特, J·S·Y·王, M·K·韓, N·德拉科比安 申請(qǐng)人:先進(jìn)微裝置公司