專(zhuān)利名稱：振蕩電路、升壓電路、非易失性存儲(chǔ)器件以及半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及控制例如閃速存儲(chǔ)器等非易失性存儲(chǔ)器件中使用的升壓電路的工作的振蕩電路。
背景技術(shù)：
作為具有能在電學(xué)上進(jìn)行改寫(xiě)的非易失性的存儲(chǔ)區(qū)域的一種半導(dǎo)體，例如能舉出閃速存儲(chǔ)器。圖4中示出了閃速存儲(chǔ)器的具有代表性的存儲(chǔ)單元的結(jié)構(gòu)。該存儲(chǔ)單元是一種1單元/1位的結(jié)構(gòu)，備有控制柵51、浮置柵52、源53以及漏54。這樣構(gòu)成的晶體管稱為浮置柵型場(chǎng)效應(yīng)晶體管。
另外，圖5表示設(shè)有多個(gè)上述存儲(chǔ)單元的存儲(chǔ)單元陣列的結(jié)構(gòu)的一部分。如該圖所示，存儲(chǔ)單元陣列這樣構(gòu)成多個(gè)存儲(chǔ)單元沿縱向排列m個(gè)、沿橫向排列n個(gè)，配置成矩陣狀。另外，設(shè)有m條字線WL1～WLm，共同連接在沿橫向排列的存儲(chǔ)單元的控制柵51...上，設(shè)有n條位線BL1～BLn，共同連接在沿縱向排列存儲(chǔ)單元的漏54...上。另外，設(shè)有源線SL，共同連接在規(guī)定的塊中包含的全部存儲(chǔ)單元的源53...上。
其次，簡(jiǎn)單地說(shuō)明如上構(gòu)成的存儲(chǔ)單元陣列的工作。如下進(jìn)行向存儲(chǔ)單元的寫(xiě)入工作。首先，從所選擇的字線WL，將高壓(例如12V)加在控制柵51上，同樣從所選擇的位線BL，將高壓(例如7V)加在漏54上。另外，將低壓(例如0V)加在源53上，在漏結(jié)附近發(fā)生的熱電子被注入浮置柵52中。從而，向存儲(chǔ)單元的寫(xiě)入工作結(jié)束。
另一方面，如下進(jìn)行存儲(chǔ)單元的擦除工作。首先，將低壓(例如0V)加在控制柵51上，將低壓(例如0V)加在漏54上，將高壓(例如12V)加在源53上。然后，在浮置柵52與源53之間發(fā)生強(qiáng)電場(chǎng)，利用隧道現(xiàn)象，浮置柵內(nèi)的電子被抽取到源53一側(cè)。從而，對(duì)存儲(chǔ)單元的擦除工作結(jié)束。
另外，如下進(jìn)行從存儲(chǔ)單元的讀出工作。首先，將高壓(例如5V)加在控制柵51上，同樣將低壓(例如1V)加在漏54上，將低壓(例如0V)加在源53上。然后，用內(nèi)部的讀出放大器放大這時(shí)流過(guò)的電流的大小，進(jìn)行數(shù)據(jù)“1”及“0”的判斷。
另外，之所以設(shè)定寫(xiě)入時(shí)加在漏54上的電壓比加在控制柵51上的電壓低，是為了竭力防止對(duì)未進(jìn)行寫(xiě)入的存儲(chǔ)單元進(jìn)行寄生的弱寫(xiě)入(軟程序)。如上所述，這是為了在一條字線或位線上連接多個(gè)存儲(chǔ)單元。
這樣，為了在可靠性高的狀態(tài)下進(jìn)行閃速存儲(chǔ)器的寫(xiě)入工作及擦除工作(以下簡(jiǎn)稱改寫(xiě)工作)，需要進(jìn)行非常復(fù)雜的控制。因此，在最近的安裝了閃速存儲(chǔ)器的半導(dǎo)體裝置中，為了使用戶在表觀上使用方便，多半內(nèi)置稱為狀態(tài)容限的控制電路，實(shí)現(xiàn)自動(dòng)改寫(xiě)。
閃速存儲(chǔ)器除了上述的存儲(chǔ)單元陣列以外，還由控制電路、升壓電路、寫(xiě)入·擦除電壓發(fā)生電路、行譯碼器、以及列譯碼器等構(gòu)成。升壓電路是使數(shù)據(jù)寫(xiě)入時(shí)工作，發(fā)生規(guī)定的高壓的電路。由該升壓電路發(fā)生的高壓，被寫(xiě)入·擦除電壓發(fā)生電路變換成寫(xiě)入·擦除工作時(shí)必要的電壓，通過(guò)行譯碼器輸入到存儲(chǔ)單元陣列。在由控制電路進(jìn)行控制的基礎(chǔ)上，進(jìn)行這樣的改寫(xiě)工作以及讀出工作。
如上所述，一般在用單一的電源進(jìn)行工作的閃速存儲(chǔ)器中，用內(nèi)置的升壓電路發(fā)生必要的高壓。升壓電路備有振蕩電路、抽運(yùn)單元電路、基準(zhǔn)電壓發(fā)生電路、比較電路以及二極管鏈路等。
由輸出恒定的電壓的基準(zhǔn)電壓發(fā)生電路發(fā)生的電壓以及通過(guò)二極管鏈路使升壓電路的輸出降壓后的電壓利用比較電路進(jìn)行比較，根據(jù)該電壓值的差分，輸出調(diào)節(jié)振蕩電路的振蕩頻率的偏置信號(hào)。振蕩電路根據(jù)該偏置信號(hào)，輸出振蕩信號(hào)，抽運(yùn)單元電路根據(jù)該振蕩信號(hào)，將電壓升高后輸出。
圖9示出了上述振蕩電路的現(xiàn)有例。振蕩電路主要由串聯(lián)連接了奇數(shù)級(jí)(圖9中為9級(jí))的倒相器NOT1～9的環(huán)形振蕩器構(gòu)成。假設(shè)倒相器的上升時(shí)間為T(mén)r，下降時(shí)間為T(mén)f，倒相器的級(jí)數(shù)為2 n+1，則振蕩電路的周期能用(2n+1)(Tr+Tf)表示。如果縮短倒相器和連接在該倒相器的下一級(jí)上的倒相器的布線，則布線負(fù)載引起的延遲時(shí)間比倒相器的上升時(shí)間及下降時(shí)間短，所以能使布線負(fù)載引起的振蕩周期的離散的影響小。圖中的電容器C1～C9是調(diào)整振蕩頻率用的電容器，以便振蕩頻率不至過(guò)快。即，電容器C1～C9具有作為使各電容充放電所需要的時(shí)間長(zhǎng)短的延遲電路的功能。
作為上述電容器，能舉出例如形成了兩層的多晶硅(以下簡(jiǎn)稱多晶硅)之間的電容。這樣構(gòu)成的電容器是使柵多晶硅氧化后重疊了多晶硅或金屬而成的電容器，精度好，由溫度和電壓引起的變化小。如果使圖中的C1～C9的值比布線的寄生電容大很多(例如0.15pF)，則寄生電容的影響幾乎達(dá)到能忽視的程度。
振蕩電路不工作時(shí)，啟動(dòng)信號(hào)EN呈低電平，BIAS信號(hào)呈高電平。這時(shí)，分別插入倒相器NOT1～NOT9的電源線及GND線中的晶體管P1～P9及N1～N9關(guān)斷，倒相器的各輸入或輸出變得不定?？墒?，由于晶體管N11、N12、N14(圖中未示出)、N16(圖中未示出)、N18(圖中未示出)、P13、P15(圖中未示出)、P17(圖中未示出)、P19導(dǎo)通，所以連接各晶體管的節(jié)點(diǎn)的電位被確定。
由振蕩電路獲得的振蕩信號(hào)OSC通過(guò)倒相器NOT20，輸出給抽運(yùn)單元電路。作為一例，在圖9所示的例子中，雖然從倒相器NOT1的輸出端取出振蕩信號(hào)OSC，但如果是構(gòu)成環(huán)形振蕩器的倒相器(圖9中的NOT1～NOT9)的輸出端，則也可以從某一個(gè)倒相器的輸出端取出。
可是，如上所述，即使使用由溫度或電壓引起的變化小的電容器，但由于構(gòu)成環(huán)形振蕩器的倒相器NOT1～NOT9的晶體管特性的不同，該環(huán)形振蕩器的振蕩頻率與電源電壓的下降一起下降。另外，由于制造時(shí)的晶體管的閾值變化、工作溫度的不同，振蕩頻率也會(huì)變化。因此，例如按照最低的電源電壓值工作設(shè)計(jì)的升壓電路，在最大的電源電壓值時(shí)具有必要以上的電流供給能力，產(chǎn)生電源功率的浪費(fèi)。
作為解決上述問(wèn)題的現(xiàn)有的技術(shù)，有日本國(guó)公開(kāi)專(zhuān)利公報(bào)“特開(kāi)平5-325578號(hào)公報(bào)(
公開(kāi)日1993年12月10日)”所示的技術(shù)。該公報(bào)所示的方法由于振蕩電路的振蕩頻率隨著電源電壓的下降而增大，所以能獲得與電源電壓無(wú)關(guān)的電流供給能力。
該公報(bào)中記載的電路結(jié)構(gòu)有非易失性存儲(chǔ)器本體；與電源電壓下降的同時(shí)振蕩頻率升高的振蕩電路；以及通過(guò)上述振蕩電路的驅(qū)動(dòng)，使電源電壓升高，發(fā)生上述存儲(chǔ)單元的寫(xiě)入/擦除時(shí)所必要的電壓的升壓電路。升壓電路的電流供給能力雖然有與電源電壓的下降一同下降的趨勢(shì)，但由于驅(qū)動(dòng)它的振蕩電路的振蕩頻率與電源電壓下降的同時(shí)而升高，所以能抵消該電流供給能力的下降。因此，能實(shí)現(xiàn)具有與電源電壓無(wú)關(guān)的電流供給能力的升壓電路，寫(xiě)入/擦除時(shí)不會(huì)產(chǎn)生伴隨電源電壓的變化的電源功率的浪費(fèi)。
另外，在日本國(guó)公開(kāi)專(zhuān)利公報(bào)“特開(kāi)平8-190798號(hào)公報(bào)(
公開(kāi)日1996年7月23日)”中，公開(kāi)了一種通過(guò)安裝具有不依賴于制造離散性或溫度變化的升壓能力的升壓電路，不產(chǎn)生改寫(xiě)時(shí)的電源功率的浪費(fèi)的非易失性半導(dǎo)體存儲(chǔ)器件。作為電路結(jié)構(gòu)，雖然與上述的特開(kāi)平5-325578號(hào)公報(bào)中公開(kāi)的相同，但振蕩電路有特征。該振蕩電路中的環(huán)形振蕩器呈多個(gè)倒相電路通過(guò)電荷輸送用的MOS晶體管互相連接成環(huán)形的結(jié)構(gòu)。而且，該MOS晶體管的柵電極連接在其輸出電壓在與電源電壓下降的同時(shí)向提高該MOS晶體管的輸送能力的方向變化的電壓變換用電路的輸出端上。
可是，上述這樣的兩種現(xiàn)有技術(shù)都不能避免以下問(wèn)題。即，作為改寫(xiě)時(shí)升壓電路必須供給的電流量，有負(fù)載電容的充電和DC通路這樣兩種，但關(guān)于負(fù)載電容，一旦充電到高電壓，就不需要使負(fù)載電容充電的電流量了。另外，如上所述，由于改寫(xiě)工作復(fù)雜，所以不限于總是發(fā)生DC通路，還發(fā)生只保持高電位即可的期間。也就是說(shuō)，升壓電路必須供給的電流量變得不是恒定值。關(guān)于這一點(diǎn)，在上述的兩種現(xiàn)有技術(shù)中，由于電路設(shè)計(jì)得改寫(xiě)時(shí)保持必要的最大電流量，所以在必要的電流量也可以少一些的狀態(tài)下，會(huì)發(fā)生電源功率的浪費(fèi)。
如上所述，迄今，在有升壓電路的非易失性存儲(chǔ)器中，由于改寫(xiě)時(shí)的電源電壓的變化、制造離散性以及由工作溫度引起的升壓電路的電流供給能力等發(fā)生變化，所以設(shè)計(jì)得即使在電流供給能力為最低的條件下，也能保證工作。因此，如上所述，在不需要大的電流供給能力的情況下，存在發(fā)生電源功率浪費(fèi)的問(wèn)題。
另外，為了解決該電流供給能力變化的課題，即使采用上述的特開(kāi)平5-325578號(hào)公報(bào)及特開(kāi)平8-190798號(hào)公報(bào)這樣的結(jié)構(gòu)，在對(duì)升壓電路要求的電流供給量在改寫(xiě)等一系列工作中變化的情況下，對(duì)照所要求的電流供給量的最大值，進(jìn)行電路設(shè)計(jì)，會(huì)發(fā)生電源功率的浪費(fèi)。
本發(fā)明就是為了解決上述的問(wèn)題而進(jìn)行的，其目的在于提供一種既能維持伴隨升壓電路的輸出電壓升高而振蕩頻率降低的特性，還不依賴于電源電壓、溫度、制造離散性中的任意一方的振蕩電路、升壓電路、非易失性存儲(chǔ)器件以及半導(dǎo)體裝置。

發(fā)明內(nèi)容
為了解決上述的課題，本發(fā)明的振蕩裝置是一種備有多個(gè)倒相器被連接成環(huán)狀的環(huán)形振蕩器，根據(jù)輸入的電壓值，使輸出的信號(hào)的振蕩頻率變化的振蕩電路，其特征在于備有連接在上述各倒相器上的延遲電路，上述延遲電路備有電阻電路，根據(jù)該電阻電路的電阻值，設(shè)定延遲電路的時(shí)間常數(shù)。
在上述的結(jié)構(gòu)中，連接在構(gòu)成環(huán)形振蕩器的各倒相器上的延遲電路備有電阻電路。這里，首先說(shuō)明與用電容構(gòu)成延遲電路的現(xiàn)有的結(jié)構(gòu)的比較。在作為延遲電路插入了電容器的情況下，制造時(shí)的離散性、工作溫度的變化以及電源電壓的變化對(duì)電容器的電容值的影響是微小的，因此電容器充放電用的時(shí)間影響了構(gòu)成環(huán)形振蕩器的倒相器的能力。因此，如現(xiàn)有的結(jié)構(gòu)所示，在用電容構(gòu)成延遲電路的情況下，不能控制由構(gòu)成環(huán)形振蕩器的倒相器的上升時(shí)間及下降時(shí)間的變化引起的輸出信號(hào)的振蕩頻率的離散。
與此不同，如果采用本發(fā)明的結(jié)構(gòu)，則延遲電路呈備有電阻電路的結(jié)構(gòu)。電阻電路的電阻值是隨工作溫度的變化、以及電源電壓的變化微小的值，另外，由于制造時(shí)的離散性比較小，所以與倒相器的上升時(shí)間及下降時(shí)間的變化相比，能使電阻電路的延遲時(shí)間的變化小。因此，通過(guò)使電阻電路的電阻值比較大，來(lái)增大振蕩周期中電阻電路的延遲時(shí)間所占的比例，由此能抑制輸出信號(hào)的振蕩頻率的離散。
另外，在將該振蕩電路應(yīng)用于使電壓升高的升壓電路的情況下，由于能抑制振蕩電路的振蕩頻率的變化很小，所以能使電壓上升的變化范圍減小。因此，能使電壓上升最快時(shí)的功耗的峰值大大減小。
其次，說(shuō)明例如與特開(kāi)平8-190798號(hào)公報(bào)中記載的結(jié)構(gòu)的比較。在該現(xiàn)有的結(jié)構(gòu)中，振蕩電路被設(shè)計(jì)得與電源電壓下降的同時(shí)，振蕩頻率增大。在該結(jié)構(gòu)的情況下，與電壓上升的同時(shí)，消耗電流上升，消耗電流一旦達(dá)到某一電流值，振蕩電路便工作，以便維持該消耗電流值。這里，一旦將負(fù)載電容充電到高壓，就不需要使負(fù)載電容充電的電流量了，所以繼續(xù)消耗必要以上的電流。即，在該結(jié)構(gòu)的情況下，能降低電壓上升時(shí)的消耗電流，但如果穩(wěn)定地流過(guò)電流，則存在總消耗電流增大到必要以上的問(wèn)題。
與此不同，如果采用本發(fā)明的結(jié)構(gòu)，由于不進(jìn)行與電源電壓下降的同時(shí)振蕩頻率增大的設(shè)計(jì)，所以在應(yīng)用于上述這樣的升壓電路的情況下，電壓達(dá)到了規(guī)定的值后，消耗電流下降到能維持該電壓的程度，所以不會(huì)導(dǎo)致穩(wěn)定的消耗電流的增大。
如上所述，如果采用本發(fā)明的結(jié)構(gòu)，則在穩(wěn)定狀態(tài)以及電壓上升時(shí)兩種情況下，能降低消耗電流。
另外，本發(fā)明的升壓電路的特征在于，備有上述本發(fā)明的振蕩電路；以及根據(jù)從上述振蕩電路輸出的信號(hào)的振蕩頻率，進(jìn)行電壓的升壓工作的抽運(yùn)單元電路。
在上述的結(jié)構(gòu)中，根據(jù)從本發(fā)明的上述振蕩電路輸出的信號(hào)的振蕩頻率，由抽運(yùn)單元電路進(jìn)行電壓的升壓工作。這里，如上所述，如果采用本發(fā)明的振蕩電路，則能抑制振蕩頻率的變化很小，所以能使電壓上升的變化范圍減小。因此，能使電壓上升最快時(shí)的功耗的峰值大大減小。
另外，如上所述，在電壓達(dá)到了規(guī)定的值后，消耗電流下降到能維持該電壓的程度，所以能將穩(wěn)定的消耗電流抑制得很低。
另外，上述的升壓電路與電壓的正負(fù)無(wú)關(guān)，有使其絕對(duì)值增大的作用。
另外，本發(fā)明的非易失性存儲(chǔ)器件的特征在于，備有上述本發(fā)明的升壓電路；以及能在電學(xué)上改寫(xiě)的非易失性存儲(chǔ)元件，利用由上述升壓電路生成的電壓，能進(jìn)行對(duì)上述非易失性存儲(chǔ)元件的改寫(xiě)工作。
在上述的結(jié)構(gòu)中，利用由本發(fā)明的上述升壓電路生成的電壓，能進(jìn)行對(duì)非易失性存儲(chǔ)元件的改寫(xiě)工作。這里，如上所述，如果采用本發(fā)明的升壓電路，則在穩(wěn)定狀態(tài)以及電壓上升時(shí)兩種情況下，能降低消耗電流，所以能提供收到這樣的效果的非易失性存儲(chǔ)器件。
另外，本發(fā)明的半導(dǎo)體裝置的特征在于，備有控制上述本發(fā)明的非易性存儲(chǔ)器件和對(duì)上述非易失性存儲(chǔ)器件的寫(xiě)入、擦除、讀出工作的控制部。
在上述結(jié)構(gòu)中，備有控制本發(fā)明的非易失性存儲(chǔ)器件的工作的控制部。這里，如上所述，如果采用本發(fā)明的非易失性存儲(chǔ)器件，則在穩(wěn)定狀態(tài)以及電壓上升時(shí)兩種情況下，能降低消耗電流，所以能提供消耗電流少的半導(dǎo)體裝置。
本發(fā)明的其他目的、特征以及優(yōu)點(diǎn)通過(guò)以下的說(shuō)明就能充分地理解了。另外，在參照附圖進(jìn)行的以下的說(shuō)明中，本發(fā)明的利益變得明白。


圖1是表示本發(fā)明的一種實(shí)施形態(tài)的備有閃速存儲(chǔ)器的振蕩電路的概略結(jié)構(gòu)的電路圖。
圖2是表示備有上述閃速存儲(chǔ)器的升壓電路的概略結(jié)構(gòu)的框圖。
圖3是表示上述閃速存儲(chǔ)器的概略結(jié)構(gòu)的框圖。
圖4是表示上述閃速存儲(chǔ)器的具有代表性的存儲(chǔ)單元的結(jié)構(gòu)的電路圖。
圖5是表示設(shè)置了多個(gè)上述的存儲(chǔ)單元的存儲(chǔ)單元陣列的結(jié)構(gòu)的一部分的電路圖。
圖6是表示備有上述閃速存儲(chǔ)器的非接觸IC卡的概略結(jié)構(gòu)的框圖。
圖7(a)是表示作為閃速存儲(chǔ)器的字線信號(hào)而施加的電壓的上升波形的波形圖，圖7(b)是表示在現(xiàn)有的技術(shù)中特開(kāi)平8-190798號(hào)公報(bào)中公開(kāi)的結(jié)構(gòu)的升壓電路中的消耗電流的波形圖，圖7(c)是表示使用了圖9所示的振蕩電路時(shí)的消耗電流的波形的波形圖，圖7(d)是表示使用了本實(shí)施形態(tài)中的振蕩電路時(shí)的消耗電流的波形的波形圖。
圖8是表示在上述振蕩電路中與圖1所示的結(jié)構(gòu)不同的結(jié)構(gòu)的簡(jiǎn)略電路圖。
圖9是表示現(xiàn)有的振蕩電路的概略結(jié)構(gòu)的電路圖。
具體實(shí)施例方式
根據(jù)圖1至圖8說(shuō)明本發(fā)明的一種實(shí)施形態(tài)如下。
圖3中示出了本實(shí)施形態(tài)的閃速存儲(chǔ)器的結(jié)構(gòu)。如該圖所示，該閃速存儲(chǔ)器由閃速宏20構(gòu)成，與控制電路11連接。閃速宏20備有升壓電路30、寫(xiě)入·擦除電壓發(fā)生電路21、行譯碼器22、列譯碼器23、閃速存儲(chǔ)單元陣列24、讀出放大器25、地址寄存器26以及輸入輸出緩沖器27。
控制電路11是讀出工作/改寫(xiě)工作時(shí)，根據(jù)需要，通過(guò)控制總線，控制升壓電路30、寫(xiě)入·擦除電壓發(fā)生電路21、行譯碼器22、列譯碼器23、讀出放大器25、輸入輸出緩沖器27以及地址寄存器26的電路。
閃速存儲(chǔ)單元陣列24的結(jié)構(gòu)與現(xiàn)有的技術(shù)中圖5所示的存儲(chǔ)單元陣列的結(jié)構(gòu)相同，字線與行譯碼器22連接，位線與列譯碼器23連接。
升壓電路30是數(shù)據(jù)寫(xiě)入時(shí)進(jìn)行工作，發(fā)生高壓(例如12V)的電路。寫(xiě)入·擦除電壓發(fā)生電路21是根據(jù)由升壓電路30發(fā)生的高壓(例如12V)，改寫(xiě)工作時(shí)發(fā)生必要的高壓的電路。例如在寫(xiě)入時(shí)，利用寫(xiě)入·擦除電壓發(fā)生電路21內(nèi)的調(diào)節(jié)電路(圖中未示出)，使從升壓電路30輸入的電壓下降，由此發(fā)生加在閃速存儲(chǔ)單元的漏上的高壓(例如7V)。另外，近年來(lái)，隨著電源電壓的低壓化的進(jìn)展，電源電壓能為單一3V的產(chǎn)品已上市。在此情況下，利用升壓電路發(fā)生讀出時(shí)所必要的5V。
地址寄存器26是生成指定成為進(jìn)行改寫(xiě)工作及讀出工作的對(duì)象的閃速存儲(chǔ)單元陣列24內(nèi)的地址的地址信號(hào)的寄存器。輸入輸出緩沖器27是暫時(shí)存儲(chǔ)對(duì)閃速存儲(chǔ)單元陣列24進(jìn)行改寫(xiě)工作及讀出工作時(shí)的數(shù)據(jù)的緩沖器。讀出放大器25是將從閃速存儲(chǔ)單元陣列24讀出的信號(hào)放大的電路。
如上所述，本實(shí)施形態(tài)的閃速存儲(chǔ)器能用單一的電源進(jìn)行工作，用內(nèi)置的升壓電路發(fā)生必要的高壓。這里，參照?qǐng)D2說(shuō)明升壓電路30的結(jié)構(gòu)。升壓電路30備有振蕩電路40、驅(qū)動(dòng)信號(hào)發(fā)生電路33、抽運(yùn)單元電路34、基準(zhǔn)電壓發(fā)生電路31、比較電路32以及二極管鏈路35。
基準(zhǔn)電壓發(fā)生電路31形成幾乎不受電源電壓、溫度、制造離散性影響，輸出由恒定的電壓值構(gòu)成的電壓V13的結(jié)構(gòu)。該電壓V13例如設(shè)定為2V。
由該基準(zhǔn)電壓發(fā)生電路31發(fā)生的電壓V13被輸入到比較電路32的一個(gè)輸入端。另外，通過(guò)二極管鏈路35，使升壓電路30的輸出V11降壓后的電壓V12被輸入到比較電路32的另一個(gè)輸入端。然后，比較電路32對(duì)V12和V13的電壓值進(jìn)行比較，輸出調(diào)節(jié)振蕩電路40的振蕩頻率的偏置信號(hào)BIAS。該偏置信號(hào)BIAS的電壓隨著V12的電壓值接近于所希望的輸出電壓而增大。另外，振蕩電路40的振蕩頻率隨著升壓電路30的輸出電壓接近于所希望的輸出電壓而降低。
振蕩電路40根據(jù)從比較電路32輸出的BIAS，輸出振蕩信號(hào)OSC。另外，驅(qū)動(dòng)信號(hào)發(fā)生電路33根據(jù)從振蕩電路40輸出的OSC，輸出驅(qū)動(dòng)信號(hào)PCLK。然后，該P(yáng)CLK被輸入到抽運(yùn)單元電路34，從而進(jìn)行電壓的升壓工作。
另外，升壓電路30輸出了所希望的電壓(例如12V)時(shí)，設(shè)定二極管鏈路35中的與比較電路32的連接點(diǎn)，以便上述的V12的電壓值與上述的V13成為同一電壓。例如，如果使基準(zhǔn)電壓發(fā)生電路30的輸出電壓為2V，則二極管鏈路35將二極管形成為6級(jí)，從地算起，在第一級(jí)和第二級(jí)之間與比較電路32連接即可。在這樣連接的情況下，V12變?yōu)閂11的1/6的電壓，所以為2V。
另外，在上述的例子中，設(shè)想從升壓電路30輸出的電壓為正值，但不限定于此，也可以從升壓電路30輸出負(fù)值電壓。在此情況下，例如在二極管鏈路35中，通過(guò)施加規(guī)定的正電壓來(lái)代替GND電壓，能輸出負(fù)值電壓。
圖1是表示本實(shí)施形態(tài)的振蕩電路40的結(jié)構(gòu)的電路圖。振蕩電路40主要備有串聯(lián)連接了奇數(shù)級(jí)(在圖1所示的例子中為9級(jí))的倒相器NOT1～NOT9的環(huán)形振蕩器、控制各倒相器NOT1～NOT9的電壓用的P溝道晶體管P1～P9及N溝道晶體管N1～N9、啟動(dòng)信號(hào)EN用的倒相器NOT0、偏置信號(hào)BIAS用的晶體管P0、N0、輸出用的倒相器NOT20以及非啟動(dòng)時(shí)使內(nèi)部節(jié)點(diǎn)的電壓固定的晶體管N11、N12、N14(圖中未示出)、N16(圖中未示出)、N18(圖中未示出)、P13、P15(圖中未示出)、P17(圖中未示出)、P19。
另外，本實(shí)施形態(tài)的振蕩電路40的特征在于作為環(huán)形振蕩器中延遲電路，不是電容器，而是設(shè)置電阻R1～R9。該電阻R1～R9分別串聯(lián)連接在呈串聯(lián)連接的倒相器NOT1～NOT9的后級(jí)側(cè)。例如，電阻R1連接在倒相器NOT1與倒相器NOT2之間，以后，同樣地設(shè)置電阻R2～R9。另外，后面將說(shuō)明該電阻R1～R9的作用。
其次，如上所述，說(shuō)明串聯(lián)連接了9級(jí)的倒相器NOT1～NOT9的環(huán)形振蕩器。信號(hào)EN是該環(huán)形振蕩器的啟動(dòng)信號(hào)，呈高電平(例如Vpp)時(shí)啟動(dòng)，呈低電平(例如GND)時(shí)關(guān)斷。另外，上述的Vpp是非易失性存儲(chǔ)器件的寫(xiě)入電壓，有從外部供給的情況、以及在半導(dǎo)體裝置內(nèi)部升壓的情況。
振蕩電路40不工作時(shí)，啟動(dòng)信號(hào)EN呈低電平，偏置信號(hào)BIAS呈高電平。這時(shí)，被分別插入倒相器NOT1～NOT9的電源線及GND線中的晶體管P1～P9、N1～N9關(guān)斷，倒相器NOT1～NOT9的各輸入或輸出變得不定。可是，如果啟動(dòng)信號(hào)EN呈低電平，則晶體管N11、N12、P13～P19呈導(dǎo)通狀態(tài)，所以連接各晶體管的節(jié)點(diǎn)的電位被確定。
隨著升壓電路30的輸出電壓的上升，BIAS的電位上升，輸出電壓達(dá)到了所希望的電壓時(shí)，BIAS的電位比P溝道晶體管的關(guān)斷電壓高(例如比Vpp-|Vtp|高)。這時(shí)，P溝道晶體管P1～P9呈關(guān)斷狀態(tài)，電源不供給倒相器NOT1～NOT9，振蕩停止。另外，即使達(dá)到了所希望的電壓后，如果升壓電路30的輸出電壓的電位下降，BIAS比規(guī)定的電壓低(例如比Vpp-|Vtp|低)，則再次開(kāi)始振蕩。
其次，說(shuō)明在BIAS的電位低、振蕩頻率變?yōu)樽畲蟮那闆r下，振蕩頻率對(duì)電源電壓、溫度、制造離散性的依賴性比現(xiàn)有例低。另外，這樣，在BIAS的電位低、振蕩頻率變?yōu)樽畲蟮那闆r下，通常，溫度和制造離散性的依賴性變得最顯著。
升壓電路30的輸出電壓還不充分高時(shí)，振蕩頻率達(dá)到最大，功耗也達(dá)到最大。如上所述，這是因?yàn)樵贐IAS的電位低的情況下，P溝道晶體管P1～P9以及N溝道晶體管N1～N9呈導(dǎo)通狀態(tài)，所以能供給充分的電壓，振蕩頻率也達(dá)到最大，反之消耗電流達(dá)到最大。
環(huán)形振蕩器的振蕩頻率由構(gòu)成環(huán)形振蕩器的倒相器的上升時(shí)間及下降時(shí)間以及被插入倒相器與該倒相器的下一級(jí)倒相器之間的延遲電路的延遲時(shí)間決定。這里，如果縮短連接圖1所示的電阻R1～R9和倒相器NOT1～NOT9的布線，則布線負(fù)載產(chǎn)生的延遲時(shí)間的影響幾乎達(dá)到能忽視的程度。該倒相器的上升時(shí)間及下降時(shí)間雖然隨著制造時(shí)的離散性、工作溫度的變化、以及電源電壓的變化而離散性增大(例如約2.7倍)，但如果使制造時(shí)的離散、工作溫度的變化以及電源電壓的變化小的電阻R1～R9的電阻值為比較大的值(例如20kΩ)，則電阻電路的延遲時(shí)間在振蕩周期中占的比例增大，能減少振蕩周期的離散性。
作為構(gòu)成電阻R1～R9的電阻元件，例如，如果使用構(gòu)成晶體管的柵用的多晶硅，則由于薄層電阻高(數(shù)十～數(shù)千Ω/□)，所以能使布局面積小。另外，多晶硅電阻一般說(shuō)來(lái)隨工作溫度的變化及電源電壓的變化微小，能降低工作溫度及電源電壓對(duì)振蕩頻率的影響。另外，由于多晶硅電阻的制造離散性(例如±10％)也比較小，所以能降低制造離散性對(duì)振蕩頻率的的影響。
其次，說(shuō)明電阻R1～R9的電阻值的溫度系數(shù)為負(fù)的情況。另外，薄層電阻(例如4.8kΩ/□)，及電阻值(例如20kΩ)的制造離散與上述相同(例如±10％)。在多晶硅電阻的溫度系數(shù)為負(fù)的情況下，隨著溫度的下降電阻值增大，在振蕩頻率下降的方向起作用?？墒?，伴隨溫度的下降，低溫時(shí)晶體管的能力提高，抽運(yùn)單元電路能供給的輸出電流也增加，功耗也增大。即，由于振蕩頻率下降，所以能抵消功耗的增大。這樣，即使在多晶硅電阻的溫度系數(shù)為正的情況下，溫度依賴性小，而在溫度系數(shù)為負(fù)的情況下更穩(wěn)定。
另外，作為多晶硅電阻的特性本身，由于溫度系數(shù)為負(fù)，所以最好使用多晶硅電阻?？墒?，近年來(lái)布線的微細(xì)化取得了進(jìn)展，與其相伴隨，多晶硅布線的寬度也變窄了，產(chǎn)生了布線電阻增大的問(wèn)題。作為使布線電阻下降的方法的一例，有在多晶硅上層疊硅化鈦的方法。通過(guò)采用該方法，具有降低多晶硅的薄層電阻的效果，但由于層疊金屬，所以電阻的溫度系數(shù)有時(shí)變成正的。這樣，電阻的溫度系數(shù)即使變成正的，但如果采用本實(shí)施形態(tài)的結(jié)構(gòu)，如上所述，就具有改善振蕩頻率的溫度依賴性的效果。
如上所述，由于采用圖1所示結(jié)構(gòu)的環(huán)形振蕩器，所以振蕩電路40中的電源電壓的變化、溫度的變化以及制造離散性產(chǎn)生的振蕩頻率的變化與以往相比，在同一條件下改善了約37.5％。具體地說(shuō)，例如在以往，振蕩頻率的周期在15nsec～40nsec之間變化，變化量為25nsec，但在本實(shí)施形態(tài)中，變成在30nsec～40nsec之間變化，變化量為10nsec，可知大幅度降低了振蕩頻率的變化。
另外，由于振蕩頻率的變化被抑制，所以能將升壓電路30以最高速工作時(shí)的消耗電流削減最大約60％。例如，以往消耗電流約為160mA，而在本實(shí)施形態(tài)中，削減到了約90mA。以下，根據(jù)圖7(a)至圖7(d)說(shuō)明該消耗電流的削減情況。
圖7(a)表示寫(xiě)入時(shí)作為閃速存儲(chǔ)器的字線信號(hào)施加的電壓的上升波形。圖中，用“目標(biāo)”表示的波形表示成為目標(biāo)的上升電壓波形，實(shí)際的電壓上升波形在根據(jù)制造離散性、電源電壓、工作溫度，用“最好”表示的波形與用“最差”表示的波形之間變化。該電壓變化是由于振蕩電路40中的振蕩頻率變化，致使抽運(yùn)單元電路34的電壓升壓性能變化而產(chǎn)生的變化。確定升壓電路的電流供給能力，以便滿足用“最差”表示的波形。
圖7(b)表示在現(xiàn)有的技術(shù)中，特開(kāi)平8-190798號(hào)公報(bào)中公開(kāi)的結(jié)構(gòu)的升壓電路中的消耗電流波形。在該現(xiàn)有技術(shù)中，其電路是為了在改寫(xiě)時(shí)保持必要的最大電流量而設(shè)計(jì)的，與電壓上升的同時(shí)，消耗電流上升，如果消耗電流達(dá)到某一電流值，振蕩電路便工作，以便維持該消耗電流值。在此情況下，電壓上升時(shí)，消耗電流不會(huì)上升到必要以上的程度，所以有降低消耗電流的效果，但電壓一旦上升后，消耗電流也繼續(xù)保持同一值。這里，一旦使負(fù)載電容充電到高電壓，就不需要使負(fù)載電容充電的電流量，所以在該結(jié)構(gòu)的情況下，繼續(xù)消耗必要以上的電流。即，在該結(jié)構(gòu)的情況下，能降低電壓上升時(shí)的消耗電流，但如果穩(wěn)定地流過(guò)電流，就存在總消耗電流增大到必要以上的問(wèn)題。
圖7(c)表示在現(xiàn)有的技術(shù)中，使用了圖9所示的振蕩電路時(shí)的消耗電流的波形。在該結(jié)構(gòu)中，在電壓上升快的情況下，消耗電流顯著上升(約160mA)，電壓穩(wěn)定在規(guī)定的電壓后，消耗電流下降，穩(wěn)定在恒定的消耗電流。另一方面，在電壓上升慢的情況下，消耗電流的上升與電壓上升快的情況相比，消耗電流值變得相當(dāng)?shù)?約55mA)，電壓穩(wěn)定在規(guī)定的電壓后，消耗電流下降，穩(wěn)定在恒定的消耗電流。
在該圖7(c)所示的狀態(tài)下，與圖7(b)所示的狀態(tài)相比，穩(wěn)定狀態(tài)下的消耗電流能被抑制得低一些，所以穩(wěn)定狀態(tài)下的總消耗電流降低，另一方面，電壓上升時(shí)的消耗電流顯著增大。即，在采用該結(jié)構(gòu)的情況下，考慮電壓上升時(shí)消耗電流變?yōu)樽畲蟮臓顟B(tài)，必須設(shè)計(jì)對(duì)閃速存儲(chǔ)器的電流供給能力。
具體地說(shuō)，電壓上升時(shí)，即使在電壓上升的變化中消耗電流變?yōu)樽畲蟮臓顟B(tài)下，必須確保電源，以便閃速存儲(chǔ)器以外的結(jié)構(gòu)不會(huì)成為引起誤工作程度的電壓下降。這里，雖然將在后面說(shuō)明詳細(xì)情況，但在將該閃速存儲(chǔ)器應(yīng)用于非接獨(dú)IC卡的情況下，由于非接觸IC卡中的電力供給能力是有限的，所以如上所述，如果有時(shí)電壓上升時(shí)功耗顯著增大，則非接觸IC卡的電源部的設(shè)計(jì)就變得困難了。另外，換句話說(shuō)，如上所述，如果有時(shí)電壓上升時(shí)功耗顯著增大，則由于對(duì)閃速存儲(chǔ)器以外的結(jié)構(gòu)供給的電壓下降，所以還會(huì)有非接觸IC卡產(chǎn)生誤工作的可能性。
另一方面，圖7(d)表示使用了本實(shí)施形態(tài)中的振蕩電路40時(shí)的消耗電流的波形。在本實(shí)施形態(tài)下，如上所述，由于能將振蕩電路40中的振蕩頻率的變化抑制得很小，所以圖7(a)所示的電壓上升的變化范圍變小。在此情況下，電壓上升最快時(shí)的功耗的峰值與圖7(c)相比能變得小得多。具體地說(shuō)，功耗的峰值約為90mA左右。
即，如果采用本實(shí)施形態(tài)，則穩(wěn)定狀態(tài)下的總消耗電流低，而且電壓上升時(shí)的消耗電流也能降低。也就是說(shuō)，如果采用本實(shí)施形態(tài)的結(jié)構(gòu)，則在穩(wěn)定狀態(tài)及電壓上升時(shí)兩種情況下，能降低消耗電流，能消除上述的電力供給能力的問(wèn)題。
其次，說(shuō)明在圖1所示的結(jié)構(gòu)中，插入作為延遲電路的電阻R1～R9的位置。在圖1所示的結(jié)構(gòu)中，成為將電阻串聯(lián)連接在被串聯(lián)連接的各倒相器之間的結(jié)構(gòu)?？墒牵迦朐撾娮璧奈恢貌幌薅ㄓ谠摾?，例如也可以將電阻插入圖8所示的位置。在該結(jié)構(gòu)中，將電阻R11～R91插入被連接在倒相器NOT1～NOT9的電源線上的晶體管P1～P9與倒相器NOT1～NOT9之間，將電阻R12～R92插入被連接在倒相器NOT1～NOT9的GND線上的晶體管N1～N9與倒相器NOT1～NOT9之間。
這里，與設(shè)置了電阻R1～R9的情況相同，如果使電阻R11～R91及電阻R12～R92的電阻值比布線的寄生電阻值大很多，則幾乎能忽視寄生電阻的影響。因此，這時(shí)，由寄生電容和電阻R11～R91及R12～R92的電阻值，決定延遲時(shí)間。另外，如果使電阻R11～R91及R12～R92的電阻值為比較大的值(例如十幾kΩ)，則在電源電壓的變化范圍內(nèi)，利用插入的電阻限制電流，延遲時(shí)間也大致恒定，能降低電源電壓的影響。也就是說(shuō)，與圖1所示的結(jié)構(gòu)相同，能抑制振蕩電路40中的電源電壓的變化、溫度的變化、以及制造離散性引起的振蕩頻率的變化。
另外，在圖8所示的結(jié)構(gòu)中，雖然成為設(shè)置了電阻R11～R91及電阻R12～R92兩方的結(jié)構(gòu)，但即使只設(shè)置任意一方，也具有與上述同樣的效果。
另外，如果將電阻插入圖8所示的位置，倒相器NOT1～NOT9的上升時(shí)間及下降時(shí)間比圖1所示的結(jié)構(gòu)長(zhǎng)，雖然考慮使倒相器NOT20中的貫通電流增加若干，但插入的電阻的電阻值為十幾kΩ，所以影響小。
另外，本發(fā)明不限定于上述的實(shí)施形態(tài)。作為非易失性的存儲(chǔ)電容，能適用于EEPROM(electrically erasable/programmableread only memory，可電擦除/可編程只讀存儲(chǔ)器)等改寫(xiě)時(shí)需要進(jìn)行電壓升壓的電容。此外，在不脫離本發(fā)明的要旨的范圍內(nèi)，能進(jìn)行各種變形后付諸實(shí)施。
其次，以下參照?qǐng)D6所示的框圖，說(shuō)明將本實(shí)施形態(tài)的閃速存儲(chǔ)器應(yīng)用于非接觸IC卡的情況。如該圖所示，非接觸IC卡(半導(dǎo)體裝置)由IC組件80和天線67構(gòu)成。而且，IC組件80備有非接觸接口60、調(diào)節(jié)器65·66、以及CPU芯(控制部)70。
非接觸接口60是與外部的讀寫(xiě)裝置之間進(jìn)行無(wú)線通信及電力供給用的接口部分，有整流電路61、調(diào)制電路62、解調(diào)電路63以及時(shí)鐘分離電路64。另外，CPU芯70由上述的控制電路11、作為閃速存儲(chǔ)器的閃速宏20、ROM71以及RAM72等構(gòu)成。
用構(gòu)成為最適合于供電的天線67，接收從讀寫(xiě)裝置發(fā)送的載波。由天線67中的電磁感應(yīng)產(chǎn)生的電力利用整流電路61進(jìn)行整流。利用整流電路61進(jìn)行了全波整流的作為電源電壓的VCC電源被輸入到調(diào)節(jié)器65-66，分別從它們輸出電壓Vpp及電壓Vcc，供給CPU芯70。另外，利用時(shí)鐘分離電路64，抽出來(lái)自整流電路61的載波波形，生成時(shí)鐘信號(hào)。
另外，利用調(diào)制電路62及解調(diào)電路63，通過(guò)振幅調(diào)制沿雙向進(jìn)行數(shù)據(jù)通信。所接收的信號(hào)由解調(diào)電路63變換成解調(diào)信號(hào)，被輸入到CPU芯70。另外，在CPU芯70中，一旦形成發(fā)送信號(hào)，該發(fā)送信號(hào)便被輸入到調(diào)制電路62，在調(diào)制電路62中變換成了適合于發(fā)送的信號(hào)后，從天線67發(fā)送。
在上述構(gòu)成的非接觸IC卡中，進(jìn)行由電磁感應(yīng)產(chǎn)生的微弱的電力供給的工作，降低功耗是重要的課題。這里，通過(guò)使用本實(shí)施形態(tài)的閃速存儲(chǔ)器作為非接觸IC卡中的非易失性存儲(chǔ)器件，能降低功耗。因此，通過(guò)增加電力供給的容限，能減輕非接觸通信的負(fù)擔(dān)，所以能進(jìn)行更穩(wěn)定的通信。另外，對(duì)于具有上述的非接觸型接口、以及利用端子等進(jìn)行電力供給及通信的接觸型接口的作為非接觸型/接觸型兼用的IC卡的組合IC卡來(lái)說(shuō)，與上述相同，也能應(yīng)用本實(shí)施形態(tài)的閃速存儲(chǔ)器，不用說(shuō)也能獲得同樣的效果。
如上所述，本發(fā)明的振蕩裝置備有將多個(gè)倒相器連接成環(huán)狀的環(huán)形振蕩器，是使根據(jù)所輸入的電壓值輸出的信號(hào)的振蕩頻率變化的振蕩電路，備有連接在上述各倒相器上的延遲電路，上述延遲電路備有電阻電路，是一種根據(jù)該電阻電路的電阻值設(shè)定延遲電路中的時(shí)間常數(shù)的結(jié)構(gòu)。
另外，本發(fā)明的振蕩電路也可以這樣構(gòu)成，即在上述的結(jié)構(gòu)中，上述電阻電路被串聯(lián)連接在對(duì)應(yīng)的倒相器與連接在該倒相器的下一級(jí)上的倒相器之間。
如果采用上述的結(jié)構(gòu)，則由于電阻電路設(shè)置在串聯(lián)連接的倒相器之間，所以能有效地抑制對(duì)延遲電路中的時(shí)間常數(shù)影響最大的倒相器之間的布線產(chǎn)生的寄生電阻的離散性。因此，能更有效地抑制輸出信號(hào)的振蕩頻率的離散性。
另外，本發(fā)明的振蕩電路還能這樣構(gòu)成，即在上述的結(jié)構(gòu)中，上述電阻電路被設(shè)置在對(duì)應(yīng)的倒相器的電力供給布線及/或接地布線上。
另外，本發(fā)明的振蕩電路也可以構(gòu)成得在上述的結(jié)構(gòu)中，上述電阻電路有負(fù)溫度系數(shù)。
在電阻電路的溫度系數(shù)為負(fù)的情況下，電阻值隨著溫度的下降而增大，沿振蕩頻率下降的方向起作用。這里，例如在將來(lái)自上述振蕩電路的輸出信號(hào)應(yīng)用于根據(jù)該信號(hào)的振蕩頻率進(jìn)行電壓的升壓的升壓電路的情況下，在進(jìn)行升壓工作的抽運(yùn)單元電路中，有伴隨溫度的下降，低溫時(shí)的晶體管的能力提高的趨勢(shì)。即，伴隨溫度的下降，抽運(yùn)單元電路能供給的輸出電流增大，功耗也增大。因此，如果電阻電路的溫度系數(shù)為負(fù)，則由于振蕩頻率伴隨溫度的下降而下降，所以能抵消抽運(yùn)單元電路中的功耗的增大。
另外，本發(fā)明的振蕩電路也可以構(gòu)成得在上述的結(jié)構(gòu)中，用多晶硅形成上述電阻電路。
多晶硅由于薄層電阻比較高，所以能使電阻電路的布局面積更小。因此，能謀求減少振蕩電路的尺寸，能適用于希望尺寸盡可能地小的便攜式裝置等中。
另外，多晶硅電阻的溫度系數(shù)例如比金屬布線的薄層電阻的溫度系數(shù)小，所以能降低工作溫度對(duì)振蕩頻率的影響。
另外，多晶硅電阻的制造離散性例如也比金屬布線的薄層電阻的制造離散性小，所以能降低制造離散性對(duì)振蕩頻率的影響。
另外，本發(fā)明的振蕩電路也可以這樣構(gòu)成，即在上述的結(jié)構(gòu)中，用層疊了硅化鈦的多晶硅形成上述電阻電路。
層疊了硅化鈦的多晶硅與單體多晶硅相比，電阻值變小。因此，為了縮小振蕩電路的尺寸，在要求布線微細(xì)化的情況下，也能防止電阻電路的電阻值大至必要的值以上。即，如果采用上述的結(jié)構(gòu)，則電阻電路的布線的微細(xì)化成為可能，能縮小振蕩電路的尺寸。
另外，本發(fā)明的升壓電路備有上述本發(fā)明的振蕩電路；以及根據(jù)從上述振蕩電路輸出的信號(hào)的振蕩頻率，進(jìn)行電壓的升壓工作的抽運(yùn)單元電路。
另外，本發(fā)明的非易失性存儲(chǔ)器件備有上述本發(fā)明的升壓電路以及能進(jìn)行電改寫(xiě)的非易失性存儲(chǔ)元件，利用由上述升壓電路生成的電壓，進(jìn)行對(duì)上述非易失性存儲(chǔ)元件的改寫(xiě)工作。
另外，本發(fā)明的非易失性存儲(chǔ)器件也可以這樣構(gòu)成，即在上述的結(jié)構(gòu)中，上述非易失性存儲(chǔ)元件是由多個(gè)閃速存儲(chǔ)單元構(gòu)成的閃速存儲(chǔ)單元陣列。
在上述的結(jié)構(gòu)中，用閃速存儲(chǔ)單元陣列構(gòu)成非易失性存儲(chǔ)元件。在進(jìn)行寫(xiě)入及擦除工作時(shí)，閃速存儲(chǔ)單元需要比較高的電壓。因此，利用上述這樣的升壓電路，用單一電源進(jìn)行工作成為可能，不需要在芯片外部發(fā)生非易失性存儲(chǔ)器的改寫(xiě)所需要的高壓，能減少零部件個(gè)數(shù)。
另外，本發(fā)明的半導(dǎo)體裝置備有上述本發(fā)明的非易失性存儲(chǔ)器件；以及控制對(duì)上述非易失性存儲(chǔ)器件的寫(xiě)入、擦除、讀出工作的控制部。
另外，本發(fā)明的半導(dǎo)體裝置也可以這樣構(gòu)成，即在上述的結(jié)構(gòu)中，還備有通過(guò)非接觸，從外部裝置進(jìn)行電力供給及數(shù)據(jù)通信的非接觸接口。
在上述的結(jié)構(gòu)中，通過(guò)非接觸，從外部裝置進(jìn)行電力供給及數(shù)據(jù)通信。這樣，在通過(guò)非接觸進(jìn)行電力供給的結(jié)構(gòu)的情況下，低功耗化是重要的課題。這里，通過(guò)使用本發(fā)明的非易失性存儲(chǔ)單元，能降低功耗，增大電力供給的容限。因此，由于能降低非接觸通信的負(fù)擔(dān)，所以能提供一種能進(jìn)行更穩(wěn)定的通信的半導(dǎo)體裝置。
在本發(fā)明的具體實(shí)施方式
項(xiàng)中說(shuō)明的具體的實(shí)施形態(tài)或?qū)嵤├徊贿^(guò)是使本發(fā)明的技術(shù)內(nèi)容變得明晰的例子，不應(yīng)該狹義地解釋為只限定于這樣的具體例，在本發(fā)明的宗旨和權(quán)利要求的范圍內(nèi)，能進(jìn)行各種變更并付諸實(shí)施。
工業(yè)上的可利用性本發(fā)明的振蕩電路例如在生成閃速存儲(chǔ)器等非易失性存儲(chǔ)器件的改寫(xiě)工作時(shí)所必需的電壓的升壓電路是利用輸入的信號(hào)的頻率進(jìn)行控制的電路的情況下，能用作生成該信號(hào)的電路。另外，本發(fā)明的非易失性存儲(chǔ)器件由于能降低必要的電力供給量，所以能作為電力供給不太穩(wěn)定的非接觸IC卡等存儲(chǔ)單元適當(dāng)?shù)厥褂谩?br> 權(quán)利要求
1.一種振蕩電路，它備有多個(gè)倒相器被連接成環(huán)狀的環(huán)形振蕩器，根據(jù)所輸入的電壓值，使所輸出的信號(hào)的振蕩頻率變化，該振蕩電路的特征在于備有連接在上述各倒相器上的延遲電路，上述延遲電路備有電阻電路，根據(jù)該電阻電路的電阻值，設(shè)定延遲電路中的時(shí)間常數(shù)。
2.如權(quán)利要求1所述的振蕩電路，其特征在于上述電阻電路串聯(lián)連接在對(duì)應(yīng)的上述倒相器與連接在該倒相器的下一級(jí)上的倒相器之間。
3.如權(quán)利要求1所述的振蕩電路，其特征在于上述電阻電路設(shè)置在對(duì)應(yīng)的倒相器的電力供給布線及/或接地布線上。
4.如權(quán)利要求1、2或3所述的振蕩電路，其特征在于上述電阻電路有負(fù)溫度系數(shù)。
5.如權(quán)利要求1、2或3所述的振蕩電路，其特征在于上述電阻電路由多晶硅形成。
6.如權(quán)利要求1、2或3所述的振蕩電路，其特征在于上述電阻電路有正溫度系數(shù)。
7.如權(quán)利要求6所述的振蕩電路，其特征在于上述電阻電路由層疊了硅化鈦的多晶硅形成。
8.一種升壓電路，其特征在于，備有權(quán)利要求1、2或3所述的振蕩電路；以及根據(jù)從上述振蕩電路輸出的信號(hào)的振蕩頻率，進(jìn)行電壓的升壓工作的抽運(yùn)單元電路。
9.一種非易失性存儲(chǔ)器件，其特征在于備有權(quán)利要求8所述的升壓電路；以及能電學(xué)上改寫(xiě)的非易失性存儲(chǔ)元件，利用由上述升壓電路生成的電壓，進(jìn)行對(duì)上述非易失性存儲(chǔ)元件的改寫(xiě)工作。
10.如權(quán)利要求9所述的非易失性存儲(chǔ)器件，其特征在于上述非易失性存儲(chǔ)元件是由多個(gè)閃速存儲(chǔ)單元構(gòu)成的閃速存儲(chǔ)單元陣列。
11.一種半導(dǎo)體裝置，其特征在于，備有權(quán)利要求9所述的非易失性存儲(chǔ)器件；以及控制對(duì)上述非易失性存儲(chǔ)器件的寫(xiě)入、擦除、讀出工作的控制部。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其特征在于還備有通過(guò)非接觸，從外部裝置進(jìn)行電力供給及數(shù)據(jù)通信的非接觸接口。
13.如權(quán)利要求11或12所述的半導(dǎo)體裝置，其特征在于還備有通過(guò)接觸端子，從外部裝置進(jìn)行電力供給及數(shù)據(jù)通信的接觸接口。
全文摘要
在構(gòu)成振蕩電路的環(huán)形振蕩器中，用電阻電路作為連接在各倒相器上的延遲電路。即，在多個(gè)倒相器的串聯(lián)連接中，將電阻分別串聯(lián)地插入各倒相器之間。由此，能提供一種隨著升壓電路的輸出電壓增高而維持振蕩頻率降低的特性，同時(shí)還對(duì)電源電壓、溫度、制造離散性的任何一種依賴很少的振蕩電路。
文檔編號(hào)G11C5/14GK1596507SQ0282376
公開(kāi)日2005年3月16日 申請(qǐng)日期2002年11月29日 優(yōu)先權(quán)日2001年11月30日
發(fā)明者松江一機(jī) 申請(qǐng)人:夏普株式會(huì)社