專利名稱：分段金屬位線的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性可擦除可編程存儲(chǔ)器，尤其涉及用于在該集成電路上組織或布置該存儲(chǔ)單元的技術(shù)。
背景技術(shù)：
存儲(chǔ)器和貯存器技術(shù)是推動(dòng)信息時(shí)代發(fā)展的關(guān)鍵技術(shù)領(lǐng)域之一。隨著因特網(wǎng)、萬(wàn)維網(wǎng)(WWW)、無(wú)線電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)、數(shù)碼便攜攝像機(jī)、數(shù)字音樂播放器、計(jì)算機(jī)、網(wǎng)絡(luò)等的快速發(fā)展，人們不斷要求有更好的存儲(chǔ)器和貯存器技術(shù)。一種典型的存儲(chǔ)器是非易失性存儲(chǔ)器。即使在去除電源時(shí)，一個(gè)非易失性存儲(chǔ)器也能保持它的存儲(chǔ)內(nèi)容或存儲(chǔ)狀態(tài)。一些非易失性可擦除可編程存儲(chǔ)器的類型包括閃存(Flash)、EEPROM、EPROM、MRAM、FRAM、鐵電和磁存儲(chǔ)器。一些非易失性貯存器產(chǎn)品包括壓縮閃存(CF)卡、多媒體卡(MMC)、閃存PC卡(如ATA閃存卡)、智能媒體卡(SmartMedia Card)和記憶棒。
一類廣泛使用的半導(dǎo)體記憶存儲(chǔ)單元是閃存存儲(chǔ)單元或浮柵存儲(chǔ)單元。還有其它類型的存儲(chǔ)單元技術(shù)，如上面提及的那些技術(shù)。僅僅將閃存和浮柵存儲(chǔ)單元作為一個(gè)例子來(lái)論述。該申請(qǐng)中的論述也可經(jīng)過(guò)適當(dāng)調(diào)整而應(yīng)用到除了閃存和浮柵存儲(chǔ)技術(shù)的其它存儲(chǔ)技術(shù)?？蓪⒃摯鎯?chǔ)單元配置或編程為所希望的配置狀態(tài)。特別地，在一個(gè)閃存存儲(chǔ)單元的浮柵上放置電荷或從上除去電荷以將該單元設(shè)置成兩個(gè)或多個(gè)存儲(chǔ)狀態(tài)。一個(gè)狀態(tài)是一個(gè)編程狀態(tài)，而另外一個(gè)狀態(tài)是一個(gè)可擦除狀態(tài)。可用一個(gè)閃存存儲(chǔ)單元表現(xiàn)至少兩個(gè)二進(jìn)制狀態(tài)，0或者1。一個(gè)閃存存儲(chǔ)單元也可以存儲(chǔ)多于兩個(gè)二進(jìn)制狀態(tài)的狀態(tài)，如00、01、10或11；可以稱這種能存儲(chǔ)多個(gè)狀態(tài)的單元為多狀態(tài)存儲(chǔ)單元。此單元能存儲(chǔ)多重狀態(tài)，并可被稱為一個(gè)多態(tài)存儲(chǔ)單元、一個(gè)多電平(multilevel)或多位存儲(chǔ)單元。由于每一存儲(chǔ)單元能表現(xiàn)不只一位，就允許不用增加存儲(chǔ)單元的數(shù)目而制造更高密度的存儲(chǔ)器。該單元具有多于一個(gè)編程狀態(tài)的狀態(tài)。例如，由于一個(gè)存儲(chǔ)單元表現(xiàn)兩位，就有四位編程狀態(tài)。
盡管在非易失性存儲(chǔ)器方面取得了成功，仍舊需要進(jìn)一步改進(jìn)該項(xiàng)技術(shù)。而我們期望提高的是這些存儲(chǔ)器的密度、速度、耐久性和可靠性。減小其電量消耗和降低每位的存儲(chǔ)成本也是所期望的。
正如我們所希望的，需要提高性能和減少非易失性存儲(chǔ)器的電量消耗。特別是，通過(guò)安排和布置一集成電路的該存儲(chǔ)單元使該存儲(chǔ)單元的位線分成片段，這將減少位線之間的噪聲并提高性能和可靠性，并且減少電量消耗。

發(fā)明內(nèi)容
本發(fā)明提供一種用于一集成電路的存儲(chǔ)單元的組織形式，其中金屬位線是分段的。在一具體實(shí)施例中，該存儲(chǔ)單元是非易失性存儲(chǔ)單元，如浮柵、閃存、EEPROM、和EPROM單元。將該存儲(chǔ)單元的位線捆扎至金屬(例如，金屬-2)，并且此金屬是分段的?？砂凑账Ｍ呐渲?例如，編程)或者讀該存儲(chǔ)單元而可選地將該各個(gè)片段連接至電壓。通過(guò)將該金屬位線分成片段，這將減少位線之間的噪聲及提高性能和可靠性，并且因?yàn)橄啾扔谝粭l長(zhǎng)的金屬位線(即其中所有片段是連接在一起的并象一條那樣操作的)減少了充電或放電的寄生電容而降低了電量消耗。在該片段之間至少有兩個(gè)傳輸門(例如，三個(gè)傳輸門)。一個(gè)傳輸門將兩個(gè)片段連接在一起或者斷開該連接。對(duì)于該片段的每一片段，有一個(gè)傳輸門將該片段連接至一條供電導(dǎo)線或者斷開該連接。該供電導(dǎo)線將可選地連接至一個(gè)電壓，如VPP或VSS(地)。
盡管關(guān)于金屬位線描述了本發(fā)明，也可以將本發(fā)明應(yīng)用到其它金屬線，如金屬字線，以對(duì)于那些導(dǎo)線得到同樣的益處。然而，本發(fā)明對(duì)于金屬位線特別有效果是由于為了編程將位線提升至VPP(例如，6.5伏特)。并且從0伏特轉(zhuǎn)換為VPP是一個(gè)足夠顯著的擺動(dòng)以致于在該轉(zhuǎn)換期間產(chǎn)生很大的噪聲，并消耗了動(dòng)態(tài)能量。
在一實(shí)施例中，本發(fā)明是一種包括一個(gè)非易失性存儲(chǔ)單元陣列的集成電路，其中該陣列包括了一條分成一第一片段和一第二片段的金屬位線。尤其是，在此陣列中，將該金屬位線連接或捆扎至存儲(chǔ)單元的一列的一個(gè)位線點(diǎn)。在第一片段和第二片段之間接入一第一傳輸門。在第一片段和一供電導(dǎo)線之間接入一第二傳輸門。例如，該供電導(dǎo)線可以是VPP或VSS。在一實(shí)施方式中，第一和第二傳輸門是NMOS晶體管。在另一實(shí)施方式中，第一和第二傳輸門是CMOS晶體管。
在操作中，該供電導(dǎo)線可選地連接至VPP或VSS，其中VPP是一個(gè)高于該集成電路的VCC電平的編程電壓電平。VSS是地。本發(fā)明也可另外包括在一VPP線和第一供電導(dǎo)線之間接入的一第三傳輸門，與在一VSS線和第一供電導(dǎo)線之間接入的一第四傳輸門。在一第一操作模式中，開第一傳輸門和關(guān)第二傳輸門。在一第二操作模式中，關(guān)第一傳輸門和開第二傳輸門。
另外，該存儲(chǔ)單元可以是浮柵存儲(chǔ)單元，其包括閃存、EEPROM或EPROM存儲(chǔ)單元。該存儲(chǔ)單元可以是多態(tài)存儲(chǔ)單元。每一個(gè)存儲(chǔ)單元能存儲(chǔ)多個(gè)二進(jìn)制數(shù)據(jù)位。
在另一實(shí)施例中，每一片段能有連接至VSS和VPP的專用連接。特別是，在第一片段和一第一供電導(dǎo)線之間接入一第二傳輸門。并且，在第二片段和一第二供電導(dǎo)線之間接入一第三傳輸門。例如，第一供電導(dǎo)線可以是VPP，第二供電導(dǎo)線可以是VSS，或者與此相反。在一實(shí)施方式中，第一、第二和第三傳輸門是NMOS晶體管。在另一實(shí)施方式中，第一第二和第三傳輸門是CMOS傳輸門。
在操作中，第一供電導(dǎo)線可選地連接至VPP或VSS，其中VPP是一個(gè)高于該集成電路的VCC電平的編程電壓電平。第二供電導(dǎo)線可選地連接至VPP或VSS，其中VPP是一個(gè)高于該集成電路的VCC電平的編程電壓電平。VSS是地。本發(fā)明也可另外包括一個(gè)在一VPP線和第一供電導(dǎo)線之間接入的第四傳輸門和在一VSS線和第一供電導(dǎo)線之間接入的第五傳輸門。
在一第一操作模式中，開第一傳輸門，并關(guān)第二和第三傳輸門。在一第二傳輸模式中，關(guān)第一傳輸門和開第二傳輸門。另外在第二操作模式中，關(guān)第三傳輸門。
通過(guò)對(duì)下面的詳細(xì)描述和附圖的理解，本發(fā)明的其它目的、方面和優(yōu)點(diǎn)將顯得很清楚。所有附圖中始終用相同的附圖標(biāo)記代表相同的元件。


圖1一般性地示出一個(gè)可結(jié)合本發(fā)明的多個(gè)方面的電子系統(tǒng)。
圖2示出了一個(gè)具有字線和位線的存儲(chǔ)單元陣列。
圖3示出了一些連接至一個(gè)單獨(dú)位線的非易失性存儲(chǔ)單元的一個(gè)更詳細(xì)的圖。
圖4示出了一個(gè)存儲(chǔ)單元陣列，其中連接至該位線的該金屬層是分段的。
圖5示出了一個(gè)分段金屬位線和存儲(chǔ)單元的一個(gè)更詳細(xì)的圖。
圖6示出了一個(gè)存儲(chǔ)單元陣列的另外一個(gè)實(shí)施例，其中連接至該位線的該金屬層是分段的。
圖7示出了一個(gè)分段金屬位線和圖6的存儲(chǔ)單元的一個(gè)更詳細(xì)的圖。
具體實(shí)施例方式
圖1大體上示出了一個(gè)電子系統(tǒng)，如一個(gè)計(jì)算機(jī)系統(tǒng)，其中可結(jié)合本發(fā)明的多個(gè)方面。一些電子系統(tǒng)的例子包括計(jì)算機(jī)、膝上型電腦、手持(handheld)電腦、掌上型電腦、個(gè)人數(shù)字助理(PDA)、MP3和其它音頻播放器、數(shù)碼相機(jī)、視頻錄像機(jī)、電子游戲機(jī)、無(wú)線和有線電話裝置、對(duì)講機(jī)、錄音機(jī)和網(wǎng)絡(luò)路由器。這個(gè)電子系統(tǒng)結(jié)構(gòu)包括連接至系統(tǒng)總線23的隨同該系統(tǒng)總線隨機(jī)存取的處理器或微處理器21、主系統(tǒng)存儲(chǔ)器25、與至少一個(gè)或多個(gè)輸入—輸出單元27，如一鍵盤、監(jiān)視器、調(diào)制解調(diào)器等。另外一個(gè)連接至一典型計(jì)算機(jī)系統(tǒng)總線23的主計(jì)算機(jī)系統(tǒng)元件是長(zhǎng)期、非易失性存儲(chǔ)器29。與易失性存儲(chǔ)器如DRAM(動(dòng)態(tài)RAM)或者SRAM(靜態(tài)RAM)相反，非易失性存儲(chǔ)器即使在從該裝置中除去電源后仍保持其存儲(chǔ)狀態(tài)。典型地，如一存儲(chǔ)器是一個(gè)具有兆字節(jié)、十億字節(jié)或千兆字節(jié)的數(shù)據(jù)存儲(chǔ)容量的使用磁技術(shù)或者光技術(shù)的盤驅(qū)動(dòng)器?？芍匦碌玫酱藬?shù)據(jù)并輸入到系統(tǒng)易失性存儲(chǔ)器25以在當(dāng)前處理中使用，并能增補(bǔ)、改變或者變換此數(shù)據(jù)。
本發(fā)明的一個(gè)方面是替代用于盤驅(qū)動(dòng)器的一特定類型的半導(dǎo)體存儲(chǔ)器系統(tǒng)但不必犧牲非易失性、易擦除與易將數(shù)據(jù)寫入存儲(chǔ)器的重寫、存取速度、低成本和可靠性。這可通過(guò)利用一個(gè)電子可擦除可編程只讀存儲(chǔ)器(例如，EEPROM)集成電路芯片陣列來(lái)實(shí)現(xiàn)。這種類型的存儲(chǔ)器具有另外優(yōu)點(diǎn)操作需要的電量較少與在重量上比一個(gè)硬盤驅(qū)動(dòng)的磁介質(zhì)存儲(chǔ)器輕，因此，特別適用于電池操作的便攜式電腦。這些非易失性半導(dǎo)體存儲(chǔ)器包括閃存盤驅(qū)動(dòng)器、壓縮閃存(TM)卡、智能媒體(TM)卡、個(gè)人標(biāo)簽(P-Tag)、多媒體卡、安全數(shù)字(SD)卡和記憶棒(R)。
大容量存儲(chǔ)器29由一個(gè)連接至該計(jì)算機(jī)系統(tǒng)總線23的存儲(chǔ)控制器31和一個(gè)閃存或者EEPROM集成電路芯片陣列33構(gòu)成。數(shù)據(jù)與指令主要經(jīng)過(guò)一條數(shù)據(jù)線35從控制器31傳輸?shù)介W存或EEPROM陣列33。同樣，數(shù)據(jù)與狀態(tài)信號(hào)經(jīng)數(shù)據(jù)線37從閃存或EEPROM33傳輸?shù)娇刂破?1。數(shù)據(jù)線35和37可以是串行或并行，這依賴于其實(shí)現(xiàn)方式?？刂破?1和EEPROM陣列33之間的其它控制和狀態(tài)電路沒有在圖1中示出。另外，該控制器和存儲(chǔ)器可以位于分離的集成電路上，或一個(gè)存儲(chǔ)器集成電路可以包含該控制器。該存儲(chǔ)器可以位于分離集成電路上。例如，可結(jié)合多塊存儲(chǔ)器集成電路來(lái)得到所需的存儲(chǔ)容量。
閃存EEPROM系統(tǒng)、非易失性單元和存儲(chǔ)的進(jìn)一步討論是在美國(guó)專利US5,602,987、US5,095,344、US5,270,979、US5,380,672、US5,712,180、US5,991,517、US6,222,762和US6,230,233中論述的。連同在本申請(qǐng)中的引用的所有參考以參照方式并入本申請(qǐng)。
圖2示出了一個(gè)存儲(chǔ)單元陣列103一個(gè)存儲(chǔ)器集成電路(或芯片)。在一個(gè)實(shí)施例中，此陣列是圖1的閃存存儲(chǔ)器33的一部分。在一個(gè)單獨(dú)芯片上可有多個(gè)存儲(chǔ)單元陣列。該集成電路可以是一個(gè)如閃存芯片的存儲(chǔ)器或者是帶有一個(gè)嵌入式存儲(chǔ)部分的另一類集成電路，如一個(gè)ASIC或芯片上帶有存儲(chǔ)器的微處理器。該存儲(chǔ)單元存儲(chǔ)二進(jìn)制位信息。在一個(gè)具體實(shí)施例中，該存儲(chǔ)單元是非易失性存儲(chǔ)單元。一些非易失性存儲(chǔ)器的例子是浮柵單元(閃存、EEPROM或EPROM單元)、相變單元、鐵電單元(FRAM)、磁單元及其它。該存儲(chǔ)單元排列在一個(gè)行列陣列中?？捎腥我鈹?shù)目的行和列。使用該陣列的行來(lái)訪問該存儲(chǔ)單元。
存儲(chǔ)單元行108連接至字線或者該存儲(chǔ)單元的行線。存儲(chǔ)單元列112連接至位線或者該存儲(chǔ)單元的列線。為了操作該存儲(chǔ)單元，為在該存儲(chǔ)單元或單元集合上執(zhí)行一期望的操作，該字線和位線連接至適當(dāng)?shù)碾妷荷?。例如，為了配置該存?chǔ)單元，如擦除或編程，為了將該存儲(chǔ)單元配置成所希望的狀態(tài)，該字線和位線連接至適當(dāng)?shù)碾妷荷?。這些電壓典型地是高電壓，電壓電平高過(guò)該芯片的VCC(或VDD)電平。用于編程的高電壓電平可被稱為VPP電壓。例如，電壓泵117可連接至該集成電路的位線上。并且為了一些操作，該位線可連接至地或VSS。
圖2也示出了一區(qū)域133。區(qū)域133是該存儲(chǔ)單元陣列103之外的一個(gè)區(qū)域，但仍位于該同塊存儲(chǔ)集成電路中。例如，在該存儲(chǔ)陣列外是該電壓泵117和其它在該集成電路操作中使用的電路。區(qū)域133中此種電路的例子包括電荷泵、讀出放大器、編程電路、擦除電路、解碼器、衰減器、輸入緩沖器、輸出緩沖器、邏輯、參考電壓生成器及其它。
在一具體實(shí)施例中，該存儲(chǔ)單元是多態(tài)單元，每個(gè)單元能存儲(chǔ)多位數(shù)據(jù)。多態(tài)存儲(chǔ)單元可存儲(chǔ)兩位或者多位數(shù)據(jù)，如三位、四位和更多位。每個(gè)單元能存儲(chǔ)多位數(shù)據(jù)的單元有時(shí)可被稱為多位或多電平單元。在美國(guó)專利US5,991,517中論述了一個(gè)多態(tài)存儲(chǔ)單元的一些具體實(shí)現(xiàn)細(xì)節(jié)，其以參照方式引入本申請(qǐng)。本發(fā)明的原理也可應(yīng)用于這些類型的多態(tài)存儲(chǔ)單元。
圖3示出了存儲(chǔ)單元的一個(gè)位線204的一個(gè)更詳細(xì)的圖。在一位線中有大量存儲(chǔ)單元208，每個(gè)存儲(chǔ)單元有一個(gè)選擇晶體管211和一個(gè)非易失性存儲(chǔ)單元晶體管215。該選擇晶體管有時(shí)可被稱為一個(gè)讀出晶體管。用于位線的每個(gè)選擇晶體管的一個(gè)門電極連接至一個(gè)不同的字線。也就是，對(duì)于位線204，該選擇晶體管連接至位線WL1至WLx，其中x是一個(gè)整數(shù)。在一個(gè)實(shí)施例中，晶體管215可以是一個(gè)浮柵晶體管，正如上面所述的一個(gè)閃存單元。該浮動(dòng)晶體管的門可被稱為一個(gè)控制門或擦除門電極，并且連接在一起。在圖3中示出的該存儲(chǔ)單元和在本申請(qǐng)的其它地方的存儲(chǔ)單元僅是一示例，并且本發(fā)明可應(yīng)用到其它類存儲(chǔ)單元。例如，該存儲(chǔ)單元可是MRAM、FRAM或相變?cè)?，并且，本發(fā)明也可被應(yīng)用到易失性存儲(chǔ)單元，如DRAM和SRAM單元。
通常用擴(kuò)散來(lái)連接位線。該選擇晶體管是一個(gè)NMOS或N溝道晶體管的情況下，該擴(kuò)散是n+擴(kuò)散。為了使電阻最小，此位線被捆扎到(連接至)一個(gè)頂層金屬或具有比擴(kuò)散低的電阻的其它導(dǎo)體。在本申請(qǐng)中論述的一個(gè)具體實(shí)施例中，一個(gè)位線可捆扎進(jìn)一第二層金屬，金屬-2。然而，應(yīng)知曉對(duì)于一給定集成電路工藝，典型地具有許多不同的金屬層，并且一給定工藝可有兩層或多層金屬。本發(fā)明同樣可應(yīng)用到位線跑和連接至除了金屬-2的金屬或其它導(dǎo)電層。例如，本發(fā)明的該位線可跑在任意的金屬或?qū)щ妼又?，如金?1，金屬-2，金屬-3，金屬-4，金屬-5，金屬-6或其它。
在一具體實(shí)施例中，用一個(gè)金屬-1(第一層金屬，在第二層金屬下面)的跳線將該位線捆扎到金屬-2(第二層金屬)。在此過(guò)程中，圖2和3中的該位線跑在金屬-2，而該字線跑在金屬-1中。該字線和位線通常不跑在相同金屬層中是由于這意味著該金屬字線和位線將互相短出。在一可替代的實(shí)施例中，該位線和字線分別跑在金屬-1和金屬-2中。
每一位線具有對(duì)地的寄生電容(例如圖2的寄生電容)。為了簡(jiǎn)化此圖，圖3沒有示出對(duì)地的寄生電容，但在圖2中示出了。另外，不僅有對(duì)地的寄生電容，在這些位線之間也有寄生電容(例如，寄生電容125和128)。這些電容是分布電容，分布在該位線上。
當(dāng)速度(性能)是一個(gè)重要因素時(shí)，盡管不是一個(gè)直流元件，給該位線充電和放電都轉(zhuǎn)換為大電流，特別對(duì)于大規(guī)模并行(讀出或)編程。如一實(shí)施例，盡管該位線的寄生電容可能是大約1皮法至3皮法，在編程期間，在大約6.5伏特的VPP電平下給2000條位線充電0.5微秒，將轉(zhuǎn)換為大約25毫安至80毫安的VPP電流。這將轉(zhuǎn)換為大約100毫安至大約250毫安IDD總電流。這是明顯的動(dòng)態(tài)電量消耗。這可能嚴(yán)重地限制并行處理的單元數(shù)目，并因此限制性能。
圖4示出了一存儲(chǔ)單元陣列的另一組織形式。將金屬(例如金屬-2)位線分成大量片段，如304和308。在一具體實(shí)施例中，該存儲(chǔ)單元陣列被分成8個(gè)部分，并有7個(gè)位線部分。該陣列的一端是連接至該位線的電路311。用傳輸門315連接至該位線或斷開該連接。
在金屬位線片段之間的是電路322。在一個(gè)實(shí)施例中，此電路存在于每個(gè)金屬位線片段之間。該用于一個(gè)位線的電路包括三個(gè)晶體管。有一個(gè)能將片段304與308連接在一起的傳輸晶體管或傳輸門328。有一個(gè)能連接片段304與線337或者斷開該連接的傳輸晶體管333。有一個(gè)能連接片段308與線347或者斷開該連接的傳輸晶體管343。示出的該傳輸晶體管是NMOS晶體管。然而，可以使用許多傳輸晶體管來(lái)實(shí)現(xiàn)，和結(jié)合這些晶體管來(lái)實(shí)現(xiàn)。例如，該傳輸晶體管可以是一個(gè)CMOS傳輸門，其中NMOS和PMOS晶體管是并行連接。
當(dāng)維護(hù)(如連接VCC)該傳輸晶體管的門時(shí)，該傳輸晶體管通過(guò)一很小電阻的路徑連接其電源和耗盡點(diǎn)。這可稱為開啟傳輸門打開或者開傳輸門。例如，當(dāng)晶體管328的門連接至VDD時(shí)，片段304和308有效地連接在一起。同樣，當(dāng)晶體管333的門連接至VDD時(shí)，片段304有效地連接至線337。并且，當(dāng)晶體管343的門連接至VDD時(shí)，片段308有效地連接至線347。當(dāng)該傳輸門接地時(shí)，它們斷開電源與耗盡點(diǎn)的連接。這可稱為關(guān)閉傳輸門或者關(guān)傳輸門。
另一個(gè)可被使用的進(jìn)程使用高電壓傳輸門，其中比VCC高的電壓連接至該傳輸門的門。這將減少該電源和耗盡點(diǎn)之間的電阻或者阻抗。
圖5示出了金屬片段304與308和該片段之間的電路的一個(gè)更詳細(xì)的圖，在此圖中，晶體管328的門或者控制電極被稱為VPG點(diǎn)。字線WL1至WLn的用于存儲(chǔ)單元的位線連接至金屬片段304。字線WLn+1至WLm的用于存儲(chǔ)單元的位線連接至金屬片段304。在該存儲(chǔ)單元被均勻分開的情況下，由于對(duì)于每一片段有相等數(shù)目的存儲(chǔ)單元，所以m等于2*n。一個(gè)金屬位線片段包括三個(gè)傳輸晶體管，一個(gè)分別用作(串行)連接元件與數(shù)據(jù)點(diǎn)或斷開該連接，其它的用作局部路徑與地或電壓的連接或者斷開該連接，該電壓或者是VPP或者一個(gè)停止電壓(例如，VSS)。這個(gè)現(xiàn)在的組合也用作Y選擇。在下表A中總結(jié)了用于該分段存儲(chǔ)陣列結(jié)構(gòu)的一些模式。
表A

當(dāng)一存儲(chǔ)單元陣列的一個(gè)完整部分式處于模式A狀態(tài)時(shí)，該陣列的各個(gè)片段連接在一起。然后該陣列的操作與圖2中的操作相同。在模式B，片段304連接線333。此片段可通過(guò)傳輸門405連接至VPP或者通過(guò)傳輸門407連接至VSS，這依賴與所希望的操作。在模式C，片段308連接線347。此片段可通過(guò)傳輸門415連接至VPP或者通過(guò)傳輸門417連接至VSS，這依賴與所希望的操作。在一實(shí)施例中，傳輸門405、407、415和417形成在該存儲(chǔ)單元陣列的外面(如在圖2的區(qū)域133中)，輸出、線334和347被饋送進(jìn)該陣列。此配置允許該存儲(chǔ)單元最大的封裝。在另一可替代的實(shí)施例中，傳輸門405、407、415和417嵌入到該存儲(chǔ)單元陣列。
通過(guò)將該金屬位線分成大量片段和方便地連接或者分離它們，相應(yīng)地降低了編程或讀出期間的高的交流電流。這是因?yàn)橐粋€(gè)金屬片段的長(zhǎng)度比整個(gè)金屬片段(圖2中的整個(gè)金屬片段)的長(zhǎng)度要短很多。對(duì)于一個(gè)較短的片段就有較小的寄生電容，并因此改善了并行讀出或編程時(shí)的性能，并降低了該動(dòng)態(tài)電量消耗。
圖6示出了一存儲(chǔ)單元陣列的另一組織形式。此組織形式與圖4中的組織形式相同，但是該存儲(chǔ)片段間的該電路分配是不同的。然而，該電路的操作相同。將金屬(例如金屬-2)位線分成大量片段，如304和308。在一具體實(shí)施例中，該存儲(chǔ)單元陣列被分成8個(gè)部分，并有7個(gè)位線部分。該陣列的一端是連接至該位線的電路311。用傳輸門315連接至該位線或斷開該連接。
在每個(gè)金屬位線片段之間的是電路321。位于片段間的靠近電路321的電路323是同電路321一樣的電路。在部分321中，該用于一條位線的電路包括兩個(gè)晶體管。有一個(gè)能將片段304和308連接在一起的傳輸晶體管或傳輸門328。有一個(gè)能連接片段304與線337或者斷開該連接的傳輸晶體管333。在部分323中，有一個(gè)能連接片段308與線347或者斷開該連接的傳輸晶體管343。示出的該傳輸晶體管是NMOS晶體管。然而，可以使用許多傳輸晶體管來(lái)實(shí)現(xiàn)，和結(jié)合這些晶體管來(lái)實(shí)現(xiàn)。例如，該傳輸晶體管可以是一個(gè)CMOS傳輸門，其中NMOS和PMOS晶體管是并行連接。
當(dāng)維護(hù)(如連接VCC)該傳輸晶體管的門時(shí)，該傳輸晶體管通過(guò)一很小電阻的路徑連接其電源和耗盡點(diǎn)。這可被稱為開啟傳輸門或者開傳輸門。例如，當(dāng)晶體管328的門連接至VDD時(shí)，片段304和308有效地連接在一起。同樣，當(dāng)晶體管333的門連接至VDD時(shí)，片段304有效地連接至線337。并且，當(dāng)晶體管343的門連接至VDD時(shí)，片段308有效地連接至線337。當(dāng)該傳輸門接地時(shí)，它們斷開電源和耗盡點(diǎn)的連接。這可被稱為關(guān)閉傳輸門或者關(guān)傳輸門。
另一個(gè)可被使用的進(jìn)程使用高電壓傳輸門，其中比VCC高的電壓連接至該傳輸門的門。這將減小該電源和耗盡點(diǎn)之間的電阻或者阻抗。
圖7示出了圖6的金屬片段304與308和該片段之間的電路的一個(gè)更詳細(xì)的圖，在此圖中，晶體管328的門或者控制電極被稱為VPG點(diǎn)。字線WL1至WLn的用于存儲(chǔ)單元的位線連接至金屬片段304。字線WLn+1至WLm的用于存儲(chǔ)單元的位線連接至金屬片段308。在該存儲(chǔ)單元被均勻分開的情況下，由于對(duì)于每一片段有相等數(shù)目的存儲(chǔ)單元，所以m等于2*n。一個(gè)金屬位線片段包括兩個(gè)傳輸晶體管，一個(gè)用作(串行)連接元件與數(shù)據(jù)點(diǎn)或斷開其連接，另一個(gè)用作局部路徑與地或電壓源的連接或者斷開該連接，該電壓源分別是VPP或者一個(gè)停止電壓源(例如，VSS)。這個(gè)現(xiàn)在的組合也用作Y選擇。在下表B中總結(jié)了一些用于該片段式存儲(chǔ)陣列結(jié)構(gòu)的模式。
表B

當(dāng)一存儲(chǔ)單元陣列的一個(gè)完整部分是處于模式A狀態(tài)時(shí)，該陣列的各個(gè)片段連接在一起。然后該陣列的操作與圖2中的操作相同。在模式B，片段304連接線333。此片段可通過(guò)傳輸門405連接至VPP或者通過(guò)傳輸門407連接至VSS，這依賴與所希望的操作。在模式C，一或多個(gè)片段從或者臨近片段或者VSS或者VPP或者這些合并中完全斷開連接。當(dāng)門343和328關(guān)閉時(shí)，片段308是浮動(dòng)的。這就從陣列的剩余部分中去除了片段308的電容和寄生電容，并當(dāng)操作該陣列的另一片段是可用于提高性能。在一實(shí)施例中，傳輸門405、407、415和417形成在該存儲(chǔ)單元陣列的外面(如在圖2的區(qū)域133中)，輸出、線334和347被饋送進(jìn)該陣列。此配置允許該存儲(chǔ)單元最大的封裝。在另一可替代的實(shí)施例中，傳輸門405、407、415和417嵌入到該存儲(chǔ)單元陣列。
通過(guò)將該金屬位線分成大量片段和方便地連接或者分離它們，相應(yīng)地降低了編程或讀出期間的高的交流電流。這是因?yàn)橐粋€(gè)金屬片段的長(zhǎng)度比整個(gè)金屬片段(圖2中的整個(gè)金屬片段)的長(zhǎng)度要短很多。對(duì)于一個(gè)較短的片段就有較小的寄生電容，并因此改善了并行讀出或編程時(shí)的性能，并降低了該動(dòng)態(tài)電量消耗。
為了解釋和描寫的目的，已經(jīng)展示了本發(fā)明的具體描述。但這并不意味已經(jīng)窮舉地描述了本發(fā)明，或者本發(fā)明只局限于所描述的具體形式，從上面的教導(dǎo)可對(duì)本發(fā)明作許多改進(jìn)和變化。選擇并描述這些實(shí)施例是為了最大程度的解釋本發(fā)明的原理和其實(shí)際應(yīng)用。該描述能夠使本領(lǐng)域的技術(shù)人員以各種實(shí)現(xiàn)方式及各種適于具體用途的改進(jìn)方式來(lái)最好的利用和實(shí)踐本發(fā)明。本發(fā)明的范圍將在下面的權(quán)利要求中加以定義。
權(quán)利要求
1.一種集成電路，包括一個(gè)非易失性存儲(chǔ)單元陣列，其中該陣列包括一條分成一第一片段和一第二片段的金屬位線；一個(gè)在第一片段和第二片段之間接入的第一傳輸門；一個(gè)在第一片段和一第一供電導(dǎo)線之間接入的第二傳輸門；及一個(gè)在第二片段和一第二供電導(dǎo)線之間接入的第三傳輸門。
2.一種集成電路，包括一個(gè)非易失性存儲(chǔ)單元陣列，其中該陣列包括一條分成一第一片段和一第二片段的金屬位線；一個(gè)在第一片段和第二片段之間接入的第一傳輸門；及一個(gè)在第一片段和一第一供電導(dǎo)線之間接入的第二傳輸門。
3.如權(quán)利要求1所述的集成電路，其中該存儲(chǔ)單元是浮柵、閃存、EEPROM或EPROM存儲(chǔ)單元。
4.如權(quán)利要求1所述的集成電路，其中該存儲(chǔ)單元是多態(tài)存儲(chǔ)單元。
5.如權(quán)利要求1所述的集成電路，其中每一存儲(chǔ)單元能存儲(chǔ)多個(gè)二進(jìn)制數(shù)據(jù)位。
6.如權(quán)利要求1所述的集成電路，其中第一、第二和第三傳輸門是NMOS晶體管。
7.如權(quán)利要求2所述的集成電路，其中第一、第二傳輸門是NMOS元件。
8.如權(quán)利要求1所述的集成電路，其中第一、第二和第三傳輸門是CMOS傳輸門。
9.如權(quán)利要求2所述的集成電路，其中第一供電導(dǎo)線可選地連接至VPP或VSS，其中VPP是一個(gè)高過(guò)用于該集成電路的VCC電平的電壓電平。
10.如權(quán)利要求1所述的集成電路，其中該第二供電導(dǎo)線可選地連接至VPP或VSS，其中VPP是一個(gè)高過(guò)用于該集成電路的VCC電平的電壓電平。
11.如權(quán)利要求1所述的集成電路，還包括一個(gè)在一VPP線和第一供電導(dǎo)線之間接入的第四傳輸門；一個(gè)在一VSS線和第一供電導(dǎo)線之間接入的第五傳輸門。
12.如權(quán)利要求2所述的集成電路，還包括一個(gè)在一VPP線和第一供電導(dǎo)線之間接入的第三傳輸門；一個(gè)在一VSS線和第一供電導(dǎo)線之間接入的第四傳輸門。
13.如權(quán)利要求1所述的集成電路，其中該VPP線處于或高于一用于該集成電路的VCC供電電壓。
14.如權(quán)利要求1所述的集成電路，其中在一第一操作模式下，開第一傳輸門，并關(guān)第二和第三傳輸門。
15.如權(quán)利要求1所述的集成電路，其中在一第二操作模式下，關(guān)第一傳輸門，并開第二傳輸門。
16.如權(quán)利要求15所述的集成電路，其中關(guān)第三傳輸門。
17.如權(quán)利要求1所述的集成電路，其中第二和第三傳輸門位于該陣列的外面。
18.如權(quán)利要求1所述的集成電路，其中第一傳輸門處在該非易失性單元陣列中。
19.如權(quán)利要求1所述的集成電路，其中第一傳輸門處在該非易失性單元陣列中并且第二和第三傳輸門位于該非易失性單元陣列的外面。
20.如權(quán)利要求2所述的集成電路，其中在一操作模式下，兩個(gè)傳輸門都關(guān)閉。
全文摘要
將一集成電路的一個(gè)存儲(chǔ)單元陣列組織為金屬位線是分段的。該存儲(chǔ)單元可以是非易失性存儲(chǔ)單元，如浮柵、閃存、EEPROM或EPROM存儲(chǔ)單元。將該存儲(chǔ)單元的位線捆扎到金屬，并且該金屬位線是分段的。按照所希望地允許配置(例如，編程)或者讀該存儲(chǔ)單元可將該各個(gè)片段接入至電壓。該編程電壓可以是一個(gè)高于該集成電路的VCC的高電壓。通過(guò)將該金屬位線分成片段，這將減少位線之間的噪聲及提高性能和可靠性，并且因于相比于一條長(zhǎng)的金屬位線(即其中所有片段是接入在一起的并象一條那樣操作)減少了寄生電容而減少了電量消耗。
文檔編號(hào)G11C16/24GK1556995SQ02818422
公開日2004年12月22日 申請(qǐng)日期2002年9月18日 優(yōu)先權(quán)日2001年9月21日
發(fā)明者瑟尼·若爾·安德里安, 瑟尼 若爾 安德里安 申請(qǐng)人:圣地斯克公司