專利名稱：結(jié)合基于輸出的冗余的猝發(fā)讀取的制作方法
技術領域：
本發(fā)明涉及半導體存儲器裝置。更明確地，本發(fā)明涉及閃存中基于輸出的(output based)冗余。
較新的技術，例如同步讀取與寫入操作閃存，展現(xiàn)了重新設計CAM電路與結(jié)構(gòu)及其相關輸出電路的機會，以便匹配日益增加的系統(tǒng)性能標準與裝置密度。理想的是實現(xiàn)更有效率的冗余CAM電路與結(jié)構(gòu)及相關輸出電路。
冗余核心單元陣列用于替換主要或正常陣列的無法操作或缺陷存儲器核心單元。內(nèi)容尋址存儲器(CAM)電路可用以協(xié)助冗余替換。冗余CAM單元儲存有關無法操作或缺陷存儲單元位置的信息，使得存儲單元的冗余陣列可用以替換主要陣列的無法操作或缺陷存儲單元。
典型地，在客戶或使用者使用前，由制造廠家測試存儲器單元陣列以確定性能與精度。在測試階段后，以適當?shù)臒o法操作存儲單元的位置來擦除或編程冗余CAM單元。
存儲器中的核心單元是字節(jié)或字可尋址的。若于主要陣列執(zhí)行特定操作，則提供用以操作的地址。目前，在存取對應于主要陣列的存儲單元位置之前，將地址與有關無法操作存儲單元位置的地址信息做比較。若此地址與一組無法操作存儲單元位置匹配，此地址將重導引至冗余陣列。接著便在冗余陣列執(zhí)行操作。若此地址沒有與一組無法操作存儲單元位置匹配，此地址則用于主要陣列，而且在主要陣列執(zhí)行操作。典型地，利用冗余陣列存儲單元而做的主要陣列存儲單元的這種替換對于存儲器的使用者為無縫及透明的。
較新的技術，例如同步讀取與寫入操作閃存，顯示重新設計CAM電路與結(jié)構(gòu)及其相關輸出電路的機會，以匹配日益增加的系統(tǒng)性能標準，與裝置密度。目前于本文中描述的優(yōu)選具體實施例實現(xiàn)一個較有效率的例如閃存的于存儲器中冗余CAM電路與結(jié)構(gòu)及相關輸出電路。
CAM單元配置為儲存有關主要核心單元陣列里的無法操作存儲單元位置的信息。典型地，無法操作存儲單元需以冗余陣列里的存儲單元替換。儲存于CAM單元中的信息可關連至是否主要核心單元陣列操作地址所尋址的存儲單元需以冗余陣列的存儲單元替換。
參照

圖1，為依照目前優(yōu)選實施例的存儲器100的方框圖。在所示實施例中，存儲器100配置為一個閃存，其形成為互補金屬氧化半導體(CMOS)的集成電路，用以儲存數(shù)字數(shù)據(jù)。然而，存儲器100可采用任何其它適當?shù)男问?，且事實上本文中所說明的原理可應用于任何其它適當電路，在該電路中，同步操作允許雙端口CAM結(jié)構(gòu)。存儲器100包含核心單元陣列102、解碼器104、地址緩沖器電路108、冗余CAM電路106、控制邏輯電路110，以及檢測放大器與輸出電路112?？刂七壿嬰娐?10連接至解碼器104、地址緩沖器電路108、及檢測放大器與輸出電路112?？刂七壿嬰娐?10產(chǎn)生一連串讀取與寫入選擇操作信號RSEL、WSEL，且將各信號送至解碼器104與冗余CAM電路106。優(yōu)選地，控制邏輯電路110對應于存儲器100分配時序與其它控制信號。
核心單元陣列102包含多個存儲單元，每個存儲單元均配置用以儲存數(shù)據(jù)。在一些應用中，每個存儲單元可儲存單獨一位數(shù)據(jù)；在其它應用中，每個存儲單元可儲存兩位或多位數(shù)據(jù)。核心單元陣列102的存儲單元可為字節(jié)或字可尋址的，且可由對應地址在地址緩沖器電路108存取。在一個特定的實施例中，將存儲單元作為數(shù)據(jù)字存取，且地址對應于獨有的數(shù)據(jù)字。然而，對于本領域技術人員而言顯而易見的是，每個存儲單元具有獨有的地址、該地址由解碼器104解碼的其它具體實施例也是可能的。
解碼器104典型地包含行或x-地址解碼邏輯與位線或y-地址解碼邏輯。解碼器104的x-地址解碼邏輯通過激活多個字線中的一字線，而每一字線關連至核心單元陣列的一行，響應至一從地址緩沖電路108提供的地址信號ADD。響應字線的激活，與此字線連接的存儲單元激活且開始吸入電流。為適當?shù)丶せ畲鎯卧?，字線必須通過實質(zhì)的電位差，例如3.0至4.0伏特加以改變。
解碼器104的y-地址解碼邏輯將核心單元陣列102的適當位線連接至檢測放大器與輸出電路112。y-地址解碼邏輯響應一個由地址緩沖器電路108來的地址信號ADD，以將從核心單元陣列102多個位線中選擇的位線解碼。檢測放大器與輸出電路112檢測核心單元陣列102的選擇存儲單元的電流且判定儲存于選擇存儲單元里的一個或多個位數(shù)據(jù)的二進制狀態(tài)。在一個實施例中，電路112產(chǎn)生存儲單元數(shù)據(jù)，此數(shù)據(jù)由位于作為存儲器100外部使用的存儲器100的輸出的檢測放大電路112檢測作為數(shù)據(jù)字。其它電路，未顯示于圖1，提供如核心單元陣列102的個別存儲單元所需的編寫程序、讀取、核對、擦除與執(zhí)行其它操作。
存儲器100響應在圖1中標示為VCC的供給電位而工作。VCC與接地端的電位差為供給電位，且其范圍舉例而言在0.8至3.3伏特。適當?shù)墓┙o電位VCC乃依據(jù)各種因素，包括存儲器100制造的技術。一般而言，在先進的CMOS工藝中，供給電位正常為1.8伏特。以確定的術語來說，此電位大于p溝道晶體管激活電位或截止電位Vtp的0.9伏特及n溝道晶體管激活電位或截止電位Vtn的+1.0伏特。
核心單元陣列102典型地包含一連串主要陣列與冗余陣列。圖1的冗余CAM電路106還包含CAM單元儲存有關核心單元陣列102主要陣列的一中無法操作或缺陷存儲單元，或無法操作或缺陷位線位置的信息。相關冗余陣列的位線用以替換無法操作位線。冗余CAM電路106的CAM單元于PROG/ERASE輸入端編程與擦除，如圖1所示。典型地，CAM單元于終端用戶或顧客使用芯片前的測試階段時編程與擦除。
每當在核心單元陣列102執(zhí)行例如讀取或?qū)懭氲牟僮鲿r，將操作地址施加至冗余CAM電路106，以比較該操作地址與儲存于CAM單元中的信息。若操作地址與儲存于CAM單元中的位置信息匹配，則操作地址所對應的至少一個存儲單元位置是無法操作的且需冗余替換。
例如，若讀取操作由正常陣列執(zhí)行，對應于組成一個數(shù)據(jù)字的一連串存儲單元的讀取地址將與冗余CAM單元的信息比較。若一條無法操作位線碰巧包含讀取地址所要存取、且無冗余替換的一連串存儲單元其中的一個，則冗余CAM電路將指示讀取匹配讀取地址。解碼邏輯確保冗余陣列的位線替換讀取地址所要存取、且無冗余替換的無法操作的位線與無法操作的存儲單元。若無法操作的位線碰巧包含寫入地址所要存取、且無冗余替換的一連串存儲單元其中的一個，則相似的替換亦會產(chǎn)生。
依據(jù)圖1的存儲器100，圖2為說明一個示范核心單元陣列102的圖標，包括主要陣列與冗余陣列。水平地看，圖2的示范核心單元陣列102分為上層排114與下層排116。垂直地看，陣列102分為四個垂直陣列VERT0、VERT1、VERT2、VERT3，每個垂直陣列包含一個主要陣列與一個相關冗余陣列。上層排114包含上層主要陣列118A至D與上層冗余陣列120A至D。下層排116包含下層主要陣列128A至D與下層冗余陣列130A至D。垂直陣列VERT0，舉例而言，包含主要陣列118A、128A與冗余陣列120A、130A。
在一個具體實施例中，每個垂直陣列分為九個存儲單元區(qū)段(未于圖2顯示)。水平地看，每個區(qū)段在主要陣列里分為一連串列區(qū)域(column area)。每個列區(qū)域依次包含若干存儲單元。列區(qū)域的每個存儲單元最好對應于主要陣列的一個特定位線。如上所述，當無法操作的存儲單元位于主要陣列，則將識別無法操作的存儲單元的位置。典型地，橫跨垂直陣列的上層與下層冗余陣列部分的位線替換對應于無法操作的存儲單元的主要陣列的整個位線。若位線其中的一個存儲單元無法操作，則整個位線將由一個冗余位線所替換，故依據(jù)定義一個無法操作位線包含至少一個無法操作存儲單元。典型地，且依據(jù)核心單元陣列102的設計，有限數(shù)目的主要陣列的無法操作位線可以相關的冗余陣列替換。
如上所述的一個實施例，存儲單元以數(shù)據(jù)字存取，且存儲單元的一個列區(qū)域儲存特定數(shù)據(jù)字。例如，執(zhí)行讀取操作時，每次讀取內(nèi)部兩個16位數(shù)據(jù)字，且每次一個16位數(shù)據(jù)字由輸出電路112產(chǎn)生。以此方式，兩個列區(qū)域可于讀取操作時一同存取。相對而言，執(zhí)行一個寫入操作時，每次存取一個16位數(shù)據(jù)字與一個列區(qū)域。當然，這些數(shù)據(jù)字長度僅為示例且其它適當字長度亦可使用。
圖3為一個示范性CAM級200的電路示意圖與依據(jù)圖1的存儲器的伴隨輸出電路。示范CAM級200包含CAM單元202、寫入數(shù)據(jù)總線204、與讀取數(shù)據(jù)總線206。CAM單元202為晶體管，優(yōu)選為n溝道金屬氧化物半導體場效晶體管(MOSFET)。雖然CAM單元202優(yōu)選為MOSFET晶體管，其用做非易失性存儲單元，任何適當?shù)闹鲃訑?shù)據(jù)儲存組件皆可用于CAM單元202。寫入數(shù)據(jù)總線204具有連接至節(jié)點212的輸出端口與連接至CAM單元202的漏極于節(jié)點216的輸入端。讀取數(shù)據(jù)總線206具有連接至節(jié)點214的輸出端口與連接至CAM單元202的漏極于節(jié)點216的輸入端。寫入數(shù)據(jù)總線204與讀取數(shù)據(jù)總線206為晶體管，典型為n溝道MOSFET。當然，任何適當?shù)臄?shù)據(jù)總線可用于數(shù)據(jù)總線204、206。寫入選擇信號WSELm施加于寫入數(shù)據(jù)總線204的柵極，而讀取選擇信號RSELm施加于讀取數(shù)據(jù)總線206的柵極。電位VG施加于CAM單元202的柵極輸入，而電位VS施加于CAM單元202的源極輸入。在一個實施例中，在CAM單元202正常操作時，例如當CAM單元202被檢查或存取時，電位VS將為接地電位。
在圖3中還顯示了一種對于該示范性雙端口CAM級200的簡化表示方法。一個通用的CAM級200可以表示為CAMn/VERTm，其中m表示M個垂直陣列VERT0至VERTm中的任何一個，而n表示對應于垂直陣列VERTm的N個CAM級200CAM0至CAMN中的任何一個。在顯示于圖2的示范性核心單元陣列102中，有M＝4個垂直陣列VERT0至VERT3。在一個實施例中，每個垂直陣列VERTm具有N＝8個相關的與獨有的冗余CAM級CAM0至CAM7。在另一個實施例中，每個垂直陣列VERTm具有N＝16個相關的與獨有的冗余CAM級CAM0至CAM16，布置于一個或兩個分立的行中。當然，核心單元陣列102為可縮放的，且在設計、尺寸、排列、或分隔上可以不同于圖2所示的示范性核心單元陣列102。依據(jù)實施例與核心單元陣列102的特殊設計與配置，與每個垂直陣列相關的的冗余CAM單元202與級200的數(shù)目也會有所不同。亦即可以設置更多的冗余陣列或使用額外的CAM單元，以特定地識別無法操作的或缺陷的存儲單元的位置、包含無法操作存儲單元的無法操作位線位置、或無法操作位線所在的列區(qū)域。
在一個具體實施例中，CAM單元202為可擦除信息或編程信息的非易失性存儲單元。若CAM單元202為n溝道MOSFET晶體管，此可通過改變晶體管的門限電位而達成。編程/擦除的信號單元與伴隨箭頭用于指示在CAM單元202所執(zhí)行的編程/擦除操作。CAM單元202對依據(jù)于CAM單元202是否編程或擦除的施加柵極電位有不同響應。
當CAM單元202編程時，調(diào)節(jié)的電位典型地施加于晶體管單元202的漏極與柵極。與供給電位VCC相比，調(diào)節(jié)電位相對地高。例如，接近5.0伏特的電位VD施加于CAM單元202晶體管的漏極，而接近8.5伏特的VG施加于CAM單元202晶體管的柵極輸入。與所用電位無關，當冗余CAM電路106正常操作時，對于CAM單元202的編程操作的綜合作用是增加門限電位，使其比任何施加于CAM單元202晶體管的柵極的電位高，亦即高于供給電位VCC。
在正常操作中，一旦CAM單元202編程且CAM單元202的漏極為接地電位，則當施加一個優(yōu)選為供給電位VCC的柵極電位VG時，不會產(chǎn)生任何反應，亦即，CAM單元不會激活或?qū)ā?br> 典型地，所有的CAM于擦除前先編程，且一同擦除。CAM單元202可通過紫外光擦除程序加以擦除，此為本領域技術人員所公知。當然，其它擦除技術亦可使用。CAM單元202上的擦除效果，是將截止電位由CAM單元202編程時的數(shù)值降低至與一般的晶體管一致的正常數(shù)值。典型地，當CAM單元202擦除時，截止電位設定為使CAM單元202作用如同一個n溝道晶體管。亦即，當柵極電位VG與施加的供給電位VCC相同時，CAM單元將激活與導通。
同樣示于圖3的還有兩個p溝道偏壓晶體管208、210，作為示范性CAM級200的伴隨輸出電路。晶體管208、210相對于CAM202設計成且定尺寸，作為弱上拉(weak pull-up)晶體管。在一個實施例中，p溝道晶體管208、210為圖3的低門限電位晶體管。本領域技術人員公知在制造時，例如MOSFET這樣的晶體管的門限電位是受控的。裝置制造過程允許在選擇門限電位時有一些彈性。然而，標準值較普遍，且通常用于特定工藝的MOSFET。應認識到，上述這些門限電位僅為示例。通常，晶體管的設計參數(shù)，例如門限電位與裝置大小、其它電路結(jié)構(gòu)、或其它本領域技術人員可利用的適用設計技術可使用或替換于適當之處。
p溝道晶體管208、210連接至寫入與讀取數(shù)據(jù)總線204、206。例如，讀取p溝道偏壓晶體管210在節(jié)點214處連接至讀取數(shù)據(jù)總線206的輸出端口。通用CAM級200(其可表示為CAMn/VERTm)以及讀取p溝道偏壓晶體管210在節(jié)點214處產(chǎn)生信號CAMnR，其中，如上所述，n表示對應于垂直陣列VERTm的n個CAM級200 CAM0至CAMn其中的任何一個?！癛”標識在節(jié)點214的信號CAMnR為讀取操作CAM信號。依照以上所述，對于本領域技術人員而言，寫入p溝道偏壓晶體管208與其寫入數(shù)據(jù)總線204的功能將是顯而易見的。
當源極輸入端為供給電位VCC，讀取與寫入p溝道偏壓晶體管210、208的柵極輸入接至接地電位。因此，由于如上所述晶體管210、208為低門限電位晶體管，在缺少來自CAM級200的上拉動作時，晶體管210、208將導通且相應的節(jié)點212、214將為VCC。
CAM級200連同晶體管208、210的操作依下列方式進行。在一個實施例中，每當發(fā)生存取核心單元陣列102的操作時，無論該操作是讀取或是寫入，都將存取冗余CAM電路106的CAM單元202。接著判定所存取的地址(讀取地址或?qū)懭氲刂?是否包含需冗余替換的無法操作的存儲單元位置。有關此位置的信息典型地于操作前編程至CAM單元202。當讀取或?qū)懭氩僮?，或兩者皆發(fā)生時，每個CAM單元202的源極電位VS為接地電位且每個CAM單元202的柵極電位VG升至供給電位VCC。
若在一個垂直陣列VERTm執(zhí)行讀取操作，則讀取選擇信號RSELm將為高且讀取數(shù)據(jù)總線206將啟動。一個已編程的CAM單元202將仍為關斷且不會響應一個施加的柵極電位VG、在一個具體實施例中的供給電位VCC而啟動或?qū)?。在沒有來自CAM級200的上拉動作時，讀取上拉晶體管210將導通且節(jié)點214將為VCC。因此，若CAM單元202編程且讀取數(shù)據(jù)總線206激活，則節(jié)點214保持為高或者說為VCC。
若在一個垂直陣列VERTm執(zhí)行讀取操作，則讀取選擇信號RSELm將為高且讀取數(shù)據(jù)總線206將啟動。當響應一個施加柵極電位VG，或在一個具體實施例中的供給電位VCC時，已擦除CAM單元202將工作類似于n溝道晶體管且將啟動并導通。CAM單元202會將節(jié)點216拉至接地電位。典型地，CAM單元202設計得要強于讀取上拉晶體管210，且因此，若擦除CAM單元202且讀取數(shù)據(jù)總線204啟動，則會將節(jié)點214拉至接地電位。
若未在垂直陣列VERTm執(zhí)行讀取操作，則讀取數(shù)據(jù)總線206將關斷且CAM單元202將不會受檢查。無論CAM單元202是否編程或擦除，均不會影響位于節(jié)點214的信號CAMnR的數(shù)值。
通常，若在一個垂直陣列VERTm執(zhí)行讀取操作，各信號CAM0R...CAMnR將指示出冗余替換產(chǎn)生的位線位置——若其存在而且編程于CAM級200 CAM0/VERTm...CAMn/VERTm的話。優(yōu)選地，一個或多個CAM0R...CAMnR信號將與讀取地址比較，以判定是否有讀取匹配。若對于無法操作或缺陷位線有讀取匹配，則一條冗余陣列的位線將替換無法操作位線。亦即，若指出在讀取地址與關聯(lián)于主要陣列(否則將在該主要陣列產(chǎn)生讀取操作)的CAM級200之間的匹配，則將使用冗余位線而使用非無法操作位線。
圖4為一個方框圖，顯示依據(jù)圖1的存儲器與圖2的示范性核心單元陣列102的示范性CAM級陣列300與伴隨的輸出電路。圖1的冗余CAM電路106包含示范性CAM級陣列300。CAM級陣列300包含下列關聯(lián)于垂直陣列VERT0的CAM級200CAM0/VERT0 302A...CAM7/VERT0 302H。相似的CAM級200關聯(lián)于其它垂直陣列VERT1全VERT3。
CAM級陣列300還包含讀取p溝道上拉(pull-up)低門限電位晶體管370A～H與寫入p溝道上拉低門限電位晶體管380A～H。
關聯(lián)于垂直陣列VERT0的CAM級陣列300中的所有CAM級200接收寫入與讀取選擇信號WSEL0、RSEL0。關聯(lián)于其它垂直陣列的CAM級陣列300中的所有的CAM級200接收相似寫入與讀取選擇信號。
CAM級CAM0/VERT0 302A～CAM0/VERT3 305A均在一個具有信號CAM0R的共同輸出端連接至讀取上拉晶體管370A，且均在一個具有信號CAM0W的共同輸出端連接至寫入上拉晶體管380A。
位于其它水平線的各CAM級全部在各共同輸出端CAM1R～CAM7R連接至各讀取上拉晶體管，且全部在各共同輸出端CAM1W～CAM7W連接至相似的寫入上拉晶體管。
圖5為一個方框圖，顯示對應于圖2示例核心單元陣列102的一個垂直陣列VERTm的CAM級200的示例群組400。示例CAM級群組400包含下列CAM級200CAM0/VERTm 402A...CAM7/VERTm402H，全部關聯(lián)于垂直陣列VERTm。CAM級群組400的所有CAM級200接收一個對應于垂直陣列VERTm的寫入選擇信號WSELm與讀取選擇信號RSELm。
此外，在一個具體實施例中，存儲單元作為數(shù)據(jù)字存取，且存儲單元的一個列區(qū)域儲存一個獨有的數(shù)據(jù)字。例如，執(zhí)行一個讀取操作，其中每次兩個16位數(shù)據(jù)字于內(nèi)部讀取，且每次一個16位數(shù)據(jù)字由圖1的輸出電路112產(chǎn)生。以此方式，兩個列區(qū)域?qū)⒂谝淮巫x取操作一同存取。相較而言，執(zhí)行寫入操作，其中每次存取一個16位數(shù)據(jù)字，與存取一個列區(qū)域。當然，這些數(shù)據(jù)字長度為示例且其它適當?shù)臄?shù)據(jù)字長度亦可使用。
依據(jù)一個具體實施例，垂直陣列VERTm主要陣列的水平行包含p個列區(qū)域，每個列區(qū)域包含q條位線。例如，行可包含p＝16個列區(qū)域，其中該16個列區(qū)域中，每個包含有q＝16條位線，在一個水平行中總共有256條位線。當然，這些數(shù)值是示范性的且用于解說，而非用于限制所述的具體實施例。
八個CAM級402A至402H的示例CAM級群組400明確指出無法操作位線位置與垂直陣列VERTm的主要陣列列區(qū)域。冗余陣列的一個冗余位線替換此無法操作位線，否則此無法操作位線將由寫入或讀取操作所存取。
無法操作位線BLi位置的識別首先識別包含無法操作位線的p個列區(qū)域的列區(qū)域。接著，識別對應于無法操作位線的列區(qū)域的q條位線的位線。因此，八個CAM級402A至402H的示例CAM級群組400儲存兩份信息以指出無法操作位線BLi的位置。
對于讀取操作，對應于兩個列區(qū)域，具有總數(shù)2q條位線的h位(2h＝p/2)讀取地址，與儲存于一組h地址CAM級的h位(2h＝p/2)地址比較。在本具體實施例中的兩個列區(qū)域儲存兩個數(shù)據(jù)字。尤其是，h地址CAM級指示出兩個列區(qū)域的h位(2h＝p/2)地址，其中一個包含無法操作位線BLi。若h位讀取地址與儲存于h地址CAM級的h地址匹配，則無法操作位線BLi位置由j(2j＝2q)I/O CAM級所識別。h與j的數(shù)值通常取決于p與q的數(shù)值。
例如，依據(jù)一個具體實施例的讀取操作，每次兩個16位數(shù)據(jù)字于內(nèi)部讀取，且每次一個16位數(shù)據(jù)字由圖1的輸出電路112產(chǎn)生。以此方式，每次存取p＝16個列區(qū)域中的兩個，每個列區(qū)域包含q＝16條位線。依據(jù)圖5，h＝3(23＝8)地址CAM級402F、G、H儲存兩個列區(qū)域的3位地址，其中之一包含無法操作位線BLi，且j＝5(25＝32)I/O CAM級402A至402E儲存32位線的無法操作位線BLi位置于兩個列區(qū)域里。當執(zhí)行讀取操作時，讀取地址分別與地址CAM級CAM5/VERTm402F、CAM6/VERTm 402G、與CAM7/VERTm 402H的讀取地址CAM信號READADD0、READADD1、與READADD2比較(使用未于圖5或圖1顯示的地址匹配電路)。若讀取地址與讀取地址CAM信號匹配，則I/O CAM級402A～402E指出兩個列區(qū)域的32條位線中，哪條位線為無法操作位線BLi。
CAM級共同提供有關需以冗余陣列位線替換的主要陣列無法操作位線位置的信息。例如，參照圖5，假設CAM級402A～402H的輸出分別為00010001。
若于具有共同讀取地址000的兩個列區(qū)域執(zhí)行讀取操作，則這三個位與下列信號比較READADD2＝CAM7R＝0由(地址)CAM級402H；READADD1＝CAM6R＝0由(地址)CAM級402G； 及READADD0＝CAM5R＝0由(地址)CAM級402F。
含有讀取地址匹配，故檢查I/O CAM級內(nèi)容以判定位于共同具有讀取地址000的兩個列區(qū)域里，無法操作位線Bli的位置，如下列信號所顯示READIO4＝CAM4R＝1由(I/O)CAM級402E；READIO3＝CAM3R＝0由(I/O) CAM級402D；READIO2＝CAM2R＝0由(I/O)CAM級402C；READIO1＝CAM1R＝0由(I/O)CAM級402B；及READIO0＝CAM0R＝1由(I/O)CAM級402A。
在一個具體實施例中，圖1的所有組件包含于單一集成電路芯片。注意用于示范性閃存芯片的地址與控制輸入有賴于存儲器密度與接口實施方案。應認識到，所示具體實施例可于不同存儲器密度與具有其伴隨替換地址與控制輸入結(jié)構(gòu)的替換接口實施方案下工作。
同時操作閃存可于猝發(fā)(burst)方式下操作。于猝發(fā)讀取方式下，每次讀取多個數(shù)據(jù)位且以一個或多個部分顯示于存儲器輸出。例如，在一個具體實施例中中，每次讀取32位數(shù)據(jù)且以兩個16位部分顯示于存儲器輸出。猝發(fā)發(fā)生于非常短時間間隔內(nèi)，例如20毫微秒(ns)。此短暫時間間隔留下了非常短時間，由冗余CAM判定是否需冗余讀取。再者，于此判定后，僅有非常短時間以識別無法操作或缺陷，且需由冗余位或行替換的位線。當此判定進行且指出須冗余讀取時，及當進行位線識別時，于猝發(fā)輸出前存取冗余陣列及其讀取與替換缺陷位線將延緩猝發(fā)輸出且降低存儲器裝置的性能。因此，于冗余操作時，改進事件順序?qū)⒂幸嬗阝Оl(fā)讀取操作時獲取時間優(yōu)勢。
在此所使用的不同術語與用語具有下列含義。術語“地址”用于廣泛地指任何唯一地對應于一個或多個存儲單元——或是其位置——的位置標識。術語與用語“低”、“邏輯低”、“非確認”、“非有效”、及“無效”用于廣泛地指數(shù)位信號的邏輯低數(shù)值，通常以二進制零(0)表示。術語與用語“高”、“邏輯高”、“確認”、“有效”用于廣泛地指數(shù)位信號的邏輯高數(shù)值，通常以二進制一(1)表示。用語″A與B耦合″定義為A直接連接至B，或A經(jīng)由一個或多個中間組件而間接地連接至B。術語“使用者”用于指一個處理器或其它組件或試圖存取存儲器的實體。術語“信號”廣泛地指一個模擬或數(shù)字信號而且包含兩種類型的信號。
在此所使用的術語“無法操作”或“缺陷”，當與一個儲存組件或一組儲存組件一同使用時，廣泛地指任何需以一個以上儲存組件替換無法操作儲存組件的條件或狀態(tài)。舉例而言，儲存組件可包含一個或多個存儲單元，或位線，或至存儲單元的接口電路。尤其是，如此處所使用，一個無法操作或缺陷存儲單元廣泛地指一個具有或不具有伴隨電路的存儲單元，例如一條連接至存儲單元的位線，或包含存儲單元的一條位線。典型地，無功能的儲存組件需要一個替換儲存組件。無功能起因于儲存組件或至該儲存組件的接口的損傷或缺陷。
此處所述方法的各步驟可通過與所述行動一致的任何順序執(zhí)行。
雖然本發(fā)明的特定具體實施例已經(jīng)并且還將予以展示和描述，但仍可進行修改。例如，個別晶體管的檢測、p溝道與n溝道可于適當?shù)膽弥蓄嵉惯^來。需注意的是適當晶體管尺寸明確指出組成于圖中省略的描繪電路晶體管的信道寬度與長度比例(以百萬分的一米或微米測量)。應認識到，適當比例的選擇不僅依據(jù)設計需求與用于實行電路的特定集成電路制造過程的能力與限制，且依據(jù)特定具體實施例的性能需求。再者，此處所述的發(fā)明概念可應用于存儲器裝置外的其它電路。
本發(fā)明于第一方面涉及執(zhí)行冗余讀取的裝置。此裝置包含存儲單元陣列，可為正常存儲單元或冗余存儲單元。正常存儲單元依次可為缺陷的或非缺陷的，且每個具有儲存地址與輸入/輸出指示符。缺陷地址為缺陷存儲單元的儲存地址。
此裝置亦包含解碼電路，響應于存儲單元的輸入/輸出指示符，若存儲單元地址為缺陷的，則產(chǎn)生一個缺陷解碼信號。此電路亦產(chǎn)生一個正常解碼信號，若存儲單元地址為非缺陷的，且此信號對應于此存儲單元的輸入/輸出指示符。此裝置亦包含一個多路復用器級，響應于正常存儲單元，與對應于正常存儲單元的輸入/輸出指示符，輸出一個正常解碼信號。此正常信號施加至對應于正常存儲單元的輸入/輸出指示符的多路復用器輸出。此電路亦輸出一個響應冗余存儲單元，與對應于缺陷存儲單元輸入/輸出指示符的缺陷解碼信號的冗余信號。此冗余信號施加至對應于缺陷存儲單元輸入/輸出指示符的多路復用器輸出。
此外，執(zhí)行冗余讀取的裝置還可包含一個或多個CAM的第一陣列——其設定為儲存缺陷地址，與一個或多個CAM的第二陣列——其設定為儲存缺陷存儲單元的輸入/輸出指示符。
此裝置亦可包含一個于第一時間間隔讀取正常存儲單元、且于其間產(chǎn)生正常信號的正常檢測放大器。在此情況下，裝置還可包含于第二時間間隔讀取冗余存儲單元、且于其間產(chǎn)生冗余信號的冗余檢測放大器。第二時間間隔大體上不會超過第一時間間隔。
若裝置包含正常檢測放大器，則解碼電路將于第四時間間隔工作，該第四時間間隔大體上不會超過第一時間間隔。
除這些檢測放大器外，裝置還可包含地址匹配電路，此電路比較正常存儲單元的地址與缺陷地址，并且在比較判定地址為缺陷的情況下，于第三時間間隔產(chǎn)生缺陷地址匹配信號。若比較判定地址為非缺陷，則該電路還會在第三時間間隔產(chǎn)生一個非缺陷地址匹配信號。第三時間間隔大體上不會超過第一時間間隔。
若裝置包含地址匹配電路，則由該地址匹配電路依據(jù)存儲單元的地址為缺陷與否，執(zhí)行解碼電路的功能。
同樣地，在裝置包含兩種檢測放大器的情況下，正常檢測放大器將數(shù)據(jù)由正常存儲單元送至多路復用器級。另一方面，冗余檢測放大將數(shù)據(jù)由冗余存儲單元送至多路復用器級。
因此，主要優(yōu)點為冗余檢測放大器將于一個通常與正常檢測放大器操作時間匹配的時間間隔內(nèi)操作。結(jié)果，存儲器裝置的操作將不會因冗余檢測放大器的操作而延緩。
更進一步的優(yōu)點為地址匹配電路將于一個通常與正常檢測放大器操作時間匹配的時間間隔內(nèi)操作。因此，存儲器裝置的操作將不會因地址匹配電路的操作而延緩。
再進一步的優(yōu)點為解碼電路將于一個通常與正常檢測放大器操作時間匹配的時間間隔內(nèi)操作。因此，存儲器裝置的操作將不會因解碼電路的操作而延緩。
本發(fā)明另一優(yōu)點為由X-解碼與相關電路所占據(jù)的區(qū)域數(shù)量將可減少。
最后，本發(fā)明可提高增加存儲器裝置操作速度的主要目標。
下列優(yōu)選具體實施例的附圖與詳細說明將更清楚地說明本發(fā)明這些與其它目標及優(yōu)點。
本發(fā)明
具體實施例方式
圖6顯示本發(fā)明的一個具體實施例，檢測放大器410讀取存儲單元，即主要陣列412里的正常存儲單元。例如，在一個猝發(fā)讀取具體實施例中，每次讀取32位數(shù)據(jù)且以兩個連續(xù)16位部分出現(xiàn)于存儲器輸出480。在此具體實施例中，32個檢測放大器410讀取正常存儲單元。同樣地，冗余檢測放大器420讀取關聯(lián)于冗余陣列422里的存儲單元，即冗余存儲單元。檢測放大器的實際設計的選擇將依據(jù)整體存儲器電路需求，且對于本領域技術人員而言是公知的。為方便起見，且無須由于固有的差異，主要陣列412與冗余陣列422的存儲單元分別指的是正常存儲單元與冗余存儲單元。基于相似原因，檢測放大器410分別指的是正常檢測放大器與冗余檢測放大器420。如上所述，存儲單元的兩個列區(qū)域或字——每個16位——于讀取操作時同時存取，且因此來自正常檢測放大器410的位線總線414為32位寬，且方框410表示32個正常檢測放大器。
在最佳具體實施例中，實際上每個主要陣列412有兩個冗余陣列422。對應于兩個冗余陣列為兩個冗余檢測放大器420。對應于兩個冗余陣列還有兩個分立的CAM級的陣列432，每個儲存一個缺陷二字數(shù)據(jù)段地址。此加倍的冗余容許以冗余存儲單元替換在主要陣列412內(nèi)的兩個不同二字數(shù)據(jù)段的缺陷存儲單元，因為兩個CAM陣列432中每一個可儲存一個不同缺陷二字地址。在本最佳具體實施例中，這一加倍使相同二字數(shù)據(jù)段的兩個不同位置得以替換。二位寬總線424傳送來自兩個冗余檢測放大器420的輸出信號。在本具體實施例中，兩個冗余檢測放大器420分立地完成兩個冗余存儲單元的讀取，大體上不晚于正常檢測放大器410的讀取操作結(jié)束。
如上所述，CAM級432的陣列將關聯(lián)于每個主要陣列412。如上所述，且為本具體實施例所利用，在從主要陣列412讀取時，將存取此CAM級432陣列，以判定從該主要陣列讀取的二字數(shù)據(jù)段是否需要一個替換存儲單元。此CAM級432陣列的存取顯示于圖6的方框440。這些CAM級432將包含兩種信息形式。首先它們將包含一個二字數(shù)據(jù)段的地址。地址包含于CAM級432的二字數(shù)據(jù)段將為有缺陷的，即，將包含缺陷位。其次，CAM級432將儲存缺陷存儲單元的位置或該二字數(shù)據(jù)段內(nèi)的位線。
對于該位置的術語可視為用于猝發(fā)讀取存儲器的特別形式。因16位(即二字數(shù)據(jù)段的一個字)同時置于存儲器的多路輸入/輸出連接480，在這些16位內(nèi)的位位置(bit location)在此稱為″輸入/輸出指示符″，且范圍為0至15。
接著，于存取后，即處理CAM陣列432的第一形式信息，即缺陷二字數(shù)據(jù)段的地址。缺陷二字數(shù)據(jù)段的地址與正在讀取，位于主要陣列412里的二字數(shù)據(jù)段地址進行比較或匹配。比較由正常檢測放大器410完成，大體上不晚于正常存儲單元讀取結(jié)束。在優(yōu)選具體實施例中，二字數(shù)據(jù)段的地址由三位表示，如上所述并參看圖5。執(zhí)行比較的電路為本領域技術人員所公知的，且在圖6中以方框450表示。
若兩地址相同或匹配，即處理CAM陣列432的第二形式信息，即缺陷存儲單元的位置或二字數(shù)據(jù)段里的位線。
如上所述并參照圖5，位于缺陷存儲單元或位線的缺陷二字數(shù)據(jù)段里的位置包含于兩個CAM陣列432其中一個的五位中。這五位將受到解碼，以選擇需由冗余陣列存儲單元替換的32位存儲單元或位線的其中之一。在最佳具體實施例中，此解碼460是一個兩階段過程。第一階段為預先解碼階段。例如，若描述位線位置的CAM陣列五位以A0至A4描述，將形成位群組(A0，A1)、(A2，A3)與A4。(A0，A1)與(A2，A3)的所有組合，包含余集(complement)，可產(chǎn)生八種組合。這些組合接著作為輸入而施加至簡單門(gate)，從而產(chǎn)生一個預先解碼輸出。在解碼第二階段，這些預先解碼輸出接著彼此(并與A4至A4)相限制，從而產(chǎn)生代表五位A0～A4的小項的32個輸出。此過程僅概述群組的形成、組合安排與應用，與輸出柵極均為本領域一般技術人員所公知。此解碼過程由正常檢測放大器410完成，大體上不晚于讀取。
由兩個CAM陣列432其中一個產(chǎn)生的32個輸出470，首16個輸出指定為rp0ln且次16個輸出為rp0hn。rp0ln判定二字數(shù)據(jù)段中第一或較低字里的缺陷位置，而rp0hn判定二字數(shù)據(jù)段中第二或較高字里的缺陷位置。這些雙信號中每個字尾的n表示解碼器460的32個輸出中的每一個(在計及對應于每個rp0l與rp0h的16個字尾之后)，且指定信號應接至16個多路復用器電路中的哪一個(如下所述)。由兩個CAM陣列中另一個產(chǎn)生的32個輸出指定為首16個rp0ln與次16個rp0hn。
在最佳具體實施例中，解碼電路不選擇任何位為缺陷且需替換，若字地址比較450，依據(jù)兩個冗余CAM陣列432，判定二-數(shù)據(jù)段字并非缺陷。此選擇的無效結(jié)果，即是由于使用一個來自比較電路450的無匹配結(jié)果，做為解碼階段460的一個中斷信號。
雖然將解碼功能塊460描述為具有兩階段，第一為預先解碼階段，然而其它設計亦是可能的，這對本領域技術人員而言顯而易見。
此時，電路已由34個檢測放大器410、420獲得34個位數(shù)據(jù)。此34個中的32位最終將形成二字數(shù)據(jù)段的電路輸出。32位輸出多路復用器級470將由34個中選擇適當?shù)?2個，且在時間480輸出這32個中的16個。
圖7描繪多路復用器級490電路的一部分500，為方便起見可將其表示為多路復用器電路500。在多路復用器級490中有16個相同的多路復用器電路500，在圖7中表示為n＝0，1，....15。多路復用器電路的較低(標示″h″的信號)部分510(或″較低多路復用器局部電路″)與較高(標示″l″的信號)部分520操作方式相同，這為本領域技術人員所公知。因此僅提供較高部分520的操作細節(jié)。16個相同多路復用器電路500的集合簡單表示為具有16位總線輸出DSIn的多路復用器級490。
來自二字數(shù)據(jù)段其中一個的數(shù)據(jù)，例如第一數(shù)據(jù)，在輸入端DSILn(n＝0，...，15)施加于16個較高多路復用器局部電路520群組。如上所述，中斷解碼器460輸出，并且無缺陷選擇——除非由兩個冗余CAM陣列432的其中之一判定該二數(shù)據(jù)段字為缺陷。若rp0ln與rplln兩者均為0或低，由NOR柵極530產(chǎn)生的norpln(″無冗余″＝″nor″)為1或高，且其互補的norplbn為低；因此，正常陣列位DSILn由CMOS傳輸柵極540通過，且接著暫時儲存于鎖存器550。
若rp0ln為1或高，則CMOS傳輸柵極542傳送REDSI(0)，此信號來自于讀取冗余存儲單元其中一個的冗余檢測放大器420。若rplln為1或高，則CMOS傳輸柵極544傳送REDSI(1)，此信號來自讀取另一冗余存儲單元的冗余檢測放大器420。
接著視情形而定，由DTLDB(確認低)控制的傳輸柵極550傳送DSILn、REDSI(0)或REDSI(1)——若邏輯(未示于圖中)要求整個電路執(zhí)行讀取的話。(在傳輸柵極560的上面兩個晶體管中可看到的三角形表示p型MOSFET)。同樣，在儲存于鎖存器570之后，信號穿過由RA(0)——當其為低時允許穿過——所控制的傳輸柵極580，即，由控制器依據(jù)在沒有缺陷時，二數(shù)據(jù)段字的″L″或者說第一部份(DSILN，上述示例中的信號)或″H″或者說第二部分(″DSIHn″)是否會施加至多路復用器級輸出DSIN，來判定RA(0)低或高。
以上詳細描述僅說明了本發(fā)明可采用的許多形式中的若干個。因此上述詳細描述意在說明而非限制，且應認識到所附權利要求包含所有等效方案，該權利要求定義了本發(fā)明的精神與范疇。因此所附權利要求范圍意在涵蓋所有此類在本發(fā)明真實精神與范疇內(nèi)的變動與修改。
權利要求
1.一種閃存裝置內(nèi)的讀取冗余組件，該組件包括存儲單元陣列，該存儲單元陣列包含正常存儲單元陣列(412)與冗余存儲單元陣列(422)；該正常存儲單元陣列(412)包含缺陷存儲單元與非缺陷存儲單元，每個正常存儲單元具有輸入/輸出指示符與儲存地址；正常第一存儲單元，包含正常存儲單元中的一個；第一地址，包含正常第一存儲單元的儲存地址；缺陷第一存儲單元，包含缺陷存儲單元中的一個；缺陷地址，包含缺陷第一存儲單元的儲存地址；解碼電路(460)，配置為響應缺陷第一存儲單元的輸入/輸出指示符，若該電路判定該第一地址為缺陷地址，則產(chǎn)生缺陷解碼信號，該缺陷解碼信號對應于該輸入/輸出指示符；該解碼電路(460)更進一步配置為產(chǎn)生正常解碼信號，若該電路判定該第一地址并非缺陷地址，該正常解碼信號對應于該正常第一存儲單元的輸入/輸出指示符；具多路復用輸出的多路復用器級(490)，該多路復用器級配置為響應于正常第一存儲單元與反應于對應于正常第一存儲單元的輸入/輸出指示符的正常解碼信號，選擇與提供正常輸出信號于多路復用第一輸出，該多路復用第一輸出為對應于正常第一存儲單元的輸入/輸出指示符的多路復用輸出；以及該多路復用器級(490)更配置為響應冗余存儲單元與響應對應于缺陷第一存儲單元輸入/輸出指示符的缺陷解碼信號，選擇與提供一個冗余輸出信號于多路復用第二輸出，該多路復用第二輸出為對應于缺陷第一存儲單元輸入/輸出指示符的多路復用輸出。
2.如權利要求1的閃存裝置，該閃存裝置進一步包含配置為讀取所述正常第一存儲單元的正常檢測放大器(410)；存取正常第一存儲單元，該存取正常第一存儲單元包含由該正常檢測放大器(410)讀取的所述正常第一存儲單元；存取地址，該存取地址包含所述存取正常第一存儲單元的儲存地址；以及冗余檢測放大器(420)。
3.如權利要求2的閃存裝置，其中該正常檢測放大器(410)進一步配置為在第一時間間隔讀取所述存取正常第一存儲單元的正常第一存儲單元，且于該第一時間間隔產(chǎn)生正常信號；該冗余檢測放大器(420)配置為在第二時間間隔讀取所述冗余存儲單元(422)，且于該第二時間間隔產(chǎn)生冗余信號，該第二時間間隔大體上不超過該第一時間間隔。
4.如權利要求3的閃存裝置，該閃存裝置進一步包含地址匹配電路(450)，配置為比較所述存取地址與所述缺陷地址，該電路進一步配置為若比較判定存取的地址為缺陷地址，即在第三時間間隔產(chǎn)生缺陷地址匹配信號；以及地址匹配電路(450)，進一步配置為若比較判定存取的地址并非缺陷地址，即在所述第三時間間隔產(chǎn)生非缺陷地址匹配信號，該第三時間間隔大體上不超過所述第一時間間隔。
5.如權利要求4的閃存裝置，其中該解碼電路(460)更配置為響應于由該地址匹配電路所產(chǎn)生的缺陷地址匹配信號，判定該第一地址為缺陷地址，該解碼電路配置為在第四時間間隔產(chǎn)生此判定，該第四時間間隔大體上不超過該第一時間間隔；以及該解碼電路(460)更配置為響應于由該地址匹配電路所產(chǎn)生的非缺陷地址匹配信號，判定該第一地址并非缺陷地址，該解碼電路配置為在第四時間間隔產(chǎn)生此判定。
6.如權利要求5的閃存裝置，該閃存裝置更包含一個或多個內(nèi)容尋址存儲器(CAM)的第一陣列(432)，該第一陣列配置為儲存缺陷地址；以及一個或多個內(nèi)容尋址存儲器的第二陣列(432)，該第二陣列配置為儲存缺陷存儲單元的輸入/輸出指示符。
7.一種閃存裝置內(nèi)的讀取冗余組件，該組件包括存儲單元陣列，該存儲單元包含正常存儲單元(412)與冗余存儲單元(422)；該正常存儲單元(412)包含缺陷存儲單元與非缺陷存儲單元；儲存字，包含多個正常存儲單元，在該儲存字中的每個正常存儲單元具有輸入/輸出指示符；儲存字的儲存地址；缺陷字，包含具有缺陷存儲單元的儲存字；非缺陷字，包含具有非缺陷存儲單元的儲存字；缺陷地址，包含缺陷字的儲存地址；其特征為一個或多個內(nèi)容尋址存儲器(CAM)的第一陣列(432)配置為儲存缺陷地址；一個或多個內(nèi)容尋址存儲器的第二陣列(432)配置為儲存缺陷存儲單元的輸入/輸出指示符；地址核對電路(450)，配置為比較儲存地址與缺陷地址，該電路更配置為產(chǎn)生缺陷地址匹配信號，若比較判定儲存地址為缺陷地址；該地址核對電路(450)更配置為產(chǎn)生非缺陷地址匹配信號，若比較判定儲存地址并非缺陷地址；解碼電路(460)，配置為響應于具存取地址的缺陷字的缺陷存儲單元輸入/輸出指示符與響應于缺陷地址匹配信號，產(chǎn)生缺陷解碼信號，該缺陷解碼信號對應于該輸入/輸出指示符；該解碼電路(460)更配置為響應于非缺陷地址匹配信號，產(chǎn)生個別正常解碼信號，該個別正常解碼信號對應于具有存取的地址的非缺陷字的個別非缺陷存儲單元的個別輸入/輸出指示符；具有多路復用輸出的多路復用器級(490)，該多路復用器級(490)配置為響應正常存儲單元與響應對應于此非缺陷字的此個別非缺陷存儲單元輸入/輸出指示符的正常解碼信號，選擇與提供正常輸出信號于多路復用第一輸出，該多路復用第一輸出為對應于此個別非缺陷存儲單元輸入/輸出指示符的多路輸出；以及該多路復用器級(490)更配置為響應冗余存儲單元與響應對應于缺陷存儲單元輸入/輸出指示符的缺陷解碼信號，選擇與配置冗余輸出信號于多路復用第二輸出，該多路復用第二輸出為對應于缺陷存儲單元輸入/輸出指示符的多路輸出。
8.一種在閃存裝置內(nèi)冗余讀取的方法，該裝置包含存儲單元陣列，該存儲單元包含正常存儲單元(412)與冗余存儲單元(422)；該正常存儲單元(412)包含缺陷存儲單元與非缺陷存儲單元；儲存字包含多個正常存儲單元，在儲存字中的每個正常存儲單元具有輸入/輸出指示符；儲存該字的儲存地址；配置為讀取該儲存的字正常存儲單元(412)的正常檢測放大器(410)；包含具有由該正常檢測放大器讀取的正常存儲單元(412)的儲存字的存取字；存取地址包含存取的字的儲存地址；冗余檢測放大器(420)缺陷字包含具有缺陷存儲單元的儲存字；非缺陷字包含具有非缺陷存儲單元的儲存字；缺陷地址包含缺陷字的儲存地址；一個或多個內(nèi)容尋址存儲器(CAM)的第一陣列(432)，該第一陣列配置為儲存缺陷地址；一個或多個內(nèi)容尋址存儲器的第二陣列(432)，該第二陣列配置為儲存缺陷存儲單元的輸入/輸出指示符；本方法包含行為有在第一時間間隔以正常檢測放大器(410)讀取存取的字的正常存儲單元(412)；響應于此讀取在第一時間間隔產(chǎn)生正常信號；在第二時間間隔以冗余檢測放大器(420)讀取冗余存儲單元(412)；響應于此讀取在第二時間間隔產(chǎn)生冗余信號，該第二時間間隔大體上不超過該第一時間間隔；在第三時間間隔比較存取的地址與缺陷地址，該第三時間間隔大體上不超過該第一時間間隔；若比較判定存取的地址為缺陷地址，則在第三時間間隔產(chǎn)生缺陷地址匹配信號；若比較判定存取的地址并非缺陷地址，則在第三時間間隔產(chǎn)生非缺陷地址匹配信號；響應于具有存取的地址的缺陷字的缺陷存儲單元輸入/輸出指示符與響應于缺陷地址匹配信號，在第四時間間隔產(chǎn)生缺陷解碼信號，該缺陷解碼信號對應于該輸入/輸出指示符，該第四時間間隔大體上不超過該第一時間間隔；響應于非缺陷地址匹配信號，在第四時間間隔產(chǎn)生個別的正常解碼信號，該個別的正常解碼信號對應于具有存取的地址的非缺陷字的個別非缺陷存儲單元個別輸入/輸出指示符；響應于正常信號與響應于對應于此非缺陷字的此個別非缺陷存儲單元輸入/輸出指示符的正常解碼信號，選擇與提供正常輸出信號于多路復用第一輸出，此多路復用第一輸出為對應于此個別非缺陷存儲單元輸入/輸出指示符的多路復用輸出；以及響應于冗余信號與響應于對應于缺陷存儲單元輸入/輸出指示符的缺陷解碼信號，選擇與提供冗余輸出信號于多路復用第二輸出，該多路復用第二輸出為對應于缺陷存儲單元輸入/輸出指示符的多路復用輸出。
全文摘要
一種用于完成閃存中冗余讀取的裝置。此裝置包含正常存儲單元(410)的陣列與冗余存儲單元(412)的陣列。一些正常存儲單元可具有缺陷地址。正常檢測放大器(420)將于其存取的地址讀取正常存儲單元，而冗余檢測放大器(422)將讀取冗余存儲單元。CAM的第一陣列(432)將儲存缺陷存儲單元的缺陷地址，而CAM的第二陣列(432)將儲存缺陷存儲單元的輸入/輸出指示符。解碼電路(460)將解碼缺陷與非缺陷存儲單元的輸入/輸出指示符。一個多位多路復用器級(490)將輸出正常存儲單元(410)的內(nèi)容，或在地址為缺陷時，輸出冗余存儲單元(412)的內(nèi)容。所述內(nèi)容將加到對應于存儲單元輸入/輸出指示符的多路復用器的輸出上。
文檔編號G11C15/00GK1444743SQ01813382
公開日2003年9月24日 申請日期2001年7月17日 優(yōu)先權日2000年7月25日
發(fā)明者A·艾爾－夏馬, 赤荻隆男 申請人:先進微裝置公司, 富士通株式會社