專利名稱：數(shù)據(jù)處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)處理系統(tǒng)，尤其涉及一種適用于信號(hào)合成處理的多電位數(shù)據(jù)處理系統(tǒng)。
由于目前內(nèi)存的是以二進(jìn)制形式儲(chǔ)存數(shù)據(jù)，因此利用數(shù)字計(jì)算機(jī)(DigitalComputer)來處理各類數(shù)據(jù)、訊息似乎已是現(xiàn)今信號(hào)處理技術(shù)的主流，而中央處理單元(CPU)或簡(jiǎn)稱處理器(Processor)的裝置則是數(shù)字計(jì)算機(jī)(DigitalComputer)用以讀取指令與執(zhí)行指令的重要部份，請(qǐng)參見

圖1所示，其為中央處理單元11的內(nèi)部裝置結(jié)構(gòu)示意圖，其中主要是以控制單元111、算術(shù)邏輯運(yùn)算單元112以及緩存器組113的內(nèi)部互相連接來組成，而控制單元111用以控制中央處理單元11的操作并由此控制整個(gè)計(jì)算機(jī)，算術(shù)邏輯運(yùn)算單元112則用以完成計(jì)算機(jī)的數(shù)據(jù)運(yùn)算功能，至于緩存器組113則作為中央處理單元11內(nèi)部的內(nèi)存，而藉由彼此互相連接所進(jìn)行的傳輸而達(dá)成其整體的數(shù)據(jù)處理功能。
但是，在上述以數(shù)字二進(jìn)制來進(jìn)行數(shù)據(jù)儲(chǔ)存與處理的電路裝置中，由于一個(gè)儲(chǔ)存單元(storage cell)僅能儲(chǔ)存代表0或1的兩個(gè)不同電位信號(hào)，因此在處理數(shù)據(jù)量相當(dāng)大且數(shù)據(jù)量仍在快速增加中的影音信號(hào)時(shí)，其所占用的儲(chǔ)存單元數(shù)目亦將隨的大幅增加而有捉襟見肘的窘態(tài)，而且以傳統(tǒng)中央處理單元來進(jìn)行影音信號(hào)的數(shù)據(jù)處理時(shí)，亦有其未盡理想之處。而如何改善上述傳統(tǒng)技術(shù)的缺點(diǎn)，仍為發(fā)展本發(fā)明的一個(gè)主要目的。
而在一系列的美國(guó)專利案(4890259、4989179、5126967、5241494以及5754470)中或多或少揭示出一具有可儲(chǔ)存多電位電壓信號(hào)功能的儲(chǔ)存單元，而如何利用此有別于一般數(shù)字儲(chǔ)存單元的概念來建構(gòu)一新穎的數(shù)據(jù)處理架構(gòu)，仍為本發(fā)明的另一目的。
本發(fā)明關(guān)于一種數(shù)據(jù)處理系統(tǒng)，其包含一控制指令儲(chǔ)存裝置、一待處理數(shù)據(jù)儲(chǔ)存裝置、一地址指針器、一多重電位信號(hào)譯碼器、以及一數(shù)據(jù)處理單元。其中該控制指令儲(chǔ)存裝置與該待處理數(shù)據(jù)儲(chǔ)存裝置，分別以n與m個(gè)電位的數(shù)據(jù)形式來存放控制指令與待處理數(shù)據(jù)，其中m＞2，n≥2，較佳者m與n均大于2。該地址指針器電連接于該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置，用以指向該控制指令儲(chǔ)存裝置中的第一地址以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的第二地址。該多重電位信號(hào)譯碼器則用以從該第一地址中讀取該n個(gè)電位數(shù)據(jù)形式的控制指令，在進(jìn)行解讀后，根據(jù)電位的不同而送出一代表相對(duì)應(yīng)控制指令意義的控制信號(hào)至數(shù)據(jù)處理單元。該數(shù)據(jù)處理單元25，在自該第二地址中讀取該m個(gè)電位數(shù)據(jù)形式的待處理數(shù)據(jù)后，根據(jù)該控制信號(hào)的控制，對(duì)此數(shù)據(jù)進(jìn)行處理，而在得到結(jié)果后送出輸出信號(hào)，而完達(dá)成數(shù)據(jù)處理與信號(hào)輸出的功能。
該控制指令儲(chǔ)存裝置較佳以一多重電位內(nèi)存單元(Multi-Level Memory Cell)來完成。然而，當(dāng)n＝2時(shí)，該控制指令儲(chǔ)存裝置可以一般的數(shù)字內(nèi)存單元(DigitalMemory Cell)來完成，例如動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM)。
該待處理數(shù)據(jù)儲(chǔ)存裝置較佳以一多重電位內(nèi)存單元(Multi-Level MemoryCell)來完成。
該地址指針器較佳包含一行尋址器以及一列尋址器。
該多重電位信號(hào)譯碼器較佳以多個(gè)電位比較器所構(gòu)成。而電位比較器的數(shù)目是依所需譯碼的電位信號(hào)數(shù)目而定。
該數(shù)據(jù)處理單元包含有一多重電位數(shù)據(jù)緩存器，以及一多重電位數(shù)據(jù)處理器。該多重電位數(shù)據(jù)緩存器電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)。該多重電位數(shù)據(jù)處理器電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其用以根據(jù)該控制信號(hào)的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理，然后送出該輸出信號(hào)。隨著該控制信號(hào)內(nèi)容的不同，該多重電位數(shù)據(jù)處理器所進(jìn)行的處理包括各式運(yùn)算，例如加、減、歸零、或維持原值等。當(dāng)所進(jìn)行的處理涉及如歸零或維持原值等操作時(shí)，可使該多重電位數(shù)據(jù)處理器發(fā)出一模擬尋址信號(hào)，此時(shí)該數(shù)據(jù)處理單元可另外包含一模擬/數(shù)字轉(zhuǎn)換器與一程序計(jì)數(shù)器。該模擬/數(shù)字轉(zhuǎn)換器電連接于該多重電位數(shù)據(jù)處理器，用以將該模擬尋址信號(hào)轉(zhuǎn)為一數(shù)字尋址信號(hào)后輸出。而該程序計(jì)數(shù)器電連接于該模擬/數(shù)字轉(zhuǎn)換器以及該地址指針器，其用以根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器，進(jìn)而控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 在一較佳實(shí)施例中，該控制指令儲(chǔ)存裝置是以三重電位內(nèi)存單元所完成，其是以小、中、大三個(gè)電壓電位信號(hào)來存放分別代表“0”(歸零)、“+”(加)以及“-”(減)的運(yùn)算控制指令。此時(shí)該多重電位信號(hào)譯碼器較佳包含兩個(gè)電壓比較器。其中該第一電壓比較器電連接于該三重電位內(nèi)存單元與第一固定參考電壓V0，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小電壓電位信號(hào)而小于該第一固定參考電壓V0時(shí)，發(fā)出一高電位電壓信號(hào)來代表“0”、“+”以及“-”的運(yùn)算控制指令之一，例如“0”。第二電壓比較器電連接于該三重電位內(nèi)存單元與一第二固定參考電壓V1，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為中電壓電位信號(hào)而小于該第二固定參考電壓V1時(shí)，發(fā)出一高電位電壓信號(hào)來代表“0”、“+”以及“-”的運(yùn)算控制指令的另一個(gè)，例如“+”，以及當(dāng)該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為大電壓電位信號(hào)而大于該第二固定參考電壓V1時(shí)，發(fā)出一低電位電壓信號(hào)來代表例如“-”的運(yùn)算控制指令。而該待處理數(shù)據(jù)儲(chǔ)存裝置用以儲(chǔ)存代表該輸出信號(hào)的振幅變化差值的m電位電壓信號(hào)。當(dāng)然，在同樣的架構(gòu)下，亦可變更軟件而進(jìn)行“N”(維持原值)、“+”以及“-”的運(yùn)算控制指令。
在另一較佳實(shí)施例中，該控制指令儲(chǔ)存裝置是以一四重電位內(nèi)存單元所完成，其以四個(gè)電壓電位信號(hào)來存放分別代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令。此時(shí)該多重電位信號(hào)譯碼器較佳包含三個(gè)電壓比較器。其中該第一電壓比較器電連接于該四重電位內(nèi)存單元與一第一固定參考電壓V0，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小于該第一固定參考電壓V0的電壓電位信號(hào)時(shí)，發(fā)出一高電位電壓信號(hào)來代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令之一，例如“N”。第二電壓比較器電連接于該四重電位內(nèi)存單元與一第二固定參考電壓V1，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小于該第二固定參考電壓V1的電壓電位信號(hào)時(shí)，發(fā)出一高電位電壓信號(hào)來代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令的另一個(gè)，例如“+”。第三電壓比較器電連接于該四重電位內(nèi)存單元與一第三固定參考電壓V2，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小于該第三固定參考電壓V2的電壓電位信號(hào)時(shí)，發(fā)出一高電位電壓信號(hào)來代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令的另一個(gè)，例如“-”，以及當(dāng)該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為大于該第三固定參考電壓V2的電壓電位信號(hào)時(shí)，發(fā)出一低電位電壓信號(hào)來代表例如“0”的運(yùn)算控制指令。而該待處理數(shù)據(jù)儲(chǔ)存裝置系用以儲(chǔ)存代表該輸出信號(hào)的振幅變化差值的m電位電壓信號(hào)。
本發(fā)明將藉由下列附圖及詳細(xì)說明，得一更深入的了解圖1為中央處理單元的內(nèi)部裝置結(jié)構(gòu)示意圖；圖2為本發(fā)明數(shù)據(jù)處理系統(tǒng)的第一較佳實(shí)施例的電路功能方塊示意圖；圖3為圖2中數(shù)據(jù)處理單元內(nèi)部的電路方塊示意圖；圖4(a)為本發(fā)明第一較佳實(shí)施例應(yīng)用于DPCM信號(hào)合成處理裝置中的第一應(yīng)用實(shí)例電路功能方塊示意圖；圖4(b)為圖4(a)裝置所進(jìn)行聲音訊號(hào)合成的時(shí)序圖；圖5(a)為本發(fā)明第一較佳實(shí)施例應(yīng)用于DPCM信號(hào)合成處理裝置中的第二應(yīng)用實(shí)例電路功能方塊示意圖；圖5(b)為圖5(a)裝置所進(jìn)行聲音訊號(hào)合成的時(shí)序圖；圖6(a)為本發(fā)明第一較佳實(shí)施例應(yīng)用于DPCM信號(hào)合成處理裝置中的第三應(yīng)用實(shí)例電路功能方塊示意圖；圖6(b)是圖6(a)裝置所進(jìn)行聲音訊號(hào)合成的時(shí)序圖；圖7為本發(fā)明數(shù)據(jù)處理系統(tǒng)的第二較佳實(shí)施例的電路功能方塊示意圖；圖8為圖7中數(shù)據(jù)處理單元內(nèi)部的電路方塊示意圖；圖9(a)為本發(fā)明第二較佳實(shí)施例應(yīng)用于DPCM信號(hào)合成處理裝置中的應(yīng)用實(shí)例電路功能方塊示意圖；以及圖9(b)為圖9(a)裝置所進(jìn)行聲音訊號(hào)合成的時(shí)序圖。
請(qǐng)參見圖2所示，其為本發(fā)明所開發(fā)出的關(guān)于一種數(shù)據(jù)處理系統(tǒng)的第一較佳實(shí)施例的電路功能方塊示意圖。如圖所示，該數(shù)據(jù)處理系統(tǒng)包含有控制指令儲(chǔ)存裝置21、待處理數(shù)據(jù)儲(chǔ)存裝置22、地址指針器23、多重電位信號(hào)譯碼器24、以及數(shù)據(jù)處理單元25，而其中的地址指針器23由行尋址器231以及列尋址器232所組成，而電連接于該控制指令儲(chǔ)存裝置21以及該待處理數(shù)據(jù)儲(chǔ)存裝置22。在該控制指令儲(chǔ)存裝置21中，控制指令是以m1個(gè)電位(m1大于2)的數(shù)據(jù)形式存放，實(shí)例上可以用前述美國(guó)專利第4,890,259、4,989,179、5,126,967、5,241,494以及5,754,470號(hào)中所揭示的具有可儲(chǔ)存多電位電壓信號(hào)功能的多重電位內(nèi)存單元(Multi-Level Memory Cell)來完成。另外，該待處理數(shù)據(jù)儲(chǔ)存裝置22亦可用此種多重電位內(nèi)存單元(Multi-Level Memory Cell)來完成，而以m2個(gè)電位(m2大于2)的數(shù)據(jù)形式來存放待處理數(shù)據(jù)。至于該地址指針器23中的行尋址器231與列尋址器232，則是用以指向該控制指令儲(chǔ)存裝置21中的一地址(稱為第一地址)以及該待處理數(shù)據(jù)儲(chǔ)存裝置22中的一地址(稱為第二地址)。該多重電位信號(hào)譯碼器24則用以從該第一地址中讀取該m1個(gè)電位數(shù)據(jù)形式的控制指令，在進(jìn)行解讀后，根據(jù)電位的不同而送出一代表相對(duì)應(yīng)控制指令意義的控制信號(hào)至數(shù)據(jù)處理單元25。在實(shí)例中，該多重電位信號(hào)譯碼器24可用一電位比較器(level comparator)來完成。而電連接于該多重電位信號(hào)譯碼器24以及該待處理數(shù)據(jù)儲(chǔ)存裝置22的數(shù)據(jù)處理單元25，在自該第二地址中讀取該m2個(gè)電位數(shù)據(jù)形式的待處理數(shù)據(jù)后，根據(jù)該控制信號(hào)的控制，對(duì)此數(shù)據(jù)進(jìn)行處理，而于得到結(jié)果后送出一輸出信號(hào)，而達(dá)成一數(shù)據(jù)處理與信號(hào)輸出的功能。
請(qǐng)參見圖3所示，其為本發(fā)明第一較佳實(shí)施例中數(shù)據(jù)處理單元25內(nèi)部的電路方塊示意圖，其中包含有多重電位數(shù)據(jù)緩存器251、多重電位數(shù)據(jù)處理器252、模擬/數(shù)字轉(zhuǎn)換器253、以及程序計(jì)數(shù)器254。該多重電位數(shù)據(jù)緩存器251用以自該待處理數(shù)據(jù)儲(chǔ)存裝置22的第二地址處讀取該m2個(gè)電位數(shù)據(jù)形式的待處理數(shù)據(jù)并予儲(chǔ)存。該多重電位數(shù)據(jù)處理器252則用以根據(jù)該控制信號(hào)的控制而對(duì)該多重電位數(shù)據(jù)緩存器251中的待處理數(shù)據(jù)進(jìn)行處理，并根據(jù)處理所得的結(jié)果進(jìn)行送出輸出信號(hào)、回存數(shù)據(jù)至多重電位數(shù)據(jù)緩存器251、以及發(fā)出一模擬尋址信號(hào)等動(dòng)作。而該模擬/數(shù)字轉(zhuǎn)換器253是將上述模擬尋址信號(hào)轉(zhuǎn)換成一數(shù)字尋址信號(hào)后輸出至該程序計(jì)數(shù)器(program counter)254，而程序計(jì)數(shù)器254便根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器23，進(jìn)而控制該地址指針器23指向該控制指令儲(chǔ)存裝置21以及該待處理數(shù)據(jù)儲(chǔ)存裝置22中的適當(dāng)?shù)刂贰?br> 為更具體說明上述實(shí)施例，以下以一差值脈沖碼調(diào)變(DPCM)的信號(hào)合成處理裝置為例，利用數(shù)個(gè)應(yīng)用實(shí)例進(jìn)步說明該實(shí)施例的動(dòng)作。
第一應(yīng)用實(shí)例的DPCM信號(hào)合成處理裝置見于圖4(a)中。在此例中，將前述多重電位內(nèi)存單元設(shè)定為三重電位內(nèi)存單元41(亦即m1＝3)，其分別以小、中、大三個(gè)電壓電位信號(hào)(例如1伏特、2伏特、3伏特之電壓電位信號(hào))來存放分別代表“N”、“+”以及“-”的三種運(yùn)算控制指令，并以兩個(gè)電壓比較器43與44構(gòu)成該多重電位信號(hào)譯碼器對(duì)該三重電位信號(hào)進(jìn)行譯碼判別，以決定所進(jìn)行的控制指令為何，其中，該第一電壓比較器43電連接于該三重電位內(nèi)存單元41與第一固定參考電壓V0(例如1.5伏特)，而第二電壓比較器44則電連接于該三重電位內(nèi)存單元與第二固定參考電壓V1(例如2.5伏特)。當(dāng)由該三重電位內(nèi)存單元41中所讀出的電壓電位信號(hào)為小于1.5伏特的第一固定參考電壓V0的1伏特小電壓電位信號(hào)時(shí)，該第一電壓比較器43便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“N”的運(yùn)算控制指令，至于當(dāng)由該三重電位內(nèi)存單元41中所讀出的電壓電位信號(hào)為大于1.5伏特的第一固定參考電壓V0時(shí)，第一電壓比較器43便發(fā)出一低電位電壓信號(hào)(例如0伏特)。此時(shí)，需要再參考第二電壓比較器44的輸出以決定應(yīng)執(zhí)行“+”或“-”的運(yùn)算控制指令。當(dāng)由該三重電位內(nèi)存單元41中所讀出的電壓電位信號(hào)為小于2.5伏特的第二固定參考電壓V1的2伏特中電壓電位信號(hào)時(shí)，第二電壓比較器44便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“+”的運(yùn)算控制指令。相反地，當(dāng)由該三重電位內(nèi)存單元41中所讀出的電壓電位信號(hào)為大于2.5伏特的第二固定參考電壓V1的3伏特大電壓電位信號(hào)時(shí)，第二電壓比較器44便發(fā)出一低電位電壓信號(hào)(例如0伏特)來代表“-”的運(yùn)算控制指令。另外，在待處理數(shù)據(jù)儲(chǔ)存裝置42中所儲(chǔ)存的m2電位電壓信號(hào)d(n)是代表著該輸出信號(hào)的振幅變化差值，以m2＝256為例，d(n)是代表256種輸出信號(hào)的振幅變化差值之一。
請(qǐng)見表一及表二，其分別表示該待處理數(shù)據(jù)儲(chǔ)存裝置42中各地址所儲(chǔ)存的振幅變化差值數(shù)據(jù)，以及該三重電位內(nèi)存單元41中各地址所存放的電壓電位信號(hào)所代表的相對(duì)應(yīng)指令。
表一
表二
當(dāng)行尋址器46以及列尋址器45受程序計(jì)數(shù)器254發(fā)出的周期為T的計(jì)數(shù)信號(hào)的控制，而依序指向待處理數(shù)據(jù)儲(chǔ)存裝置42及三重電位內(nèi)存單元41的相對(duì)地址時(shí)，該第一電壓比較器43及第二電壓比較器44對(duì)該三重電位內(nèi)存單元41在該所指地址處所存放之電壓電位信號(hào)進(jìn)行譯碼判讀，得到上表二所示該所指地址處的運(yùn)算控制指令，并輸出一對(duì)應(yīng)于該控制指令的控制信號(hào)至該多重電位數(shù)據(jù)處理器48。同時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置42在該所指地址處所存放的數(shù)據(jù)被讀取至該多重電位數(shù)據(jù)緩存器47中存放。此時(shí)，多重電位數(shù)據(jù)處理器48便根據(jù)該控制信號(hào)所代表的控制指令，對(duì)該多重電位數(shù)據(jù)緩存器47中所存的從待處理數(shù)據(jù)儲(chǔ)存裝置42中讀出的差值數(shù)據(jù)d(n)與原先已存放在該多重電位數(shù)據(jù)緩存器47中的先前數(shù)據(jù)a(n-1)進(jìn)行運(yùn)算處理，并將結(jié)果a(n)以輸出信號(hào)方式輸出，同時(shí)將a(n)回存至該多重電位數(shù)據(jù)緩存器47以取代先前數(shù)據(jù)a(n-1)。
例如，請(qǐng)配合表一、二與圖4(a)、(b)所示，當(dāng)?shù)刂贩謩e指向處理數(shù)據(jù)儲(chǔ)存裝置42及三重電位內(nèi)存元441的地址1時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置42所存放的差值數(shù)據(jù)d(1)將被讀取至多重電位數(shù)據(jù)緩存器47中存放，而在三重電位內(nèi)存單元41相對(duì)地址所存放之代表“+”運(yùn)算控制指令的2伏特電壓電位信號(hào)經(jīng)這些電壓比較器43及/或44譯碼判讀后輸出至多重電位數(shù)據(jù)處理器48，據(jù)以對(duì)該差值數(shù)據(jù)d(1)與原存在該多重電位數(shù)據(jù)緩存器47中的先前數(shù)據(jù)a(0)(假設(shè)啟始值a(0)為0)進(jìn)行運(yùn)算處理a(1)＝a(0)+d(1)＝0+d(1)＝d(1)，并將結(jié)果a(1)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器47以取代先前數(shù)據(jù)a(0)。同樣地，在下一個(gè)時(shí)脈觸發(fā)時(shí)，地址將分別指向處理數(shù)據(jù)儲(chǔ)存裝置42及三重電位內(nèi)存單元41的地址2，此時(shí)，該多重電位數(shù)據(jù)緩存器47中所存放的先前數(shù)據(jù)為a(1)，差值數(shù)據(jù)為d(2)，而多重電位數(shù)據(jù)處理器48根據(jù)“+”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(2)與先前數(shù)據(jù)a(1)進(jìn)行運(yùn)算處理a(2)＝a(1)+d(2)＝d(1)+d(2)，并將結(jié)果a(2)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器47以取代先前數(shù)據(jù)a(1)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置42及三重電位內(nèi)存單元41的地址3時(shí)，該多重電位數(shù)據(jù)緩存器47中所存放的先前數(shù)據(jù)為a(2)，差值數(shù)據(jù)為d(3)，而多重電位數(shù)據(jù)處理器48根據(jù)“-”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(3)與先前數(shù)據(jù)a(2)進(jìn)行運(yùn)算處理a(3)＝a(2)-d(3)＝d(1)+d(2)-d(3)，并將結(jié)果a(3)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器47以取代先前數(shù)據(jù)a(2)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置42及三重電位內(nèi)存單元41的地址4時(shí)，該多重電位數(shù)據(jù)緩存器47中所存放的先前數(shù)據(jù)為a(3)，差值數(shù)據(jù)為d(4)，而多重電位數(shù)據(jù)處理器48根據(jù)“N”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(4)與先前數(shù)據(jù)a(3)進(jìn)行運(yùn)算處理a(4)＝a(3)＝d(1)+d(2)-d(3)，并將結(jié)果a(4)以輸出信號(hào)方式輸出，且發(fā)出一模擬尋址信號(hào)。該模擬尋址信號(hào)經(jīng)模擬/數(shù)字轉(zhuǎn)換器253轉(zhuǎn)換成一數(shù)字尋址信號(hào)后輸出至該程序計(jì)數(shù)器254，該程序計(jì)數(shù)器254根據(jù)該數(shù)字尋址信號(hào)的控制而停止向前計(jì)數(shù)達(dá)d(4)個(gè)時(shí)脈周期(例如d(4)＝50，則表示輸出信號(hào)的振幅值將持續(xù)為d(1)+d(2)-d(3)達(dá)50個(gè)T)。依此類推，隨時(shí)脈信號(hào)持續(xù)進(jìn)行上述的數(shù)據(jù)處理方法，便可完成輸出信號(hào)的合成，還原出如圖4(b)所示的聲音信號(hào)。
第二應(yīng)用實(shí)例的DPCM信號(hào)合成處理裝置見于圖5(a)中。在此例中，將前述多重電位內(nèi)存單元設(shè)定為三重電位內(nèi)存單元51(亦即m1＝3)，其分別以小、中、大三個(gè)電壓電位信號(hào)(例如1伏特、2伏特、3伏特之電壓電位信號(hào))來存放分別代表“N”、“+”以及“-”的三種運(yùn)算控制指令，并以兩個(gè)電壓比較器53與54構(gòu)成該多重電位信號(hào)譯碼器對(duì)該三重電位信號(hào)進(jìn)行譯碼判別，以決定所進(jìn)行的控制指令為何，其中，該第一電壓比較器53電連接于該三重電位內(nèi)存單元51與第一固定參考電壓V0(例如1.5伏特)，而第二電壓比較器54則電連接于該三重電位內(nèi)存單元與第二固定參考電壓V1(例如2.5伏特)。當(dāng)由該三重電位內(nèi)存單元51中所讀出的電壓電位信號(hào)為小于1.5伏特的第一固定參考電壓V0的1伏特小電壓電位信號(hào)時(shí)，該第一電壓比較器53便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“0”的運(yùn)算控制指令，至于當(dāng)由該三重電位內(nèi)存單元51中所讀出的電壓電位信號(hào)為大于1.5伏特的第一固定參考電壓V0時(shí)，第一電壓比較器53便發(fā)出一低電位電壓信號(hào)(例如0伏特)。此時(shí)，需要再參考第二電壓比較器54的輸出以決定應(yīng)執(zhí)行“+”或“-”的運(yùn)算控制指令。當(dāng)由該三重電位內(nèi)存單元51中所讀出的電壓電位信號(hào)為小于2.5伏特的第二固定參考電壓V1的2伏特中電壓電位信號(hào)時(shí)，第二電壓比較器54便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“+”的運(yùn)算控制指令。相反地，當(dāng)由該三重電位內(nèi)存單元51中所讀出的電壓電位信號(hào)為大于2.5伏特的第二固定參考電壓V1的3伏特大電壓電位信號(hào)時(shí)，第二電壓比較器54便發(fā)出一低電位電壓信號(hào)(例如0伏特)來代表“-”之運(yùn)算控制指令。另外，在待處理數(shù)據(jù)儲(chǔ)存裝置52中所儲(chǔ)存的m2電位電壓信號(hào)d(n)代表著該輸出信號(hào)的振幅變化差值，以m2＝256為例，d(n)系代表256種輸出信號(hào)之振幅變化差值之一。
請(qǐng)見表三及表四，其分別表示該待處理數(shù)據(jù)儲(chǔ)存裝置52中各地址所儲(chǔ)存的振幅變化差值數(shù)據(jù)，以及該三重電位內(nèi)存單元51中各地址所存放的電壓電位信號(hào)所代表的相對(duì)應(yīng)指令。
表三
表四
當(dāng)行尋址器56以及列尋址器55受程序計(jì)數(shù)器254發(fā)出的周期為T的計(jì)數(shù)信號(hào)的控制，而依序指向待處理數(shù)據(jù)儲(chǔ)存裝置52及三重電位內(nèi)存單元51的相對(duì)地址時(shí)，該第一電壓比較器53及第二電壓比較器54對(duì)該三重電位內(nèi)存單元51在該所指地址處所存放的電壓電位信號(hào)進(jìn)行譯碼判讀，得到上表四所示該所指地址處的運(yùn)算控制指令，并輸出一對(duì)應(yīng)于該控制指令的控制信號(hào)至該多重電位數(shù)據(jù)處理器58。同時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置52在該所指地址處所存放的數(shù)據(jù)被讀取至該多重電位數(shù)據(jù)緩存器57中存放。此時(shí)，多重電位數(shù)據(jù)處理器58便根據(jù)該控制信號(hào)所代表的控制指令，對(duì)該多重電位數(shù)據(jù)緩存器57中所存的從待處理數(shù)據(jù)儲(chǔ)存裝置52中讀出的差值數(shù)據(jù)d(n)與原先已存放在該多重電位數(shù)據(jù)緩存器57中的先前數(shù)據(jù)a(n-1)進(jìn)行運(yùn)算處理，并將結(jié)果a(n)以輸出信號(hào)方式輸出，同時(shí)將a(n)回存至該多重電位數(shù)據(jù)緩存器57以取代先前數(shù)據(jù)a(n-1)。
例如，請(qǐng)配合表三、四與圖5(a)、(b)所示，當(dāng)?shù)刂贩謩e指向處理數(shù)據(jù)儲(chǔ)存裝置52及三重電位內(nèi)存單元51的地址1時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置52所存放的差值數(shù)據(jù)d(1)將被讀取至多重電位數(shù)據(jù)緩存器57中存放，而在三重電位內(nèi)存單元51相對(duì)地址所存放的代表“+”運(yùn)算控制指令的2伏特電壓電位信號(hào)經(jīng)這些電壓比較器53及/或54譯碼判讀后輸出至多重電位數(shù)據(jù)處理器58，據(jù)以對(duì)該差值數(shù)據(jù)d(1)與原存在該多重電位數(shù)據(jù)緩存器57中的先前數(shù)據(jù)a(0)(假設(shè)啟始值a(0)為0)進(jìn)行運(yùn)算處理a(1)＝a(0)+d(1)＝0+d(1)＝d(1)，并將結(jié)果a(1)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器57以取代先前數(shù)據(jù)a(0)。同樣地，在下一個(gè)時(shí)脈觸發(fā)時(shí)，地址將分別指向處理數(shù)據(jù)儲(chǔ)存裝置52及三重電位內(nèi)存單元51的地址2，此時(shí)，該多重電位數(shù)據(jù)緩存器57中所存放的先前數(shù)據(jù)為a(1)，差值數(shù)據(jù)為d(2)，而多重電位數(shù)據(jù)處理器58根據(jù)“+”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(2)與先前數(shù)據(jù)a(1)進(jìn)行運(yùn)算處理a(2)＝a(1)+d(2)＝d(1)+d(2)，并將結(jié)果a(2)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器57以取代先前數(shù)據(jù)a(1)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置52及三重電位內(nèi)存單元51的地址3時(shí)，該多重電位數(shù)據(jù)緩存器57中所存放的先前數(shù)據(jù)為a(2)，差值數(shù)據(jù)為d(3)，而多重電位數(shù)據(jù)處理器58根據(jù)“-”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(3)與先前數(shù)據(jù)a(2)進(jìn)行運(yùn)算處理a(3)＝a(2)-d(3)＝d(1)+d(2)-d(3)，并將結(jié)果a(3)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器57以取代先前數(shù)據(jù)a(2)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置52及三重電位內(nèi)存單元51的地址4時(shí)，該多重電位數(shù)據(jù)緩存器57中所存放的先前數(shù)據(jù)為a(3)，差值數(shù)據(jù)為d(4)，而多重電位數(shù)據(jù)處理器58根據(jù)“0”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(4)與先前數(shù)據(jù)a(3)進(jìn)行運(yùn)算處理a(4)＝0，并將結(jié)果a(4)以輸出信號(hào)方式輸出，且發(fā)出一模擬尋址信號(hào)。該模擬尋址信號(hào)經(jīng)模擬/數(shù)字轉(zhuǎn)換器253轉(zhuǎn)換成一數(shù)字尋址信號(hào)后輸出至該程序計(jì)數(shù)器254，該程序計(jì)數(shù)器254根據(jù)該數(shù)字尋址信號(hào)的控制而停止向前計(jì)數(shù)達(dá)d(4)個(gè)時(shí)脈周期(例如d(4)＝50，則表示輸出信號(hào)的振幅值將持續(xù)為0達(dá)50個(gè)T)。依此類推，隨時(shí)脈信號(hào)持續(xù)進(jìn)行上述的數(shù)據(jù)處理方法，便可完成輸出信號(hào)的合成，還原出一如圖5(b)所示的聲音信號(hào)。
第三應(yīng)用實(shí)例的DPCM信號(hào)合成處理裝置見于圖6(a)中。在此例中，將前述多重電位內(nèi)存單元設(shè)定為四重電位內(nèi)存單元61(亦即m1＝4)，其分別以四個(gè)電壓電位信號(hào)(例如1伏特、2伏特、3伏特、4伏特之電壓電位信號(hào))來存放分別代表“N”、“+”、“-”以及”0”的四種運(yùn)算控制指令，并以三個(gè)電壓比較器63、64與65構(gòu)成該多重電位信號(hào)譯碼器對(duì)該四重電位信號(hào)進(jìn)行譯碼判別，以決定所進(jìn)行的控制指令為何，其中，該第一電壓比較器63電連接于該四重電位內(nèi)存單元61與第一固定參考電壓V0(例如1.5伏特)，第二電壓比較器64電連接于該四重電位內(nèi)存單元與第二固定參考電壓V1(例如2.5伏特)，而第三電壓比較器65電連接于該四重電位內(nèi)存單元61與第三固定參考電壓V2(例如3.5伏特)。當(dāng)由該四重電位內(nèi)存單元61中所讀出的電壓電位信號(hào)為小于1.5伏特的第一固定參考電壓V0的1伏特電壓電位信號(hào)時(shí)，該第一電壓比較器63便發(fā)出高電位電壓信號(hào)(例如5伏特)來代表“N”的運(yùn)算控制指令，至于當(dāng)由該四重電位內(nèi)存單元61中所讀出的電壓電位信號(hào)為大于1.5伏特的第一固定參考電壓V0時(shí)，第一電壓比較器53便發(fā)出一低電位電壓信號(hào)(例如0伏特)。此時(shí)，需要再參考第二及/或第三電壓比較器64/65的輸出以決定應(yīng)執(zhí)行“+”、“-”或”0”的運(yùn)算控制指令。當(dāng)由該四重電位內(nèi)存單元61中所讀出之電壓電位信號(hào)為小于2.5伏特的第二固定參考電壓V1的2伏特電壓電位信號(hào)時(shí)，第二電壓比較器64便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“+”的運(yùn)算控制指令。相反地，當(dāng)由該四重電位內(nèi)存單元61中所讀出的電壓電位信號(hào)為大于2.5伏特的第二固定參考電壓V1的3伏特電壓電位信號(hào)時(shí)，第二電壓比較器64便發(fā)出一低電位電壓信號(hào)(例如0伏特)。此時(shí)，需要再參考第三電壓比較器65的輸出以決定應(yīng)執(zhí)行“-”或”0”的運(yùn)算控制指令。當(dāng)由該四重電位內(nèi)存單元61中所讀出的電壓電位信號(hào)為小于3.5伏特的第三固定參考電壓V2之3伏特電壓電位信號(hào)時(shí)，第三電壓比較器65便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“-”之運(yùn)算控制指令。相反地，當(dāng)由該四重電位內(nèi)存單元61中所讀出的電壓電位信號(hào)為大于3.5伏特的第三固定參考電壓V2的4伏特電壓電位信號(hào)時(shí)，第三電壓比較器65便發(fā)出一低電位電壓信號(hào)(例如0伏特)來代表“0”之運(yùn)算控制指令。另外，在待處理數(shù)據(jù)儲(chǔ)存裝置62中所儲(chǔ)存的m2電位電壓信號(hào)d(n)是代表著該輸出信號(hào)的振幅變化差值，以m2＝256為例，d(n)是代表256種輸出信號(hào)的振幅變化差值之一。
請(qǐng)見表五及表六，其分別表示該待處理數(shù)據(jù)儲(chǔ)存裝置62中各地址所儲(chǔ)存的振幅變化差值數(shù)據(jù)，以及該四重電位內(nèi)存單元61中各地址所存放的電壓電位信號(hào)所代表的相對(duì)應(yīng)指令。
表五
表六
當(dāng)行尋址器661以及列尋址器662受程序計(jì)數(shù)器254發(fā)出的周期為T的計(jì)數(shù)信號(hào)的控制，而依序指向待處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的相對(duì)地址時(shí)，該第一電壓比較器63、第二電壓比較器64及第三電壓比較器65對(duì)該四重電位內(nèi)存單元61在該所指地址處所存放之電壓電位信號(hào)進(jìn)行譯碼判讀，得到上表六所示該所指地址處的運(yùn)算控制指令，并輸出一對(duì)應(yīng)于該控制指令的控制信號(hào)至該多重電位數(shù)據(jù)處理器68。同時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置62在該所指地址處所存放之?dāng)?shù)據(jù)被讀取至該多重電位數(shù)據(jù)緩存器67中存放。此時(shí)，多重電位數(shù)據(jù)處理器68便根據(jù)該控制信號(hào)所代表的控制指令，對(duì)該多重電位數(shù)據(jù)緩存器67中所存的從待處理數(shù)據(jù)儲(chǔ)存裝置62中讀出的差值數(shù)據(jù)d(n)與原先已存放在該多重電位數(shù)據(jù)緩存器67中的先前數(shù)據(jù)a(n-1)進(jìn)行運(yùn)算處理，并將結(jié)果a(n)以輸出信號(hào)方式輸出，同時(shí)將a(n)回存至該多重電位數(shù)據(jù)緩存器67以取代先前數(shù)據(jù)a(n-1)。
例如，請(qǐng)配合表五、六與圖6(a)、(b)所示，當(dāng)?shù)刂贩謩e指向處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的地址1時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置62所存放的差值數(shù)據(jù)d(1)將被讀取至多重電位數(shù)據(jù)緩存器67中存放，而于四重電位內(nèi)存單元61相對(duì)地址所存放的代表“+”運(yùn)算控制指令的2伏特電壓電位信號(hào)經(jīng)這些電壓比較器63、64及/或65譯碼判讀后輸出至多重電位數(shù)據(jù)處理器68，據(jù)以對(duì)該差值數(shù)據(jù)d(1)與原存在該多重電位數(shù)據(jù)緩存器67中的先前數(shù)據(jù)a(0)(假設(shè)啟始值a(0)為0)進(jìn)行運(yùn)算處理a(1)＝a(0)+d(1)＝0+d(1)＝d(1)，并將結(jié)果a(1)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器67以取代先前數(shù)據(jù)a(0)。同樣地，在下一個(gè)時(shí)脈觸發(fā)時(shí)，地址將分別指向處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的地址2，此時(shí)，該多重電位數(shù)據(jù)緩存器67中所存放的先前數(shù)據(jù)為a(1)，差值數(shù)據(jù)為d(2)，而多重電位數(shù)據(jù)處理器68根據(jù)“-”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(2)與先前數(shù)據(jù)a(1)進(jìn)行運(yùn)算處理a(2)＝a(1)-d(2)＝d(1)-d(2)，并將結(jié)果a(2)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器67以取代先前數(shù)據(jù)a(1)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的地址3時(shí)，該多重電位數(shù)據(jù)緩存器67中所存放的先前數(shù)據(jù)為a(2)，差值數(shù)據(jù)為d(3)，而多重電位數(shù)據(jù)處理器68根據(jù)“0”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(3)與先前數(shù)據(jù)a(2)進(jìn)行運(yùn)算處理a(3)＝0，并將結(jié)果a(3)以輸出信號(hào)方式輸出，且發(fā)出一模擬尋址信號(hào)。該模擬尋址信號(hào)經(jīng)模擬/數(shù)字轉(zhuǎn)換器253轉(zhuǎn)換成一數(shù)字尋址信號(hào)后輸出至該程序計(jì)數(shù)器254，該程序計(jì)數(shù)器254根據(jù)該數(shù)字尋址信號(hào)的控制而停止向前計(jì)數(shù)達(dá)d(3)個(gè)時(shí)脈周期(例如d(3)＝20，則表示輸出信號(hào)的振幅值將持續(xù)為0達(dá)20個(gè)T)。當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的地址4時(shí)，該多重電位數(shù)據(jù)緩存器67中所存放的先前數(shù)據(jù)為a(3)，差值數(shù)據(jù)為d(4)，而多重電位數(shù)據(jù)處理器68根據(jù)“+”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(4)與先前數(shù)據(jù)a(3)進(jìn)行運(yùn)算處理a(4)＝a(3)+d(4)＝0+d(4)＝d(4)，并將結(jié)果a(4)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器67以取代先前數(shù)據(jù)a(3)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置62及四重電位內(nèi)存單元61的地址5時(shí)，該多重電位數(shù)據(jù)緩存器67中所存放的先前數(shù)據(jù)為a(4)，差值數(shù)據(jù)為d(5)，而多重電位數(shù)據(jù)處理器68根據(jù)“N”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(5)與先前數(shù)據(jù)a(4)進(jìn)行運(yùn)算處理a(5)＝a(4)＝d(4)，并將結(jié)果a(5)以輸出信號(hào)方式輸出，且發(fā)出一模擬尋址信號(hào)。該模擬尋址信號(hào)經(jīng)模擬/數(shù)字轉(zhuǎn)換器253轉(zhuǎn)換成一數(shù)字尋址信號(hào)后輸出至該程序計(jì)數(shù)器254，該程序計(jì)數(shù)器254根據(jù)該數(shù)字尋址信號(hào)的控制而停止向前計(jì)數(shù)達(dá)d(5)個(gè)時(shí)脈周期(例如d(5)＝50，則表示輸出信號(hào)之振幅值將持續(xù)為d(4)達(dá)50個(gè)T)。依此類推，隨時(shí)脈信號(hào)持續(xù)進(jìn)行上述的數(shù)據(jù)處理方法，便可完成輸出信號(hào)的合成，還原出一如圖6(b)所示的聲音信號(hào)。
由上述實(shí)例的描述，人們可觀察出當(dāng)控制指令儲(chǔ)存裝置所能儲(chǔ)存的數(shù)據(jù)電位愈多，則待處理數(shù)據(jù)的壓縮率愈高，但相對(duì)地電路較為復(fù)雜(例如，電壓比較器的個(gè)數(shù)較多)。因此為簡(jiǎn)化電路的目的，人們亦發(fā)展出第二較佳實(shí)施例，請(qǐng)參見圖7，其為本發(fā)明第二較佳實(shí)施例的電路功能方塊示意圖，其包含有控制指令儲(chǔ)存裝置71、待處理數(shù)據(jù)儲(chǔ)存裝置72、地址指針器73(由行尋址器731以及列尋址器732組成)、數(shù)字信號(hào)譯碼器74以及數(shù)據(jù)處理單元75，而其與第一實(shí)施例的主要不同處在于控制指令儲(chǔ)存裝置71是以一般的數(shù)字?jǐn)?shù)據(jù)儲(chǔ)存裝置(例如動(dòng)態(tài)隨機(jī)存取內(nèi)存(DRAM))來完成，因此，第一實(shí)施例中的多重電位信號(hào)譯碼器24亦同時(shí)置換成數(shù)字信號(hào)譯碼器74。
請(qǐng)參見圖8所示，其為本發(fā)明第二較佳實(shí)施例中數(shù)據(jù)處理單元75內(nèi)部的電路方塊示意圖，其中包含有多重電位數(shù)據(jù)緩存器751以及多重電位數(shù)據(jù)處理器752。該多重電位數(shù)據(jù)緩存器751用以自該待處理數(shù)據(jù)儲(chǔ)存裝置72的第二地址處讀取該m2個(gè)電位數(shù)據(jù)形式的待處理數(shù)據(jù)并予儲(chǔ)存。該多重電位數(shù)據(jù)處理器752則用以根據(jù)該控制信號(hào)的控制而對(duì)該多重電位數(shù)據(jù)緩存器751中的待處理數(shù)據(jù)進(jìn)行處理，并根據(jù)處理所得的結(jié)果進(jìn)行送出輸出信號(hào)、回存數(shù)據(jù)至多重電位數(shù)據(jù)緩存器751等動(dòng)作。
本發(fā)明的第二實(shí)施例亦可應(yīng)用于差值脈沖碼調(diào)變(DPCM)的信號(hào)合成處理裝置中，請(qǐng)見圖9(a)所示。在此例中，該數(shù)字內(nèi)存單元91(Digital Memory Cell)是以低、高兩個(gè)電壓電位信號(hào)(例如0伏特、5伏特的電壓電位信號(hào))來存放分別代表“+”以及“-”’兩種運(yùn)算控制指令，并以一個(gè)電壓比較器93作為該數(shù)字信號(hào)譯碼器對(duì)該電壓電位信號(hào)進(jìn)行譯碼判別，以決定所進(jìn)行的控制指令為“+”或“-”，其中，該電壓比較器93電連接于該數(shù)字內(nèi)存單元91與一固定參考電壓V0(例如2.5伏特)。當(dāng)由該數(shù)字內(nèi)存單元91中所讀出的電壓電位信號(hào)為小于2.5伏特的固定參考電壓V0的0伏特電壓電位信號(hào)時(shí)，該電壓比較器93便發(fā)出一高電位電壓信號(hào)(例如5伏特)來代表“+”的運(yùn)算控制指令，至于當(dāng)由該數(shù)字內(nèi)存單元91中所讀出的電壓電位信號(hào)為大于2.5伏特的固定參考電壓V0之5伏特電壓電位信號(hào)時(shí)，電壓比較器93便發(fā)出一低電位電壓信號(hào)(例如0伏特)來代表“-”的運(yùn)算控制指令。另外，在待處理數(shù)據(jù)儲(chǔ)存裝置62中所儲(chǔ)存的m2電位電壓信號(hào)d(n)是代表著該輸出信號(hào)的振幅變化差值，以m2＝256為例，d(n)是代表256種輸出信號(hào)的振幅變化差值之一。
請(qǐng)見表七及表八，其分別表示該待處理數(shù)據(jù)儲(chǔ)存裝置92中各地址所儲(chǔ)存的振幅變化差值數(shù)據(jù)，以及該數(shù)字內(nèi)存單元91中各地址所存放的電壓電位信號(hào)所代表的相對(duì)應(yīng)指令。
表七
表八
當(dāng)行尋址器96以及列尋址器95受周期為T的時(shí)脈信號(hào)的觸發(fā)，而依序指向待處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的相對(duì)地址時(shí)，該電壓比較器93對(duì)該數(shù)字內(nèi)存單元91在該所指地址處所存放的電壓電位信號(hào)進(jìn)行譯碼判讀，得到上表八所示該所指地址處的運(yùn)算控制指令，并輸出一對(duì)應(yīng)于該控制指令的控制信號(hào)至該多重電位數(shù)據(jù)處理器98。同時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置92在該所指地址處所存放的數(shù)據(jù)被讀取至該多重電位數(shù)據(jù)緩存器97中存放。此時(shí)，多重電位數(shù)據(jù)處理器98便根據(jù)該控制信號(hào)所代表的控制指令，對(duì)該多重電位數(shù)據(jù)緩存器97中所存的從待處理數(shù)據(jù)儲(chǔ)存裝置92中讀出的差值數(shù)據(jù)d(n)與原先已存放在該多重電位數(shù)據(jù)緩存器97中的先前數(shù)據(jù)a(n-1)進(jìn)行運(yùn)算處理，并將結(jié)果a(n)以輸出信號(hào)方式輸出，同時(shí)將a(n)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(n-1)。
例如，請(qǐng)配合表七、八與圖9(a)、(b)所示，當(dāng)?shù)刂贩謩e指向處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的地址1時(shí)，待處理數(shù)據(jù)儲(chǔ)存裝置92所存放的差值數(shù)據(jù)d(1)將被讀取至多重電位數(shù)據(jù)緩存器97中存放，而于數(shù)字內(nèi)存單元91相對(duì)地址所存放的代表“+”運(yùn)算控制指令的5伏特電壓電位信號(hào)經(jīng)該電壓比較器93譯碼判讀后輸出至多重電位數(shù)據(jù)處理器98，據(jù)以對(duì)該差值數(shù)據(jù)d(1)與原存在該多重電位數(shù)據(jù)緩存器97中的先前數(shù)據(jù)a(0)(假設(shè)啟始值a(0)為0)進(jìn)行運(yùn)算處理a(1)＝a(0)+d(1)＝0+d(1)＝d(1)，并將結(jié)果a(1)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(0)。同樣地，在下一個(gè)時(shí)脈觸發(fā)時(shí)，地址將分別指向處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的地址2，此時(shí)，該多重電位數(shù)據(jù)緩存器97中所存放的先前數(shù)據(jù)為a(1)，差值數(shù)據(jù)為d(2)，而多重電位數(shù)據(jù)處理器98根據(jù)“+”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(2)與先前數(shù)據(jù)a(1)進(jìn)行運(yùn)算處理a(2)＝a(1)+d(2)＝d(1)+d(2)，并將結(jié)果a(2)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(1)。而當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的地址3時(shí)，此時(shí)，該多重電位數(shù)據(jù)緩存器97中所存放的先前數(shù)據(jù)為a(2)，差值數(shù)據(jù)為d(3)，而多重電位數(shù)據(jù)處理器98根據(jù)“-”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(3)與先前數(shù)據(jù)a(2)進(jìn)行運(yùn)算處理a(3)＝a(2)-d(3)＝d(1)+d(2)-d(3)，并將結(jié)果a(3)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(2)。當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的地址4時(shí)，此時(shí)，該多重電位數(shù)據(jù)緩存器97中所存放的先前數(shù)據(jù)為a(3)，差值數(shù)據(jù)為d(4)，而多重電位數(shù)據(jù)處理器98根據(jù)“-”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(4)與先前數(shù)據(jù)a(3)進(jìn)行運(yùn)算處理a(4)＝a(3)-d(4)＝d(1)+d(2)-d(3)-d(4)，并將結(jié)果a(4)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(3)。當(dāng)?shù)刂穼⒎謩e指向處理數(shù)據(jù)儲(chǔ)存裝置92及數(shù)字內(nèi)存單元91的地址5時(shí)，此時(shí)，該多重電位數(shù)據(jù)緩存器97中所存放的先前數(shù)據(jù)為a(4)，差值數(shù)據(jù)為d(5)，而多重電位數(shù)據(jù)處理器98根據(jù)“+”的運(yùn)算控制指令對(duì)差值數(shù)據(jù)d(5)與先前數(shù)據(jù)a(4)進(jìn)行運(yùn)算處理a(5)＝a(4)+d(5)＝d(1)+d(2)-d(3)-d(4)+d(5)，并將結(jié)果a(5)以輸出信號(hào)方式輸出，同時(shí)回存至該多重電位數(shù)據(jù)緩存器97以取代先前數(shù)據(jù)a(4)。依此類推，隨時(shí)脈信號(hào)持續(xù)進(jìn)行上述的數(shù)據(jù)處理方法，便可完成輸出信號(hào)的合成，還原出如圖9(b)所示的聲音信號(hào)。
由于此實(shí)施例僅有“+”以及“-”兩種運(yùn)算控制指令，因此可節(jié)省電位比較器的電路且不需模擬/數(shù)字轉(zhuǎn)換器253及該程序計(jì)數(shù)器(program counter)254來做尋址的動(dòng)作，提供數(shù)據(jù)量較小時(shí)的另一種選擇。
本發(fā)明可得由熟悉本技術(shù)領(lǐng)域的人員進(jìn)行種種變化，然這些變化都不脫離所附權(quán)利要求的范圍。
權(quán)利要求
1.一種數(shù)據(jù)處理系統(tǒng)，其包含一控制指令儲(chǔ)存裝置，以多重電位內(nèi)存單元所完成，用來以n個(gè)電位的數(shù)據(jù)形式來存放控制指令，其中n大于2；一待處理數(shù)據(jù)儲(chǔ)存裝置，以多重電位內(nèi)存單元所完成，用來以m個(gè)電位的數(shù)據(jù)形式來存放待處理數(shù)據(jù)，其中m大于2；一地址指針器，電連接于該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置，用以指向該控制指令儲(chǔ)存裝置中的第一地址以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的第二地址；一多重電位信號(hào)譯碼器，電連接于該控制指令儲(chǔ)存裝置，用以從該控制指令儲(chǔ)存裝置中的該第一地址中讀取以n個(gè)電位數(shù)據(jù)形式存放的控制指令予以譯碼，并送出一代表該控制指令意義的控制信號(hào)；以及一數(shù)據(jù)處理單元，電連接于該多重電位信號(hào)譯碼器以及該待處理數(shù)據(jù)儲(chǔ)存裝置，用以根據(jù)該控制信號(hào)的控制，而對(duì)由該待處理數(shù)據(jù)儲(chǔ)存裝置中的該第二地址中所讀出，以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后送出一輸出信號(hào)。
2.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
3.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該多重電位信號(hào)譯碼器是以多個(gè)電位比較器所構(gòu)成。
4.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)據(jù)處理單元包含有一多重電位數(shù)據(jù)緩存器，電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)；一多重電位數(shù)據(jù)處理器，電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其用以根據(jù)該控制信號(hào)的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后送出該輸出信號(hào)以及一模擬尋址信號(hào)；一模擬/數(shù)字轉(zhuǎn)換器，電連接于該多重電位數(shù)據(jù)處理器，用以將該模擬尋址信號(hào)轉(zhuǎn)為一數(shù)字尋址信號(hào)后輸出；以及一程序計(jì)數(shù)器，電連接于該模擬/數(shù)字轉(zhuǎn)換器以及該地址指針器，其用以根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器，進(jìn)而控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 5.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該控制指令儲(chǔ)存裝置以一三重電位內(nèi)存單元所完成，其是以小、中、大三個(gè)電壓電位信號(hào)來存放分別代表“0”、“+”以及“-”的運(yùn)算控制指令。
6.如權(quán)利要求5所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該多重電位信號(hào)譯碼器系包含有一第一電壓比較器，電連接于該三重電位內(nèi)存單元與第一固定參考電壓V0，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小電壓電位信號(hào)而小于該第一固定參考電壓V0時(shí)，發(fā)出一高電位電壓信號(hào)來代表“0”的運(yùn)算控制指令；以及一第二電壓比較器，電連接于該三重電位內(nèi)存單元與第二固定參考電壓V1，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為中電壓電位信號(hào)而小于該第二固定參考電壓V1時(shí)，發(fā)出一高電位電壓信號(hào)來代表“+”的運(yùn)算控制指令，以及當(dāng)該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為大電壓電位信號(hào)而大于該第二固定參考電壓V1時(shí)，發(fā)出一低電位電壓信號(hào)來代表“-”的運(yùn)算控制指令。
7.如權(quán)利要求6所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該待處理數(shù)據(jù)儲(chǔ)存裝置用以儲(chǔ)存代表該輸出信號(hào)的振幅變化差值的m電位電壓信號(hào)。
8.如權(quán)利要求7所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
9.如權(quán)利要求7所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)據(jù)處理單元包含一多重電位數(shù)據(jù)緩存器，電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)；以及一多重電位數(shù)據(jù)處理器，電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其用以根據(jù)分別代表“0”、“+”以及“-”的運(yùn)算控制指令的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后，分別回存至該多重電位數(shù)據(jù)緩存器、送出該輸出信號(hào)以及發(fā)出一尋址信號(hào)來控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 10.如權(quán)利要求9所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該尋址信號(hào)為一模擬尋址信號(hào)，而于該多重電位數(shù)據(jù)處理器與該地址指針器之間還連接有；一模擬/數(shù)字轉(zhuǎn)換器，電連接于該多重電位數(shù)據(jù)處理器，用以將該模擬尋址信號(hào)轉(zhuǎn)為數(shù)字尋址信號(hào)后輸出；以及一程序計(jì)數(shù)器，電連接于該模擬/數(shù)字轉(zhuǎn)換器以及該地址指針器，其用以根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器，進(jìn)而控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 11.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該控制指令儲(chǔ)存裝置是以一三重電位內(nèi)存單元所完成，其是以小、中、大三個(gè)電壓電位信號(hào)來存放分別代表“N”、“+”以及“-”的運(yùn)算控制指令。
12.如權(quán)利要求11所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該多重電位信號(hào)譯碼器包含有；一第一電壓比較器，電連接于該三重電位內(nèi)存單元與第一固定參考電壓V0，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為小電壓電位信號(hào)而小于該第一固定參考電壓V0時(shí)，發(fā)出一高電位電壓信號(hào)來代表“N”的運(yùn)算控制指令；以及一第二電壓比較器，電連接于該三重電位內(nèi)存單元與第二固定參考電壓V1，其用以當(dāng)由該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為中電壓電位信號(hào)而小于該第二固定參考電壓V1時(shí)，發(fā)出一高電位電壓信號(hào)來代表“+”的運(yùn)算控制指令，以及當(dāng)該三重電位內(nèi)存單元中所讀出的電壓電位信號(hào)為大電壓電位信號(hào)而大于該第二固定參考電壓V1時(shí)，發(fā)出一低電位電壓信號(hào)來代表“-”的運(yùn)算控制指令。
13.如權(quán)利要求12所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該待處理數(shù)據(jù)儲(chǔ)存裝置用以儲(chǔ)存代表該輸出信號(hào)的振幅變化差值的m電位電壓信號(hào)。
14.如權(quán)利要求13所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
15.如權(quán)利要求13所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)據(jù)處理單元包含一多重電位數(shù)據(jù)緩存器，電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)；以及一多重電位數(shù)據(jù)處理器，電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其用以根據(jù)分別代表“N”、“+”以及“-”的運(yùn)算控制指令的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后，分別回存至該多重電位數(shù)據(jù)緩存器、送出該輸出信號(hào)以及發(fā)出一尋址信號(hào)來控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 16.如權(quán)利要求15所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該尋址信號(hào)與一模擬尋址信號(hào)，而于該多重電位數(shù)據(jù)處理器與該地址指針器之間還連接有一模擬/數(shù)字轉(zhuǎn)換器，電連接于該多重電位數(shù)據(jù)處理器，用以將該模擬尋址信號(hào)轉(zhuǎn)為數(shù)字尋址信號(hào)后輸出；以及一程序計(jì)數(shù)器，電連接于該模擬/數(shù)字轉(zhuǎn)換器以及該地址指針器，其用以根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器，進(jìn)而控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 17.如權(quán)利要求1所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該控制指令儲(chǔ)存裝置是以一四重電位內(nèi)存單元所完成，其是以四個(gè)電壓電位信號(hào)來存放分別代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令。
18.如權(quán)利要求17所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該多重電位信號(hào)譯碼器包含有一第一電壓比較器，電連接于該四重電位內(nèi)存單元與第一固定參考電壓V0，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)小于該第一固定參考電壓V0時(shí)，發(fā)出一高電位電壓信號(hào)來代表“N”的運(yùn)算控制指令；以及一第二電壓比較器，電連接于該四重電位內(nèi)存單元與第二固定參考電壓V1，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)大于該第一固定參考電壓V0而小于該第二固定參考電壓V1時(shí)，發(fā)出一高電位電壓信號(hào)來代表“+”的運(yùn)算控制指令；一第三電壓比較器，電連接于該四重電位內(nèi)存單元與第三固定參考電壓V2，其用以當(dāng)由該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)大于該第二固定參考電壓V1而小于該第三固定參考電壓V2時(shí)，發(fā)出一高電位電壓信號(hào)來代表“-”的運(yùn)算控制指令，以及當(dāng)該四重電位內(nèi)存單元中所讀出的電壓電位信號(hào)大于該第三固定參考電壓V1時(shí)，發(fā)出一低電位電壓信號(hào)來代表“0”的運(yùn)算控制指令。
19.如權(quán)利要求18所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該待處理數(shù)據(jù)儲(chǔ)存裝置用以儲(chǔ)存代表該輸出信號(hào)的振幅變化差值的m電位電壓信號(hào)。
20.如權(quán)利要求19所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
21.如權(quán)利要求19所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)據(jù)處理單元包含一多重電位數(shù)據(jù)緩存器，電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)；以及一多重電位數(shù)據(jù)處理器，電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其用以根據(jù)分別代表“N”、“+”、“-”以及”0”的運(yùn)算控制指令的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后，分別回存至該多重電位數(shù)據(jù)緩存器、送出該輸出信號(hào)以及發(fā)出一尋址信號(hào)來控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 22.如權(quán)利要求21所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該尋址信號(hào)與一模擬尋址信號(hào)，而于該多重電位數(shù)據(jù)處理器與該地址指針器之間還連接有一模擬/數(shù)字轉(zhuǎn)換器，電連接于該多重電位數(shù)據(jù)處理器，用以將該模擬尋址信號(hào)轉(zhuǎn)為一數(shù)字尋址信號(hào)后輸出；以及一程序計(jì)數(shù)器，電連接于該模擬/數(shù)字轉(zhuǎn)換器以及該地址指針器，其用以根據(jù)該數(shù)字尋址信號(hào)的觸發(fā)而輸出一計(jì)數(shù)信號(hào)至該地址指針器，進(jìn)而控制該地址指針器指向該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的適當(dāng)?shù)刂贰?br> 23.一種數(shù)據(jù)處理系統(tǒng)，其包含一控制指令儲(chǔ)存裝置，以數(shù)字內(nèi)存單元所完成，用來以數(shù)字?jǐn)?shù)據(jù)形式來存放控制指令；一待處理數(shù)據(jù)儲(chǔ)存裝置，以多重電位內(nèi)存單元所完成，用來以m個(gè)電位的數(shù)據(jù)形式來存放待處理數(shù)據(jù)，其中m大于2；一地址指針器，電連接于該控制指令儲(chǔ)存裝置以及該待處理數(shù)據(jù)儲(chǔ)存裝置，用以指向該控制指令儲(chǔ)存裝置中的第一地址以及該待處理數(shù)據(jù)儲(chǔ)存裝置中的第二地址；一數(shù)字信號(hào)譯碼器，電連接于該控制指令儲(chǔ)存裝置，用以從該控制指令儲(chǔ)存裝置中的該第一地址中讀取以數(shù)字?jǐn)?shù)據(jù)形式存放的一控制指令予以譯碼，并送出一代表該控制指令意義的控制信號(hào)；以及一數(shù)據(jù)處理單元，電連接于該數(shù)字信號(hào)譯碼器以及該待處理數(shù)據(jù)儲(chǔ)存裝置，用以根據(jù)該控制信號(hào)的控制，而對(duì)由該待處理數(shù)據(jù)儲(chǔ)存裝置中的該第二地址中所讀出，以m個(gè)電位的數(shù)據(jù)形式來存放之待處理數(shù)據(jù)進(jìn)行處理后送出一輸出信號(hào)。
24.如權(quán)利要求23所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
25.如權(quán)利要求23所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)字信號(hào)譯碼器是以一電壓電位比較器所完成。
26.如權(quán)利要求23所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)字內(nèi)存單元是以低、高兩個(gè)電壓電位信號(hào)來存放分別代表“+”以及“-”的運(yùn)算控制指令。
27.如權(quán)利要求26所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)字信號(hào)譯碼器包含有一第一電壓比較器，電連接于該三重電位內(nèi)存單元與第一固定參考電壓V0，其用以當(dāng)由該數(shù)字內(nèi)存單元中所讀出的電壓電位信號(hào)為低電壓電位信號(hào)而小于該第一固定參考電壓V0時(shí)，發(fā)出一高電位電壓信號(hào)來代表“+”的運(yùn)算控制指令，以及當(dāng)該數(shù)字內(nèi)存單元中所讀出的電壓電位信號(hào)為高電壓電位信號(hào)而大于該第二固定參考電壓V1時(shí)，發(fā)出一低電位電壓信號(hào)來代表“-”的運(yùn)算控制指令。
28.如權(quán)利要求27所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該待處理數(shù)據(jù)儲(chǔ)存裝置用以儲(chǔ)存代表該輸出信號(hào)之振幅變化差值的m電位電壓信號(hào)。
29.如權(quán)利要求28所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該地址指針器包含有一行尋址器以及一列尋址器。
30.如權(quán)利要求28所述的數(shù)據(jù)處理系統(tǒng)，其特征在于，該數(shù)據(jù)處理單元包含一多重電位數(shù)據(jù)緩存器，電連接于該待處理數(shù)據(jù)儲(chǔ)存裝置，用以儲(chǔ)存以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)；以及一多重電位數(shù)據(jù)處理器，電連接于該多重電位數(shù)據(jù)緩存器與該多重電位信號(hào)譯碼器，其系用以根據(jù)分別代表“+”以及“-”的運(yùn)算控制指令的控制而對(duì)該多重電位數(shù)據(jù)緩存器中以m個(gè)電位的數(shù)據(jù)形式來存放的待處理數(shù)據(jù)進(jìn)行處理后，分別回存至該多重電位數(shù)據(jù)緩存器、送出該輸出信號(hào)。
全文摘要
本發(fā)明關(guān)于數(shù)據(jù)處理系統(tǒng),其中控制指令儲(chǔ)存裝置與待處理數(shù)據(jù)儲(chǔ)存裝置分別以多電位的數(shù)據(jù)形式來存放控制指令與待處理數(shù)據(jù),多重電位信號(hào)譯碼器用以從第一地址中讀取該n個(gè)電位數(shù)據(jù)形式的控制指令,解讀后,根據(jù)電位送出代表相對(duì)應(yīng)控制指令意義控制信號(hào)至數(shù)據(jù)處理單元,該數(shù)據(jù)處理單元,在自第二地址中讀取m個(gè)電位數(shù)據(jù)形式的待處理數(shù)據(jù)后,根據(jù)該控制信號(hào)的控制,對(duì)此數(shù)據(jù)進(jìn)行處理,而在得到結(jié)果后送出輸出信號(hào),而完成數(shù)據(jù)處理與信號(hào)輸出的功能。
文檔編號(hào)G11C7/00GK1378142SQ0111232
公開日2002年11月6日 申請(qǐng)日期2001年3月29日 優(yōu)先權(quán)日2001年3月29日
發(fā)明者楊武智 申請(qǐng)人:華邦電子股份有限公司