專利名稱：：磁－電阻性存儲(chǔ)器陣列的自測(cè)試的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及存儲(chǔ)器電路的測(cè)試，特別涉及磁-電阻性存儲(chǔ)器(MRAM)陣列的機(jī)內(nèi)自測(cè)度電路。在生產(chǎn)大而復(fù)雜的集成電路中一個(gè)重要的考慮是該電路的可測(cè)試性。由于制造時(shí)缺陷和不準(zhǔn)確性能影響集成電路的性能，所以重要的是在將其分配使用之前能測(cè)試制造的電路，使得故障IC被廢棄或者在某些情況下進(jìn)行校準(zhǔn)。通常這樣的測(cè)試由外電路執(zhí)行，但是如果測(cè)試電路包括在IC之內(nèi)則可提高測(cè)試的效率。這被稱作機(jī)內(nèi)自測(cè)試電路。以下參照文件描述在大規(guī)模集成電路中用于機(jī)內(nèi)自測(cè)試的某些技術(shù)。1．M.Abramovici,etal；DigitalSystemsTestingandTestableDesign；Chapter9:"Designfortestability"；Rockville,MD；ComputerSciencePress；19902．E.B.Eichelberger&T.W.Williams；"ALogicDesignStructureforLSITestability"；JournalofDesignAutomationandFaultTolerantComputing；Vol.2,pp165-178；May19783．5.Dasqupta,etal；"AvariationofLSSDanditsImplementationinDesignandTestPatternGenerationinVLSI"；Proc.IEEEITC；1982；pp63-66存儲(chǔ)器電路的機(jī)內(nèi)自測(cè)試可以是特別有益的，這是因?yàn)榭梢砸蟠罅康臏y(cè)試矢量來(lái)測(cè)試一個(gè)大的存儲(chǔ)器陣列，其可以包括對(duì)外電路的基本測(cè)試時(shí)間。一種用于例如DRAM和SRAM存儲(chǔ)陣列的測(cè)試程序被稱為模式測(cè)試，在此一個(gè)數(shù)據(jù)的預(yù)定模式(例如棋盤模式)被寫入到該陣列中，之后讀出該陣列，以確定檢索的數(shù)據(jù)是否與在先寫入的模式匹配。開(kāi)發(fā)的一種新形式的存儲(chǔ)器陣列稱磁隨機(jī)存取存儲(chǔ)器(MRAM)，其具有按陣列方式制造的具有許多千兆位的儲(chǔ)存容量的潛能。由于MRAM元件和陣列的結(jié)構(gòu)，其陣列大小和數(shù)據(jù)I/O結(jié)構(gòu)，已為SRAM和DRAM開(kāi)發(fā)的機(jī)內(nèi)自測(cè)試電路對(duì)于MRAM目的而言是不適用的或不充分的。按本發(fā)明原理，提供了一個(gè)用于磁-電阻性存儲(chǔ)器陣列集成電路的機(jī)內(nèi)自測(cè)試系統(tǒng)，包括第一電阻技術(shù)規(guī)格測(cè)試電路，連接到該存儲(chǔ)器陣列的位線，用于測(cè)試該存儲(chǔ)器陣列中每個(gè)存儲(chǔ)器單元的電阻，以確定其電阻是否處在預(yù)定的上下限度內(nèi)。最好電阻技術(shù)規(guī)格測(cè)試電路將由每個(gè)相應(yīng)的存儲(chǔ)器單元產(chǎn)生的信號(hào)與第一和第二預(yù)定的定時(shí)信號(hào)相比較，該預(yù)定的定時(shí)信號(hào)表示預(yù)定的存儲(chǔ)器單元電阻技術(shù)規(guī)格的上下限。在本發(fā)明的優(yōu)選方式中，電阻技術(shù)規(guī)格測(cè)試電路包括在該集成電路的讀出放大器電路中。該電阻技術(shù)規(guī)格測(cè)試電路可以包括電荷匯集電路，被配置來(lái)在測(cè)試時(shí)通過(guò)一個(gè)存儲(chǔ)器單元按讀出電流匯集電荷。可以連接一個(gè)閾值電路，以從該匯集元件提供一個(gè)二進(jìn)制位的輸出，和可以連接一個(gè)轉(zhuǎn)換電路，以便按照第一和第二預(yù)定定時(shí)信號(hào)提供該二進(jìn)制位輸出到該讀出放大器的一個(gè)掃描寄存器。然后該掃描寄存器的內(nèi)容被用來(lái)指示該存儲(chǔ)單元是否通過(guò)或不通過(guò)該電阻技術(shù)規(guī)格測(cè)試?？梢赃B接第二測(cè)試電路到存儲(chǔ)器陣列中存儲(chǔ)器單元的行并配置其來(lái)檢測(cè)相應(yīng)陣列行中短路存儲(chǔ)器單元和開(kāi)路行尋址線。最好第二測(cè)試電路包括一個(gè)布線-或電路，同存儲(chǔ)器陣列行連接的提供輸入和耦合到一個(gè)行誤差標(biāo)記寄存器以提供輸出，如果檢測(cè)了存儲(chǔ)器陣列中任何短路單元或開(kāi)路行尋址線，則該行誤差標(biāo)記寄存器進(jìn)行記錄。第三測(cè)試電路可連接到存儲(chǔ)器陣列的掃描寄存器和配置來(lái)將一預(yù)定數(shù)據(jù)模式寫入存儲(chǔ)器陣列，從存儲(chǔ)器陣列讀出數(shù)據(jù)，并將讀出數(shù)據(jù)同寫入的數(shù)據(jù)相比較。在本發(fā)明的優(yōu)選方式中，第三測(cè)試電路通過(guò)布線-或電路與第一測(cè)試電路連接，以便將其輸出組合到誤差標(biāo)記列寄存器。誤差標(biāo)記列寄存器可以用來(lái)記錄由存儲(chǔ)器陣列中每一行的第一和第三測(cè)試電路檢測(cè)的大量的誤差，以確定對(duì)于每個(gè)相應(yīng)行的誤差數(shù)是否大于一個(gè)預(yù)定的可允許數(shù)。按本發(fā)明還提供一個(gè)機(jī)內(nèi)自測(cè)試系統(tǒng)，用于具有存儲(chǔ)器單元陣列的磁-電阻性隨機(jī)存取存儲(chǔ)器(MRAM)集成電路，每個(gè)存儲(chǔ)器單元連接在該陣列的各個(gè)行線和列線之間，而讀出放大器連接到該陣列的列線，以便讀出儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)，以及連接的一個(gè)掃描寄存器接收讀出放大器的輸出，并對(duì)陣列中的存儲(chǔ)器單元提供輸入。機(jī)內(nèi)自測(cè)試系統(tǒng)包括第一測(cè)試電路，它包括一個(gè)連接到各個(gè)讀出放大器的電阻技術(shù)規(guī)格測(cè)試電路，用于測(cè)試存儲(chǔ)器陣列中每個(gè)存儲(chǔ)器單元的電阻，以確定其電阻是否處在預(yù)定的上下限內(nèi)。在此情況下機(jī)內(nèi)自測(cè)試系統(tǒng)還包括連接到存儲(chǔ)器陣列行線的第二測(cè)試電路，用于檢測(cè)相應(yīng)陣列行中的短路存儲(chǔ)器單元和開(kāi)路行尋址線。這種形式的機(jī)內(nèi)自測(cè)試系統(tǒng)還包括第三測(cè)試電路，連接到存儲(chǔ)器陣列的掃描寄存器和配置來(lái)將一個(gè)預(yù)定數(shù)據(jù)模式寫入該存儲(chǔ)器陣列，從存儲(chǔ)器陣列讀出數(shù)據(jù)，并將讀出的數(shù)據(jù)與寫入的數(shù)據(jù)相比較。優(yōu)選的機(jī)內(nèi)自測(cè)試系統(tǒng)形式還包括一個(gè)測(cè)試狀態(tài)機(jī)電路，它被連接來(lái)控制該第一，第二和第三測(cè)試電路，以便執(zhí)行在存儲(chǔ)器陣列上的相應(yīng)第一，第二和第三測(cè)試。最好由所說(shuō)測(cè)試狀態(tài)機(jī)電路產(chǎn)生第一和第二預(yù)定定時(shí)信號(hào)。按本發(fā)明另一形式，提供的一種方法用于對(duì)磁-電阻性隨機(jī)存取存儲(chǔ)器(MRAM)集成電路提供機(jī)內(nèi)自測(cè)試能力，該集成電路具有一個(gè)存儲(chǔ)器單元陣列，以及至少一個(gè)讀出放大器，用于讀出儲(chǔ)存在該存儲(chǔ)器單元中的數(shù)據(jù)。該方法包括步驟使用讀出放大器產(chǎn)生表示通過(guò)陣列中一個(gè)存儲(chǔ)器單元的讀出電流的電流信號(hào)；時(shí)間積分該電流信號(hào)并對(duì)其施加一個(gè)閾值以產(chǎn)生一個(gè)二進(jìn)制輸出；在第一和第二-時(shí)間取樣二進(jìn)制輸出；以及基于該第一和第二取樣的二進(jìn)制輸出登記該存儲(chǔ)器單元作為超過(guò)預(yù)定的電阻技術(shù)規(guī)格范圍。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)選實(shí)施例提供若干優(yōu)點(diǎn)。例如，普通存儲(chǔ)器測(cè)試將要求較長(zhǎng)的時(shí)間去測(cè)試每個(gè)將使MRAM測(cè)試成本相當(dāng)高的芯片?；赟RAM和DRAM芯片的機(jī)內(nèi)自測(cè)試可以用來(lái)減小測(cè)試時(shí)間，但局限于模式測(cè)試和不考慮MRAM陣列的專用測(cè)試要求。本發(fā)明的實(shí)施例使用存在在MRAM陣列中的寫數(shù)據(jù)和讀數(shù)據(jù)讀出電路去建立機(jī)內(nèi)自測(cè)試特性的寬范圍，其采用了MRAM數(shù)據(jù)的塊機(jī)構(gòu)優(yōu)點(diǎn)。掃描數(shù)據(jù)I/O寄存器用來(lái)儲(chǔ)存一個(gè)位誤差數(shù)據(jù)，其可以用來(lái)確定誤差數(shù)是否為可校正的ECC或者整個(gè)數(shù)據(jù)行是否需要標(biāo)記為BAD。應(yīng)用一個(gè)簡(jiǎn)單的機(jī)內(nèi)‘測(cè)試’狀態(tài)機(jī)操作時(shí)，本發(fā)明中的電路將為有效的MRAM陣列測(cè)試提供一個(gè)完整的測(cè)試范圍和誤差報(bào)告。該機(jī)內(nèi)自測(cè)試可以在制造測(cè)試時(shí)進(jìn)行和/或在重新格式化過(guò)程期間由用戶重復(fù)。本發(fā)明在下面僅借助例子通過(guò)優(yōu)選實(shí)施例說(shuō)明并參照以下附圖作更詳細(xì)描述，其中圖1為包括按本發(fā)明實(shí)施例的機(jī)內(nèi)自測(cè)試電路的一個(gè)MRAM陣列的系統(tǒng)方塊圖；圖2為說(shuō)明一個(gè)開(kāi)路行和短路MRAM元件測(cè)試電路的簡(jiǎn)化電路圖；圖3為一個(gè)Hi/LoMRMA元件電阻測(cè)試電路的電路圖，作為一個(gè)三元組取樣讀出放大器的部分；圖4為一個(gè)Hi/LoMRMA元件電阻測(cè)試電路的電路圖，作為單個(gè)取樣讀出放大器的部分；圖5為說(shuō)明一個(gè)Hi/LoMRMA元件電阻測(cè)試定時(shí)順序的定時(shí)圖；以及圖6為一列Hi/Lo電阻測(cè)試和模式測(cè)試布線-或電路的一個(gè)簡(jiǎn)化電路圖。在此公開(kāi)一種用于測(cè)試存儲(chǔ)器電路的方法和設(shè)備。在下列描述中，為解釋目的，陳述專用術(shù)語(yǔ)和專用實(shí)施細(xì)節(jié)。以全面理解本發(fā)明。但是，對(duì)于本專業(yè)技術(shù)人員而言，為實(shí)踐本發(fā)明，無(wú)需這些專門的細(xì)節(jié)，而這是顯而易見(jiàn)的。圖1按方塊圖方式表示一個(gè)MRAM系統(tǒng)100，按本發(fā)明的一個(gè)實(shí)施例，具有一個(gè)MRAM陣列102，和包括機(jī)內(nèi)自測(cè)試電路。行布線-或測(cè)試電路106連接到陣列102中存儲(chǔ)器元件的各個(gè)行的輸出線，這些存儲(chǔ)元件由行地址解碼器104按已知方式編碼。連接到陣列102的列測(cè)試電路用108表示，它包括一個(gè)Hi/Lo電阻技術(shù)規(guī)格測(cè)試器，一個(gè)模式測(cè)試電路和一個(gè)列布線-或輸出。配置該列測(cè)試電路108以向列誤差計(jì)數(shù)器110提供輸出。行測(cè)試電路106，列測(cè)試電路108和列誤差計(jì)數(shù)器110都連接到測(cè)試功能狀態(tài)機(jī)112，它也連接來(lái)啟動(dòng)控制該行地址解碼器104。本發(fā)明的優(yōu)選實(shí)施例包括幾個(gè)方面，例如能用來(lái)為MRAM存儲(chǔ)器陣列形成綜合性的機(jī)內(nèi)自測(cè)試系統(tǒng)。下面將詳細(xì)描述優(yōu)選實(shí)施例的各個(gè)方面，從而可弄清圖1電路功能的更多的理解。在圖2中表示一個(gè)簡(jiǎn)化的電路200，用于測(cè)試開(kāi)路行和短路的MRAM元件。電路200表示一個(gè)MRAM陣列202的一部分，包括每個(gè)連接在相應(yīng)列控制線204和行控制線206之間的磁-電阻存儲(chǔ)器單元210的格柵。三行表示在圖2陣列部分202中，系指行“n-1”,“n”和“n+1”，分別具有行電壓輸出Vn-1,Vn和Vn+1。行控制線206具有通過(guò)各自電流限制開(kāi)關(guān)212可控地可連接到地的輸入。開(kāi)關(guān)212按行地址輸入214控制，操作該行地址輸入用于選擇性地閉合開(kāi)關(guān)212，一次選擇一個(gè)。列控制線204提供電壓源VHC。各個(gè)布線-或電路晶體管216的控制柵極連接以從相應(yīng)行控制線206接收行電壓輸出(Vn-1,Vn和Vn+1)。在該例中布線-或晶體管包括PMOS晶體管，其每個(gè)具有連接到電壓源VH_tst的漏極。該布線-或晶體管216的源端共同連接到輸出端208-負(fù)載晶體管218的源端，例如一個(gè)其柵極由一個(gè)短路測(cè)試CLK信號(hào)控制的長(zhǎng)溝道晶體管的源端。該布線-或輸出端208還通過(guò)一個(gè)選擇切換晶體管220連接到一個(gè)誤差標(biāo)志寄存器222。該選擇切換晶體管220也由短路測(cè)試CLK信號(hào)控制。以下將描述檢測(cè)短路存儲(chǔ)器單元的電路200的工作，例如檢測(cè)211處的短路存儲(chǔ)器單元。陣列202的每行通過(guò)使用行地址輸入切換相應(yīng)電流限制開(kāi)關(guān)212將該行控制線206連接到地而順序地進(jìn)行選擇。行選擇與控制布線-或測(cè)試電路輸出的短路測(cè)試CLK輸入信號(hào)同步。選擇時(shí)，一個(gè)良好行將降低行電壓輸出(例如Vn+1)，同時(shí)一個(gè)邏輯‘1’電壓將出現(xiàn)在布線-或輸出端208上并傳送到行誤差標(biāo)記寄存器222。這是由于在一個(gè)良好行中的每個(gè)存儲(chǔ)器單元將具有足夠的電阻使得VHC列電壓不出現(xiàn)在該行控制線上。如果該行連接到一個(gè)很低電阻的MRAM單元(例如在211所示的短路的MRAM單元)，行電壓(Vn)將不降低到低于誤差測(cè)試電平，使得相應(yīng)的布線-或晶體管216保持“斷開(kāi)”。在此情況下，一個(gè)邏輯‘0’電壓將傳送到該行誤差標(biāo)志寄存器222。未選擇行將保持在高(-VHC)電壓，使得布線-或輸出電路將僅在由該行地址解碼器選擇的行上起作用。行誤差標(biāo)志寄存器222為每一個(gè)被測(cè)試的行儲(chǔ)存布線-或測(cè)試電路輸出的記錄，并且能例如構(gòu)成由短路測(cè)試CLK信號(hào)對(duì)每行進(jìn)行移位的移位寄存器。這樣行誤差標(biāo)記寄存器能提供一個(gè)誤差標(biāo)志輸出224，其指示那些行具有短路存儲(chǔ)器單元。如根據(jù)以上功能說(shuō)明可理解的，電路200將也檢測(cè)開(kāi)路(例如不連續(xù))的行線。例如可以利用以上檢測(cè)短路存儲(chǔ)器單元211的相同技術(shù)檢測(cè)例如在圖2中209處的開(kāi)路故障行線。圖3中說(shuō)明的電路300表示一個(gè)Hi/LoMRAM元件電阻測(cè)試電路302，與一個(gè)三元組取樣讀出放大器電路304一起。圖4說(shuō)明一個(gè)電路400，具有一個(gè)Hi/LoMRAM元件電阻測(cè)試電路402，與一個(gè)單獨(dú)取樣讀出放大器404一起。設(shè)計(jì)測(cè)試電路302和402用于存儲(chǔ)器元件數(shù)據(jù)檢索過(guò)程檢測(cè)超出設(shè)計(jì)技術(shù)規(guī)格的MRAM元件電阻值，例如檢測(cè)超出能由讀出放大器控制的存儲(chǔ)器元件電阻值的范圍。該電路通過(guò)產(chǎn)生一個(gè)依賴于MRAM元件的電阻的時(shí)間信號(hào)進(jìn)行工作。該MRAM元件時(shí)間信號(hào)同由測(cè)試支持電路(例如圖1中說(shuō)明的測(cè)試限定狀態(tài)機(jī)電路112)提供的一個(gè)參考時(shí)間信號(hào)相比較。如果MRAM元件是一個(gè)過(guò)低的電阻值，則由‘Lo’電阻元件產(chǎn)生的時(shí)間信號(hào)將具有一個(gè)早的轉(zhuǎn)變，通過(guò)將其對(duì)一個(gè)‘Lo’測(cè)試-參考時(shí)間信號(hào)作比較讀出該轉(zhuǎn)變。相反地，如果MRAM元件比一個(gè)電阻值高得多，則由‘Hi’電阻產(chǎn)生的時(shí)間信號(hào)將具有一個(gè)晚的轉(zhuǎn)變，該轉(zhuǎn)變通過(guò)對(duì)其作比較被傳送到一個(gè)‘Hi’測(cè)試-參考時(shí)間信號(hào)。該‘Hi’和‘Lo’測(cè)試結(jié)果儲(chǔ)存在為MRAM讀出放大器的一部分的一個(gè)掃描寄存器中?？梢栽O(shè)置測(cè)試邊緣去分類MRAM元件，該元件具有將導(dǎo)至MRAM讀出放大器出故障的電阻值。以下將更詳細(xì)地描述電路300和400的工作。參照?qǐng)D3，說(shuō)明的電路300包括一個(gè)讀出放大器電路304，用于從MRAM單元310讀出數(shù)據(jù)。MRAM單元310由MRAM電阻R_MRAM311與電容312并聯(lián)表示。而從讀出放大器電路觀點(diǎn)，該MRAM單元310代表一個(gè)單元，電阻311和特別是電容312的實(shí)際值受到為大陣列單元一部分的該單元的影響。在典型的MRAM儲(chǔ)存技術(shù)應(yīng)用中，電阻RMRAM311的標(biāo)稱值約為1MΩ，而電容312為0.5PF量級(jí)。MRAM單元310的一端連接到讀出放大器標(biāo)記VCOL的節(jié)點(diǎn)。而該單元310的另一端由讀出電壓Vsense供電。VCOL節(jié)點(diǎn)是在包括電流鏡晶體管314和316以及運(yùn)算放大器318的匹配晶體管電流鏡電路的輸入側(cè)。具體地，晶體管314的漏極連接到節(jié)點(diǎn)VCOL，而其源極連接到地。晶體管314的柵極連接到晶體管316的柵極，晶體管316的漏極和源極分別連接到標(biāo)記V1的節(jié)點(diǎn)和地。運(yùn)算放大器318使用一個(gè)R_ref信號(hào)作為對(duì)其正相輸入節(jié)點(diǎn)的輸入對(duì)電流鏡電路提供漏極電壓控制，而其反相輸入節(jié)點(diǎn)連接到VCOL，其輸出端連接到電流鏡晶體管314,316的柵極。實(shí)際上，為準(zhǔn)確讀出MRAM單元，輸入電壓Vsense是十分小的，例如約0.5伏量級(jí)，而使用R_ref輸入，在該單元另一側(cè)上的VCOL節(jié)點(diǎn)電壓維持在接近地電位的電平。電流鏡電路的功能是維持從節(jié)點(diǎn)V1通過(guò)晶體管316的電流與從節(jié)點(diǎn)VCOL通過(guò)晶體管的電流(或其一個(gè)已知倍數(shù))相同。按此方法，通過(guò)晶體管316的電流能用于測(cè)量MRAM單元電阻311。一個(gè)P型晶體管320連接在節(jié)點(diǎn)V1和電源電壓VDD之間，同時(shí)該晶體管320由一個(gè)復(fù)位信號(hào)控制。四個(gè)電路分支也連接到節(jié)點(diǎn)V1，在圖中表示為電路部分322,332,342和電阻測(cè)試電路302。電路部分322,324和326形成三元組取樣讀出放大器電路304部分，電路302包括MRAM元件Hi/Lo電阻測(cè)試電路，包括該電路的目的用于上述機(jī)內(nèi)自測(cè)試。為清楚起見(jiàn)，將描述三元組取樣讀出放大器的工作，以便提供對(duì)測(cè)試電路302工作的更好的理解。也可稱電路部分322,332和342為取樣信號(hào)電路(322)，取樣“1”電路(332)和取樣“0”電路(342)。取樣信號(hào)電路322具有一個(gè)連接在節(jié)點(diǎn)V1和信號(hào)匯集節(jié)點(diǎn)之間的通過(guò)晶體管324。該通過(guò)晶體管324由取樣信號(hào)輸入信號(hào)控制。該取樣信號(hào)電路322還具有一個(gè)連接在信號(hào)匯集節(jié)點(diǎn)和地之間的保持信號(hào)電容器326，晶體管324和電容326一起能像一個(gè)電壓匯集和取樣/保持電路那樣工作。另外的電路部分332和342的結(jié)構(gòu)類似。具體地，取樣“1”電路332有一個(gè)通過(guò)晶體管334，其能選擇性地將節(jié)點(diǎn)V1連接到保持“1”匯集和保持電容336，或?qū)⒐?jié)點(diǎn)V1與保持“1”匯集和保持電容336隔離。取樣“0”電路342也有一個(gè)通過(guò)晶體管344和一個(gè)匯集和保持電容器346。晶體管334和344分別由取樣“1”輸入和取樣“0”輸入控制。取樣信號(hào)電路322的匯集節(jié)點(diǎn)通過(guò)一個(gè)移位晶體管328連接到運(yùn)算放大器350的正相輸入端。類似地，電路部分332和342的匯集節(jié)點(diǎn)通過(guò)相應(yīng)的移位晶體管338和348均連接到運(yùn)算放大器的反相輸入端。移位晶體管328,338和348均由移位到比較器信號(hào)控制。運(yùn)算放大器輸出端通過(guò)另一移位晶體管352連接到一個(gè)移位寄存器354。運(yùn)算放大器350的輸出由一個(gè)比較器時(shí)鐘輸入信號(hào)控制，而移位晶體管352由移位到輸出寄存器信號(hào)控制。移位寄存器354包括按已知方式連接的弱反饋連接反向器356和358，并被用來(lái)儲(chǔ)存運(yùn)算放大器350的輸出。基本地，運(yùn)算放大器350像一個(gè)比較器那樣工作，比較出現(xiàn)在正相和反相輸入端上的信號(hào)電平，并因此提供一個(gè)輸出，該輸出驅(qū)動(dòng)寄存器354到指示MARM單元讀出狀態(tài)的“1”或“0”狀態(tài)。以下將對(duì)此作更詳細(xì)的描述。三元組取樣讀出放大器電路304是一個(gè)數(shù)據(jù)破壞性的電路，在讀出過(guò)程中它破壞由MRAM單元儲(chǔ)存的數(shù)據(jù)。因此，在數(shù)據(jù)讀出后，數(shù)據(jù)必須寫回到該讀出的單元，如果該數(shù)據(jù)是由MRAM陣列保持的話。在開(kāi)始復(fù)位讀出放大器操作的狀態(tài)時(shí)，施加Reset信號(hào)以導(dǎo)通晶體管320，由此將節(jié)點(diǎn)V1引向電源電壓VDD。此時(shí)認(rèn)定取樣信號(hào)輸入，導(dǎo)通晶體管324。這就允許匯集和保持電容器326充電到VDD。復(fù)位晶體管320保持一個(gè)時(shí)間周期以允許匯集電容器充電，這是可以完成的，但另一方面MRAM陣列被編址同時(shí)允許通過(guò)所選擇的MRAM單元310電流達(dá)到穩(wěn)定狀態(tài)(長(zhǎng)達(dá)數(shù)微秒)。之后對(duì)于讀出放大器操作的第一信號(hào)取樣狀態(tài)復(fù)位晶體管320斷開(kāi)。復(fù)位晶體管320保持脫離整個(gè)取樣操作。在讀出放大器取樣操作第一階段期間，取樣信號(hào)輸入保持一預(yù)定取樣周期。此時(shí)通過(guò)晶體管316的電流已達(dá)到反映通過(guò)MRAM單元的電流正被讀出的穩(wěn)定狀態(tài)。通過(guò)MRAM單元310的電流當(dāng)然與其電阻有關(guān)，其依次由儲(chǔ)存在該單元中的數(shù)據(jù)的狀態(tài)控制。例如，如果數(shù)據(jù)“0”儲(chǔ)存在MRAM單元中，電阻值R_MRAM可按比例地高于一個(gè)中值阻值(例如按總量的5％-20％)。通過(guò)晶體管316的電流與R_MRAM電阻有關(guān)，并因此對(duì)于如果MRAM單元儲(chǔ)存一個(gè)“1”的情況將大于如果其儲(chǔ)存一個(gè)“0”的情況。通過(guò)晶體管316的電流隨復(fù)位晶體管320斷開(kāi)和取樣信號(hào)晶體管324接通而從電容器326提取。由此在取樣周期電容器326匯集通過(guò)晶體管316提取的電流，直到通過(guò)晶體管324斷開(kāi)為止。隨著晶體管324斷開(kāi)，匯集的電壓電平由電容器326保持，并表示由MRAM單元310儲(chǔ)存的數(shù)據(jù)。為確定電容器326上的電壓電平是否表示數(shù)據(jù)“1”或數(shù)據(jù)“0”，三元組取樣讀出放大器產(chǎn)生一個(gè)比較電壓。該比較電壓由寫入一個(gè)“1”到MRAM單元310(由此破壞了在先儲(chǔ)存的數(shù)據(jù))和取樣R_MRAM電阻值產(chǎn)生。然后寫入一個(gè)“0”到該單元并再行取樣。從已知的“1”和“0”單元狀態(tài)得到的取樣組合到一個(gè)“平均”值中，此值被用來(lái)對(duì)信號(hào)取樣作比較。以下將更詳細(xì)地描述這個(gè)過(guò)程。在讀出放大器取樣操作的第二階段期間，一個(gè)數(shù)據(jù)“1”寫入到MRAM單元310。之后，取樣“1”信號(hào)被認(rèn)定導(dǎo)通晶體管334于一個(gè)復(fù)位周期，以及晶體管320導(dǎo)通以將匯集電容器336充電到VDD，之后晶體管334保持接通于一個(gè)后續(xù)取樣周期。在該取樣周期電容器3361C集通過(guò)電流鏡晶體管316提取的電流，電容器336上最后的電壓電平由此表示在已知“1”狀態(tài)的R_MRAM的電阻。一旦在該第二狀態(tài)取樣周期的結(jié)果時(shí)刻晶體管334斷開(kāi)，“1”電壓由電容器336保持。類似地，在該讀出放大器取樣操作的第三階段，一個(gè)數(shù)據(jù)“0”寫到MRAM單元310。之后，取樣“0”信號(hào)被認(rèn)定導(dǎo)通晶體管344于一個(gè)復(fù)位周期，以及晶體管320導(dǎo)通以將匯集電容器346充電到VDD，之后晶體管344保持接通于一個(gè)后續(xù)取樣周期。在該取樣周期電容器346匯集通過(guò)電流鏡晶體管316提取的電流，電容器346上最后的電壓電平由此表示在已知“0”狀態(tài)的R_MRAM的電阻。一旦在該第三狀態(tài)取樣周期結(jié)束時(shí)刻晶體管344斷開(kāi)，“0”電壓由電容器346保持。在該三個(gè)取樣狀態(tài)之后，匯集和保持電容器326,336和346分別保持分別表示MRAM單元310的讀出的初始儲(chǔ)存的數(shù)據(jù)，一個(gè)已知的讀出數(shù)據(jù)“1”和一個(gè)已知的讀出數(shù)據(jù)“0”的電壓電平。之后通過(guò)晶體管328,338和348由認(rèn)定移位到比較器信號(hào)導(dǎo)通。由于電路部分332和342的輸出都連接到運(yùn)算放大器350的反相輸入節(jié)點(diǎn)，所以在認(rèn)定移位到比較器輸入之后最后的電壓電平是已知“1”和已知“0”電壓電平的“平均”。該“平均”電壓電平表示為VR/2，而由信號(hào)匯集和保持電容器326儲(chǔ)存的電壓表示為Vsig。根據(jù)比較器時(shí)鐘輸入到運(yùn)算放大器350的認(rèn)定，運(yùn)算放大器提供表示輸入Vsig和VR/2比較的輸出。例如，如果信號(hào)電壓電平Vsig大于“平均”電壓電平VR/2，運(yùn)算放大器350的輸出是一個(gè)相對(duì)高的電壓。相反如果Vsig小于VR/2，則運(yùn)算放大器輸出相對(duì)低的電壓。之后認(rèn)定移位到輸出寄存器信號(hào)，導(dǎo)至晶體管352導(dǎo)通，由此允許運(yùn)算放大器350輸出去驅(qū)動(dòng)寄存器單元354。因此，如果運(yùn)算放大器350的輸出相對(duì)低，則寄存器單元儲(chǔ)存一個(gè)數(shù)據(jù)“1”(寄存器單元輸出Reg_out是在反相器356的輸出)。如果運(yùn)算放大器350的輸出相對(duì)高，則寄存器單元354的儲(chǔ)存的輸出是一個(gè)數(shù)據(jù)“0”。寄存器單元354的結(jié)構(gòu)使得借助于一個(gè)弱反饋反相器358將保持儲(chǔ)存在此的值，直到提供給寄存器的一個(gè)輸入使該反相器358超負(fù)荷。Hi/LoMRAM單元電阻測(cè)試電路302也連接到節(jié)點(diǎn)V1，并且使用通過(guò)晶體管316反映的電流作為輸入。該測(cè)試電路302使用兩個(gè)輸入操作，該兩個(gè)輸入是從參照?qǐng)D1的測(cè)試FSM電路112提供的。第一輸入是一個(gè)列測(cè)試啟動(dòng)信號(hào)，該信號(hào)控制一個(gè)通過(guò)晶體管360。通過(guò)晶體管360將測(cè)試電路302連接到節(jié)點(diǎn)V1，并且受列測(cè)試啟動(dòng)信號(hào)控制，以便有選擇性地將測(cè)試匯集和保持電容器362連接到節(jié)點(diǎn)V1或同節(jié)點(diǎn)V1斷開(kāi)。晶體管360和電容器362的匯集和保持操作一般類似于電路部分322,332,342的等效功能的操作。但是，測(cè)試電路302和電路部分322,332和342是分開(kāi)操作的，因此除取樣通過(guò)晶體管324,334和344外晶體管360接通(或者相反也一樣)，使讀出放大器取樣功能不影響測(cè)試電路302的工作。測(cè)試電路302按兩個(gè)分開(kāi)的階段工作，其一用于確定單元電阻R_MRAM是否過(guò)高和另一確定其是否過(guò)低。測(cè)試電路302的工作原理在于將用于因電流通過(guò)晶體管316的電荷匯集達(dá)到預(yù)定電壓電平所要求的時(shí)間同預(yù)定時(shí)間極限相比較。一個(gè)反相器364連接到電容器362的匯集節(jié)點(diǎn)，并以閾值器件模式工作來(lái)設(shè)置該預(yù)定的電壓電平。反相器364的輸出通過(guò)一個(gè)通過(guò)晶體管366連接到用來(lái)儲(chǔ)存一個(gè)比較結(jié)果的移位寄存器單元354。對(duì)通過(guò)晶體管366的輸入信號(hào)列測(cè)試參考是用來(lái)應(yīng)用上述預(yù)定時(shí)間極限。一個(gè)復(fù)位晶體管368連接在寄存器單元354的輸入節(jié)點(diǎn)和地之間，其能夠例如由用于晶體管320的反相的復(fù)位信號(hào)控制，以便在測(cè)試開(kāi)始時(shí)初始化寄存器單元354到一個(gè)已知的狀態(tài)。在測(cè)試電路302的第一測(cè)試階段時(shí)期，開(kāi)始認(rèn)定復(fù)位和列測(cè)試啟動(dòng)信號(hào)，使電容器362能充電到接近電源電壓VDD的電平。這樣復(fù)位晶體管320斷開(kāi)，而電容器362兩端的電壓被允許來(lái)按照通過(guò)晶體管316的電流匯集電荷(其反比于測(cè)量的電阻R_MRAM。通常，如果電阻R_MRAM相對(duì)低，則在電荷匯集期間反相器364輸入端上的電壓比R_MRAM相對(duì)高的情況將更快地達(dá)到該反相器的轉(zhuǎn)換閾值。測(cè)試的第一階段是確定反相器的輸出是否使一個(gè)轉(zhuǎn)換過(guò)早，從而指示一個(gè)R_MRAM值過(guò)低。測(cè)試的第二階段確定該反相器的輸出是否使一個(gè)轉(zhuǎn)換先于其過(guò)晚，這指示R_MRAM值并不過(guò)高。如果MRAM單元通過(guò)第一階段測(cè)試僅執(zhí)行第二測(cè)試階段。為了增進(jìn)測(cè)試過(guò)程更好的理解，參見(jiàn)圖5是有用的，它是說(shuō)明來(lái)自測(cè)試電路302的相關(guān)信號(hào)電平的相對(duì)定時(shí)的定時(shí)圖。圖5表示指示其相對(duì)定時(shí)的若干電壓信號(hào)表示。輸入復(fù)位信號(hào)指示在502,MRAM陣列尋址輸入指示在504，而列測(cè)試啟動(dòng)信號(hào)指示在506。對(duì)于在技術(shù)規(guī)格極限之內(nèi)的反相器364的輸出Comp_out的轉(zhuǎn)換的時(shí)間范圍指示在508。時(shí)間范圍的較低端是時(shí)間tL，而如果在測(cè)試期間對(duì)于一個(gè)給定的MRAM單元的Comp_out的轉(zhuǎn)換出現(xiàn)在tL之前，則該單元被認(rèn)為具有過(guò)低的電阻R_MRAM值。時(shí)間范圍的較高端是時(shí)間tH，而如果在測(cè)試期間對(duì)于一個(gè)給定的MRAM單元的Comp_out的轉(zhuǎn)換出現(xiàn)在tH之后，則該單元被認(rèn)為具有過(guò)高的電阻R_MRAM值。如在510所指示的，為了測(cè)試R_MRAM是否過(guò)低，控制列測(cè)試參考信號(hào)使晶體管366在時(shí)間tL斷開(kāi)。在此情況下，晶體管366如在圖中所示的對(duì)于在時(shí)間tL之前的一個(gè)周期保持導(dǎo)通狀態(tài)。僅需認(rèn)定列測(cè)試參考的時(shí)間長(zhǎng)度對(duì)于反相器364的輸出Comp_out是充分的，以便驅(qū)動(dòng)寄存器單元354。按照該測(cè)試階段，如果電阻R_MRAM在指定范圍內(nèi)，下列效果將出現(xiàn)ⅰ)通過(guò)晶體管314和316的電流是在可接受的范圍之內(nèi)；ⅱ)在電容器362的匯集節(jié)點(diǎn)上的電壓在可接受的程度上從VDD減弱；以及ⅲ)在時(shí)間tL之前，反相器輸出Comp_out不從低到高驅(qū)動(dòng)；以及如此ⅳ)隨時(shí)間tL儲(chǔ)存在寄存器單元354中的值與使用晶體管368預(yù)置的該值保持相同(即對(duì)于時(shí)間＞tL,Reg_out=“1”；以及ⅴ)由于在時(shí)間tL晶體管366斷開(kāi)，任何在tL之后在Comp_out出現(xiàn)的轉(zhuǎn)換不影響該寄存器輸出Reg_out。因此，對(duì)于具有電阻值R_MRAM高于指定較低極限的MRAM單元310，在列測(cè)試參考信號(hào)已被驅(qū)動(dòng)成低電平(即在tL之后)之后，寄存器單元輸出Reg_out為“1”。在MRMA單元具有符合較低極限技術(shù)規(guī)格電阻的情況下，對(duì)于Comp_out和Reg_out信號(hào)表示例子分測(cè)表示在512和514。如果MRAM單元電阻過(guò)高，則在第一測(cè)試階段得到和可接受單元相同的測(cè)試輸出。因此如果在第一測(cè)試階段MRAM單元通過(guò)測(cè)試。則就需要執(zhí)行第二階段測(cè)試的確定R_MRAM是否過(guò)高。如果第一階段測(cè)試MRAM單元出現(xiàn)故障，則沒(méi)有必要繼續(xù)測(cè)試，因?yàn)橐粋€(gè)單元已經(jīng)出現(xiàn)故障，而且任何情況下不具有過(guò)高和過(guò)低的電阻。然而，為了過(guò)程的一致性，任何情況下可執(zhí)行第二階段，而結(jié)果可以不管。另一方面，如果電阻R_MRAM低于指定范圍，則下列效果將出現(xiàn)ⅰ)通過(guò)晶體管314和316的電流高于可接受范圍；ⅱ)在電容器362的匯集節(jié)點(diǎn)的電壓快于可接受的程度從VDD減弱；以及ⅲ)因此在較低時(shí)間極限tL之前，反相器輸出Comp_out從低到高被驅(qū)動(dòng)；以及如此ⅳ)在通過(guò)晶體管在時(shí)間tL閉合之前，通過(guò)打開(kāi)通過(guò)晶體管366驅(qū)動(dòng)輸入高電平到寄存器單元354；以及ⅴ)在時(shí)間tL斷開(kāi)晶體管366之后，寄存器輸出Reg_out為“0”，其不同于預(yù)置的“1”值。因此，對(duì)于具有電阻值R_MRAM低于指定較低極限的MRAM單元310，在列測(cè)試參考信號(hào)已被驅(qū)動(dòng)為低電平(即在tL后)之后，寄存器單元輸出Reg_out為“0”。在MRAM單元具有不符合較低極限技術(shù)規(guī)格電阻的情況下，對(duì)于Comp_out和Reg_out信號(hào)表示例子分別表示在516和518。如在520所指示的，為了測(cè)試R_MRAM是否過(guò)高，控制列測(cè)試參考信號(hào)，使晶體管366在時(shí)間tH斷開(kāi)。在此情況下如圖中所示晶體管366在時(shí)間tH前一周期保持導(dǎo)通狀態(tài)。僅需認(rèn)定列測(cè)試參考的時(shí)間長(zhǎng)度對(duì)于反相器364的輸出Comp_out是充分的，以便驅(qū)動(dòng)寄存器單元354。如在522所指示的，對(duì)于第二階段電阻技術(shù)規(guī)格測(cè)試，如果MRAM單元電阻在低于上限技術(shù)規(guī)格極限內(nèi)，則Comp_out信號(hào)轉(zhuǎn)換將出現(xiàn)在tL-tH時(shí)間周期內(nèi)。這樣當(dāng)認(rèn)定列測(cè)試參考信號(hào)520時(shí)，如在524所見(jiàn)到的，反相的輸出將驅(qū)動(dòng)寄存器單元354的開(kāi)始高電平的Reg_out輸出到低(“0”)電平。對(duì)于MRAM單元電阻過(guò)高的情況，在通過(guò)晶體管366斷開(kāi)之前，Comp_out轉(zhuǎn)換不出現(xiàn)，因此在那種情況(參見(jiàn)圖5中526和528)下，Reg_out保持在高(“1”)電平。結(jié)果，具有電阻過(guò)高的MRAM單元隨著第二階段測(cè)試將恢復(fù)Reg_out=“1”。在另一方面，具有電阻低于指定上限極限的MRAM單元將恢復(fù)Reg_out=“0”的第二階段測(cè)試結(jié)果。組合第一和第二階段測(cè)試，就能判斷MRAM單元作為具有可接受的電阻，僅僅只要第一測(cè)試結(jié)果恢復(fù)Reg_out(1)=“1”和第二測(cè)試結(jié)果恢復(fù)Reg_out(2)=“0”相與。第一和第二階段測(cè)試結(jié)果的任何其他組合指出測(cè)試中的MRAM單元的電阻值是不可接受的，作為超出可允許的電阻技術(shù)規(guī)格。測(cè)試結(jié)果能用測(cè)試FSM112(圖1)或使用簡(jiǎn)單的邏輯電路(未示)對(duì)預(yù)定可接受結(jié)果進(jìn)行比較。也還可以通過(guò)圖1中所示的列誤差計(jì)數(shù)器110對(duì)在MRAM陣列的給定列中的單元計(jì)算測(cè)試結(jié)果。圖4說(shuō)明一個(gè)單個(gè)取樣MRMA讀出放大器電路400，其包括用于高和低電阻技術(shù)規(guī)格測(cè)試的設(shè)備。該單取樣讀出放大器電路的基本工作依賴于具有預(yù)置容差的一個(gè)基準(zhǔn)電路，該容差是用來(lái)對(duì)讀出的MRAM單元進(jìn)行比較。以下將描述電路400的詳細(xì)的工作情況。該單取樣讀出放大器電路400包括兩個(gè)主電路部分一個(gè)基準(zhǔn)電路450和一個(gè)信號(hào)電路402。如圖4中所見(jiàn)到的，該基準(zhǔn)電路和信號(hào)電路通常結(jié)構(gòu)相似，并且每一個(gè)包括一個(gè)前置放大器級(jí)和一個(gè)比較器級(jí)。該單取樣讀出電路400使用一個(gè)緩沖直接注入前置放大器級(jí)，與上述在三元取樣讀出電路中應(yīng)用的電流鏡級(jí)不大相同。關(guān)于信號(hào)電路402，被讀出的MRAM單元(410)在運(yùn)算放大器414的負(fù)輸入端連接到該讀出電路。如上所述，該MRAM單元可以考慮為一個(gè)電阻性元件R_MRAM(陣列)411同一個(gè)容性元件412并聯(lián)。連接運(yùn)算放大器414的正輸入端用于接收一個(gè)R_ref控制信號(hào)，正如以前描述的讀出電路那樣，其可以用來(lái)控制該直接注入晶體管416的偏置。晶體管416將前置放大器級(jí)連接到信號(hào)電路402的比較器級(jí)的標(biāo)記為SIG1的輸入節(jié)點(diǎn)。基準(zhǔn)電路450的前置放大器級(jí)結(jié)構(gòu)上與信號(hào)電路402相同。MRAM單元460連接到控制直接注入晶體管466的偏置的運(yùn)算放大器464。然而，在基準(zhǔn)電路中，MRAM單元460不是一個(gè)MRAM陣列儲(chǔ)存單元，而是一個(gè)專門提供來(lái)用于基準(zhǔn)比較的MRAM單元。MRAM單元460具有正常MRAM電阻值的一個(gè)電阻性元件R_MRMA(基準(zhǔn))416?；鶞?zhǔn)MRAM單元最好按照與在讀出的陣列中的MRAM單元相同的方法制造，這將便于電容值412和462的匹配。直接注入晶體管466將基準(zhǔn)MRAM單元連接到標(biāo)記為REF1的基準(zhǔn)電路比較器級(jí)的輸入節(jié)點(diǎn)。再參照信號(hào)電路402，比較器級(jí)的輸入端具有一個(gè)連接在該輸入節(jié)點(diǎn)SIG1和地之間的匯集電容器420。輸入節(jié)點(diǎn)SIG1還有一個(gè)連接到它的復(fù)位電路，按P型晶體管418連接在SIG1和電壓源VDD之間，并受一個(gè)復(fù)位信號(hào)控制的方式。而且節(jié)點(diǎn)SIG1連接到第一反相器422的輸入端。第一反相器422的輸出端連接到第二反相器424的輸入端。第二反相器的輸出端對(duì)標(biāo)記SIG2的比較器級(jí)提一個(gè)輸出節(jié)點(diǎn)。信號(hào)電路的輸出節(jié)點(diǎn)SIG2通過(guò)一個(gè)邏輯門通過(guò)晶體管430連接到寄存器單元440的輸入端，寄存器單元440通常等效于上述電路300的寄存器單元354。如下所述，邏輯門通過(guò)晶體管430由基準(zhǔn)電路450的輸出控制?；鶞?zhǔn)電路450的比較器級(jí)的結(jié)構(gòu)和信號(hào)電路的比較器級(jí)的基本相同。具體地，基準(zhǔn)電路比較器級(jí)的輸入節(jié)點(diǎn)REF1連接到匯集電容器470，復(fù)位晶體管468，以及第一反相器472的輸入端。第一反相器472的輸出端提供對(duì)第二反相器474的輸入端。第二反相器474的輸出端通過(guò)由運(yùn)行控制信號(hào)控制的通過(guò)晶體管476在節(jié)點(diǎn)REF2提供基準(zhǔn)電路450的輸出端。輸出節(jié)點(diǎn)REF2控制上述邏輯門通過(guò)晶體管430。如所陳述的，寄存器單元440一般和上述寄存器單元354具有相同結(jié)構(gòu)，有一個(gè)儲(chǔ)存器反相器442和弱反饋反相器444。在此情況下，通過(guò)由復(fù)位信號(hào)控制的復(fù)位上拉晶體管446寄存器單元可按一個(gè)預(yù)定狀態(tài)配置。單取樣讀出電路400工作有點(diǎn)像一個(gè)在信號(hào)電路402和基準(zhǔn)電路450之間的信號(hào)跑道?；鶞?zhǔn)電路450控制通過(guò)晶體管430，并且如果信號(hào)電路402“獲勝”跑道，則在通過(guò)晶體管430斷開(kāi)之前在SIG2的輸出能改變寄存器單元440的狀態(tài)。另一方面，如果基準(zhǔn)電路450“獲勝”，則在該寄存器單元改變之前晶體管430斷開(kāi)。在讀出過(guò)程開(kāi)始時(shí)，電容器420和470的匯集節(jié)點(diǎn)SIG1和REF1兩者由脈沖控制信號(hào)復(fù)位基本提升到電壓VDD。通過(guò)上拉其輸入為高電平也具有復(fù)位寄存器單元440的效果，由此提供了寄存器單元輸出Reg_out=“0”的初始狀態(tài)。通過(guò)晶體管476由認(rèn)定運(yùn)行信號(hào)保持打開(kāi)，而同時(shí)讀出電路處于工作狀態(tài)。斷開(kāi)運(yùn)行信號(hào)為的是以下將進(jìn)一步描述的機(jī)內(nèi)自測(cè)試。隨著REF1和SIG1節(jié)點(diǎn)充電到VDD，輸出節(jié)點(diǎn)REF2和SIG2也為高電平，這意味著邏輯門通過(guò)晶體管430打開(kāi)和寄存器輸出Reg_out保持低電平(邏輯“0”)。當(dāng)復(fù)位信號(hào)斷開(kāi)時(shí)，預(yù)充電的電容420和470開(kāi)始通過(guò)各自的R_MRAM電阻元件411和461由放電電流匯集電荷。當(dāng)匯集節(jié)點(diǎn)SIG1的電壓達(dá)到第一反相器422的閾值電壓時(shí)，該反相器的輸出將改變，致使輸出節(jié)點(diǎn)SIG2從初始邏輯“1”狀態(tài)改變到邏輯“0”狀態(tài)。發(fā)生轉(zhuǎn)換的時(shí)間取決于匯集電容器420的電容量，同時(shí)也取決于受陣列電阻R_MRAM411影響的匯集速率。R_MRAM411的值按其儲(chǔ)存狀態(tài)而可變化，因此陣列MRAM單元410的狀態(tài)影響SIG2轉(zhuǎn)換的定時(shí)。由于基準(zhǔn)電路450結(jié)構(gòu)類似于信號(hào)電路402，所以輸出節(jié)點(diǎn)REF2的初始狀態(tài)也是邏輯“1”。REF2從邏輯“1”到邏輯“0”狀態(tài)的轉(zhuǎn)換的定時(shí)受基準(zhǔn)MRAM單元460的電容470和電阻R_MRAM461的影響?；鶞?zhǔn)單元460是不可能編程的，就像陣列的MRAM單元那樣，并且電阻461的值由此是固定的。電容器470的電容量值也是固定的，就像電容器420的值那樣。因此，輸出節(jié)點(diǎn)SIG2和REF2的轉(zhuǎn)換的相對(duì)定時(shí)對(duì)于給定的電容器420和470的值由編程電阻R_MRAM(陣列)411控制。電容器420和470的相對(duì)值可以這樣選擇，使得對(duì)于MRAM單元410第一狀態(tài)，SIG2的轉(zhuǎn)換發(fā)生在REF2之前，而對(duì)于單元410的第二狀態(tài)，SIG2的轉(zhuǎn)換發(fā)生在REF2之后。這意味著在單元410的第一狀態(tài)，SIG2的轉(zhuǎn)換導(dǎo)至寄存器輸出Reg_out從“0”到“1”轉(zhuǎn)換，而對(duì)于單元410的第二狀態(tài)，Reg_out保持在邏輯“0”。這樣讀出的MRAM單元的狀態(tài)由寄存器單元輸出Reg_out來(lái)指示。將要指出的是，這種讀出方案不是數(shù)據(jù)破壞性的，就像在三元組取樣讀出過(guò)程的情況那樣。對(duì)于單取樣讀出電路400的情況，使用單個(gè)通過(guò)晶體管480可以增加高/低電阻技術(shù)規(guī)格測(cè)試的功能度。該測(cè)試通過(guò)晶體管480在節(jié)點(diǎn)REF2將一個(gè)控制輸入列測(cè)試基準(zhǔn)連接到邏輯門晶體管430的柵極。測(cè)試晶體管480通過(guò)另一控制信號(hào)列測(cè)試啟動(dòng)導(dǎo)通或斷開(kāi)。列測(cè)試基準(zhǔn)和列測(cè)試啟動(dòng)兩控制信號(hào)由控制電路提供，例如參照?qǐng)D1中的測(cè)試FSM12。控制信號(hào)列測(cè)試啟動(dòng)和運(yùn)行信號(hào)使得晶體管476和480中之一個(gè)同時(shí)導(dǎo)通。這意味著當(dāng)晶體管480導(dǎo)通時(shí)，節(jié)點(diǎn)REF2受列測(cè)試基準(zhǔn)信號(hào)控制沒(méi)有來(lái)自基準(zhǔn)電路450的干擾。如下列所描述的，控制列測(cè)試基準(zhǔn)信號(hào)以確定R_MRAM(陣列)電阻411是否在指定的極限內(nèi)。隨著測(cè)試晶體管480起動(dòng)，對(duì)于控制列測(cè)試基準(zhǔn)信號(hào)確定R_MRAM是否在技術(shù)規(guī)格中的測(cè)試過(guò)程類似于上述控制電路302中的晶體管366的過(guò)程。在信號(hào)電路402的一讀出周期期間施加第一測(cè)試脈沖以確定該單元電阻是否過(guò)低。該第一脈沖的結(jié)束相應(yīng)于SIG2的轉(zhuǎn)換的定時(shí)，其是在可接受性的下限上，因此相應(yīng)于單元電阻的一個(gè)較低的指定的極限。如果，隨第一測(cè)試脈沖，輸出Reg_out保持在“0”，則將判定元件411的電阻大于指定的下限。這樣，在電路402的另一讀出周期第二測(cè)試脈沖施加到該列測(cè)試基準(zhǔn)信號(hào)。定時(shí)第二測(cè)試脈沖的結(jié)束以便與SIG2的轉(zhuǎn)換的定時(shí)相一致，其是在可接受性的上限上，因此相應(yīng)于單元電阻的一個(gè)較高的指定的極限。如果，隨第二測(cè)試脈沖，輸出Reg_out已改變到“1”，則將判定元件411的電阻小于指定的上限。這樣，如果第一測(cè)試周期的結(jié)果是Reg_out=“0”和第二測(cè)試周期的結(jié)果是Reg_out=“1”，則MRAM單元410被確定為具有一正常的電阻值，這個(gè)值是在指定的可接受的極限內(nèi)。如上所述當(dāng)參照?qǐng)D5的定時(shí)圖，相對(duì)定時(shí)可容易地?cái)喽āＴ趫D3和4中說(shuō)明的電路以及以上所描述的都是模擬讀出放大器的特定例子，該放大器是配置來(lái)按本發(fā)明的具體實(shí)施例執(zhí)行Hi/Lo電阻測(cè)試，而這種讀出Hi和Lo電阻的方法還將同另外類型讀出放大器工作。具體地，展望用于讀出Hi和Lo電阻極限的所描述的技術(shù)可應(yīng)用到任何匯集讀出放大器，包括模擬和數(shù)字讀出放大器。第三組機(jī)內(nèi)自測(cè)試是普通的模式測(cè)試。全部“1”，全部“0”，交替“0”-“1”和“1”-“0”的模式寫到MRAM陣列然后從其讀出。模式寫進(jìn)全部陣列中并一行接一行地讀出。在行讀出過(guò)程期間，該模式值被認(rèn)定作為對(duì)一個(gè)異或電路的輸入并對(duì)由讀出放大器檢測(cè)的值進(jìn)行比較，結(jié)果儲(chǔ)存在讀出放大器數(shù)據(jù)I/O掃描寄存器中。由Hi/Lo電阻測(cè)試或由模式測(cè)試檢測(cè)的誤差儲(chǔ)存在讀出放大器數(shù)據(jù)I/O掃描寄存器中。如果已檢測(cè)到一個(gè)或多個(gè)誤差，則對(duì)整行將報(bào)告一個(gè)誤差標(biāo)志。在圖6中表示的電路600是用來(lái)監(jiān)視所有讀出放大器數(shù)據(jù)I/O掃描寄存器和將數(shù)據(jù)和一個(gè)布線-或電路相組合。表示兩個(gè)路徑，以將讀出放大器數(shù)據(jù)I/O掃描寄存器連接到該布線-或電路，一個(gè)路徑通過(guò)一個(gè)反相器和一條直線連接計(jì)算上述電阻技術(shù)規(guī)格測(cè)試報(bào)告的誤差的模式。所示電路600有兩個(gè)讀出放大器掃描寄存器單元602和604，它們按移位寄存器方式設(shè)置并由移位時(shí)鐘信號(hào)SCLK和SCLKB計(jì)時(shí)。第一掃描寄存器602從MRAM讀出放大器電路，例如單個(gè)或三元組取樣讀出放大器接收輸入，所說(shuō)取樣讀出放大器是上述分別與圖4和3相關(guān)類型的。連接到第一掃描寄存器的輸入端還有一個(gè)模式測(cè)試電路610。該模式測(cè)試電路610具有一個(gè)測(cè)試模式認(rèn)定部分，包括晶體管612和614，它們被配置來(lái)分別上拉或下拉輸入節(jié)點(diǎn)T1以表示一個(gè)測(cè)試模式輸入“1”或“0”。由輸入寫信號(hào)W1和W0控制上拉或下拉晶體管。節(jié)點(diǎn)T1既連接一個(gè)測(cè)試模式讀電路，又連接一個(gè)測(cè)試模式寫電路，測(cè)試模式讀電路包括一個(gè)異或門616，它與一個(gè)通過(guò)晶體管618串接。該異或門的輸入端由讀出放大器和節(jié)點(diǎn)T1提供。通過(guò)晶體管618的測(cè)試模式讀電路的輸出端依次反向連接在掃描寄存器的輸入端。由CLKB控制的計(jì)時(shí)晶體管分開(kāi)模式測(cè)試電路610的輸入和輸出端。測(cè)試模式寫電路包括另一通過(guò)晶體管620，它從節(jié)點(diǎn)T1到掃描寄存器的輸入端同測(cè)試模式讀電路并接。測(cè)試模式寫和讀電路并接由其方法看來(lái)借助掃描寄存器數(shù)據(jù)輸入到MRAM陣列并從其輸出。簡(jiǎn)言之，掃描寄存器用于輸入和輸出數(shù)據(jù)。到通過(guò)晶體管618和620的控制信號(hào)是相互排他性的，使得在同一時(shí)間只有測(cè)試寫和讀操作之一個(gè)操作能被啟動(dòng)。在寫操作期間，通過(guò)晶體管620被啟動(dòng)，使用上拉和下拉晶體管612,614認(rèn)定一個(gè)選擇的二進(jìn)制狀態(tài)。這就允許所選模式以標(biāo)準(zhǔn)方式通過(guò)該掃描寄存器I/O寫入到相關(guān)的MRAM單元中。之后如上所述通過(guò)讀出放大器電路讀MRAM單元，而讀出的二進(jìn)制電平出現(xiàn)在到電路610的輸入端。異或門616檢測(cè)被寫入的數(shù)據(jù)和被讀出的數(shù)據(jù)之間的任何差別，當(dāng)通過(guò)晶體管618啟動(dòng)時(shí)，模式測(cè)試結(jié)果儲(chǔ)存在掃描寄存器中。電路600中的掃描寄存器單元604的輸出端節(jié)點(diǎn)T2可以按鏈接電路方式連接到下一個(gè)陣列的列的掃描寄存器電路的輸入端。例如，由此該鏈接的掃描寄存器可以儲(chǔ)存能由列誤差計(jì)數(shù)器110(圖1)使用的模式測(cè)試誤差矢量。根據(jù)以上說(shuō)明將理解到在節(jié)點(diǎn)T2，即在電路600的掃描寄存器的輸出端將既接收上述電阻技術(shù)規(guī)格測(cè)試又接收模式測(cè)試的機(jī)內(nèi)自測(cè)試結(jié)果，如果執(zhí)行單獨(dú)測(cè)試的話。為了使得所有的測(cè)試結(jié)果都允許寄存，從電路600的掃描寄存器輸出端提供的測(cè)試結(jié)果都耦合到一個(gè)列布線-或測(cè)試電路630，其結(jié)構(gòu)類似于相關(guān)圖2描述的行布線-或電路。該列布線-或電路630由Test_COL輸入信號(hào)控制，該控制信號(hào)當(dāng)考慮的行例如由測(cè)試FSM(圖1)選擇時(shí)，僅啟動(dòng)布線-或電路對(duì)誤差標(biāo)志列寄存器640的輸出。一個(gè)選擇電路622處在節(jié)點(diǎn)T2和列布線-或電路630之間，該選擇電路用于確保來(lái)自自測(cè)試電路一致性或誤差報(bào)告。該選擇電路622具有包括一個(gè)通過(guò)晶體管624的第一電路臂。當(dāng)如果MRAM單元通過(guò)測(cè)試，執(zhí)行的具體自測(cè)試恢復(fù)一個(gè)邏輯“1”時(shí)，該通過(guò)晶體管624被啟動(dòng)。選擇電路的第二電路臂具有一個(gè)與通過(guò)晶體管628串接的反相器626。如果執(zhí)行的具體的測(cè)試具有一個(gè)預(yù)期的通過(guò)結(jié)果邏輯“0”，則該選擇電路622的第二電路臂被啟動(dòng)。該選擇電路622使得由該測(cè)試電路檢測(cè)的MRAM單元誤差一貫地記錄在誤差標(biāo)記列寄存器640中，其可以包括在測(cè)試FSM(圖1)中。由列測(cè)試電路報(bào)告的誤差可以是單一位誤差，其由ECC(誤差校正電路)可校正，或可以是多位誤差，其保證該行被標(biāo)記為一個(gè)‘BAD’行。一個(gè)計(jì)數(shù)器是用于確定是否存在足夠多的誤差以標(biāo)記該行‘BAD’。如果該列誤差標(biāo)記指示一個(gè)誤差條件存在，則在讀出放大器數(shù)據(jù)I/O掃描寄存器中的數(shù)據(jù)被移位到該列誤差計(jì)數(shù)器(圖1中110)中。當(dāng)該行誤差計(jì)數(shù)超過(guò)由一外ECC確定為不可校正的一個(gè)值時(shí)，則該行可以標(biāo)記為‘BAD’。由機(jī)內(nèi)自測(cè)試電路產(chǎn)生的誤差數(shù)據(jù)由外電路收集以便將來(lái)處理，或向測(cè)試器報(bào)告。一個(gè)保持該機(jī)內(nèi)自測(cè)試數(shù)據(jù)的外電路是一個(gè)‘狀態(tài)寄存器’，它可以由使用該MRAM的系統(tǒng)使用，以便將寫入的數(shù)據(jù)引導(dǎo)到已知為好的存儲(chǔ)器單元中。本發(fā)明的優(yōu)選實(shí)施包括若干可以用來(lái)執(zhí)行綜合測(cè)試組的定位一個(gè)MRAM存儲(chǔ)器陣列中的缺陷的集成的機(jī)內(nèi)測(cè)試電路。隨著使用行布線-或測(cè)試電路而能檢測(cè)短路元件和開(kāi)路行。通過(guò)使用特定結(jié)構(gòu)的讀出放大器電路執(zhí)行動(dòng)態(tài)Hi/Lo存儲(chǔ)器單元電阻測(cè)試。隨著使用集成到讀出放大器中的異-或電路和使用掃描數(shù)據(jù)I/O寄存器而能執(zhí)行模式測(cè)試。據(jù)Hi/Lo和模式測(cè)試的輸出檢查單個(gè)MRAM存儲(chǔ)器元件的性能。使用一個(gè)布線-或電路將Hi/Lo和模式測(cè)試結(jié)果組合到一個(gè)單列誤差標(biāo)記中。如果設(shè)置了該列誤差標(biāo)記，則包括的一個(gè)誤差測(cè)試計(jì)數(shù)器計(jì)算一行中標(biāo)記為BAD的單元的數(shù)。該列誤差計(jì)數(shù)可以用來(lái)確定該數(shù)據(jù)行是否ECC可校正?；诒景l(fā)明的功能的詳細(xì)說(shuō)明和其優(yōu)選實(shí)施例，包括由某些電路使用的控制信號(hào)的要求，是在普通技術(shù)人員的能力之內(nèi)設(shè)計(jì)例如在圖1中的方塊圖方式表示的測(cè)試FSM電路112那樣的一種控制電路。該控制電路可按任何要求的形式設(shè)計(jì)以提供以上詳細(xì)討論和描述的控制信號(hào)，同時(shí)集成電路的機(jī)內(nèi)測(cè)試領(lǐng)域的那些技術(shù)人員將容易理解例如保持電路所要求的硅區(qū)最小的需要性。已僅用例子表示了本發(fā)明的上述詳細(xì)說(shuō)明，同時(shí)可以期待的是由本領(lǐng)域的普通技術(shù)人員能對(duì)本發(fā)明單元的細(xì)節(jié)和結(jié)構(gòu)作出許多改變和改進(jìn)而不偏離本發(fā)明的范圍。例如，雖然為了提供對(duì)本發(fā)明原理的理解，說(shuō)明并描述了若干具體電路，但是本發(fā)明并非限制于這些結(jié)構(gòu)。權(quán)利要求1．一種用于磁-電阻性存儲(chǔ)器陣列集成電路的機(jī)內(nèi)自測(cè)試系統(tǒng)，包括連接到存儲(chǔ)器陣列(102)的位線的第一電阻技術(shù)規(guī)格測(cè)試電路(108,300,400)，用于測(cè)試在該存儲(chǔ)器陣列中的每個(gè)存儲(chǔ)器單元(310,410)的電阻，以便確定其電阻是否在預(yù)定的上下限內(nèi)。2．如權(quán)利要求1的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中電阻技術(shù)規(guī)格測(cè)試電路包括隨著表示預(yù)定上下存儲(chǔ)器單元電阻技術(shù)規(guī)格極限的第一和第二預(yù)定定時(shí)信號(hào)(510,520)從每個(gè)相應(yīng)存儲(chǔ)器單元產(chǎn)生的一個(gè)信號(hào)。3．如權(quán)利要求2的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中電阻技術(shù)規(guī)格測(cè)試電路包括在該集成電路的讀出放大器電路(300,400)中，該電阻技術(shù)規(guī)格測(cè)試電路包括一個(gè)電荷匯集電路(362,420)，配置來(lái)按照通過(guò)測(cè)試中的存儲(chǔ)器單元的讀出電流匯集電荷，連接的一個(gè)閾值電路(364,422,424)從該匯集元件提供二進(jìn)制輸出，以及連接的一個(gè)轉(zhuǎn)換電路(366,480,430)，按照所說(shuō)第一和第二預(yù)定定時(shí)信號(hào)提供所說(shuō)二進(jìn)制輸出到讀出放大器的掃描寄存器(354,440)。4．如權(quán)利要求1-3任一的機(jī)內(nèi)自測(cè)試系統(tǒng)，還包括第二測(cè)試電路(106,200)，連接到存儲(chǔ)器陣列(102,202)中存儲(chǔ)器單元的行，和配置來(lái)檢測(cè)在各陣列行中的短路存儲(chǔ)器單元(211)和開(kāi)路行尋址線(209)。5．如權(quán)利要求4的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中第二測(cè)試電路包括同存儲(chǔ)器陣列行連接的一個(gè)布線-或電路(216,218)以提供輸入和連接來(lái)提供輸出(208)到一個(gè)行誤差標(biāo)記寄存器(222)，將記錄在該存儲(chǔ)器陣列中是否檢測(cè)到任何短路單元或開(kāi)路行尋址線。6．如權(quán)利要求1-5任一的機(jī)內(nèi)自測(cè)試系統(tǒng)，還包括第三測(cè)試電路(108,610)，連接到存儲(chǔ)器陣列的一個(gè)掃描寄存器(602,604)，和配置來(lái)寫一個(gè)預(yù)定的數(shù)據(jù)模式到存儲(chǔ)器陣列(612,614,620)中，從該存儲(chǔ)器陣列讀出數(shù)據(jù)，和將該讀出的數(shù)據(jù)與寫入(612,614,616,618)中的數(shù)據(jù)相比較。7．如權(quán)利要求6的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中第三測(cè)試電路通過(guò)一個(gè)布線-或電路(630)與該第一測(cè)試電路相連接，以組合其輸出到一個(gè)誤差標(biāo)記列寄存器(640)中。8．一種用于磁-電阻性的隨機(jī)存取存儲(chǔ)器(MRAM)集成電路的機(jī)內(nèi)自測(cè)試系統(tǒng)具有一個(gè)存儲(chǔ)器單元(210,310,410)的陣列(102,202)，每個(gè)存儲(chǔ)器單元連接在該陣列的各行線(206)和列線(204)之間，用讀出放大器(300,400)連接到該陣列的列線，以讀出儲(chǔ)存在該存儲(chǔ)器單元中的數(shù)據(jù)，以及連接的一個(gè)掃描寄存器(354,440)，用于接收該讀出放大器的輸出和為該陣列中的存儲(chǔ)器單元提供輸入，該機(jī)內(nèi)自測(cè)試系統(tǒng)包括一第一測(cè)試電路(108)，包括連接到各自讀出放大器用于測(cè)試該存儲(chǔ)陣列中的每個(gè)存儲(chǔ)器單元的電阻的電阻技術(shù)規(guī)格測(cè)試電路(360,362,364,366,480)，以確定其電阻是否在預(yù)定的上下限內(nèi)；一第二測(cè)試電路(106,200)，連接到存儲(chǔ)器陣列(202)的行線(206)，用于檢測(cè)在各陣列行中的短路存儲(chǔ)器單元(211)和開(kāi)路行尋址線(209)；以及一第三測(cè)試電路(108,610)，連接到存儲(chǔ)器陣列的掃描寄存器(602,604)，和配置來(lái)寫一個(gè)預(yù)定的數(shù)據(jù)模式到該存儲(chǔ)器陣列(612,614,620)中，從該存儲(chǔ)器陣列讀出數(shù)據(jù)，和將該讀出的數(shù)據(jù)與寫入(612,614,616,618)中的數(shù)據(jù)相比較。9．如權(quán)利要求8的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中電阻技術(shù)規(guī)格測(cè)試電路包括隨表示預(yù)定上下存儲(chǔ)器單元電阻技術(shù)規(guī)格極限的第一和第二預(yù)定定時(shí)信號(hào)(510,520)在相應(yīng)每個(gè)各自的存儲(chǔ)器單元的讀出放大器中產(chǎn)生的測(cè)試信號(hào)，以便如果用于該陣列中的一個(gè)存儲(chǔ)器單元的測(cè)試信號(hào)超出第一和第二預(yù)定定時(shí)信號(hào)極限(518,528)產(chǎn)生一個(gè)誤差標(biāo)記信號(hào)。10．如權(quán)利要求9的機(jī)內(nèi)自測(cè)試系統(tǒng)，其中，電阻技術(shù)規(guī)格測(cè)試電路包括一個(gè)電荷匯集電路(362,420)，配置來(lái)按照通過(guò)測(cè)試中的存儲(chǔ)器單元(310,410)的讀出電流匯集電荷，連接的一個(gè)閾值電路(364,422,424)從該匯集元件提供二進(jìn)制輸出，以及連接的一個(gè)轉(zhuǎn)換電路(366,480,430)按照所說(shuō)第一和第二預(yù)定定時(shí)信號(hào)提供所說(shuō)二進(jìn)制輸出到掃描寄存器(354,440)。全文摘要公開(kāi)了一批測(cè)試電路(106,108,110,112)，其能用來(lái)形成一個(gè)綜合的機(jī)內(nèi)測(cè)試系統(tǒng)用于MRAM陣列(102)。該測(cè)試電路的組合能夠檢測(cè)MARM陣列的缺陷，包括開(kāi)路行(209)，短路存儲(chǔ)器單元(211)，超越電阻技術(shù)規(guī)格的存儲(chǔ)器單元，和簡(jiǎn)單的讀/寫模式誤差。機(jī)內(nèi)測(cè)試電路包括連接所有行(206)以便測(cè)試開(kāi)路行(209)和短路存儲(chǔ)器單元(211)的布線－或電路(216,218)。文檔編號(hào)G11C11/02GK1317797SQ0013235公開(kāi)日2001年10月17日申請(qǐng)日期2000年11月3日優(yōu)先權(quán)日2000年2月4日發(fā)明者F·A·佩爾納,K·J·埃爾德雷奇,L·特蘭申請(qǐng)人:惠普公司