技術(shù)編號(hào)：6750677
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及存儲(chǔ)器電路的測(cè)試，特別涉及磁-電阻性存儲(chǔ)器(MRAM)陣列的機(jī)內(nèi)自測(cè)度電路。在生產(chǎn)大而復(fù)雜的集成電路中一個(gè)重要的考慮是該電路的可測(cè)試性。由于制造時(shí)缺陷和不準(zhǔn)確性能影響集成電路的性能，所以重要的是在將其分配使用之前能測(cè)試制造的電路，使得故障IC被廢棄或者在某些情況下進(jìn)行校準(zhǔn)。通常這樣的測(cè)試由外電路執(zhí)行，但是如果測(cè)試電路包括在IC之內(nèi)則可提高測(cè)試的效率。這被稱作機(jī)內(nèi)自測(cè)試電路。以下參照文件描述在大規(guī)模集成電路中用于機(jī)內(nèi)自測(cè)試的某些技術(shù)。1．M.Abr...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
該類技術(shù)無(wú)源代碼，用于學(xué)習(xí)原理，如您想要源代碼請(qǐng)勿下載。