專利名稱：時(shí)鐘信號(hào)控制電路和方法以及同步延遲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘信號(hào)的控制電路和方法，特別涉及適合于在同步式延遲電路中使用的時(shí)鐘信號(hào)控制電路。
作為改變時(shí)鐘信號(hào)傳播方向的電路，例如在文獻(xiàn)(1)(IEICE Tranc．Electron．(IEICE電子會(huì)刊)，第E79-C卷，第6期1996年6月，第798-803頁)中披露了圖3所示的結(jié)構(gòu)。
參照?qǐng)D3，在正反方向上配置兩列時(shí)鐘反相器31，在各節(jié)點(diǎn)之間進(jìn)行連接，在從端子FIN向端子FOUT在正方向上傳送時(shí)鐘時(shí)，控制信號(hào)D為高電平，控制信號(hào)的互補(bǔ)(反相)信號(hào)DB為低電平，使正方向的時(shí)鐘反相器列30A工作，反方向的時(shí)鐘反相器列30B的各時(shí)鐘反相器變?yōu)镠i-Z狀態(tài)(浮置狀態(tài))，另一方面，在從端子BIN向端子BOUT反方向傳送時(shí)鐘時(shí)，控制信號(hào)D為低電平，互補(bǔ)信號(hào)DB為高電平，反方向的時(shí)鐘反相器列30B變?yōu)楣ぷ鳡顟B(tài)，正方向的時(shí)鐘反相器列30A被設(shè)定為Hi-Z狀態(tài)。
再有，正方向的時(shí)鐘反相器被串聯(lián)連接在電源VCC和地GND之間，配有P溝道MOS晶體管(PM31～PM34)和反相器(INV31～I(xiàn)NV34)及N溝道MOS晶體管(NM31～NM34)，N溝道MOS晶體管(NM31～NM34)的柵極上輸入用反相器INV39對(duì)控制信號(hào)D反相的信號(hào)，反方向的時(shí)鐘反相器被串聯(lián)連接在電源VCC和地GND之間，配有P溝道MOS晶體管(PM35～PM38)和反相器(INV35～I(xiàn)NV38)及N溝道MOS晶體管(NM35～NM38)，N溝道MOS晶體管(NM35～NM38)的柵極上輸入用反相器INV39對(duì)P溝道MOS晶體管(PM35～PM38)柵極上的控制信號(hào)DB反相得到的信號(hào)，正方向的各時(shí)鐘反相器的輸入節(jié)點(diǎn)和輸出節(jié)點(diǎn)與反方向?qū)?yīng)位置的各時(shí)鐘反相器的輸出節(jié)點(diǎn)和輸入節(jié)點(diǎn)連接。
圖4是表示使用兩個(gè)圖3所示的延遲電路的同步式延遲電路結(jié)構(gòu)的圖。在該同步式延遲電路中，第一延遲電路48、第二延遲電路49由圖3所示的延遲電路構(gòu)成，分別配有正方向、反方向的時(shí)鐘反相器列(48A、48B、49A、49B)，構(gòu)成根據(jù)控制信號(hào)可切換時(shí)鐘信號(hào)行進(jìn)方向的延遲電路，而且還包括以輸入時(shí)鐘41作為輸入的輸入緩沖器47，以輸入緩沖器47的輸出作為輸入、并延遲供給第一延遲電路48、第二延遲電路49的正方向的時(shí)鐘反相器列48A、49A的輸入端子的延遲電路43，以輸入緩沖器47的輸出作為輸入、并進(jìn)行分頻的分頻器45，以第一延遲電路48、第二延遲電路49反方向的時(shí)鐘反相器列48B、49B的輸出作為輸入的NAND門電路46，以NAND門電路46的輸出作為輸入的時(shí)鐘緩沖器44。
用分頻器45把輸入時(shí)鐘二分頻的信號(hào)和用反相器40反相該信號(hào)的信號(hào)作為控制第一延遲電路48的正方向、反方向的時(shí)鐘反相器列48A、48B的導(dǎo)通和截止的控制信號(hào)D、DB來供給。用反相器40反相二分頻分頻器45中輸入時(shí)鐘的信號(hào)和用分頻器45二分頻的信號(hào)作為控制第二延遲電路49的正方向、反方向的時(shí)鐘反相器列49A、49B的導(dǎo)通和截止的控制信號(hào)DB、D來供給。在控制信號(hào)D為高電平時(shí)，第一延遲電路48正方向的時(shí)鐘反相器列48A和第二延遲電路49反方向的時(shí)鐘反相器列49B導(dǎo)通，而在控制信號(hào)D為低電平時(shí)，第一延遲電路48的反方向的時(shí)鐘反相器列48B和第二延遲電路49的正方向的時(shí)鐘反相器列49A導(dǎo)通，在每個(gè)輸入時(shí)鐘信號(hào)的一個(gè)周期中，時(shí)鐘信號(hào)交替重復(fù)在第一延遲電路48、第二延遲電路49內(nèi)正方向和反方向的行進(jìn)。
此時(shí)，在時(shí)鐘信號(hào)在延遲電路48、49中行進(jìn)之前，在延遲電路43中延遲一定的延遲時(shí)間T。
圖5是表示圖4所示的同步式延遲電路動(dòng)作的時(shí)序圖。如圖5所示，從第一延遲電路48、第二延遲電路49內(nèi)分別逆行的時(shí)鐘信號(hào)的延遲時(shí)間相對(duì)于時(shí)鐘緩沖器44的延遲時(shí)間d2的和d1+d2來說，可獲得僅有延遲電路43的延遲時(shí)間長度的較短的延遲時(shí)間。
就是說，輸入時(shí)鐘用輸入緩沖器47延遲延遲時(shí)間d1部分(參照?qǐng)D5(b))，并且用延遲電路43延遲時(shí)間T部分(圖5(c))，在控制信號(hào)D為高電平時(shí)，在第一延遲電路48正方向的時(shí)鐘反相器列48A中，直至控制信號(hào)D變化為低電平時(shí)刻(時(shí)間tCK-T)的行進(jìn)位置，傳送至第一延遲電路48反方向的時(shí)鐘反相器列48B，在第一延遲電路48反方向的時(shí)鐘反相器列中僅行進(jìn)tCK-T就從輸出端(參照?qǐng)D3的BOUT)輸出，第一延遲電路48的輸出相對(duì)于控制信號(hào)D的下降邊緣延遲延遲時(shí)間(tCK-T)部分(參照?qǐng)D5(f)，但是tN=T)。第二延遲電路49的輸出相對(duì)于控制信號(hào)DB的下降邊緣延遲延遲時(shí)間(tCK-T)部分(參照?qǐng)D5(g))。
NAND門電路46在第一延遲電路48、第二延遲電路49的輸出為高電平時(shí)輸出低電平，NAND門電路46的輸出通過延遲時(shí)間d2的時(shí)鐘緩沖器44作為輸出時(shí)鐘42來輸出。就是說，提高把延遲電路43的延遲時(shí)間T設(shè)定得與輸入緩沖器47的延遲時(shí)間d1和時(shí)鐘緩沖器44的延遲時(shí)間d2的和相等，作為輸出時(shí)鐘42，可以獲得其相位與輸入時(shí)鐘41的上升邊緣同步的信號(hào)。
但是，在這種現(xiàn)有技術(shù)的同步延遲電路中，作為構(gòu)成第一、第二延遲電路的時(shí)鐘反相器，延遲元件重復(fù)的最小結(jié)構(gòu)在往返中需要兩個(gè)時(shí)鐘反相器，共計(jì)8個(gè)晶體管。就是說，如圖3所示，時(shí)鐘反相器由作為反相器的CMOS反相器(兩個(gè)晶體管)、反相器和電源通路之間連接的P溝道MOS晶體管、N溝道MOS晶體管共計(jì)四個(gè)晶體管構(gòu)成。
在圖4所示的同步式延遲電路的第一、第二延遲電路中，如果時(shí)鐘信號(hào)在正方向、反方向中傳播的時(shí)間變長，那么時(shí)鐘反相器等的延遲元件的級(jí)數(shù)增大，晶體管元件數(shù)與時(shí)鐘周期成比例地增大，電路規(guī)模增大。
因此，例如在文獻(xiàn)2(ISSCC Digest of Technical Papers(ISSCC技術(shù)報(bào)告文摘)24．5，1999年2月)中，分別如圖6至圖8所示，通過把行進(jìn)的時(shí)鐘信號(hào)僅取其邊緣，將時(shí)鐘反相器分離成P溝道MOS晶體管、N溝道MOS晶體管的結(jié)構(gòu)，從而把結(jié)構(gòu)元件數(shù)減少一半。在圖6至圖8中，虛線所示的布線上連接的晶體管元件(未標(biāo)以PM、NM等參考符號(hào)的元件)表示被減去的元件。
參照?qǐng)D6，構(gòu)成正方向和反方向的各延遲電路列的時(shí)鐘反相器列具有把N溝道MOS晶體管和P溝道MOS晶體管的時(shí)鐘反相器交替分離的結(jié)構(gòu)。就是說，對(duì)于正方向的時(shí)鐘反相器列來說，正如由源極接地的以控制信號(hào)D作為柵極輸入的N溝道MOS晶體管NM52和以時(shí)鐘信號(hào)作為柵極輸入并且源極與N溝道MOS晶體管NM52的漏極連接的N溝道MOS晶體管NM51組成的時(shí)鐘反相器，把形成前級(jí)時(shí)鐘反相器的N溝道MOS晶體管NM51的漏極與柵極連接，并且漏極與下級(jí)的輸入端(或輸出端)連接的P溝道MOS晶體管PM52，以及由源極與電源連接并且以控制信號(hào)D的反相信號(hào)作為柵極輸入，漏極與P溝道MOS晶體管PM52的源極連接的P溝道MOS晶體管PM51組成的時(shí)鐘反相器那樣，具有交替地分離由N溝道MOS晶體管、P溝道MOS晶體管組成的時(shí)鐘反相器的結(jié)構(gòu)。反方向的時(shí)鐘反相器列也有同樣的結(jié)構(gòu)。
參照?qǐng)D7，該結(jié)果是把構(gòu)成正方向和反方向的P溝道MOS晶體管組成的時(shí)鐘反相器與N溝道MOS晶體管組成的時(shí)鐘反相器相互重疊，例如，以時(shí)鐘信號(hào)作為輸入的N溝道MOS晶體管NM61和源極接地漏極與N溝道MOS晶體管NM61的源極連接并以控制信號(hào)D作為柵極輸入的N溝道MOS晶體管NM62形成正方向的時(shí)鐘反相器，以控制信號(hào)D作為柵極輸入并且源極與電源連接的P溝道MOS晶體管PM61、和以來自后級(jí)的時(shí)鐘信號(hào)作為柵極輸入并且源極與P溝道MOS晶體管PM61的漏極連接的P溝道MOS晶體管PM62為反方向的時(shí)鐘反相器，N溝道MOS晶體管NM61的漏極及P溝道MOS晶體管PM62的漏極相互連接。
PM62的漏極與第二級(jí)(后級(jí))反相器單元的PM64的柵極連接。第二級(jí)反相器單元的輸出時(shí)鐘信號(hào)FOUT從與NM63的漏極共同連接的PM64的漏極取出。第二級(jí)反相器單元(NM63，NM64；PM63，PM64)與第一級(jí)反相器單元(NM61，NM62 PM61，PM62)同樣地構(gòu)成，BIN和FOUT與FIN及BOUT分別對(duì)應(yīng)。
而且，參照?qǐng)D8，有使構(gòu)成正方向和反方向的P溝道MOS晶體管組成的時(shí)鐘反相器和N溝道MOS晶體管組成的時(shí)鐘反相器相互重疊，形成鎖存器電路結(jié)構(gòu)的情況，例如，以時(shí)鐘信號(hào)作為柵極輸入的N溝道MOS晶體管NM71和源極接地、漏極與N溝道MOS晶體管NM71的源極連接并以控制信號(hào)D作為柵極輸入的N溝道MOS晶體管NM72形成正方向的時(shí)鐘反相器，以控制信號(hào)D的反相信號(hào)作為柵極輸入并且源極與電源連接的P溝道MOS晶體管PM71和以來自前級(jí)的時(shí)鐘信號(hào)作為柵極輸入并且源極與P溝道MOS晶體管PM71的漏極連接的P溝道MOS晶體管PM72為反方向的時(shí)鐘反相器，N溝道MOS晶體管NM71和漏極及P溝道MOS晶體管PM72的漏極相互連接，與形成下級(jí)正方向時(shí)鐘反相器的P溝道MOS晶體管PM74的柵極連接，N溝道MOS晶體管NM73的漏極及P溝道MOS晶體管PM74的漏極相互連接，與形成前級(jí)(第一級(jí))正方向時(shí)鐘反相器的P溝道MOS晶體管PM72的柵極連接。
但是，如圖6至圖8所示，即使在把構(gòu)成時(shí)鐘反相器的晶體管數(shù)減少一半的任何一個(gè)結(jié)構(gòu)中，在時(shí)鐘信號(hào)的通過上，也產(chǎn)生浮置節(jié)點(diǎn)。
因此，如圖9所示，采用增加晶體管的電路結(jié)構(gòu)，但這種情況下，元件的數(shù)量只能削減到圖3所示結(jié)構(gòu)的3/4。
參照?qǐng)D9，在正方向的時(shí)鐘反相器列80A內(nèi)，在源極連接電源，控制信號(hào)D的反相信號(hào)作為柵極輸入的P溝道MOS晶體管PM81，和把時(shí)鐘信號(hào)作為柵極輸入且把源極與P溝道MOS晶體管PM81的漏極連接、漏極以后由下級(jí)N溝道MOS晶體管組成的時(shí)鐘反相器中傳送信號(hào)的P溝道MOS晶體管PM83的結(jié)構(gòu)中，增加P溝道MOS晶體管PM82，它與P溝道MOS晶體管PM81并聯(lián)，連接在電源VCC及P溝道MOS晶體管PM83的源極之間，柵極與兩級(jí)前(下方的)的時(shí)鐘反相器的P溝道MOS晶體管PM86的源極連接。同樣，在由N溝道MOS晶體管組成的時(shí)鐘反相器中，也配有以柵極上時(shí)鐘信號(hào)(PM83的漏極輸出)作為輸入的N溝道MOS晶體管NM81，以柵極上控制信號(hào)D作為輸入，漏極與N溝道MOS晶體管NM81的源極連接，源極接地的N溝道MOS晶體管NM82，和與N溝道MOS晶體管NM82并聯(lián)連接的N溝道MOS晶體管NM83，N溝道MOS晶體管NM83的柵極與兩級(jí)前的(下方的)時(shí)鐘反相器的N溝道MOS晶體管NM84的源極連接。
就是說，在圖9所示的延遲電路中，如果正反方向的時(shí)鐘反相器列的級(jí)數(shù)增大，那么晶體管元件數(shù)量的增多就限于圖3所示電路的3/4。
因此，鑒于上述問題，本發(fā)明的目的在于提供削減電路規(guī)模的時(shí)鐘信號(hào)控制電路和方法以及延遲電路。
為了實(shí)現(xiàn)上述目的，本發(fā)明的時(shí)鐘信號(hào)控制電路配有具有放大時(shí)鐘信號(hào)功能的多個(gè)放大電路元件，和導(dǎo)通和截止通過時(shí)鐘信號(hào)的多個(gè)開關(guān)元件，所述多個(gè)放大電路元件在工作時(shí)通過變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件連接成串聯(lián)形態(tài)，選擇變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件，使串聯(lián)連接的所述多個(gè)放大電路元件的信號(hào)傳播方向可切換成正方向和反方向。該選擇的串聯(lián)連接通過使多個(gè)開關(guān)元件每次都適當(dāng)?shù)剡x擇導(dǎo)通，從而實(shí)現(xiàn)典型的鋸齒狀路徑。
本發(fā)明的時(shí)鐘控制方法是延遲電路的時(shí)鐘控制方法，配有具有放大時(shí)鐘信號(hào)功能的多個(gè)放大電路元件，以及導(dǎo)通和截止通過時(shí)鐘信號(hào)的多個(gè)開關(guān)元件，所述多個(gè)放大電路元件在所述開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)后串聯(lián)連接，此時(shí)，通過選擇變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件，可把串聯(lián)連接的所述多個(gè)放大電路元件的信號(hào)傳播方向切換成正方向和反方向的其中任何一個(gè)方向。
圖1是表示本發(fā)明一實(shí)施例的結(jié)構(gòu)圖。
圖2是表示本發(fā)明一實(shí)施例的結(jié)構(gòu)圖。
圖3是表示現(xiàn)有技術(shù)的延遲電路結(jié)構(gòu)一例的圖。
圖4是表示現(xiàn)有技術(shù)的同步式延遲電路結(jié)構(gòu)的圖。
圖5是表示現(xiàn)有技術(shù)的同步式延遲電路的時(shí)序圖。
圖6是表示現(xiàn)有技術(shù)的延遲電路一例的圖(其1)。
圖7是表示現(xiàn)有技術(shù)的延遲電路一例的圖(其2)。
圖8是表示現(xiàn)有技術(shù)的延遲電路一例的圖(其3)。
圖9是表示現(xiàn)有技術(shù)的延遲電路一例的圖。
下面說明本發(fā)明的實(shí)施例。參照?qǐng)D1，本發(fā)明的一實(shí)施例配有具有放大時(shí)鐘信號(hào)功能的多個(gè)放大電路元件(1)，以及使時(shí)鐘信號(hào)的通過導(dǎo)通和截止的多個(gè)開關(guān)元件(2A1～2A5、2B1～2B5)。多個(gè)放大電路元件(11～14)和多個(gè)開關(guān)元件(2)在工作時(shí)通過使放大電路元件1按串聯(lián)連接方式連接，根據(jù)控制信號(hào)(D)和其互補(bǔ)信號(hào)(DB)，選擇導(dǎo)通的開關(guān)元件(2A1～2A5或2B1～2B5)，放大電路元件(11～14)的串聯(lián)連接方向可從正方向(從輸入端子FIN向輸出端子FOUT方向)切換成反方向(從輸入端子BIN向輸出端子BOUT方向)。
更具體地說，包括第一開關(guān)元件組(2A1、2B2、2A3、2B4、2A5)、第二開關(guān)元件組(2B5、2A4、2B3、2A2、2B1)和多個(gè)放大電路元件(11～14)，第一開關(guān)元件組連接在第一輸入端子(FIN)和第一輸出端子(FOUT)之間，根據(jù)控制信號(hào)(D)和其互補(bǔ)信號(hào)(DB)，使受交替導(dǎo)通和截止控制的時(shí)鐘信號(hào)導(dǎo)通和截止，第二開關(guān)元件組連接在第二輸入端子(BIN)和第二輸出端子(BOUT)之間，根據(jù)所述控制信號(hào)和其互補(bǔ)信號(hào)，使受交替導(dǎo)通和截止控制的時(shí)鐘信號(hào)導(dǎo)通和截止，而多個(gè)放大電路元件在所述第一、第二開關(guān)元件組的連接節(jié)點(diǎn)之間正反交替地連接，多個(gè)放大電路元件通過變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件被串聯(lián)連接，同時(shí)共有第一輸入端子和第一輸出端子之間的信號(hào)路徑，以及第二輸入端子和第二輸出端子之間的信號(hào)路徑。并且，通過選擇導(dǎo)通狀態(tài)的所述開關(guān)元件，信號(hào)傳播方向可從第一輸入端子(FIN)自如地切換成第一輸出端子(FOUT)方向，或從第二輸入端子(BIN)自如地切換成第二輸出端子(BOUT)方向。
在本發(fā)明的優(yōu)選實(shí)施例中，放大電路元件(11～14)由反相器電路組成。此外，開關(guān)元件由MOS半導(dǎo)體開關(guān)組成。開關(guān)元件由導(dǎo)通和截止控制的N溝道MOS晶體管組成的傳輸門(稱為‘N溝道MOS傳輸門’)、P溝道MOS晶體管組成的傳輸門(稱為‘P溝道MOS傳輸門’)來構(gòu)成。
此外，在本發(fā)明的優(yōu)選實(shí)施例中，如果參照?qǐng)D2，那么包括第一開關(guān)元件組、第二開關(guān)元件組和多個(gè)放大電路元件(INV21～I(xiàn)NV24)，第一開關(guān)元件組從第一輸入端子(FIN)朝向第一輸出端子(FOUT)，控制信號(hào)(D)有效時(shí)，把分別控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的第一種開關(guān)元件(PM21A、PM23A、PM25A)和第二種開關(guān)元件(NM22B、NM24B)交替串聯(lián)連接，第二開關(guān)元件組從所述第一輸出端子(FIN)側(cè)設(shè)置的第二輸入端子(BIN)朝向所述第一輸入端子(FIN)側(cè)設(shè)置的第二輸出端子(BOUT)。所述控制信號(hào)(D)無效時(shí)，把分別控制為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的第二種開關(guān)元件(PM25B、PM23B、PM21B)和第一種開關(guān)元件(NM22A、NM24A)交替串聯(lián)連接，而多個(gè)放大電路元件(INV21～I(xiàn)NV24)在所述第一開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)之間，把輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)、所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)交替地連接。
實(shí)施例下面，參照


本發(fā)明的實(shí)施例。圖1是表示本發(fā)明一實(shí)施例結(jié)構(gòu)的圖。參照?qǐng)D1，本實(shí)施例包括第一開關(guān)元件組(2A1、2B2、2A3、2B4、2A5)、第二開關(guān)元件組(2B5、2A4、2B3、2A2、2B1)和多個(gè)放大電路元件(11、12、…)，第一開關(guān)元件組從第一輸入端子FIN朝向第一輸出端子FOUT，把用控制信號(hào)D和該控制信號(hào)的互補(bǔ)信號(hào)DB分別控制導(dǎo)通和截止的第一種、第二種開關(guān)元件(2A1、2B2…)交替串聯(lián)連接，第二開關(guān)元件組從第二輸入端子側(cè)BIN朝向第二輸出端子BOUT，把用該控制信號(hào)的互補(bǔ)信號(hào)DB、及控制信號(hào)D分別控制導(dǎo)通和截止的第二種、第一種開關(guān)元件(2B5、2A4…)交替串聯(lián)連接，而多個(gè)放大電路元件在所述第一開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)之間，把其輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)、所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)交替地連接。
控制信號(hào)D有效時(shí)，第一、第二開關(guān)組中的第一種開關(guān)元件(2A1、2A2、…2A5)變?yōu)閷?dǎo)通狀態(tài)，第一輸入端子FIN中輸入的信號(hào)通過處于有效狀態(tài)的第一、第二開關(guān)組的第一種開關(guān)元件和放大電路元件，從第一輸出端子FOUT輸出，而控制信號(hào)的互補(bǔ)信號(hào)DB有效(控制信號(hào)D無效)時(shí)，第二種開關(guān)元件(2B1、2B2、…2B5)變?yōu)閷?dǎo)通狀態(tài)，第二輸入端子BIN中輸入的信號(hào)通過處于有效狀態(tài)的第一、第二開關(guān)組的第二種開關(guān)元件和放大電路元件，從第二輸出端子BOUT輸出。就是說，如果根據(jù)控制信號(hào)D，第一種開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)，那么信號(hào)在行進(jìn)方向(正方向)上推進(jìn)，而如果根據(jù)控制信號(hào)DB，第二種開關(guān)變?yōu)閷?dǎo)通狀態(tài)，那么信號(hào)在逆行方向(反方向)上行進(jìn)。
在圖1中，由N溝道MOS傳輸門構(gòu)成受控制信號(hào)D控制導(dǎo)通和截止的第一種開關(guān)元件(2A1、2A2、…2A5)、受控制信號(hào)D的互補(bǔ)信號(hào)控制導(dǎo)通和截止的第二種開關(guān)元件(2B1、2B2、…2B5)，放大電路元件由CMOS反相器電路構(gòu)成?；蛘?，也可以由P溝道MOS傳輸門構(gòu)成受控制信號(hào)D控制導(dǎo)通和截止的第一種開關(guān)元件(2A1、2A2、…2A5)、受控制信號(hào)D的互補(bǔ)信號(hào)控制導(dǎo)通和截止的第二種開關(guān)元件(2B1、2B2、…2B5)。再有，在圖1中，顯示開關(guān)組的各開關(guān)級(jí)數(shù)為5級(jí)和把四個(gè)放大電路元件串聯(lián)連接的結(jié)構(gòu)，但本發(fā)明并不限于此結(jié)構(gòu)。
圖2是表示本發(fā)明第二實(shí)施例結(jié)構(gòu)的圖。參照?qǐng)D2，本實(shí)施例的電路包括第一開關(guān)元件組(PM21A、NM22B、PM23A、NM24B、PM25A)、第二開關(guān)元件組(PM25B、NM24A、PM23B、NM22A、PM21B)和多個(gè)反相器電路(INV21、22、…24)，第一開關(guān)元件組從第一輸入端子FIN朝向第一輸出端子FOUT，根據(jù)控制信號(hào)D，把控制為一方導(dǎo)通時(shí)另一方截止的P溝道MOS傳輸門和N溝道MOS傳輸門交替地串聯(lián)連接。第二開關(guān)元件組從第二輸入端子BIN朝向第二輸出端子BOUT，利用由反相器INV25反相的控制信號(hào)(D)的信號(hào)，把控制為一方導(dǎo)通時(shí)另一方截止的P溝道MOS傳輸門、N溝道MOS傳輸門交替地串聯(lián)連接。多個(gè)反相器電路在所述第一開關(guān)元件組相鄰的傳輸門的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的傳輸門的各連接點(diǎn)之間，把其輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的傳輸門的連接點(diǎn)和所述第二開關(guān)元件組相鄰的傳輸門的連接點(diǎn)、所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)交替地連接。
在控制信號(hào)D為低電平時(shí)，A組的P溝道MOS傳輸門和N溝道MOS傳輸門PM21A、NM22A、PM23A、NM24A、PM25A變?yōu)閷?dǎo)通狀態(tài)，第一輸入端子FIN中輸入的信號(hào)從第一輸出端子FOUT輸出，而控制信號(hào)D為高電平時(shí)，B組的P溝道MOS傳輸門和N溝道MOS傳輸門PM21B、NM22B、PM23B、NM24B、PM25B變?yōu)閷?dǎo)通狀態(tài)，第二輸入端子BIN中輸入的信號(hào)從第二輸出端子BOUT輸出。
這樣，在本發(fā)明的一種實(shí)施例中，在正方向和反方向上共用構(gòu)成延遲單位元件的反相器，與圖3所示的現(xiàn)有技術(shù)的電路結(jié)構(gòu)相比，晶體管元件數(shù)減少了一半。再有，在圖2中，傳輸門列的級(jí)數(shù)為5級(jí)，反相器電路顯示有四個(gè)串聯(lián)連接的結(jié)構(gòu)，但本發(fā)明不限于這樣的結(jié)構(gòu)。
在圖1和圖2所示的延遲電路中，在連續(xù)兩個(gè)時(shí)鐘周期內(nèi)一個(gè)周期中，使時(shí)鐘信號(hào)在延遲電路列中行進(jìn)，在預(yù)先通過相當(dāng)?shù)呢?fù)延遲后，在剩余一個(gè)周期中行進(jìn)的狀態(tài)下使時(shí)鐘信號(hào)逆行，可以產(chǎn)生從時(shí)鐘周期中扣除負(fù)延遲部分的延遲時(shí)間。
圖1所示的延遲電路可以作為圖4中第一延遲電路48、第二延遲電路49來使用。例如，配有圖1所示的所述延遲電路構(gòu)成第一延遲電路48、第二延遲電路49，包括以輸入時(shí)鐘信號(hào)作為輸入的輸入緩沖器電路47；延遲輸入緩沖器電路輸出的第三延遲電路43；將輸入緩沖器電路47的輸出二分頻的分頻器45；NAND門電路46，把分頻器45的輸出和其反相信號(hào)作為控制信號(hào)D和該控制信號(hào)DB的互補(bǔ)信號(hào)供給第一延遲電路48、第二延遲電路49，在第一延遲電路48、第二延遲電路49的第一輸入端子FIN上，供給第三延遲電路43的輸出，把從第一延遲電路48、第二延遲電路49的第二輸出端子(BOUT)輸出的信號(hào)作為輸入；和時(shí)鐘緩沖器電路44，其以NAND門電路46輸出作為輸入，向時(shí)鐘供給目標(biāo)供給時(shí)鐘作為輸出時(shí)鐘。將第三延遲電路43的延遲時(shí)間設(shè)定得與輸入緩沖器電路47的延遲時(shí)間和時(shí)鐘緩沖器電路44的延遲時(shí)間之和相等。此外，在圖2所示的電路作為圖4所示的第一延遲電路48、第二延遲電路49使用的情況下，將分頻器45的輸出供給第一延遲電路48作為其控制信號(hào)，用反相器40將分頻器45輸出的信號(hào)反相，供給第二延遲電路49作為控制信號(hào)。
下面說明本發(fā)明的第二實(shí)施例。在本發(fā)明的第二實(shí)施例中，在與所述第一實(shí)施例相同的電路結(jié)構(gòu)中，按有關(guān)的比率變更在行進(jìn)方向和反方向的路徑中作為電流路徑的晶體管的尺寸(MOS晶體管情況下的溝道寬度)。
由此，去路(正方向)和回路(反方向)的延遲時(shí)間與晶體管的大小成比例，可以實(shí)現(xiàn)50％的占空度等效果。
如以上所述，按照本發(fā)明，通過簡化可在正方向和反方向上切換信號(hào)傳播方法的延遲電路的結(jié)構(gòu)，使構(gòu)成單位延遲的放大電路元件在去路和回路上有共有元件的結(jié)構(gòu)，具有可以縮減芯片的面積，使延遲特性一致的效果。
權(quán)利要求
1．一種延遲電路的時(shí)鐘信號(hào)控制方法，該延遲電路具有多個(gè)放大電路元件，具有放大時(shí)鐘信號(hào)的功能；和多個(gè)開關(guān)元件，可使時(shí)鐘信號(hào)導(dǎo)通和截止；所述時(shí)鐘信號(hào)控制方法特征在于，作為所述開關(guān)元件的導(dǎo)通狀態(tài)，把所述多個(gè)放大電路元件串聯(lián)連接，此時(shí)，通過選擇變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件，把串聯(lián)連接的所述多個(gè)放大電路元件的信號(hào)傳播方向轉(zhuǎn)換成正方向和反方向的其中任何一個(gè)方向。
2．一種時(shí)鐘信號(hào)控制電路，具有多個(gè)放大電路元件，具有放大時(shí)鐘信號(hào)的功能；和多個(gè)開關(guān)元件，可使時(shí)鐘信號(hào)導(dǎo)通和截止；其特征在于，所述多個(gè)放大電路元件通過變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件串聯(lián)連接，通過選擇變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件，串聯(lián)連接的所述多個(gè)放大電路元件的信號(hào)傳播方向可在正方向和反方向上轉(zhuǎn)換。
3．如權(quán)利要求2所述的時(shí)鐘信號(hào)控制電路，其特征在于，所述放大電路元件由反相器電路組成；所述開關(guān)元件由MOS半導(dǎo)體開關(guān)組成。
4．如權(quán)利要求2或3所述的時(shí)鐘信號(hào)控制電路，所述開關(guān)元件由根據(jù)信號(hào)的傳播方向來控制導(dǎo)通和截止的N溝道MOS傳輸門和P溝道MOS傳輸門構(gòu)成。
5．一種延遲電路，包括第一開關(guān)元件組，由開關(guān)元件組組成，所述開關(guān)元件組利用在第一輸入端子和第一輸出端子之間串聯(lián)連接的控制信號(hào)或所述控制信號(hào)和其互補(bǔ)信號(hào)，對(duì)被控制交替地導(dǎo)通和截止的時(shí)鐘信號(hào)的通過進(jìn)行導(dǎo)通和截止控制；第二開關(guān)元件組，由開關(guān)元件組組成，所述開關(guān)元件組利用第二輸入端子和第二輸出端子之間串聯(lián)連接的所述控制信號(hào)或所述控制信號(hào)和其互補(bǔ)信號(hào)，對(duì)被控制交替地導(dǎo)通和截止的時(shí)鐘信號(hào)的通過進(jìn)行導(dǎo)通和截止控制；和多個(gè)放大電路元件，在所述第一、第二開關(guān)元件組的連接節(jié)點(diǎn)之間被正反交替地連接；其特征在于，所述多個(gè)放大電路元件通過變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件被連接成串聯(lián)形態(tài)，同時(shí)共有所述第一輸入端子和所述第一輸出端子之間信號(hào)路徑、以及所述第二輸入端子和所述第二輸出端子之間的信號(hào)路徑，并且，通過選擇變?yōu)閷?dǎo)通狀態(tài)的所述開關(guān)元件，信號(hào)傳播方向可隨意切換成從所述第一輸入端子至所述第一輸出端子方向，或切換成從所述第二輸入端子至所述第二輸出端子方向。
6．一種延遲電路，其特征在于，包括第一開關(guān)元件組，交替串聯(lián)連接第一種開關(guān)元件和第二種開關(guān)元件，所述第一種開關(guān)元件和第二種開關(guān)元件用從第一輸入端子側(cè)朝向第一輸出端子的控制信號(hào)和該控制信號(hào)的互補(bǔ)信號(hào)分別控制其導(dǎo)通和截止；第二開關(guān)元件組，交替串聯(lián)連接第二種開關(guān)元件和第一種開關(guān)元件，所述第二種開關(guān)元件和第一種開關(guān)元件用從配置在所述第一輸出端子側(cè)的第二輸入端子朝向配置在所述第一輸入端子側(cè)的第二輸出端子的所述控制信號(hào)的互補(bǔ)信號(hào)和所述控制信號(hào)分別控制其導(dǎo)通和截止；和多個(gè)放大電路元件，在所述第一開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)之間，把輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)、所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)交替地連接。
7．如權(quán)利要求6所述的延遲電路，其特征在于，在所述控制信號(hào)有效時(shí)，所述第一種開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)，輸入所述第一輸入端子的信號(hào)通過變?yōu)閷?dǎo)通狀態(tài)的所述第一種開關(guān)元件和所述放大電路元件朝向所述第一輸出端子方向行進(jìn)，在所述控制信號(hào)的互補(bǔ)信號(hào)有效時(shí)，所述第二種開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)，輸入所述第二輸入端子的信號(hào)通過變?yōu)閷?dǎo)通狀態(tài)的所述第二種開關(guān)元件和所述放大電路元件向所述第二輸出端子方向行進(jìn)。
8．如權(quán)利要求6所述的延遲電路，其特征在于，所述第一開關(guān)元件組通過自所述第一輸入端子側(cè)起第一級(jí)的所述第一種開關(guān)元件、第二級(jí)的所述第二種開關(guān)元件與交替串聯(lián)連接的最終級(jí)的所述第一種開關(guān)元件，與所述第一輸出端子連接；所述第二開關(guān)元件組通過自所述第二輸入端子側(cè)起第一級(jí)的所述第二種開關(guān)元件、第二級(jí)的所述第一種開關(guān)元件與交替串聯(lián)連接的最終級(jí)的所述第二種開關(guān)元件與所述第二輸出端子連接；在所述控制信號(hào)有效時(shí)，所述第一種開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)，輸入所述第一輸入端子的信號(hào)通過所述第一和第二開關(guān)元件組中處于導(dǎo)通狀態(tài)的第一種開關(guān)元件和所述放大電路元件從所述第一輸出端子輸出，在所述控制信號(hào)的互補(bǔ)信號(hào)有效時(shí)，所述第二種開關(guān)元件變?yōu)閷?dǎo)通狀態(tài)，輸入所述第二輸入端子的信號(hào)通過所述第一和第二開關(guān)元件組的處于導(dǎo)通狀態(tài)的第二種開關(guān)元件及所述放大電路元件從所述第二輸出端子輸出。
9．一種延遲電路，其特征在于包括第一開關(guān)元件組，從第一輸入端子朝向第一輸出端子，控制信號(hào)有效時(shí)，使分別控制在導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的第一種開關(guān)元件和第二種開關(guān)元件變?yōu)榻惶娲?lián)連接；第二開關(guān)元件組，從所述第一輸出端子側(cè)配置的第二輸入端子朝向所述第一輸入端子側(cè)配置的第二輸出端子，在所述控制信號(hào)無效時(shí)，使分別控制在導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的第二種開關(guān)元件和第一種開關(guān)元件變?yōu)榻惶娲?lián)連接；多個(gè)放大電路元件，在所述第一開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的開關(guān)元件的各連接點(diǎn)之間，把輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)、所述第二開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)和所述第一開關(guān)元件組相鄰的開關(guān)元件的連接點(diǎn)交替連接。
10．一種延遲電路，其特征在于包括第一開關(guān)元件組，從第一輸入端子朝向第一輸出端子，根據(jù)控制信號(hào)的值，把控制為一個(gè)導(dǎo)通時(shí)另一個(gè)被截止的P溝道MOS晶體管和N溝道MOS晶體管變?yōu)榻惶娴卮?lián)連接；第二開關(guān)元件組，從所述第一輸出端子側(cè)配置的第二輸入端子朝向所述第一輸入端子側(cè)配置的第二輸出端子，根據(jù)用反相器電路反相所述控制信號(hào)得到的互補(bǔ)信號(hào)，把控制為一個(gè)導(dǎo)通時(shí)另一個(gè)被截止的P溝道MOS晶體管和N溝道MOS晶體管變?yōu)榻惶娴卮?lián)連接；多個(gè)反相器電路，在所述第一開關(guān)元件組相鄰的晶體管的各連接點(diǎn)和所述連接點(diǎn)位置對(duì)應(yīng)的所述第二開關(guān)元件組相鄰的晶體管的各連接點(diǎn)之間，把輸入端和輸出端分別與所述第一開關(guān)元件組相鄰的晶體管的連接點(diǎn)和所述第二開關(guān)元件組相鄰的晶體管的連接點(diǎn)、所述第二開關(guān)元件組相鄰的晶體管的連接點(diǎn)和所述第一開關(guān)元件組相鄰的晶體管的連接點(diǎn)交替連接。
11．如權(quán)利要求10所述的延遲電路，其特征在于，使從所述第一輸入端子向所述第一輸出端子側(cè)的行進(jìn)方向的路徑上配置的晶體管與從所述第二輸入端子向所述第二輸出端子側(cè)的行進(jìn)方向的路徑上配置的晶體管的電流驅(qū)動(dòng)能力有所不同。
12．一種同步式延遲電路，配有第一、第二延遲電路，把權(quán)利要求5至10其中任何一項(xiàng)所述的延遲電路產(chǎn)生的信號(hào)的信號(hào)方向根據(jù)控制信號(hào)切換成正方向和反方向，其特征在于包括輸入緩沖器電路，以輸入時(shí)鐘信號(hào)作為輸入；第三延遲電路，使所述輸入緩沖器電路的輸出被延遲；分頻器，把所述輸入緩沖器電路的輸出二分頻；所述分頻器的輸出和其反相信號(hào)作為所述控制信號(hào)和所述控制信號(hào)的互補(bǔ)信號(hào)供給所述第一、第二延遲電路；在所述第一、第二延遲電路的所述第一輸入端子上供給所述第三延遲電路的輸出；邏輯門電路，把從所述第一、第二延遲電路的所述第二輸出端子輸出的信號(hào)作為輸入；和輸出緩沖器電路，把所述邏輯門電路的輸出作為輸入，向時(shí)鐘供給目標(biāo)供給時(shí)鐘作為輸出時(shí)鐘。
全文摘要
提供削減電路規(guī)模的時(shí)鐘信號(hào)控制電路。該電路由具有放大時(shí)鐘信號(hào)功能的多個(gè)放大電路元件和具有使時(shí)鐘信號(hào)的通過導(dǎo)通、截止的多個(gè)開關(guān)元件構(gòu)成,多個(gè)放大電路元件和多個(gè)開關(guān)元件在工作時(shí)按串聯(lián)連接方式連接放大電路元件,而且,通過選擇導(dǎo)通的開關(guān)元件使放大電路元件的串聯(lián)連接方向變?yōu)橄喾捶较颉?br> 文檔編號(hào)G11C11/407GK1282147SQ0012142
公開日2001年1月31日 申請(qǐng)日期2000年7月20日 優(yōu)先權(quán)日1999年7月23日
發(fā)明者佐伯貴范 申請(qǐng)人:日本電氣株式會(huì)社